JP4000638B2 - バーンインソケット - Google Patents

バーンインソケット Download PDF

Info

Publication number
JP4000638B2
JP4000638B2 JP27970797A JP27970797A JP4000638B2 JP 4000638 B2 JP4000638 B2 JP 4000638B2 JP 27970797 A JP27970797 A JP 27970797A JP 27970797 A JP27970797 A JP 27970797A JP 4000638 B2 JP4000638 B2 JP 4000638B2
Authority
JP
Japan
Prior art keywords
conductive
insulating film
socket
burn
conductive bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27970797A
Other languages
English (en)
Other versions
JPH11111889A (ja
Inventor
龍 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Molex LLC
Original Assignee
Molex LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Molex LLC filed Critical Molex LLC
Priority to JP27970797A priority Critical patent/JP4000638B2/ja
Priority to SG9803810A priority patent/SG97766A1/en
Priority to KR1019980039700A priority patent/KR19990030098A/ko
Priority to EP98118178A priority patent/EP0905521A3/en
Publication of JPH11111889A publication Critical patent/JPH11111889A/ja
Application granted granted Critical
Publication of JP4000638B2 publication Critical patent/JP4000638B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Description

【0001】
【産業上の利用分野】
本発明は半導体デバイスをバーンイン検査する際に使用するバーンインソケットに係り、特に、多極の外部端子がボールグリッドアレイ(BGA)の形態で、チップスケールエリア内に設けられた半導体パッケージ(BGA・CSP、ボールグリッドアレイ・チップスケールパッケージ)および半導体ベアチップに対応させた小型のバーンインソケットに関する。
【0002】
【従来の技術】
電子機器の小型化、高速化、高密度集積化が進むに従って、プリント回路基板への実装が容易であることから、多ピンで小型化ができるBGA・CSP形式の半導体パッケージの使用が拡がりつつある。このBGA・CSPでは、半導体パッケージの下面エリア内に半田ボールや金メッキバンプの形態の外部端子が形成され、他の電子部品と共に、プリント回路基板に一括実装される。このような半導体パッケージの外部端子のピッチは、年々狭ピッチ化しており、従来の金属ばねをコンタクトとしたバーンインソケットでは製造限界に達しており、新たな機構のバーンインソケットの開発が必要になってきている。
【0003】
また、近年、液晶ディスプレイ(LCD)、携帯電話、ディジタルビデオカメラ等の小型化された電子機器の分野では、半導体ベアチップをそのままプリント回路基板に実装する手法(MCM・マルチチップモジュール)の採用が進んでおり、半導体素子レベルのバーンインソケットが開発、提案されるに至っている。例えば、絶縁性フィルムに導体回路を形成し、この導体回路に導通させた導電バンプを半導体ベアーチップの外部端子と対応する位置にメッキにより形成し、この絶縁性フィルムをバーンインソケット内に位置合わせして設置すると共に、半導体ベアーチップを、外部端子と前記導電バンプが圧接するようにセットする構造とされている。前記絶縁性フィルムの周縁部には導体回路と導通した導電パッドが形成され、ソケット内に設けた金属コンタクトと接続するようにしている。
【0004】
【発明が解決しようとする課題】
前記のような半導体パッケージ用のバーンインソケットは、バーンインボード上に複数個のバーンインソケットが実装されて、複数個の半導体パッケージを同時にバーンイン検査できるようにされる。従って、バーンインボード上に実装できるバーンインソケットの個数によってバーンイン検査のコストが大きく変化する。即ち、一つのバーンインボードになるべく多数個のバーンインソケットを実装できるようにすることが重要になる。然しながら、従来のBGA・CSPに対応させたバーンインソケットでは小型化に限界があった。また、半導体ベアーチップ用のバーンインソケットは、前記の如く、絶縁性フィルムの周縁に形成した導電パッドに金属コンタクトを接続する構造であったので、バーンインソケットのサイズが大きくなっていた。この為、一つのバーンインボードに実装できるバーンインソケットの数が少なくなり、半導体パッケージ或は半導体ベアーチップの1個当たりのバーンイン検査のコストが高くなるという問題点があった。
【0005】
本発明は斯かる問題点に鑑みてなされたもので、小型化が可能なバーンインソケットを提供することを目的としている。
【0006】
【課題を解決するための手段】
前記の目的のもとになされた本発明のバーンインソケットは、半導体パッケージ若しくは半導体ベアチップの外部端子と当接するようにした第1の導電バンプが片面に形成された絶縁性フィルムの他面に、導体回路を介して導通する第2の導電バンプを形成し、この第2の導電バンプを、絶縁性フィルムを重ねるソケット基板の導電ランドと1対1で対向して電気的に接続するようにした。
【0007】
図1に示した概念図を参照して本発明を具体的に説明すると、バーンインソケットに、図1(a)に示したような、略同一の外形とされた方形の絶縁性フィルム1とソケット基板2を備える。絶縁性フィルム1の表面中央には、半導体パッケージ若しくは半導体ベアチップのチップスケールエリア内に形成された、BGA等の外部端子と1対1に対応して当接して電気的に接続可能にした第1の導電バンプ3を形成する。同じく、絶縁性フィルム1の裏面の外周部にも、第2の導電バンプ4をBGAの構成で形成する。そして、前記第1の導電バンプ3と第2の導電バンプ4を、絶縁性フィルム1の面に沿って中央から外周部に向かって延びる方向に形成した導体回路5で、1対1の関係で電気的に導通させる。第1の導電バンプ3が半導体パッケージ若しくは半導体ベアチップの外部端子と1対1に対応して電気的に接続できるようにされている一方で、第2の導電バンプ4が第1の導電バンプ3に比べてピッチが大きくされて、以下で説明するソケット基板2の外周部に設けた導電ランド7と1対1に対応して電気的に接続するようにされている。
【0008】
絶縁性フィルム1に形成した導体回路5は、通常のフォトリソグラフィー法によって形成するもので、場合によっては、両面回路形成の構造や、多層回路構造とし、かつ、グランドラインプレーンを設けてインピーダンスマッチングさせた導体回路5とすることもできる。
【0009】
また、第1、第2の導電バンプ3、4は、電解メッキ、無電解メッキ等のメッキ法で形成するもので、直径を0.01〜1mm、絶縁性フィルム面からの高さを0.01〜1mmの大きさとする。メッキに用いる金属は、金、銀、ニッケル、パラジウム、銅、クロム等の金属のうち、何れかの金属を選択することができる。メッキ法によって形成した導電バンプの表面は、金、白金、パラジウム、ロジウム等の金属で被覆するのが望ましい。
【0010】
ソケット基板2は、ガラスエポキシ又はセラミックの何れの板体でも良く、外周部に、前記絶縁性フィルム1に形成した第2の導電バンプ4と1対1で対応する導電スルーホール6を設け、ソケット基板2の表面の導電スルーホール6の開口部周囲に導電ランド7を形成すると共に、ソケット基板2の裏面にも、導電スルーホール6の開口部周囲に導電ランド8を形成する。各導電ランド7、8の表面は、前記第1、第2の導電バンプ3、4の表面と同様の、金、白金、パラジウム、ロジウム等の貴金属メッキで被覆する。また、ソケット基板2の表面中央部は、絶縁性フィルム1の第1の導電バンプ3のエリアに対応させて、シリコン樹脂等による樹脂弾性体層9を設けるのが望ましい。
【0011】
上記のような絶縁性フィルム1とソケット基板2を、図1の(b)又は(c)に示したように重ねてバーンインソケット10を構成する。絶縁性フィルム1とソケット基板2には、それぞれ複数の位置合わせ用孔14、16が互いに対向するように設けられて、これらの対向している位置合わせ用孔14、16に結合ねじ20を挿通する(図6参照)ことによって、絶縁性フィルム1の第2の導電バンプ4とソケット基板2の導電ランド7の位置合わせが可能となっている。更に、前記絶縁性フィルム1の中央に設けた第1の導電バンプ3の外側に半導体パッケージ若しくはベアチップに対する位置合わせ用ストッパ15が設けられており(図6参照)、この位置合わせ用ストッパ15と半導体パッケージ若しくは半導体ベアチップを係合させることによって、半導体パッケージ若しくは半導体ベアチップの外部端子と第1の導電バンプ3の位置合わせが可能となっている。絶縁性フィルム1とソケット基板2を重ねるに当たり、接着剤を用いる構造と、弾性樹脂シートを用いる構造がある。図1(b)は接着剤を用いた構造で、絶縁性フィルム1とソケット基板2を有機接着剤11で接着すると共に、絶縁性フィルム1に形成した第2の導電バンプ4と、ソケット基板2の外周部表面に形成した導電ランド7は、導電ランド7の表面に予め半田コートを施して、金属合金接合させる。図1(c)は弾性樹脂シート12を用いた構造で、絶縁性フィルム1の上に重ねた弾性樹脂シート12の弾力によって第2の導電バンプ4と導電ランド7を圧接接続させる。
【0012】
ソケット基板2の下面に形成した導電ランド8には、実施例で説明するように、金属ボールを半田結合させてBGA構造としたり、金属ピンをろう付けしてピングリッドアレイ(PGA)構造として、バーンインボード(図示していない)へ実装可能とされる。
【0013】
【作用】
上記の如くに構成した本発明のバーンインソケット10は、絶縁性フィルム1の中央の第1の導電バンプ3を形成した位置に半導体パッケージ若しくは半導体ベアチップを位置合わせしてセットし、上蓋で半導体パッケージ若しくは半導体ベアチップを絶縁性フィルム1側へ押し付けて、半導体パッケージ若しくは半導体ベアチップの外部端子と第1の導電バンプ3を接触状態とする。このようなバーンインソケット10をバーンインボード上に実装してバーンイン検査に供する。絶縁性フィルム1の外周部に第2の導電バンプ4を形成して、この第2の導電バンプ4をソケット基板2の外周部に形成した導電ランド7と電気的に接続する構成としたので、金属バネコンタクト等の介在を無くしてバーンインソケット10全体が小型化される。従って、バーンインボードに実装するバーンインソケット10の数を増大させることができる。
【0014】
絶縁性フィルム1とソケット基板2は、有機接着剤11や弾性樹脂シート12の弾力によって一体化されており、絶縁性フィルム1側の第2の導電バンプ4とソケット基板2側の導電ランド7との接続の信頼性を、高い状態で維持することができる。第2の導電バンプ4と導電ランド7を金属合金接合させることで、特に接続の信頼性を高めることができる。また、弾性樹脂シート12で圧接させた接続構造では、絶縁性フィルム1の交換が可能である。
【0015】
ソケット基板2とバーンインボードは、ソケット基板2の導電スルーホール6に導通させた裏面側の導電ランド8に設けた金属ピン又は金属ボールを介して電気的に接続することで、バーンインソケット10の実装をすることができる。金属ピンによる場合は、バーンインボード側にはピングリッドアレイ(PGA)と対応する既成のPGAソケットを使用することが可能で、実装を容易にすることができる。また、金属ボールの場合は、バーンインボード側にBGA構造の金属ボールに対応させた導電ランドを形成し、金属ボールと導電ランドを当接させることで電気的な接続が可能であり、実装を容易にすると共に、半導体パッケージ若しくは半導体ベアチップの外部端子が多極となっても、確実な小型化が可能である。
【0016】
ソケット基板2の表面中央部に樹脂弾性体層9を設けた構成では、半導体パッケージ若しくは半導体ベアチップと上蓋の間に、ばね部材の弾性力で付勢される押圧部材を介在させて、半導体パッケージ若しくは半導体ベアチップを絶縁性フィルム1側に押し付けて外部端子と第1の導電バンプ3の接触圧を所定の圧力にすることができる。ばね部材のばね定数は、半導体パッケージ若しくは半導体ベアチップの外部端子の数と、各外部端子に必要な接触圧に基づいて決定する。半導体パッケージ若しくは半導体ベアチップの外部端子が形成された面(底面)のコプラナリティー及び絶縁性フィルム1の第1の導電バンプ3のコプラナリティーの差を樹脂弾性体層9で吸収しながら、各外部端子に必要な接触圧を付与し、信頼性のある接続構造が形成される。
【0017】
【実施例1】
図2、3は、実施例1のソケット基板2を模式的に表したものである。厚さ0.5mm、30mm角のアルミナセラミック板を用い、外周部に既成のPGAソケットに対応させて穴あけして導電スルーホール6を形成した後、表面側には、導電スルーホール6の回りに金メッキした直径1mmの導電ランド7を形成し、裏面側には、導電スルーホール6の回りに金メッキした直径1mmの導電ランド8を形成し、この裏面側の導電ランド8にはコバール製の金属ピン13を金−錫によるろう付けで接合した。ソケット基板2の4隅には、位置合わせ用孔14を形成した。
【0018】
図4、5は、実施例1の絶縁性フィルム1を模式的に表したものである。厚さ50μmのポリイミドフィルムを用いた。一方の面の中央部に、半導体パッケージの外部端子と1対1で対応させて、直径50μm、高さ20μmの金メッキした第1の導電バンプ3を形成し、もう一方の面に、第1の導電バンプ3と導通させた導体回路5をファーンアウトして出して、この導体回路5と導通する第2の導電バンプ4を絶縁性フィルム1の外周部に、前記導電ランド7と1対1で対応するように形成した。第2の導電バンプ4は、直径300μm、高さ50μmとし、表面は金メッキした。絶縁性フィルム1には、第1の導電バンプ3の外側に、フォトリソ法によって、半導体パッケージに対する位置合わせ用ストッパ15を設け(図6参照)、また、4隅には、ソケット基板2の位置合わせ用孔14と同一の位置に位置合わせ用孔16を形成してソケット基板2との位置合わせができるようにした。
【0019】
図6は、上記の絶縁性フィルム1とソケット基板2を備えたバーンインソケット10に半導体パッケージ17をセットした状態の模式的に表した断面図である。ソッケト基板2の中央部に、厚さ0.2mm、大きさ10mm角のシリコーン樹脂シート18を載置し、この上に絶縁性フィルム1を載せ、更に絶縁性フィルム1の上に、厚さ0.5mmのシリコーン樹脂シート19を載せると共に、位置合わせ用孔14、16に結合ねじ20を挿通した。そして、絶縁性フィルム1の中央部に、半導体パッケージ17を位置合わせ用ストッパ15を介してセットし、半導体パッケージ17の外部端子21と第1の導電バンプ3を対向させた。この半導体パッケージ17の上に前記シリコーン樹脂シート18と同様のシリコーン樹脂シート22を載せると共に、全体に上蓋23を被せ、結合ねじ20を介して締め付けて、半導体パッケージ17の外部端子21と第1の導電バンプ3を圧接させると共に、絶縁性フィルム1の第2の導電バンプ4とソケット基板2の導電ランド7を圧接させた。
【0020】
バーンインボード(図示していない)側には、既成のPGAソケットを半田実装しておき、このPGAソケットに、ソケット基板2に取り付けた金属ピン13を挿入するようにして、バーンインソケット10をバーンインボードに装着し、その後、バーンイン検査を行った。
【0021】
【実施例2】
実施例1と同様のソケット基板2を使用し、導電スルーホール6と導通させた上面の導電ランド7は、更に、半田メッキを施した。下面側の導電ランド8には、直径0.7mmの金メッキ銅ボール24を金−錫によりろう付け接合した(図7参照)。
【0022】
絶縁性フィルム1も、実施例1と同様のものを使用した。第1の導電バンプ3は、直径50μm、高さ20μmとし、表面に金メッキを施した。第2の導電バンプ4は、直径0.5mm、高さを0.3mmとし、表面は金メッキした。
【0023】
図7が実施例2のバーンインソケット10に、半導体パッケージ17をセットした状態の模式的に表した断面図である。絶縁性フィルム1とソケット基板2は、有機接着剤11で接着して一体化すると共に、半田メッキした導電ランド7と金メッキした第2の導電バンプ4は、加熱によって金属合金結合させた。絶縁性フィルム1の中央部下側には、前記と同様のシリコーン樹脂シート18を配置し、上側にはシリコーン樹脂シート19を重ねた。そして、絶縁性フィルム1の中央部に半導体パッケージ17をセットし、この半導体パッケージ17の上にシリコーン樹脂シート22を載せると共に、全体に上蓋23を被せ、結合ねじ20で全体を一体化させた。
【0024】
バーンインボード側には、ソケット基板2に設けた金メッキ銅ボール24と対応させて導電ランドを形成し、この導電ランドに金メッキ銅ボール24を半田付けしてバーンインソケット10をバーンインボード上に実装し、バーンイン検査を行った。
【0025】
【実施例3】
ソケット基板2には、厚さ1.5mmで30mm角のガラスエポキシ板を使用した。このソケット基板2の中央部に、深さ0.5mmで10mm角の凹入部25を形成し、この凹入部25にシリコーン樹脂シートを接着して樹脂弾性体層9を形成した。ソケット基板2の外周部には、導電スルーホール6を形成して、上面には、導電スルーホール6の回りに金メッキした直径1mmの導電ランド7を形成し、表面は半田メッキした。ソケット基板2の下面側は、導電スルーホール6の回りに同様の導電ランド8を形成し、この導電ランド8に、直径0.7mmの金メッキ銅ボール26を高温半田で接合した。
【0026】
絶縁性フィルム1は、実施例1、2と同様で、厚さ50μmのポリイミドフィルムを使用し、直径200μm、高さ60μmの金メッキした第1の導電バンプ3、直径500μm、高さ50μmの金メッキした第2の導電バンプ4、並びに第1の導電バンプ3と第2の導電バンプ4を導通させる導体回路5を設けた。
【0027】
上記のソケット基板2と絶縁性フィルム1を有機接着剤11で接合すると共に、半田メッキした導電ランド7と第2の導電バンプ4を加熱して金属合金結合させた。
【0028】
図8は、実施例3のバーンインソケット10に半導体パッケージ17をセットした状態の模式的に表した断面図である。半導体パッケージ17を保持枠27を介してセットし、半導体パッケージ17のBGA構造とした外部端子21と絶縁性フィルム1の第1の導電バンプ3を1対1に対向させて当接させ、上蓋23で固定してある。上蓋23の中央部には、コイルばね28で付勢された押圧部材29が設けてあり、押圧部材29が半導体パッケージ17を絶縁性フィルム1側に押し付けるようにしてあり、外部端子21と第1の導電バンプ3が所定の当接圧で接合するようにしてある。図中、30は上蓋23に設けた固定金具で、ソケット基板2側に係止できるようになっている。
【0029】
バーンインボード側には、実施例2と同様に、ソケット基板2に設けた金メッキ銅ボール26と対応させて導電ランドを形成し、この導電ランドに金メッキ銅ボール26を半田付けしてバーンインソケット10をバーンインボード上に実装し、バーンイン検査を行った。
【0030】
尚、上記の各実施例では、半導体パッケージ17をバーンイン検査しているが、半導体パッケージ17を半導体ベアチップとしても、同様に実施することが可能である。
【0031】
【発明の効果】
以上に説明の通り、本発明によれば、小型化が可能なバーンインソケットを提供できる効果がある。従って、バーンインボード上に実装するバーンインソケットの数を多くすることができ、バーンイン検査のコストを低減することができる。このことにより、新規の半導体パッケージ若しくは半導体ベアチップの信頼性保証が可能になり、電子機器の小型軽量化、高性能化が達成できるようになるのである。
【0032】
請求項2の本発明によれば、絶縁性フィルムの第2の導電バンプとソケット基板の導電ランドが金属合金結合されるので、電気的接続の信頼性を特に向上することができる。
【0033】
請求項3の本発明によれば、絶縁性フィルムとソケット基板を、必要に応じて分離することができる構造であるので、絶縁性フィルムの交換ができるばかりでなく、絶縁性フィルム上に半導体パッケージ若しくは半導体ベアチップをセットした後、ソケット基板に結合するような手順でバーンイン検査を行うことも可能にできる。
【0034】
請求項4の本発明によれば、ソケット基板とバーンインボードをBGA構造で接合できるので、一層の小型化が可能である。
【0035】
請求項5の本発明によれば、ソケット基板とバーンインボードが、PGA構造の金属ピントPGAソケットを介して接続できるので、バーンインボードに対するバーンインソケットの実装を簡単にすることができる。
【0036】
更に、請求項6の本発明によれば、半導体パッケージ若しくは半導体ベアチップの外部端子と第1の導電バンプを、必要な当接圧で当接できるばかりでなく、半導体パッケージ若しくは半導体ベアチップ側のコプラナリティーと第1の導電バンプ側のコプラナリティーの差を吸収できるので、外部端子と第1の導電バンプの電気的接続部分の信頼性を向上することができる。
【図面の簡単な説明】
【図1】 本発明の概念図であり、(a)は分解斜視図、(b)、(c)は断面図である。
【図2】 本発明の実施例のソケット基板を模式的に表した斜視図である。
【図3】 同じく実施例のソケット基板を模式的に表した断面図である。
【図4】 同じく実施例の絶縁性フィルムを模式的に表した斜視図である。
【図5】 同じく実施例の絶縁性フィルムを模式的に表した断面図である。
【図6】 本発明の実施例1のバーンインソケットの概略断面図である。
【図7】 本発明の実施例2のバーンインソケットの概略断面図である。
【図8】 本発明の実施例3のバーンインソケットの概略断面図である。
【符号の説明】
1 絶縁性フィルム
2 ソケット基板
3 第1の導電バンプ
4 第2の導電バンプ
5 導体回路
6 導電スルーホール
7、8 導電ランド
9 樹脂弾性体層
10 バーンインソケット
11 有機接着剤
12 弾性樹脂シート
13 金属ピン
14、16 位置合わせ用孔
15 位置合わせ用ストッパ
17 半導体パッケージ
18、19、22 シリコーン樹脂シート
20 結合ねじ
21 半導体パッケージの外部端子
23 上蓋
24、26 金メッキ銅ボール
25 凹入部
27 保持枠
28 コイルばね
29 押圧部材
30 固定金具

Claims (6)

  1. 少なくとも片面に導体回路(5)が形成され、この導体回路(5)に導通している第1の導電バンプ(3)が半導体パッケージ若しくは半導体ベアチップのチップスケールエリア(CSA)内に形成された外部端子と当接して電気的に接続可能にした絶縁性フィルム(1)を備えているバーンインソケット(10)において、
    前記絶縁性フィルム(1)が、ソケット基板(2)上に重ねる構成とされており絶縁性フィルム(1)の一方の面の中央に、前記第1の導電バンプ(3)が設けられ、絶縁性フィルム(1)の前記第1の導電バンプ(3)が形成されている面と反対の面の外周部に第2の導電バンプ(4)が形成され、
    前記導体回路(5)が、絶縁性フィルム(1)の中央から外周部に向かって延びる方向に形成されて、この導体回路(5)を介して前記第1の導電バンプ(3)と第2の導電バンプ(4)が導通していると共に、
    第1の導電バンプ(3)が半導体パッケージ若しくは半導体ベアチップの外部端子と1対1に対応して電気的に接続できるようにされている一方で、第2の導電バンプ(4)が第1の導電バンプ(3)に比べてピッチが大きくされて、ソケット基板(2)の外周部に設けた導電ランド(7)と1対1に対応して電気的に接続するようにされており、そして、
    絶縁性フィルム(1)とソケット基板(2)には、それぞれ複数の位置合わせ用孔(14、16)が互いに対向するように設けられて、これらの対向している位置合わせ用孔(14、16)に結合ねじ(20)を挿通することによって、絶縁性フィルム(1)の第2の導電バンプ(4)とソケット基板(2)の導電ランド(7)の位置合わせが可能となっており、
    更に、前記絶縁性フィルム(1)の中央に設けた第1の導電バンプ(3)の外側に半導体パッケージ若しくはベアチップに対する位置合わせ用ストッパ(15)が設けられており、この位置合わせ用ストッパ(15)と半導体パッケージ若しくは半導体ベアチップを係合させることによって、半導体パッケージ若しくは半導体ベアチップの外部端子と第1の導電バンプ(3)の位置合わせが可能となっていることを特徴とするバーンインソケット。
  2. 絶縁性フィルム(1)の第2の導電バンプ(4)とソケット基板(2)の導電ランド(7)の電気的接続が、絶縁性フィルム(1)とソケット基板(2)の有機接着剤(11)による接着と、第2の導電バンプ(4)と導電ランド(7)の金属合金結合で構成されている請求項1に記載のバーンインソケット。
  3. 絶縁性フィルム(1)の第2の導電バンプ(4)とソケット基板(2)の導電ランド(7)の電気的接続が、絶縁性フィルム(1)に重ねた弾性樹脂シート(12)の弾性力を介した圧接で構成されている請求項1に記載のバーンインソケット。
  4. ソケット基板(2)は、導電ランド(7)が形成された面と反対の面に導電スルーホール(6)を介して導電ランド(7)と導通する金属ボール(24、26)が設けてある請求項1に記載のバーンインソケット。
  5. ソケット基板(2)は、導電ランド(7)が形成された面と反対の面に導電スルーホール(6)を介して導電ランド(7)と導通する金属ピン(13)が設けてある請求項1に記載のバーンインソケット。
  6. 絶縁性フィルム(1)の第1の導電バンプ(3)と反対の面に樹脂弾性体層(9)が設けられ、かつ、半導体パッケージ若しくは半導体ベアチップが、ばね部材(28)の弾性力を介して前記第1の導電バンプ(3)に向けて押圧される構造を更に備えている請求項1に記載のバーンインソケット。
JP27970797A 1997-09-26 1997-09-26 バーンインソケット Expired - Fee Related JP4000638B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP27970797A JP4000638B2 (ja) 1997-09-26 1997-09-26 バーンインソケット
SG9803810A SG97766A1 (en) 1997-09-26 1998-09-23 Burn-in testing device
KR1019980039700A KR19990030098A (ko) 1997-09-26 1998-09-24 사전 동작 시험 장치
EP98118178A EP0905521A3 (en) 1997-09-26 1998-09-25 Burn-in testing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27970797A JP4000638B2 (ja) 1997-09-26 1997-09-26 バーンインソケット

Publications (2)

Publication Number Publication Date
JPH11111889A JPH11111889A (ja) 1999-04-23
JP4000638B2 true JP4000638B2 (ja) 2007-10-31

Family

ID=17614766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27970797A Expired - Fee Related JP4000638B2 (ja) 1997-09-26 1997-09-26 バーンインソケット

Country Status (4)

Country Link
EP (1) EP0905521A3 (ja)
JP (1) JP4000638B2 (ja)
KR (1) KR19990030098A (ja)
SG (1) SG97766A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11329648A (ja) * 1998-05-19 1999-11-30 Molex Inc Icデバイスソケット
JP4367730B2 (ja) * 1999-06-25 2009-11-18 株式会社エンプラス Icソケット及び該icソケットのバネ手段
JP5702701B2 (ja) * 2011-04-20 2015-04-15 株式会社アドバンテスト 試験用キャリア
KR102077943B1 (ko) 2018-10-24 2020-04-07 고정세 자동차 쇼크업소버용 피스톤로드의 헤드볼트 검사장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123850A (en) * 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
WO1994019699A1 (en) * 1993-02-17 1994-09-01 Vlsi Technology, Inc. Method and apparatus for bare die burn-in and test using z-axis electrically conductive material
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5572140A (en) * 1993-08-25 1996-11-05 Sunright Limited Reusable carrier for burn-in/testing on non packaged die

Also Published As

Publication number Publication date
SG97766A1 (en) 2003-08-20
EP0905521A3 (en) 1999-12-01
JPH11111889A (ja) 1999-04-23
KR19990030098A (ko) 1999-04-26
EP0905521A2 (en) 1999-03-31

Similar Documents

Publication Publication Date Title
US7129420B2 (en) Semiconductor device and method for manufacture thereof, circuit board, and electronic instrument
JP4828164B2 (ja) インタポーザおよび半導体装置
US7658617B1 (en) Plastic land grid array (PLGA) module with inverted hybrid land grid array (LGA) interposer
TWI395302B (zh) 半導體元件及半導體元件之製造方法
US8827730B2 (en) Socket and semiconductor device provided with socket
US6548326B2 (en) Semiconductor device and process of producing same
US6249046B1 (en) Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
US7097462B2 (en) Patch substrate for external connection
WO2001008223A1 (fr) Dispositif a semiconducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003017649A (ja) 半導体装置及び半導体モジュール
TW548757B (en) Semiconductor device, its manufacturing method, circuit substrate and electronic machine
US6723927B1 (en) High-reliability interposer for low cost and high reliability applications
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP4000638B2 (ja) バーンインソケット
WO2006004671A2 (en) Microelectronic package structure with spherical contact pins
TW447053B (en) Semiconductor apparatus and its manufacturing method, circuit board and electronic machine
JP3378171B2 (ja) 半導体パッケージの製造方法
JP4085186B2 (ja) Bgaソケット
JP3640268B2 (ja) コネクタ及びコネクタ製造方法
JP3549316B2 (ja) 配線基板
JP4465891B2 (ja) 半導体装置
JPH08236898A (ja) 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品
JP5061010B2 (ja) 半導体モジュール
KR100310037B1 (ko) 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees