CN111146093B - 一种半导体堆叠封装结构及其制备方法 - Google Patents

一种半导体堆叠封装结构及其制备方法 Download PDF

Info

Publication number
CN111146093B
CN111146093B CN202010008289.7A CN202010008289A CN111146093B CN 111146093 B CN111146093 B CN 111146093B CN 202010008289 A CN202010008289 A CN 202010008289A CN 111146093 B CN111146093 B CN 111146093B
Authority
CN
China
Prior art keywords
passivation layer
layer
solder
solder bumps
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010008289.7A
Other languages
English (en)
Other versions
CN111146093A (zh
Inventor
张正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yixin micro semiconductor technology (Shenzhen) Co.,Ltd.
Original Assignee
Yixin Micro Semiconductor Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yixin Micro Semiconductor Technology Shenzhen Co ltd filed Critical Yixin Micro Semiconductor Technology Shenzhen Co ltd
Priority to CN202010008289.7A priority Critical patent/CN111146093B/zh
Publication of CN111146093A publication Critical patent/CN111146093A/zh
Application granted granted Critical
Publication of CN111146093B publication Critical patent/CN111146093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H01L2224/81935—Reshaping by heating means, e.g. reflowing
    • H01L2224/81939—Reshaping by heating means, e.g. reflowing using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及一种半导体堆叠封装结构及其制备方法，该方法包括以下步骤：提供一载体基板，在所述载体基板的上表面依次形成可剥离粘结层、第一钝化层、重布线层、第二钝化层；在所述第二钝化层上形成多个第一焊料块，将第一半导体芯片安装在所述第一焊料凸块上，在所述第二钝化层上形成多个第二焊料块，将第二半导体芯片安装在所述第二焊料凸块上，在第二钝化层上形成模塑料，所述模塑料完全包裹所述第一半导体芯片、第二半导体芯片、第一焊料块以及第二焊料块，接着除去所述可剥离粘结层和所述载体基板，然后在所述第一钝化层的暴露的表面上形成阻焊层，接着在所述第一钝化层和所述阻焊层中形成第二开孔，接着在所述第二开孔中形成焊球。

Description

一种半导体堆叠封装结构及其制备方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种半导体堆叠封装结构及其制备方法。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片，然后将切割好的晶片用胶水贴装到相应的基板上，再利用超细的金属导线或者导电性树脂将晶片的接合焊盘连接到基板的相应引脚,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检、测试和包装等工序，最后入库出货，然而，现有的半导体封装的稳固性、耐用性等问题越来越引起人们的广泛关注，如何优化半导体封装的制备工艺，是业界丞待解决的问题。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种半导体堆叠封装结构及其制备方法。
为实现上述目的，本发明采用的技术方案是：
一种半导体堆叠封装结构的制备方法，包括以下步骤：
1)提供一载体基板，在所述载体基板的上表面形成一可剥离粘结层；
2)接着在所述承载基板的上表面形成第一钝化层；
3)接着在所述第一钝化层上形成一重布线层，所述重布线层包括至少一层电介质层和至少一层金属层；
4)接着在所述重布线层上形成第二钝化层，接着在所述第二钝化层上形成第一开孔，以暴露所述所述金属层；
5)接着在所述第二钝化层上形成多个第一焊料块，接着提供第一半导体芯片，所述第一半导体芯片具有导电焊盘，接着将第一半导体芯片安装在所述第一焊料块上，使得所述第一半导体芯片的导电焊盘与所述第一焊料块稳固结合，然后利用第一激光照射所述第一焊料块的表面，以在所述第一焊料块的表面形成多个凹坑；
6)接着在所述第二钝化层上形成多个第二焊料块，多个所述第二焊料块包围多个所述第一焊料块，所述第二焊料块的高度大于或等于所述第一焊料块与所述第一半导体芯片的高度之和，接着提供第二半导体芯片，所述第二半导体芯片具有导电焊盘，接着将第二半导体芯片安装在所述第二焊料块上，使得所述第二半导体芯片的导电焊盘与所述第二焊料块稳固结合，然后利用第二激光照射所述第二焊料块的表面，以在所述第二焊料块的表面形成多个凹坑；
7)接着在第二钝化层上形成模塑料，所述模塑料完全包裹所述第一半导体芯片、第二半导体芯片、第一焊料块以及第二焊料块，部分的所述模塑料嵌入到所述第一、第二焊料块的表面的所述凹坑中。
8)接着除去所述可剥离粘结层和所述载体基板，使得所述第一钝化层的一表面暴露，然后在所述第一钝化层的暴露的表面上形成阻焊层，接着在所述第一钝化层和所述阻焊层中形成第二开孔，接着在所述第二开孔中形成焊球。
作为优选，在所述步骤2)中，所述第一钝化层的材质为氧化铝、氧化硅、氧化锆、氮氧化硅、氮化硅中的一种或多种，所述第一钝化层的制备方法为ALD或PECVD，所述第一钝化层的厚度为500-800纳米。
作为优选，在所述步骤3)中，所述至少一层电介质层的材料为氮化硅、氮氧化硅、氧化硅、有机聚合物中的一种，所述至少一层金属层的材料为金、银、铜、铝、钛、钯中的一种或多种，所述至少一层金属层的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种。
作为优选，在所述步骤4)中，所述第二钝化层的材质为氧化铝、氧化硅、氧化锆、氮氧化硅、氮化硅中的一种或多种，所述第二钝化层的制备方法为ALD或PECVD，所述第二钝化层的厚度为1-3微米。
作为优选，在所述步骤5)和6)中，通过回流焊工艺将所述第一、第二半导体芯片分别安装在所述第一、第二焊料块上，所述第一焊料块的熔点大于所述第二焊料块的熔点，所述第一激光的功率为30-50W，所述第一激光的光斑直径为的100-200微米，在所述第一焊料块的表面照射10-50秒以形成一个凹坑，接着不断转移第一激光的照射位置而形成多个凹坑，所述第二激光的功率为10-30W，所述第二激光的光斑直径为的200-300微米，在所述第二焊料块的表面照射10-30秒以形成一个凹坑，接着不断转移第二激光的照射位置而形成多个凹坑。
作为优选，在所述步骤7)中，所述模塑料的材料为环氧树脂。
作为优选，在所述步骤8)中，通过激光照射所述可剥离粘结层使得可剥离粘结层失去粘性，而将所述可剥离粘结层和所述载体基板剥离。
本发明还提出一种半导体堆叠封装结构，其采用上述方法制备形成的。
本发明与现有技术相比具有下列优点：
在本发明的半导体堆叠封装结构的制备过程中，利用第一激光照射所述第一焊料块的表面，以在所述第一焊料块的表面形成多个凹坑，利用第二激光照射所述第二焊料块的表面，以在所述第二焊料块的表面形成多个凹坑，并通过优化第一、第二激光照射的激光器的功率、光斑直径以及照射时间，在缓慢形成凹坑的过程中可以释放回流焊过程中焊料块内产生的应力，避免焊料块开裂，增强了半导体堆叠封装结构的稳定性和可靠性，同时由于凹坑的存在，在后续形成模塑料的过程中，部分的所述模塑料嵌入到所述第一、第二焊料块表面的所述凹坑中，增强了模塑料与焊料块之间的结合强度，有效提高了半导体堆叠封装结构的稳定性，延长了其使用寿命。通过设置所述第一焊料块的熔点大于所述第二焊料块的熔点，以方便半导体堆叠封装结构的稳固安装。
附图说明
图1为本发明的半导体堆叠封装结构的结构示意图。
具体实施方式
一种半导体堆叠封装结构的制备方法，包括以下步骤：
1)提供一载体基板，在所述载体基板的上表面形成一可剥离粘结层，所述载体基板的材质为硅、玻璃、陶瓷、树脂板中的一种，所述可剥离粘结层在激光照射下失去粘性，进而可以便于载体基板的解离。
2)接着在所述承载基板的上表面形成第一钝化层，所述第一钝化层的材质为氧化铝、氧化硅、氧化锆、氮氧化硅、氮化硅中的一种或多种，所述第一钝化层的制备方法为ALD或PECVD，所述第一钝化层的厚度为500-800纳米，在具体的实施例中，所述第一钝化层为氧化硅层，其通过PECVD法沉积形成，所述第一钝化层的厚度为700纳米。
3)接着在所述第一钝化层上形成一重布线层，所述重布线层包括至少一层电介质层和至少一层金属层，所述至少一层电介质层的材料为氮化硅、氮氧化硅、氧化硅、有机聚合物中的一种，所述至少一层金属层的材料为金、银、铜、铝、钛、钯中的一种或多种，所述至少一层金属层的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种，在具体的实施例中，所述重布线层包括三层电介质层和三层金属层，所述电介质层的材料为氮氧化硅，所述电介质层通过PECVD法制备，所述金属层的材料为铜，所述金属层的制备方法为热蒸镀。
4)接着在所述重布线层上形成第二钝化层，接着在所述第二钝化层上形成第一开孔，以暴露所述所述金属层，所述第二钝化层的材质为氧化铝、氧化硅、氧化锆、氮氧化硅、氮化硅中的一种或多种，所述第二钝化层的制备方法为ALD或PECVD，所述第二钝化层的厚度为1-3微米，在具体的实施例中，所述第二钝化层的氧化铝，所述第二钝化层的制备方法为ALD，所述第二钝化层的厚度为2微米。
5)接着在所述第二钝化层上形成多个第一焊料块，接着提供第一半导体芯片，所述第一半导体芯片具有导电焊盘，接着将第一半导体芯片安装在所述第一焊料块上，使得所述第一半导体芯片的导电焊盘与所述第一焊料块稳固结合，然后利用第一激光照射所述第一焊料块的表面，以在所述第一焊料块的表面形成多个凹坑。
6)接着在所述第二钝化层上形成多个第二焊料块，多个所述第二焊料块包围多个所述第一焊料块，所述第二焊料块的高度大于或等于所述第一焊料块与所述第一半导体芯片的高度之和，接着提供第二半导体芯片，所述第二半导体芯片具有导电焊盘，接着将第二半导体芯片安装在所述第二焊料块上，使得所述第二半导体芯片的导电焊盘与所述第二焊料块稳固结合，然后利用第二激光照射所述第二焊料块的表面，以在所述第二焊料块的表面形成多个凹坑。
其中，在所述步骤5)和6)中，通过回流焊工艺将所述第一、第二半导体芯片分别安装在所述第一、第二焊料块上，所述第一焊料块的熔点大于所述第二焊料块的熔点，所述第一激光的功率为30-50W，所述第一激光的光斑直径为的100-200微米，在所述第一焊料块的表面照射10-50秒以形成一个凹坑，接着不断转移第一激光的照射位置而形成多个凹坑，所述第二激光的功率为10-30W，所述第二激光的光斑直径为的200-300微米，在所述第二焊料块的表面照射10-30秒以形成一个凹坑，接着不断转移第二激光的照射位置而形成多个凹坑，在具体的实施例中，所述第一激光的功率为40W，所述第一激光的光斑直径为的150微米，在所述第一焊料块的表面照射30秒以形成一个凹坑，接着不断转移第一激光的照射位置而形成多个凹坑，所述第二激光的功率为20W，所述第二激光的光斑直径为的250微米，在所述第二焊料块的表面照射15秒以形成一个凹坑，接着不断转移第二激光的照射位置而形成多个凹坑。
7)接着在第二钝化层上形成模塑料，所述模塑料完全包裹所述第一半导体芯片、第二半导体芯片、第一焊料块以及第二焊料块，部分的所述模塑料嵌入到所述第一、第二焊料块的表面的所述凹坑中，所述模塑料的材料为环氧树脂。
8)接着除去所述可剥离粘结层和所述载体基板，使得所述第一钝化层的一表面暴露，然后在所述第一钝化层的暴露的表面上形成阻焊层，接着在所述第一钝化层和所述阻焊层中形成第二开孔，接着在所述第二开孔中形成焊球，通过激光照射所述可剥离粘结层使得可剥离粘结层失去粘性，而将所述可剥离粘结层和所述载体基板剥离，所述阻焊层的材料为绿漆，通过湿法刻蚀或干法刻蚀形成所述第二开孔。
如图1所示，根据上述方法制备的半导体堆叠封装结构包括依次层叠的第一钝化层1、重布线层2、第二钝化层3，在所述第二钝化层3上形成多个第一焊料块4和多个第二焊料块5，将第一半导体芯片6安装在所述第一焊料块4上，将第二半导体芯片7安装在所述第二焊料块5上，接着在第二钝化层3上形成模塑料8，所述模塑料8完全包裹所述第一半导体芯片6、第二半导体芯片7、第一焊料块4以及第二焊料块5，部分的所述模塑料8嵌入到所述第一、第二焊料块4和5的表面的所述凹坑(未图示)中，在所述第一钝化层1的暴露的表面上形成阻焊层9，接着在所述第一钝化层1和所述阻焊层9中形成第二开孔，接着在所述第二开孔中形成焊球10。
在本发明的半导体堆叠封装结构的制备过程中，利用第一激光照射所述第一焊料块的表面，以在所述第一焊料块的表面形成多个凹坑，利用第二激光照射所述第二焊料块的表面，以在所述第二焊料块的表面形成多个凹坑，并通过优化第一、第二激光照射的激光器的功率、光斑直径以及照射时间，在缓慢形成凹坑的过程中可以释放回流焊过程中焊料块内产生的应力，避免焊料块开裂，增强了半导体堆叠封装结构的稳定性和可靠性，同时由于凹坑的存在，在后续形成模塑料的过程中，部分的所述模塑料嵌入到所述第一、第二焊料块表面的所述凹坑中，增强了模塑料与焊料块之间的结合强度，有效提高了半导体堆叠封装结构的稳定性，延长了其使用寿命。通过设置所述第一焊料块的熔点大于所述第二焊料块的熔点，以方便半导体堆叠封装结构的稳固安装。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (7)

1.一种半导体堆叠封装结构的制备方法，其特征在于：包括以下步骤：
1)提供一载体基板，在所述载体基板的上表面形成一可剥离粘结层；
2)接着在所述载体 基板的上表面形成第一钝化层；
3)接着在所述第一钝化层上形成一重布线层，所述重布线层包括至少一层电介质层和至少一层金属层；
4)接着在所述重布线层上形成第二钝化层，接着在所述第二钝化层上形成第一开孔，以暴露所述所述金属层；
5)接着在所述第二钝化层上形成多个第一焊料块，接着提供第一半导体芯片，所述第一半导体芯片具有导电焊盘，接着将第一半导体芯片安装在所述第一焊料块上，使得所述第一半导体芯片的导电焊盘与所述第一焊料块稳固结合，然后利用第一激光照射所述第一焊料块的表面，以在所述第一焊料块的表面形成多个凹坑；
6)接着在所述第二钝化层上形成多个第二焊料块，多个所述第二焊料块包围多个所述第一焊料块，所述第二焊料块的高度大于或等于所述第一焊料块与所述第一半导体芯片的高度之和，接着提供第二半导体芯片，所述第二半导体芯片具有导电焊盘，接着将第二半导体芯片安装在所述第二焊料块上，使得所述第二半导体芯片的导电焊盘与所述第二焊料块稳固结合，然后利用第二激光照射所述第二焊料块的表面，以在所述第二焊料块的表面形成多个凹坑；
7)接着在第二钝化层上形成模塑料，所述模塑料完全包裹所述第一半导体芯片、第二半导体芯片、第一焊料块以及第二焊料块，部分的所述模塑料嵌入到所述第一、第二焊料块的表面的所述凹坑中；
8)接着除去所述可剥离粘结层和所述载体基板，使得所述第一钝化层的一表面暴露，然后在所述第一钝化层的暴露的表面上形成阻焊层，接着在所述第一钝化层和所述阻焊层中形成第二开孔，接着在所述第二开孔中形成焊球；
其中，在所述步骤5)和6)中，通过回流焊工艺将所述第一、第二半导体芯片分别安装在所述第一、第二焊料块上，所述第一焊料块的熔点大于所述第二焊料块的熔点，所述第一激光的功率为30-50W，所述第一激光的光斑直径为的100-200微米，在所述第一焊料块的表面照射10-50秒以形成一个凹坑，接着不断转移第一激光的照射位置而形成多个凹坑，所述第二激光的功率为10-30W，所述第二激光的光斑直径为的200-300微米，在所述第二焊料块的表面照射10-30秒以形成一个凹坑，接着不断转移第二激光的照射位置而形成多个凹坑。
2.根据权利要求1所述的半导体堆叠封装结构的制备方法，其特征在于：在所述步骤2)中，所述第一钝化层的材质为氧化铝、氧化硅、氧化锆、氮氧化硅、氮化硅中的一种或多种，所述第一钝化层的制备方法为ALD或PECVD，所述第一钝化层的厚度为500-800纳米。
3.根据权利要求1所述的半导体堆叠封装结构的制备方法，其特征在于：在所述步骤3)中，所述至少一层电介质层的材料为氮化硅、氮氧化硅、氧化硅、有机聚合物中的一种，所述至少一层金属层的材料为金、银、铜、铝、钛、钯中的一种或多种，所述至少一层金属层的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种。
4.根据权利要求1所述的半导体堆叠封装结构的制备方法，其特征在于：在所述步骤4)中，所述第二钝化层的材质为氧化铝、氧化硅、氧化锆、氮氧化硅、氮化硅中的一种或多种，所述第二钝化层的制备方法为ALD或PECVD，所述第二钝化层的厚度为1-3微米。
5.根据权利要求1所述的半导体堆叠封装结构的制备方法，其特征在于：在所述步骤7)中，所述模塑料的材料为环氧树脂。
6.根据权利要求1所述的半导体堆叠封装结构的制备方法，其特征在于：在所述步骤8)中，通过激光照射所述可剥离粘结层使得可剥离粘结层失去粘性，而将所述可剥离粘结层和所述载体基板剥离。
7.一种半导体堆叠封装结构，其特征在于，采用权利要求1-6任一项所述的方法制备形成的。
CN202010008289.7A 2020-01-06 2020-01-06 一种半导体堆叠封装结构及其制备方法 Active CN111146093B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010008289.7A CN111146093B (zh) 2020-01-06 2020-01-06 一种半导体堆叠封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010008289.7A CN111146093B (zh) 2020-01-06 2020-01-06 一种半导体堆叠封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN111146093A CN111146093A (zh) 2020-05-12
CN111146093B true CN111146093B (zh) 2021-08-24

Family

ID=70523653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010008289.7A Active CN111146093B (zh) 2020-01-06 2020-01-06 一种半导体堆叠封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111146093B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263462A (ja) * 1991-02-18 1992-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP2005038891A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体製品の製造方法および回路基板
CN1611002A (zh) * 2001-12-28 2005-04-27 埃普科斯股份有限公司 结构高度低的封装元器件及制造方法
CN1817538A (zh) * 2004-12-05 2006-08-16 国际商业机器公司 改进的焊料互连结构和使用注入模制焊料的方法
US8276269B2 (en) * 2008-06-20 2012-10-02 Intel Corporation Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same
CN105870023A (zh) * 2014-12-27 2016-08-17 矽品精密工业股份有限公司 封装结构及其制法
CN107275237A (zh) * 2017-04-21 2017-10-20 北京大学 提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095417A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Leadless semiconductor device terminal
KR20140057979A (ko) * 2012-11-05 2014-05-14 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US9437566B2 (en) * 2014-05-12 2016-09-06 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US10340241B2 (en) * 2015-06-11 2019-07-02 International Business Machines Corporation Chip-on-chip structure and methods of manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263462A (ja) * 1991-02-18 1992-09-18 Fujitsu Ltd 半導体装置及びその製造方法
CN1611002A (zh) * 2001-12-28 2005-04-27 埃普科斯股份有限公司 结构高度低的封装元器件及制造方法
JP2005038891A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体製品の製造方法および回路基板
CN1817538A (zh) * 2004-12-05 2006-08-16 国际商业机器公司 改进的焊料互连结构和使用注入模制焊料的方法
US8276269B2 (en) * 2008-06-20 2012-10-02 Intel Corporation Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same
CN105870023A (zh) * 2014-12-27 2016-08-17 矽品精密工业股份有限公司 封装结构及其制法
CN107275237A (zh) * 2017-04-21 2017-10-20 北京大学 提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法

Also Published As

Publication number Publication date
CN111146093A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US20220359447A1 (en) Chip Package Structure with Bump
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US7459774B2 (en) Stacked chip package using photosensitive polymer and manufacturing method thereof
US8823180B2 (en) Package on package devices and methods of packaging semiconductor dies
US7750467B2 (en) Chip scale package structure with metal pads exposed from an encapsulant
CN107123605A (zh) 半导体封装件及其返工工艺
US10128129B2 (en) Method of manufacturing semiconductor device
CN102915986B (zh) 芯片封装结构
CN114050111A (zh) 一种扇出型封装方法及扇出型封装结构
TWI567894B (zh) 晶片封裝
US20140191379A1 (en) Low-k chip packaging structure
TWI767287B (zh) 半導體封裝結構
CN111146093B (zh) 一种半导体堆叠封装结构及其制备方法
KR100728978B1 (ko) 웨이퍼 레벨 패키지의 제조방법
CN212392233U (zh) 晶圆级芯片封装结构
CN115172182A (zh) 一种扇出型封装结构及方法
CN111162013B (zh) 一种半导体封装结构及一种半导体封装的制造方法
CN111785647A (zh) 晶圆级芯片封装结构及其制备方法
TW202121637A (zh) 扇出型封裝結構及其製法
CN108962772A (zh) 封装结构及其形成方法
US11973036B2 (en) Semiconductor package structure and method of manufacturing the same
JP2003309227A (ja) 半導体装置およびその製造方法
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
KR20070090618A (ko) 스택 패키지의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210730

Address after: 518000 101, No. 6, Jingqiang Road, xiuxin community, Kengzi street, Pingshan District, Shenzhen, Guangdong

Applicant after: Yixin micro semiconductor technology (Shenzhen) Co.,Ltd.

Address before: 230000 group 1, Jiming village, Baishan Town, Lujiang County, Hefei City, Anhui Province

Applicant before: Zhang Zheng

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant