CN212392233U - 晶圆级芯片封装结构 - Google Patents

晶圆级芯片封装结构 Download PDF

Info

Publication number
CN212392233U
CN212392233U CN202021696344.8U CN202021696344U CN212392233U CN 212392233 U CN212392233 U CN 212392233U CN 202021696344 U CN202021696344 U CN 202021696344U CN 212392233 U CN212392233 U CN 212392233U
Authority
CN
China
Prior art keywords
layer
chip
packaging
encapsulation
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021696344.8U
Other languages
English (en)
Inventor
殷晨光
陈彦亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN202021696344.8U priority Critical patent/CN212392233U/zh
Application granted granted Critical
Publication of CN212392233U publication Critical patent/CN212392233U/zh
Priority to US17/200,705 priority patent/US11735554B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型提供了一种晶圆级芯片封装结构,包括:第一封装层;固定于所述第一封装层表面的第一芯片;覆盖所述第一芯片和所述第一封装层的第二封装层;位于所述第二封装层上方的重新布线层,所述重新布线层电性连接所述第一芯片;位于所述重新布线层上方的第二芯片,所述第二芯片电性连接所述重新布线层。本实用新型通过引入第一封装层和第二封装层,获得了更稳定的制程特性,改善了封装结构的翘曲度,且制程结构整合性高;此外,通过引入多层结构还减小了封装结构的面积尺寸。

Description

晶圆级芯片封装结构
技术领域
本实用新型涉及半导体封装技术领域,特别是涉及一种晶圆级芯片封装结构。
背景技术
晶圆级芯片封装(WLCSP,Wafer Level Chip Scale Packaging)是一种极具应用前景的新型芯片封装方法,其不同于传统芯片封装工艺中先进行芯片切割而后封装测试的工艺,而是采用在整片晶圆上进行封装测试而后切割成裸芯片的工艺。这不但节省了封测成本,封装后的芯片成品尺寸也大幅减小。
目前,在晶圆级芯片封装的产品中,根据产品设计要求,存在需要在同一封装结构中封装多个芯片的情况。此外,对于晶圆级芯片封装,控制面内翘曲度也是提升产品良率、控制生产成本的重要因素。
然而,在现有的晶圆级芯片封装工艺条件下,多个芯片封装于同一封装结构不但会导致封装结构的面积尺寸大幅增加,也很难整合集成于现有制程中,难以获得稳定的制程特性,甚至导致芯片性能下降;而超过制程规格的晶圆面内翘曲度还会导致器件结构在应力的作用下发生形变,进而影响产品良率。
因此,有必要提出一种新的晶圆级芯片封装结构,解决上述问题。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种晶圆级芯片封装结构,用于解决现有技术中多芯片封装面积尺寸大,制程不稳定且容易发生翘曲的问题。
为实现上述目的及其它相关目的,本实用新型提供了一种晶圆级芯片封装结构,其特征在于,包括:
第一封装层;
固定于所述第一封装层表面的第一芯片;
覆盖所述第一芯片和所述第一封装层的第二封装层;
位于所述第二封装层上方的重新布线层,所述重新布线层电性连接所述第一芯片;
位于所述重新布线层上方的第二芯片,所述第二芯片电性连接所述重新布线层。
作为本实用新型的一种可选方案,所述第二封装层中还形成有连接所述重新布线层和所述第一芯片的通孔。
作为本实用新型的一种可选方案,所述重新布线层包括至少一层金属布线层和包裹所述金属布线层的电介质层。
作为本实用新型的一种可选方案,在所述重新布线层上还形成有焊球。
作为本实用新型的一种可选方案,在所述重新布线层和所述第二芯片之间还形成有填充层。
如上所述,本实用新型提供了一种晶圆级芯片封装结构,通过引入第一封装层和第二封装层,获得了更稳定的制程特性,改善了封装结构的翘曲度,且制程结构整合性高;此外,通过引入多层结构还减小了封装结构的面积尺寸。
附图说明
图1显示为本实用新型实施例一中提供的晶圆级芯片封装结构的制备方法的流程图。
图2显示为本实用新型实施例一中提供的第一支撑衬底的截面示意图。
图3显示为本实用新型实施例一中提供的放置第一芯片后的截面示意图。
图4显示为本实用新型实施例一中提供的形成第一封装层后的截面示意图。
图5显示为本实用新型实施例一中提供的将第一封装层从第一支撑衬底取下后的截面示意图。
图6显示为本实用新型实施例一中提供的将第一封装层固定于第二支撑衬底后的截面示意图。
图7显示为本实用新型实施例一中提供的形成第二封装层后的截面示意图。
图8显示为本实用新型实施例一中提供的对第二封装层进行减薄后的截面示意图。
图9显示为本实用新型实施例一中提供的形成通孔后的截面示意图。
图10显示为本实用新型实施例一中提供的形成重新布线层后的截面示意图。
图11显示为本实用新型实施例一中提供的形成焊球后的截面示意图。
图12显示为本实用新型实施例一中提供的在重新布线层上电性连接第二芯片后的截面示意图。
图13显示为本实用新型实施例一中提供的在重新布线层和第二芯片之间形成填充层后的截面示意图。
元件标号说明
101 第一支撑衬底
101a 释放层
102 第一芯片
103 第一封装层
104 第二支撑衬底
105 第二封装层
105a 通孔
106 重新布线层
106a 金属布线层
106b 电介质层
107 第二芯片
108 焊球
109 填充层
S1~S6 步骤1)~6)
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其它优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1至图13。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图13,本实用新型提供了一种晶圆级芯片封装结构的制备方法,其特征在于,包括以下步骤:
1)提供第一支撑衬底101;
2)在所述第一支撑衬底101上放置第一芯片102,并覆盖第一封装层103;
3)将带有所述第一芯片102的所述第一封装层103从所述第一支撑衬底101取下,并将所述第一封装层103中远离所述第一芯片102的一面固定于第二支撑衬底104上;
4)在所述第一封装层103中靠近所述第一芯片102的一面上覆盖第二封装层105;
5)在所述第二封装层105上形成电性连接所述第一芯片102的重新布线层106;
6)在所述重新布线层106上电性连接第二芯片107。
在步骤1)中,请参阅图1的S1步骤和图2,提供第一支撑衬底101。
作为示例,所述第一支撑衬底101包括玻璃衬底。此外,图1中还在所述第一支撑衬底101上涂布了一层释放层101a。所述释放层101a包括LTHC光热转换材料层(LTHC,lightto heat conversion),其具有能够粘附其他部件并在激光照射后发生变性剥离的特性。所述第一支撑衬底101可以选用玻璃衬底,所述玻璃衬底成本较低,容易在其表面形成释放层101a,并降低后续的分离工艺的难度。
在步骤2)中,请参阅图1的S2步骤和图3至图4,在所述第一支撑衬底101上放置第一芯片102,并覆盖第一封装层103。
作为示例,如图3所示,所述第一芯片102通过所述释放层101a粘附于所述第一支撑衬底101。
作为示例,如图4所示,形成所述第一封装层103的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种;形成所述第一封装层103的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
在步骤3)中,请参阅图1的S3步骤和图4至图6,将带有所述第一芯片102的所述第一封装层103从所述第一支撑衬底101取下,并将所述第一封装层103中远离所述第一芯片102的一面固定于第二支撑衬底104上。
作为示例,如图4至图5所示,将带有所述第一芯片102的所述第一封装层103从所述第一支撑衬底101取下时,通过剥离所述释放层101a使所述第一支撑衬底101与所述第一封装层103分离。具体地,当所述释放层101a包括LTHC光热转换材料层时,通过激光照射所述释放层101a,使其失去粘附性后剥离所述第一封装层103与所述第一支撑衬底101。
作为示例,如图6所示,将所述第一封装层103中远离所述第一芯片102的一面固定于第二支撑衬底104上,即图6中所述第一芯片102朝上放置。所述第二支撑衬底104也可以选用玻璃衬底。
在步骤4)中,请参阅图1的S4步骤和图7,在所述第一封装层103中靠近所述第一芯片102的一面上覆盖第二封装层105。可选地,在图7中,所述第二封装层105的材质与形成方法与所述第一封装层103相同,且所述第二封装层105还从侧面包裹覆盖所述第一封装层103。由于本实用新型中两次封装层形成时,封装结构都由支撑衬底支撑,大幅改善了封装晶圆的翘曲问题。
在步骤5)中,请参阅图1的S5步骤和图8至图11,在所述第二封装层105上形成电性连接所述第一芯片102的重新布线层106。
作为示例,如图8所示,在形成重新布线层106前,还包括将带有所述第一芯片102的所述第一封装层103和所述第二封装层105从所述第二支撑衬底104上取下的步骤。
作为示例,如图8所示,在取下所述第一封装层103和所述第二封装层105后,对所述第二封装层105进行减薄,使封装结构维持合适的厚度。如图9所示,形成连通所述第一芯片102的通孔105a。可选地,形成所述通孔105a的方法包括激光钻孔工艺。所述激光钻孔工艺精确度好、可控性高,能够在不影响其他结构的前提下准确形成所述通孔105a。
作为示例,如图10所示,所述重新布线层106包括至少一层金属布线层106a和包裹所述金属布线层106a的电介质层106b。可选地,在图10中,所述重新布线层106包括两层金属布线层106a。
作为示例,如图11所示,在所述重新布线层106上还形成有焊球108。所述焊球108包括锡焊料、银焊料及金锡合金焊料中的一种或多种的组合。可选地,在本实用新型的其他实施案例中,所述焊球108也可以通过金属连接柱连接所述重新布线层106。
在步骤6)中,请参阅图1的S6步骤和图12至图13,在所述重新布线层106上电性连接第二芯片107。
作为示例,如图12所示,所述第二芯片107设置于所述焊球108之间,通过倒装焊连接下层的所述重新布线层106。从图12中可以看出,所述第一芯片102和所述第二芯片107分别形成于所述重新布线层106的上下两侧,通过多层复合结构大幅减少了封装结构的占用面积,且制程结构整合性高。
作为示例,如图13所示,在所述重新布线层106和所述第二芯片107之间还形成有填充层109。可选地,形成所述填充层109的材料包括聚酰亚胺、硅胶或环氧树脂等。所述填充层109能够有效保护所述重新布线层106和所述第二芯片107电性连接部位,并提高连接结构的稳固性。
实施例二
如图13所示,本实施例提供了一种晶圆级芯片封装结构,包括:
第一封装层103;
固定于所述第一封装层103表面的第一芯片102;
覆盖所述第一芯片102和所述第一封装层103的第二封装层105;
位于所述第二封装层105上方的重新布线层106,所述重新布线层106电性连接所述第一芯片102;
位于所述重新布线层106上方的第二芯片107,所述第二芯片107电性连接所述重新布线层106。
所述第一封装层103和所述第二封装层105可以通过压缩成型、传递模塑成型、液封成型、真空层压及旋涂等工艺形成,其材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
作为示例,如图7和图13所示,在所述第二封装层105中还形成有连接所述重新布线层106和所述第一芯片102的通孔。可选地,形成所述通孔105a的方法包括激光钻孔工艺。
作为示例,如图13所示,所述重新布线层106包括至少一层金属布线层106a和包裹所述金属布线层106a的电介质层106b。可选地,在本实施例中,所述重新布线层106包括两层金属布线层106a。
作为示例,在所述重新布线层106上还形成有焊球108。所述焊球108包括锡焊料、银焊料及金锡合金焊料中的一种或多种的组合。可选地,在本实用新型的其他实施案例中,所述焊球108也可以通过金属连接柱连接所述重新布线层106。
作为示例,在所述重新布线层106和所述第二芯片107之间还形成有填充层109。可选地,形成所述填充层109的材料包括聚酰亚胺、硅胶或环氧树脂等。
综上所述,本实用新型提供了一种晶圆级芯片封装结构,包括:第一封装层;固定于所述第一封装层表面的第一芯片;覆盖所述第一芯片和所述第一封装层的第二封装层;位于所述第二封装层上方的重新布线层,所述重新布线层电性连接所述第一芯片;位于所述重新布线层上方的第二芯片,所述第二芯片电性连接所述重新布线层。本实用新型通过引入第一封装层和第二封装层,获得了更稳定的制程特性,改善了封装结构的翘曲度,且制程结构整合性高;此外,通过引入多层结构还减小了封装结构的面积尺寸。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

Claims (5)

1.一种晶圆级芯片封装结构,其特征在于,包括:
第一封装层;
固定于所述第一封装层表面的第一芯片;
覆盖所述第一芯片和所述第一封装层的第二封装层;
位于所述第二封装层上方的重新布线层,所述重新布线层电性连接所述第一芯片;
位于所述重新布线层上方的第二芯片,所述第二芯片电性连接所述重新布线层。
2.根据权利要求1所述的晶圆级芯片封装结构,其特征在于:所述第二封装层中还形成有连接所述重新布线层和所述第一芯片的通孔。
3.根据权利要求1所述的晶圆级芯片封装结构,其特征在于:所述重新布线层包括至少一层金属布线层和包裹所述金属布线层的电介质层。
4.根据权利要求1所述的晶圆级芯片封装结构,其特征在于:在所述重新布线层上还形成有焊球。
5.根据权利要求1所述的晶圆级芯片封装结构,其特征在于:在所述重新布线层和所述第二芯片之间还形成有填充层。
CN202021696344.8U 2020-08-14 2020-08-14 晶圆级芯片封装结构 Active CN212392233U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202021696344.8U CN212392233U (zh) 2020-08-14 2020-08-14 晶圆级芯片封装结构
US17/200,705 US11735554B2 (en) 2020-08-14 2021-03-12 Wafer-level chip scale packaging structure having a rewiring layer and method for manufacturing the wafer-level chip scale packaging structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021696344.8U CN212392233U (zh) 2020-08-14 2020-08-14 晶圆级芯片封装结构

Publications (1)

Publication Number Publication Date
CN212392233U true CN212392233U (zh) 2021-01-22

Family

ID=74253792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021696344.8U Active CN212392233U (zh) 2020-08-14 2020-08-14 晶圆级芯片封装结构

Country Status (1)

Country Link
CN (1) CN212392233U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975137A (zh) * 2021-11-02 2022-08-30 盛合晶微半导体(江阴)有限公司 晶圆级封装结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975137A (zh) * 2021-11-02 2022-08-30 盛合晶微半导体(江阴)有限公司 晶圆级封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US10971467B2 (en) Packaging method and package structure of fan-out chip
CN101409266B (zh) 封装结构
WO2017124671A1 (zh) 一种扇出型芯片的封装方法及封装结构
WO2017049928A1 (zh) 一种芯片封装结构及封装方法
WO2017024794A1 (zh) 晶圆级芯片封装方法
US20110209908A1 (en) Conductor package structure and method of the same
WO2017024847A1 (zh) 晶圆级芯片封装方法
CN105070671A (zh) 一种芯片封装方法
CN215069984U (zh) 双层堆叠的3d扇出型封装结构
CN215069985U (zh) 三维堆叠的扇出型封装结构
US11756871B2 (en) Fan-out packaging structure and method
CN114975409A (zh) 双层塑封的3d扇出型封装结构及其封装方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
WO2017024846A1 (zh) 晶圆级芯片封装方法
CN212392233U (zh) 晶圆级芯片封装结构
US11735564B2 (en) Three-dimensional chip packaging structure and method thereof
CN212392240U (zh) 扇出型封装结构
CN111785647A (zh) 晶圆级芯片封装结构及其制备方法
CN114188225A (zh) 扇出型封装结构及封装方法
CN114188227A (zh) 扇出型封装结构及封装方法
CN207852667U (zh) 具有电磁防护的扇出型天线封装结构
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
US11756942B2 (en) Fan-out packaging structure and method
CN115692222A (zh) 芯片封装结构及制备方法
CN108962772A (zh) 封装结构及其形成方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address