CN207852667U - 具有电磁防护的扇出型天线封装结构 - Google Patents

具有电磁防护的扇出型天线封装结构 Download PDF

Info

Publication number
CN207852667U
CN207852667U CN201820017432.7U CN201820017432U CN207852667U CN 207852667 U CN207852667 U CN 207852667U CN 201820017432 U CN201820017432 U CN 201820017432U CN 207852667 U CN207852667 U CN 207852667U
Authority
CN
China
Prior art keywords
layer
electromagnetic protection
semiconductor chip
wiring layer
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820017432.7U
Other languages
English (en)
Inventor
陈彦亨
吴政达
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201820017432.7U priority Critical patent/CN207852667U/zh
Application granted granted Critical
Publication of CN207852667U publication Critical patent/CN207852667U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供一种具有电磁防护的扇出型天线封装结构，包括：重新布线层，包括相对的第一表面及第二表面；半导体芯片，正面朝向重新布线层倒装装设于所述重新布线层的第一表面；塑封材料层，位于重新布线层的第一表面，且塑封于半导体芯片的外围；天线结构，包括天线，天线位于所述塑封材料层远离重新布线层的表面；电磁防护结构，至少位于半导体芯片与所述天线结构之间，且电磁防护结构在半导体芯片所在平面的正投影完全覆盖半导体芯片；焊球凸块，位于重新布线层的第二表面。本实用新型可以将天线制备与半导体芯片的正上方，可以有效增加天线的使用面积，从而缩小整个封装结构的尺寸，降低塑封材料层的使用量，节约封装成本。

Description

具有电磁防护的扇出型天线封装结构
技术领域
本实用新型涉及半导体封装技术领域，特别是涉及一种具有电磁防护的扇出型天线封装结构。
背景技术
在现有的具有天线的封装结构中，如果半导体芯片的正上方具有天线，会造成造成非常严重的天线增益损耗，从而影响封装结构的性能。如果要避免天线增益损耗，需要将天线避免半导体芯片的正上方，即需要将天线设置于半导体芯片的四周外围，这无疑会增加封装结构的尺寸及成本。
鉴于此，有必要设计一种新的具有电磁防护的扇出型天线封装结构用以解决上述技术问题。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种具有电磁防护的扇出型天线封装结构，用于解决现有中具有天线的封装结构中天线设置于半导体芯片的正上方时存在的天线增益损耗严重的问题，及为了避免天线增益损耗而将天线设置于半导体芯片四周时存在的封装结构尺寸较大、成本较高的问题。
为实现上述目的及其他相关目的，本实用新型提供一种具有电磁防护的扇出型天线封装结构，所述具有电磁防护的扇出型天线封装结构包括：
重新布线层，包括相对的第一表面及第二表面；
半导体芯片，正面朝向所述重新布线层倒装装设于所述重新布线层的第一表面，且与所述重新布线层电连接；
塑封材料层，位于所述重新布线层的第一表面，且塑封于所述半导体芯片的外围；
天线结构，包括天线，所述天线位于所述塑封材料层远离所述重新布线层的表面；
电磁防护结构，至少位于所述半导体芯片与所述天线结构之间，且所述电磁防护结构在所述半导体芯片所在平面的正投影完全覆盖所述半导体芯片；
焊球凸块，位于所述重新布线层的第二表面，且与所述重新布线层电连接。
优选地，所述电磁防护结构包括电磁防护层，所述电磁防护层位于所述塑封材料层内，且覆盖所述半导体芯片的背面。
优选地，所述电磁防护结构还包括电磁防护框，所述电磁防护框位于所述塑封材料层内，且帖置于所述半导体芯片的四周侧壁上；所述电磁防护框的顶部与所述电磁防护层的底面接触连接。
优选地，所述电磁防护结构包括电磁防护层，所述电磁防护层位于所述塑封材料层远离所述重新布线层的表面，且位于所述半导体芯片的正上方。
优选地，所述电磁防护结构还包括电磁防护框，所述电磁防护框位于塑封材料层内，且位于所述半导体芯片的四周；所述电磁防护框的顶部与所述电磁防护层的底面接触连接。
优选地，所述电磁防护框帖置于所述半导体芯片的四周侧壁上或与所述半导体芯片的四周侧壁具有间距。
优选地，所述电磁防护层覆盖所述塑封材料层远离所述重新布线层的表面；所述电磁防护结构还包括电磁防护框，所述电磁防护框位于所述塑封材料层的四周侧壁上，且所述电磁防护框的顶部与所述电磁防护层的底面接触连接。
优选地，所述电磁防护框自所述电磁防护层的底面延伸至所述重新布线层的第二表面。
优选地，所述天线结构还包括电连接结构，所述电连接结构位于所述塑封材料层内，所述电连接结构一端与所述天线电连接，另一端与所述重新布线层电连接。
本实用新型还提供一种具有电磁防护的扇出型天线封装结构的制备方法，所述具有电磁防护的扇出型天线封装结构的制备方法包括如下步骤：
1)提供一载体，并于所述载体的上表面形成剥离层；
2)提供一半导体芯片，于所述半导体芯片的背面形成电磁防护结构，所述电磁防护结构包括电磁防护层，所述电磁防护层覆盖所述半导体芯片的背面；
3)将背面形成有所述电磁防护层的所述半导体芯片正面朝下倒装装设于所述剥离层的表面；
4)于所述剥离层的表面形成塑封材料层，所述塑封材料层将所述半导体芯片及所述电磁防护层完全封裹塑封；
5)去除所述载体及所述剥离层；
6)于所述塑封材料层的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述塑封材料层的表面及所述半导体芯片的正面相接触；
7)于所述重新布线层的第二表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接；
8)于所述塑封材料层远离所述重新布线层的表面形成天线结构。
优选地，步骤2)包括如下步骤：
2-1)提供一晶圆，所述晶圆内具有若干个半导体芯片；
2-2)于所述晶圆的背面形成所述电磁防护层；
2-3)将所述晶圆进行切割，以得到若干个分离的、且背面形成有所述电磁防护层的所述半导体芯片。
本实用新型还提供一种具有电磁防护的扇出型天线封装结构的制备方法，所述具有电磁防护的扇出型天线封装结构的制备方法包括如下步骤：
1)提供一载体，并于所述载体的上表面形成剥离层；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述剥离层上；
3)于所述半导体芯片外围形成电磁防护结构，所述电磁防护结构包括电磁防护层及与所述电磁防护层相连接的电磁防护框，其中，所述电磁防护层覆盖于所述半导体芯片的背面，所述电磁防护框贴置于所述半导体芯片的四周侧壁；
4)于所述剥离层的表面形成塑封材料层，所述塑封材料层将所述半导体芯片及所述电磁防护结构完全封裹塑封；
5)去除所述载体及所述剥离层；
6)于所述塑封材料层的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述塑封材料层的表面及所述半导体芯片的正面相接触；
7)于所述重新布线层的第二表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接；
8)于所述塑封材料层远离所述重新布线层的表面形成天线结构。
本实用新型还提供一种具有电磁防护的扇出型天线封装结构的制备方法，所述具有电磁防护的扇出型天线封装结构的制备方法包括如下步骤：
1)提供一载体，并于所述载体的上表面形成剥离层；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述剥离层上；
3)于所述剥离层的表面形成塑封材料层，所述塑封材料层将所述半导体芯片；
4)于所述塑封材料层内形成电磁防护框，并于所述塑封材料层的表面形成电磁防护层，所述电磁防护框位于所述半导体芯片的四周，且与所述半导体芯片具有间距，所述电磁防护层在所述半导体芯片所在平面的正投影完全覆盖所述半导体芯片；
5)去除所述载体及所述剥离层；
6)于所述塑封材料层的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述塑封材料层的表面及所述半导体芯片的正面相接触；
7)于所述重新布线层的第二表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接；
8)于所述塑封材料层远离所述重新布线层的表面及所述电磁防护层的表面形成天线结构。
本实用新型还提供一种具有电磁防护的扇出型天线封装结构的制备方法，所述具有电磁防护的扇出型天线封装结构的制备方法包括如下步骤：
1)提供一载体，并于所述载体的上表面形成剥离层；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述剥离层上；
3)于所述剥离层的表面形成塑封材料层，所述塑封材料层将所述半导体芯片；
4)去除所述载体及所述剥离层；
5)于所述塑封材料层的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述塑封材料层的表面及所述半导体芯片的正面相接触；
6)于所述重新布线层的第二表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接；
7)形成电磁防护结构，所述电磁防护结构包括电磁防护层及电磁防护框，所述电磁防护层覆盖所述塑封材料层远离所述重新布线层的表面，所述电磁防护框自所述电磁防护层的底面延伸至所述重新布线层的第二表面；
8)于所述电磁防护层的表面形成天线结构。
如上所述，本实用新型的具有电磁防护的扇出型天线封装结构，具有以下有益效果：本实用新型通过在天线与半导体芯片之间设置电磁防护结构，可以将天线制备与半导体芯片的正上方，在保证天线增益的前提下，可以有效增加天线的使用面积，从而缩小整个封装结构的尺寸，降低塑封材料层的使用量，节约封装成本。
附图说明
图1显示为本实用新型实施例一中提供的具有电磁防护的扇出型天线封装结构的制备方法的流程图。
图2～图10显示为本实用新型实施例一中提供的具有电磁防护的扇出型天线封装结构的制备方法各步骤的结构示意图。
图11显示为本实用新型实施例三中提供的具有电磁防护的扇出型天线封装结构的制备方法的流程图。
图12～图19显示为本实用新型实施例三中提供的具有电磁防护的扇出型天线封装结构的制备方法各步骤的结构示意图。
图20显示为本实用新型实施例五中提供的具有电磁防护的扇出型天线封装结构的制备方法的流程图。
图21～图27显示为本实用新型实施例五中提供的具有电磁防护的扇出型天线封装结构的制备方法各步骤的结构示意图。
图28显示为本实用新型实施例七中提供的具有电磁防护的扇出型天线封装结构的制备方法的流程图。
图29～图35显示为本实用新型实施例七中提供的具有电磁防护的扇出型天线封装结构的制备方法各步骤的结构示意图。
元件标号说明
1 载体
11 剥离层
2 半导体芯片
21 接触焊垫
22 晶圆
3 电磁防护结构
31 电磁防护层
32 电磁防护框
4 塑封材料层
5 重新布线层
51 介质层
52 金属线层
6 焊球凸块
7 天线结构
71 天线
72 电连接结构
1)～8) 步骤
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1～图35。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本实用新型提供一种具有电磁防护的扇出型天线封装结构的制备方法，所述具有电磁防护的扇出型天线封装结构的制备方法包括如下步骤：
1)提供一载体，并于所述载体的上表面形成剥离层；
2)提供一半导体芯片，于所述半导体芯片的背面形成电磁防护结构，所述电磁防护结构包括电磁防护层，所述电磁防护层覆盖所述半导体芯片的背面；
3)将背面形成有所述电磁防护层的所述半导体芯片正面朝下倒装装设于所述剥离层的表面；
4)于所述剥离层的表面形成塑封材料层，所述塑封材料层将所述半导体芯片及所述电磁防护层完全封裹塑封；
5)去除所述载体及所述剥离层；
6)于所述塑封材料层的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述塑封材料层的表面及所述半导体芯片的正面相接触；
7)于所述重新布线层的第二表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接；
8)于所述塑封材料层远离所述重新布线层的表面形成天线结构。
在步骤1)中，请参阅图1中的S1步骤及图2至图3，提供一载体10，并于所述载体10的上表面形成剥离层11。
作为示例，如图2所示，所述载体10的材料包括但不限于硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述载体10来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
作为示例，如图3所示，所述剥离层11在后续工艺中作为后续形成的半导体芯片及塑封材料层与所述载体10之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述半导体芯片及所述塑封材料层具有一定的结合力，以保证所述半导体芯片及所述塑封材料层在后续工艺中不会产生移动等情况，另外，其与所述载体10亦具有较强的结合力，一般来说，其与所述载体10的结合力需要大于与所述半导体芯片及所述塑封材料层的结合力。作为示例，所述剥离层11的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述剥离层11也可选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述载体10时，可采用湿法腐蚀、化学机械研磨、撕除等方法去除所述剥离层11。
在步骤2)中，请参阅图1中的S2步骤及图4及图5，提供一半导体芯片2，于所述半导体芯片2的背面形成电磁防护结构，所述电磁防护结构仅包括电磁防护层31，所述电磁防护层31覆盖所述半导体芯片2的背面。
在一示例中，步骤2)包括如下步骤：
2-1)提供一晶圆22，所述晶圆22内具有若干个半导体芯片2，如图4所示；
2-2)于所述晶圆22的背面形成所述电磁防护层31，如图5所示；
2-3)将所述晶圆22进行切割，以得到若干个分离的、且背面形成有所述电磁防护层31的所述半导体芯片22。
作为示例，所述晶圆22可以为现有的硅晶圆、氮化镓晶圆等等。
作为示例，所述电磁防护层31的材料可以包括金属胶、复合金属材料、金属、环氧树脂(Epoxy)及柔性基板材料中的至少一种。
作为示例，对所述晶圆22进行切割以将所述半导体芯片2分离的工艺为本领域技术人员所熟知，此处不再累述。
当然，在其他示例中，也可以直接提供一单颗所述半导体芯片2，直接在所述半导体芯片2的背面形成所述电磁防护层31。
作为示例，所述半导体芯片2可以为任意一种芯片。所述半导体芯片2的内部形成有功能器件，所述半导体芯片2的正面形成有与其内部的所述功能芯片电连接的接触焊垫21。
在步骤3)中，请参阅图1中的S3步骤及图6，将背面形成有所述电磁防护层31的所述半导体芯片2正面朝下倒装装设于所述剥离层11的表面。
作为示例，可以采用键合、粘贴等方式将所述半导体芯片2正面朝下倒装装设于所述剥离层11的表面，此处不做限定。
在步骤4)中，请参阅图1中的S4步骤及图7，于所述剥离层11的表面形成塑封材料层44，所述塑封材料层将所述半导体芯片2及所述电磁防护层31完全封裹塑封。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述剥离层11的上表面形成所述塑封材料层4。优选地，本实施例中，采用模塑底部填充工艺于所述剥离层11的上表面形成所述塑封材料层4。
作为示例，所述塑封材料层4的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
在步骤5)中，请参阅图1中的S5步骤，去除所述载体1及所述剥离层11。
作为示例，可以采用研磨工艺、减薄工艺等进行去除所述载体10及所述剥离层11。优选地，本实施例中，采用撕掉所述剥离层11的方式以去除所述载体10。
在步骤6)中，请参与图1中的S6步骤及图8，于所述塑封材料层4的表面形成重新布线层5，所述重新布线层5包括相对的第一表面及第二表面，其中，所述重新布线层5的第一表面与所述塑封材料层4的表面及所述半导体芯片2的正面相接触。
作为示例，所述重新布线层5包括介质层51及位于所述介质层51内且与所述半导体芯片2电连接的金属线层52；所述介质层51内所述金属线层52的层数可以为一层、两层或多层，此处不做限定。
形成所述重新布线层5的方法为本领域技术人员所知晓，此处不再累述。
在步骤7)中，请参阅图1中的S7步骤及图8，于所述重新布线层4的第二表面形成焊球凸块6，所述焊球凸块6与所述重新布线层5电连接。
在一示例中，于所述重新布线层5的第二表面形成焊球凸块6包括如下步骤：
6-1)于所述重新布线层5的的第二表面形成金属柱(未示出)，所述金属柱与所述重新布线层5中的所述金属线层52电连接；
6-2)于所述金属柱的远离所述重新布线层5的表面形成焊球。
作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。
在另一示例中，如图8所示，所述焊球凸块6即为以焊球，可以通过植球回流工艺直接形成焊球作为所述焊球凸块6，所述焊球凸块6直接与所述重新布线层5中的所述金属线层52电连接。作为示例，所述焊球凸块6的高度可以为但不仅限于190μm。
在步骤8)中，请参阅图1中的S8步骤及图9至图10，于所述塑封材料层4远离所述重新布线层5的表面形成天线结构7。
在一示例中，于所述塑封材料层4远离所述重新布线层5的表面形成一层天线材料层，然后通过刻蚀刻蚀工艺对所述天线材料层进行图形化即可得到包括一层天线71的天线结构7，如图9所示。当然，在其他示例中，所述天线结构7还可以包括至少两层上下间隔叠置的天线71，相连所述天线71之间填充有绝缘层，且相连所述天线71之间经由金属插塞电连接。
在另一示例中，如图10所示，所述天线结构7包括天线71及电连接结构72，此时，于所述塑封材料层4远离所述重新布线层5的表面形成天线结构7包括如下步骤：
8-1)刻蚀所述塑封材料层4，与所述塑封材料层4内形成与所述重新布线层5相连通的通孔；
8-2)于所述通孔内填充导电材料，所述导电材料填满所述通孔以形成所述电连接结构72，所述电连接结构72的底部与所述重新布线层5中的所述金属线层52电连接；
8-3)于所述塑封材料层4远离所述重新布线层5的表面形成一层天线材料层，通过刻蚀刻蚀工艺对所述天线材料层进行图形化即可得到包括所述天线71。
作为示例，所述天线71的材料可以为但不仅限于金属，所述天线71的形状可以为任意形状，且可以在所述塑封材料层4远离所述重新布线层5的表面以任意形态分布，此处不做限定。
实施例二
请继续参阅图9及图10，本实施例提供一种具有电磁防护的扇出型天线封装结构，所述具有电磁防护的扇出型天线封装结构可以采用但不仅限于实施例一中所述的制备方法制备而得到，所述具有电磁防护的扇出型天线封装结构包括：重新布线层5，所述重新布线层5包括相对的第一表面及第二表面；半导体芯片2，所述半导体芯片2正面朝向所述重新布线层5倒装装设于所述重新布线层5的第一表面，且与所述重新布线层5电连接；塑封材料层4，所述塑封材料层4位于所述重新布线层5的第一表面，且塑封于所述半导体芯片2的外围；天线结构7，所述天线结构7位于所述塑封材料层4远离所述重新布线层5的表面；电磁防护结构，所述电磁防护结构仅包括一电磁防护层31，所述电磁防护层31位于所述塑封材料层4内，且位于所述半导体芯片的背面；焊球凸块6，所述焊料凸块6位于所述重新布线层5的第二表面，且与所述重新布线层5电连接。
作为示例，所述重新布线层5包括介质层51及位于所述介质层51内且与所述半导体芯片2电连接的金属线层52；所述介质层51内所述金属线层52的层数可以为一层、两层或多层，此处不做限定。
作为示例，所述半导体芯片2可以为任意一种芯片。所述半导体芯片2的内部形成有功能器件，所述半导体芯片2的正面形成有与其内部的所述功能芯片电连接的接触焊垫21。
作为示例，所述塑封材料层4的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
在一示例中，如图9所示，所述天线结构7仅包括一层位于所述塑封材料层4远离所述重新布线层5的表面的天线71。
在另一示例中，如图10所示，所述天线结构7包括天线71及电连接结构72，其中，所述天线71位于所述塑封材料层4远离所述重新布线层5的表面，所述电连接结,72位于所述塑封材料4层内，所述电连接结构72一端与所述天线71电连接，另一端与所述重新布线层5电连接。
作为示例，所述天线71及所述天线结构72的材料均可以为但不仅限于金属。所述天线71的形状可以为任意形状，且可以在所述塑封材料层4远离所述重新布线层5的表面以任意形态分布，此处不做限定。
作为示例，所述焊料凸块6可以为一焊球，也可以为包括与重新布线层5电连接的金属柱及与所述金属柱相连接的焊球。
实施例三
请参阅图11，本实用新型还提供一种具有电磁防护的扇出型天线封装结构的制备方法，所述具有电磁防护的扇出型天线封装结构的制备方法包括如下步骤：
1)提供一载体，并于所述载体的上表面形成剥离层；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述剥离层上；
3)于所述半导体芯片外围形成电磁防护结构，所述电磁防护结构包括电磁防护层及与所述电磁防护层相连接的电磁防护框，其中，所述电磁防护层覆盖于所述半导体芯片的背面，所述电磁防护框贴置于所述半导体芯片的四周侧壁；
4)于所述剥离层的表面形成塑封材料层，所述塑封材料层将所述半导体芯片及所述电磁防护结构完全封裹塑封；
5)去除所述载体及所述剥离层；
6)于所述塑封材料层的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述塑封材料层的表面及所述半导体芯片的正面相接触；
7)于所述重新布线层的第二表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接；
8)于所述塑封材料层远离所述重新布线层的表面形成天线结构。
在步骤1)中，请参阅图11中的S1步骤及图12至图13，提供一载体10，并于所述载体10的上表面形成剥离层11。
作为示例，如图12所示，所述载体10的材料包括但不限于硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述载体10来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
作为示例，如图13所示，所述剥离层11在后续工艺中作为后续形成的半导体芯片及塑封材料层与所述载体10之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述半导体芯片及所述塑封材料层具有一定的结合力，以保证所述半导体芯片及所述塑封材料层在后续工艺中不会产生移动等情况，另外，其与所述载体10亦具有较强的结合力，一般来说，其与所述载体10的结合力需要大于与所述半导体芯片及所述塑封材料层的结合力。作为示例，所述剥离层11的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述剥离层11也可选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述载体10时，可采用湿法腐蚀、化学机械研磨、撕除等方法去除所述剥离层11。
在步骤2)中，请参阅图11中的S2步骤及图14，提供一半导体芯片2，提供一半导体芯片，将所述半导体芯片2正面朝下倒装装设于所述剥离层11的表面。
作为示例，可以采用键合、粘贴等方式将所述半导体芯片2正面朝下倒装装设于所述剥离层11的表面，此处不做限定。
作为示例，所述半导体芯片2可以为任意一种芯片。所述半导体芯片2的内部形成有功能器件，所述半导体芯片2的正面形成有与其内部的所述功能芯片电连接的接触焊垫21。
在步骤3)中，请参阅图11中的S3步骤及图15，于所述半导体芯片2外围形成电磁防护结构3，所述电磁防护结构3包括电磁防护层31及与所述电磁防护层31相连接的电磁防护框32，其中，所述电磁防护层31覆盖于所述半导体芯片2的背面，所述电磁防护框32贴置于所述半导体芯片2的四周侧壁。
作为示例，所述电磁防护层31的材料可以包括金属胶、复合金属材料、金属、环氧树脂(Epoxy)及柔性基板材料中的至少一种。
在步骤4)中，请参阅图11中的S4步骤及图16，于所述剥离,11的表面形成塑封材料层4，所述塑封材料层4将所述半导体芯片2及所述电磁防护结构3完全封裹塑封。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述剥离层11的上表面形成所述塑封材料层4。优选地，本实施例中，采用模塑底部填充工艺于所述剥离层11的上表面形成所述塑封材料层4。
作为示例，所述塑封材料层4的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
在步骤5)中，请参阅图11中的S5步骤，去除所述载体1及所述剥离层11。
作为示例，可以采用研磨工艺、减薄工艺等进行去除所述载体10及所述剥离层11。优选地，本实施例中，采用撕掉所述剥离层11的方式以去除所述载体10。
在步骤6)中，请参与图11中的S6步骤及图17，于所述塑封材料层4的表面形成重新布线层5，所述重新布线层5包括相对的第一表面及第二表面，其中，所述重新布线层5的第一表面与所述塑封材料层4的表面及所述半导体芯片2的正面相接触。
作为示例，所述重新布线层5包括介质层51及位于所述介质层51内且与所述半导体芯片2电连接的金属线层52；所述介质层51内所述金属线层52的层数可以为一层、两层或多层，此处不做限定。
形成所述重新布线层5的方法为本领域技术人员所知晓，此处不再累述。
在步骤7)中，请参阅图11中的S7步骤及图17，于所述重新布线层4的第二表面形成焊球凸块6，所述焊球凸块6与所述重新布线层5电连接。
在一示例中，于所述重新布线层5的第二表面形成焊球凸块6包括如下步骤：
7-1)于所述重新布线层5的的第二表面形成金属柱(未示出)，所述金属柱与所述重新布线层5中的所述金属线层52电连接；
7-2)于所述金属柱的远离所述重新布线层5的表面形成焊球。
作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。
在另一示例中，如图17所示，所述焊球凸块6即为以焊球，可以通过植球回流工艺直接形成焊球作为所述焊球凸块6，所述焊球凸块6直接与所述重新布线层5中的所述金属线层52电连接。作为示例，所述焊球凸块6的高度可以为但不仅限于190μm。
在步骤8)中，请参阅图11中的S8步骤及图18至图19，于所述塑封材料层4远离所述重新布线层5的表面形成天线结构7。
在一示例中，于所述塑封材料层4远离所述重新布线层5的表面形成一层天线材料层，然后通过刻蚀刻蚀工艺对所述天线材料层进行图形化即可得到包括一层天线71的天线结构7，如图18所示。当然，在其他示例中，所述天线结构7还可以包括至少两层上下间隔叠置的天线71，相连所述天线71之间填充有绝缘层，且相连所述天线71之间经由金属插塞电连接。
在另一示例中，如图19所示，所述天线结构7包括天线71及电连接结构72，此时，于所述塑封材料层4远离所述重新布线层5的表面形成天线结构7包括如下步骤：
8-1)刻蚀所述塑封材料层4，与所述塑封材料层4内形成与所述重新布线层5相连通的通孔；
8-2)于所述通孔内填充导电材料，所述导电材料填满所述通孔以形成所述电连接结构72，所述电连接结构72的底部与所述重新布线层5中的所述金属线层52电连接；
8-3)于所述塑封材料层4远离所述重新布线层5的表面形成一层天线材料层，通过刻蚀刻蚀工艺对所述天线材料层进行图形化即可得到包括所述天线71。
作为示例，所述天线71的材料可以为但不仅限于金属，所述天线71的形状可以为任意形状，且可以在所述塑封材料层4远离所述重新布线层5的表面以任意形态分布，此处不做限定。
实施例四
请继续参阅图18及图19，本实施例提供一种具有电磁防护的扇出型天线封装结构，所述具有电磁防护的扇出型天线封装结构与实施例二中所述的具有电磁防护的扇出型天线封装结构大致相同，二者的区别在于：实施例二中，所述电磁防护结构3仅包括电磁防护层31，所述电磁防护层31覆盖于所述半导体芯片2的背面；而本实施例中，所述电磁防护结构3包括,电磁防护层31及与所述电磁防护层31相连接的电磁防护框32，其中，所述电磁防护层31覆盖于所述半导体芯片2的背面，所述电磁防护框32贴置于所述半导体芯片2的四周侧壁。
实施例五
请参阅图20，本实用新型还提供一种具有电磁防护的扇出型天线封装结构的制备方法，所述具有电磁防护的扇出型天线封装结构的制备方法包括如下步骤：
1)提供一载体，并于所述载体的上表面形成剥离层；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述剥离层上；
3)于所述剥离层的表面形成塑封材料层，所述塑封材料层将所述半导体芯片；
4)于所述塑封材料层内形成电磁防护框，并于所述塑封材料层的表面形成电磁防护层，所述电磁防护框位于所述半导体芯片的四周，且与所述半导体芯片具有间距，所述电磁防护层在所述半导体芯片所在平面的正投影完全覆盖所述半导体芯片；
5)去除所述载体及所述剥离层；
6)于所述塑封材料层的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述塑封材料层的表面及所述半导体芯片的正面相接触；
7)于所述重新布线层的第二表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接；
8)于所述塑封材料层远离所述重新布线层的表面及所述电磁防护层的表面形成天线结构。
在步骤1)中，请参阅图20中的S1步骤及图21至图22，提供一载体10，并于所述载体10的上表面形成剥离层11。
作为示例，如图21所示，所述载体10的材料包括但不限于硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述载体10来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
作为示例，如图22所示，所述剥离层11在后续工艺中作为后续形成的半导体芯片及塑封材料层与所述载体10之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述半导体芯片及所述塑封材料层具有一定的结合力，以保证所述半导体芯片及所述塑封材料层在后续工艺中不会产生移动等情况，另外，其与所述载体10亦具有较强的结合力，一般来说，其与所述载体10的结合力需要大于与所述半导体芯片及所述塑封材料层的结合力。作为示例，所述剥离层11的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述剥离层11也可选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述载体10时，可采用湿法腐蚀、化学机械研磨、撕除等方法去除所述剥离层11。
在步骤2)中，请参阅图20中的S2步骤及图23，提供一半导体芯片2，将所述半导体芯片2正面朝下倒装装设于所述剥离层11上。
作为示例，可以采用键合、粘贴等方式将所述半导体芯片2正面朝下倒装装设于所述剥离层11的表面，此处不做限定。
作为示例，所述半导体芯片2可以为任意一种芯片。所述半导体芯片2的内部形成有功能器件，所述半导体芯片2的正面形成有与其内部的所述功能芯片电连接的接触焊垫21。
在步骤3)中，请参阅图20中的S3步骤及图23，于所述剥离层11的表面形成塑封材料层44，所述塑封材料层将所述半导体芯片2及所述电磁防护层31完全封裹塑封。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述剥离层11的上表面形成所述塑封材料层4。优选地，本实施例中，采用模塑底部填充工艺于所述剥离层11的上表面形成所述塑封材料层4。
作为示例，所述塑封材料层4的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
在步骤4)中，请参阅图20中的S4步骤及图24，于所述塑封材料层4内形成电磁防护框32，并于所述塑封材料层4的表面形成电磁防护层31，所述电磁防护框32位于所述半导体芯片2的四周，且与所述半导体芯片2具有间距，所述电磁防护层31在所述半导体芯片2所在平面的正投影完全覆盖所述半导体芯片2。
作为示例，所述电磁防护层31的材料可以包括金属胶、复合金属材料、金属、环氧树脂(Epoxy)及柔性基板材料中的至少一种。
在步骤5)中，请参阅图20中的S5步骤，去除所述载体1及所述剥离层11。
作为示例，可以采用研磨工艺、减薄工艺等进行去除所述载体10及所述剥离层11。优选地，本实施例中，采用撕掉所述剥离层11的方式以去除所述载体10。
在步骤6)中，请参与图20中的S6步骤及图25，于所述塑封材料层4的表面形成重新布线层5，所述重新布线层5包括相对的第一表面及第二表面，其中，所述重新布线层5的第一表面与所述塑封材料层4的表面及所述半导体芯片2的正面相接触。
作为示例，所述重新布线层5包括介质层51及位于所述介质层51内且与所述半导体芯片2电连接的金属线层52；所述介质层51内所述金属线层52的层数可以为一层、两层或多层，此处不做限定。
形成所述重新布线层5的方法为本领域技术人员所知晓，此处不再累述。
在步骤7)中，请参阅图20中的S7步骤及图25，于所述重新布线层4的第二表面形成焊球凸块6，所述焊球凸块6与所述重新布线层5电连接。
在一示例中，于所述重新布线层5的第二表面形成焊球凸块6包括如下步骤：
7-1)于所述重新布线层5的的第二表面形成金属柱(未示出)，所述金属柱与所述重新布线层5中的所述金属线层52电连接；
7-2)于所述金属柱的远离所述重新布线层5的表面形成焊球。
作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。
在另一示例中，如图25所示，所述焊球凸块6即为以焊球，可以通过植球回流工艺直接形成焊球作为所述焊球凸块6，所述焊球凸块6直接与所述重新布线层5中的所述金属线层52电连接。作为示例，所述焊球凸块6的高度可以为但不仅限于190μm。
在步骤8)中，请参阅图20中的S8步骤及图26至图27，于所述塑封材料层4远离所述重新布线层5的表面及所述电磁防护层31的表面形成天线结构。
在一示例中，于所述塑封材料层4远离所述重新布线层5的表面及所述电磁防护层31的表面形成一层天线材料层，然后通过刻蚀刻蚀工艺对所述天线材料层进行图形化即可得到包括一层天线71的天线结构7，如图26所示。当然，在其他示例中，所述天线结构7还可以包括至少两层上下间隔叠置的天线71，相连所述天线71之间填充有绝缘层，且相连所述天线71之间经由金属插塞电连接。
在另一示例中，如图27所示，所述天线结构7包括天线71及电连接结构72，此时，于所述塑封材料层4远离所述重新布线层5的表面及所述电磁防护层31的表面形成天线结构7包括如下步骤：
8-1)刻蚀所述塑封材料层4，与所述塑封材料层4内形成与所述重新布线层5相连通的通孔；
8-2)于所述通孔内填充导电材料，所述导电材料填满所述通孔以形成所述电连接结构72，所述电连接结构72的底部与所述重新布线层5中的所述金属线层52电连接；
8-3)于所述塑封材料层4远离所述重新布线层5的表面及所述电磁防护层31的表面形成一层天线材料层，通过刻蚀刻蚀工艺对所述天线材料层进行图形化即可得到包括所述天线71。
作为示例，所述天线71的材料可以为但不仅限于金属，所述天线71的形状可以为任意形状，且可以在所述塑封材料层4远离所述重新布线层5的表面以任意形态分布，此处不做限定。
实施例六
请继续参阅图26及图27，本实施例提供一种具有电磁防护的扇出型天线封装结构，所述具有电磁防护的扇出型天线封装结构与实施例二中所述的具有电磁防护的扇出型天线封装结构大致相同，二者的区别在于：实施例二中，所述电磁防护结构3仅包括电磁防护层31，所述电磁防护层31覆盖于所述半导体芯片2的背面；所述天线层71位于所述塑封材料层4远离所述重新布线层5的表面；而本实施例中，所述电磁防护结构3包括,电磁防护层31及与所述电磁防护层31相连接的电磁防护框32，其中，所述电磁防护层31位于所述塑封材料层4远离所述重新布线层5的表面，所述电磁防护层31在所述半导体芯片2所在平面的正投影完全覆盖所述半导体芯片2，所述电磁防护框32位于所述半导体芯片2的四周，且与所述半导体芯片2具有间距；所述天线层71位于所述塑封材料层4远离所述重新布线5的表面及所述电磁防护层31的表面。
实施例七
请参阅图28，本实用新型还提供一种具有电磁防护的扇出型天线封装结构的制备方法，所述具有电磁防护的扇出型天线封装结构的制备方法包括如下步骤：
1)提供一载体，并于所述载体的上表面形成剥离层；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述剥离层上；
3)于所述剥离层的表面形成塑封材料层，所述塑封材料层将所述半导体芯片；
4)去除所述载体及所述剥离层；
5)于所述塑封材料层的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述塑封材料层的表面及所述半导体芯片的正面相接触；
6)于所述重新布线层的第二表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接；
7)形成电磁防护结构，所述电磁防护结构包括电磁防护层及电磁防护框，所述电磁防护层覆盖所述塑封材料层远离所述重新布线层的表面，所述电磁防护框自所述电磁防护层的底面延伸至所述重新布线层的第二表面；
8)于所述电磁防护层的表面形成天线结构。
在步骤1)中，请参阅图28中的S1步骤及图29至图30，提供一载体10，并于所述载体10的上表面形成剥离层11。
作为示例，如图29所示，所述载体10的材料包括但不限于硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述载体10来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
作为示例，如图30所示，所述剥离层11在后续工艺中作为后续形成的半导体芯片及塑封材料层与所述载体10之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述半导体芯片及所述塑封材料层具有一定的结合力，以保证所述半导体芯片及所述塑封材料层在后续工艺中不会产生移动等情况，另外，其与所述载体10亦具有较强的结合力，一般来说，其与所述载体10的结合力需要大于与所述半导体芯片及所述塑封材料层的结合力。作为示例，所述剥离层11的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述剥离层11也可选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述载体10时，可采用湿法腐蚀、化学机械研磨、撕除等方法去除所述剥离层11。
在步骤2)中，请参阅图28中的S2步骤及图31，提供一半导体芯片2，将所述半导体芯片2正面朝下倒装装设于所述剥离层11上。
作为示例，可以采用键合、粘贴等方式将所述半导体芯片2正面朝下倒装装设于所述剥离层11的表面，此处不做限定。
作为示例，所述半导体芯片2可以为任意一种芯片。所述半导体芯片2的内部形成有功能器件，所述半导体芯片2的正面形成有与其内部的所述功能芯片电连接的接触焊垫21。
在步骤3)中，请参阅图28中的S3步骤及图31，于所述剥离层11的表面形成塑封材料层44，所述塑封材料层将所述半导体芯片2及所述电磁防护层31完全封裹塑封。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述剥离层11的上表面形成所述塑封材料层4。优选地，本实施例中，采用模塑底部填充工艺于所述剥离层11的上表面形成所述塑封材料层4。
作为示例，所述塑封材料层4的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
在步骤4)中，请参阅图28中的S4步骤，去除所述载体1及所述剥离层11。
作为示例，可以采用研磨工艺、减薄工艺等进行去除所述载体10及所述剥离层11。优选地，本实施例中，采用撕掉所述剥离层11的方式以去除所述载体10。
在步骤5)中，请参与图28中的S5步骤及图32，于所述塑封材料层4的表面形成重新布线层5，所述重新布线层5包括相对的第一表面及第二表面，其中，所述重新布线层5的第一表面与所述塑封材料层4的表面及所述半导体芯片2的正面相接触。
作为示例，所述重新布线层5包括介质层51及位于所述介质层51内且与所述半导体芯片2电连接的金属线层52；所述介质层51内所述金属线层52的层数可以为一层、两层或多层，此处不做限定。
形成所述重新布线层5的方法为本领域技术人员所知晓，此处不再累述。
在步骤6)中，请参阅图28中的S6步骤及图32，于所述重新布线层4的第二表面形成焊球凸块6，所述焊球凸块6与所述重新布线层5电连接。
在一示例中，于所述重新布线层5的第二表面形成焊球凸块6包括如下步骤：
6-1)于所述重新布线层5的的第二表面形成金属柱(未示出)，所述金属柱与所述重新布线层5中的所述金属线层52电连接；
6-2)于所述金属柱的远离所述重新布线层5的表面形成焊球。
作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。
在另一示例中，如图25所示，所述焊球凸块6即为以焊球，可以通过植球回流工艺直接形成焊球作为所述焊球凸块6，所述焊球凸块6直接与所述重新布线层5中的所述金属线层52电连接。作为示例，所述焊球凸块6的高度可以为但不仅限于190μm。
在步骤7)中，请参阅图28中的S7步骤及图33，形成电磁防护结构3，所述电磁防护结构3包括电磁防护层31及电磁防护框32，所述电磁防护层31覆盖所述塑封材料层4远离所述重新布线层5的表面，所述电磁防护框32自所述电磁防护层31的底面延伸至所述重新布线层5的第二表面。
作为示例，所述电磁防护层31的材料可以包括金属胶、复合金属材料、金属、环氧树脂(Epoxy)及柔性基板材料中的至少一种。
在步骤8)中，请参阅图28中的S8步骤及图34至图35，于所述电磁防护层31的表面形成天线结构7。
在一示例中，于所述电磁防护层31的表面形成一层天线材料层，然后通过刻蚀工艺对所述天线材料层进行图形化即可得到包括一层天线71的天线结构7，如图34所示。当然，在其他示例中，所述天线结构7还可以包括至少两层上下间隔叠置的天线71，相连所述天线71之间填充有绝缘层，且相连所述天线71之间经由金属插塞电连接。
在另一示例中，如图35所示，所述天线结构7包括天线71及电连接结构72，此时，于所述塑封材料层4远离所述重新布线层5的表面及所述电磁防护层31的表面形成天线结构7包括如下步骤：
8-1)刻蚀所述塑封材料层4，与所述塑封材料层4内形成与所述重新布线层5相连通的通孔；
8-2)于所述通孔内填充导电材料，所述导电材料填满所述通孔以形成所述电连接结构72，所述电连接结构72的底部与所述重新布线层5中的所述金属线层52电连接；
8-3)于所述电磁防护层31的表面形成一层天线材料层，通过刻蚀刻蚀工艺对所述天线材料层进行图形化即可得到包括所述天线71。
作为示例，所述天线71的材料可以为但不仅限于金属，所述天线71的形状可以为任意形状，且可以在所述塑封材料层4远离所述重新布线层5的表面以任意形态分布，此处不做限定。
实施例八
请继续参阅图34及图35，本实施例提供一种具有电磁防护的扇出型天线封装结构，所述具有电磁防护的扇出型天线封装结构与实施例二中所述的具有电磁防护的扇出型天线封装结构大致相同，二者的区别在于：实施例二中，所述电磁防护结构3仅包括电磁防护层31，所述电磁防护层31覆盖于所述半导体芯片2的背面；所述天线层71位于所述塑封材料层4远离所述重新布线层5的表面；而本实施例中，所述电磁防护结构3包括,电磁防护层31及与所述电磁防护层31相连接的电磁防护框32，其中，所述电磁防护层31覆盖所述塑封材料层4远离所述重新布线层5的表面，所述电磁防护框32自所述电磁防护层31的底面延伸至所述重新布线层5的第二表面；所述天线层71位于所述电磁防护层31的表面。
综上所述，本实用新型提供一种具有电磁防护的扇出型天线封装结构，所述具有电磁防护的扇出型天线封装结构包括：重新布线层，包括相对的第一表面及第二表面；半导体芯片，正面朝向所述重新布线层倒装装设于所述重新布线层的第一表面，且与所述重新布线层电连接；塑封材料层，位于所述重新布线层的第一表面，且塑封于所述半导体芯片的外围；天线结构，包括天线，所述天线位于所述塑封材料层远离所述重新布线层的表面；电磁防护结构，至少位于所述半导体芯片与所述天线结构之间，且所述电磁防护结构在所述半导体芯片所在平面的正投影完全覆盖所述半导体芯片；焊球凸块，位于所述重新布线层的第二表面，且与所述重新布线层电连接。本实用新型通过在天线与半导体芯片之间设置电磁防护结构，可以将天线制备与半导体芯片的正上方，可以有效增加天线的使用面积，从而缩小整个封装结构的尺寸，降低塑封材料层的使用量，节约封装成本。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (9)

1.一种具有电磁防护的扇出型天线封装结构，其特征在于，所述具有电磁防护的扇出型天线封装结构包括：
重新布线层，包括相对的第一表面及第二表面；
半导体芯片，正面朝向所述重新布线层倒装装设于所述重新布线层的第一表面，且与所述重新布线层电连接；
塑封材料层，位于所述重新布线层的第一表面，且塑封于所述半导体芯片的外围；
天线结构，包括天线，所述天线位于所述塑封材料层远离所述重新布线层的表面；
电磁防护结构，至少位于所述半导体芯片与所述天线结构之间，且所述电磁防护结构在所述半导体芯片所在平面的正投影完全覆盖所述半导体芯片；
焊球凸块，位于所述重新布线层的第二表面，且与所述重新布线层电连接。
2.根据权利要求1所述的具有电磁防护的扇出型天线封装结构，其特征在于，所述电磁防护结构包括电磁防护层，所述电磁防护层位于所述塑封材料层内，且覆盖所述半导体芯片的背面。
3.根据权利要求2所述的具有电磁防护的扇出型天线封装结构，其特征在于，所述电磁防护结构还包括电磁防护框，所述电磁防护框位于所述塑封材料层内，且帖置于所述半导体芯片的四周侧壁上；所述电磁防护框的顶部与所述电磁防护层的底面接触连接。
4.根据权利要求1所述的具有电磁防护的扇出型天线封装结构，其特征在于，所述电磁防护结构包括电磁防护层，所述电磁防护层位于所述塑封材料层远离所述重新布线层的表面，且位于所述半导体芯片的正上方。
5.根据权利要求4所述的具有电磁防护的扇出型天线封装结构，其特征在于，所述电磁防护结构还包括电磁防护框，所述电磁防护框位于塑封材料层内，且位于所述半导体芯片的四周；所述电磁防护框的顶部与所述电磁防护层的底面接触连接。
6.根据权利要求5所述的具有电磁防护的扇出型天线封装结构，其特征在于，所述电磁防护框帖置于所述半导体芯片的四周侧壁上或与所述半导体芯片的四周侧壁具有间距。
7.根据权利要求4所述的具有电磁防护的扇出型天线封装结构，其特征在于，所述电磁防护层覆盖所述塑封材料层远离所述重新布线层的表面；所述电磁防护结构还包括电磁防护框，所述电磁防护框位于所述塑封材料层的四周侧壁上，且所述电磁防护框的顶部与所述电磁防护层的底面接触连接。
8.根据权利要求7所述的具有电磁防护的扇出型天线封装结构，其特征在于，所述电磁防护框自所述电磁防护层的底面延伸至所述重新布线层的第二表面。
9.根据权利要求1所述的具有电磁防护的扇出型天线封装结构，其特征在于，所述天线结构还包括电连接结构，所述电连接结构位于所述塑封材料层内，所述电连接结构一端与所述天线电连接，另一端与所述重新布线层电连接。
CN201820017432.7U 2018-01-05 2018-01-05 具有电磁防护的扇出型天线封装结构 Active CN207852667U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820017432.7U CN207852667U (zh) 2018-01-05 2018-01-05 具有电磁防护的扇出型天线封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820017432.7U CN207852667U (zh) 2018-01-05 2018-01-05 具有电磁防护的扇出型天线封装结构

Publications (1)

Publication Number Publication Date
CN207852667U true CN207852667U (zh) 2018-09-11

Family

ID=63417295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820017432.7U Active CN207852667U (zh) 2018-01-05 2018-01-05 具有电磁防护的扇出型天线封装结构

Country Status (1)

Country Link
CN (1) CN207852667U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242439A (zh) * 2018-01-05 2018-07-03 中芯长电半导体（江阴）有限公司 具有电磁防护的扇出型天线封装结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242439A (zh) * 2018-01-05 2018-07-03 中芯长电半导体（江阴）有限公司 具有电磁防护的扇出型天线封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
CN109285828A (zh) 具有空气腔的扇出型天线封装结构及其制备方法
WO2018171099A1 (zh) 集成有功率传输芯片的封装结构的封装方法
CN107706521A (zh) 扇出型天线封装结构及其制备方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN107393910A (zh) 扇出型系统级封装结构及其制备方法
CN207517662U (zh) 扇出型封装结构
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
TW201112387A (en) Multi-chip package and method of forming multi-chip package
CN207852667U (zh) 具有电磁防护的扇出型天线封装结构
CN110137157B (zh) 半导体封装结构及其制备方法
CN107481992A (zh) 指纹识别芯片的封装结构及封装方法
CN207977309U (zh) 具有天线组件的扇出型半导体封装结构
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN207852897U (zh) 扇出型天线封装结构
CN209929301U (zh) 半导体封装结构
CN210182380U (zh) 半导体封装结构
CN107993935A (zh) 扇出型封装结构及其制备方法
CN212392233U (zh) 晶圆级芯片封装结构
CN107359144A (zh) 3d系统级扇出型封装结构及其制备方法
CN107910312A (zh) 具有天线组件的扇出型半导体封装结构及其制备方法
CN210224005U (zh) 一种扇出型天线封装结构
CN107644845A (zh) 指纹识别芯片的封装结构及封装方法
CN206931596U (zh) 扇出型叠层封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.