CN114975137A - 晶圆级封装结构及其制备方法 - Google Patents
晶圆级封装结构及其制备方法 Download PDFInfo
- Publication number
- CN114975137A CN114975137A CN202111289802.5A CN202111289802A CN114975137A CN 114975137 A CN114975137 A CN 114975137A CN 202111289802 A CN202111289802 A CN 202111289802A CN 114975137 A CN114975137 A CN 114975137A
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- chip
- metal wire
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000004033 plastic Substances 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 229910000679 solder Inorganic materials 0.000 claims abstract description 29
- 238000000926 separation method Methods 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 238000000465 moulding Methods 0.000 claims description 23
- 150000001875 compounds Chemical class 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000010329 laser etching Methods 0.000 claims description 4
- 239000002390 adhesive tape Substances 0.000 claims description 3
- 239000002131 composite material Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 2
- 238000004064 recycling Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 264
- 239000000463 material Substances 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02333—Structure of the redistribution layers being a bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02373—Layout of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/031—Manufacture and pre-treatment of the bonding area preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种晶圆级封装结构及其制备方法。制备方法包括步骤:提供基底,形成分离层;将晶圆级芯片固定于分离层上;形成第一塑封层,将晶圆级芯片包覆;将基底剥离;将得到的结构转移至载体上;形成第二塑封层,位于第一塑封层的表面,且覆盖晶圆级芯片;剥离载体;于第二塑封层上形成重新布线层,与晶圆级芯片电连接;形成焊球,与金属线层电连接;将第二芯片固接至重新布线层上;形成底部填充层。本发明有助于减少对载体的损伤,实现载体的再生利用,从而有助于降低封装成本;有助于提高制程稳定性,降低塑封层等结构层在制备中坍塌的风险;各结构层更加紧凑,且可以整合多个复合结构层,有助于提高制程整合性,减小封装结构的尺寸。
Description
技术领域
本发明涉及半导体制造技术领域,具体涉及后段封装技术,特别是涉及一种晶圆级封装结构及其制备方法。
背景技术
晶圆级封装是以晶圆片为加工对象,在晶圆片上同时对多个芯片进行全部的封装及测试,最后再切割成单个器件,使用时直接贴装到基板或印刷电路板上的封装方法。随着器件集成度的日益增加以及器件特征尺寸的日益缩小,晶圆级封装的应用越来越广泛。
现有的晶圆级封装工艺通常在载体上依次形成焊球、重新布线层等电引出结构并将晶圆级芯片焊接至电引出结构,之后进行塑封,然后将载体剥离,然后将得到的结构翻转并于显露出的电引出结构背离芯片的表面上继续形成其他电引出结构。这种方法存在不少问题,比如载体需经历重新布线层的沉积、刻蚀等高温腐蚀性工艺,容易导致载体损伤而难以实现载体的再生利用,导致生产成本增加;其次,在制备重新布线层后并焊接芯片并进行塑封时,塑封层需形成得比较厚,容易导致塑封层的坍塌,且在形成塑封层后通常需要进行化学机械研磨,容易导致晶圆损伤。此外,现有的晶圆级封装工艺在封装多层芯片时需多次制备重新布线层,导致工艺复杂,制备出的封装结构体积偏大,导致器件散热性能下降和功耗增加。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种晶圆级封装结构及其制备方法,用于解决现有的晶圆级封装工艺的形成电引出结构的制备再焊接芯片,之后进行塑封等工艺都在载体上进行,容易导致载体损伤,且制备工艺相对复杂,制备出的器件体积偏大,导致生产成本上升、器件散热性能下降和功耗增加等问题。
为实现上述目的及其他相关目的,本发明提供一种晶圆级封装结构的制备方法,包括步骤:
提供基底,于所述基底上形成分离层;
将晶圆级芯片固定于所述分离层上;
形成第一塑封层,所述第一塑封层将所述晶圆级芯片包覆;
自所述分离层处将所述基底剥离;
将剥离基底后得到的结构转移至载体上;
形成第二塑封层,位于第一塑封层的表面,且覆盖所述晶圆级芯片;
剥离所述载体;
于第二塑封层上形成重新布线层,所述重新布线层包括介质层和位于介质层表面和/或介质层内的金属线层,所述金属线层与所述晶圆级芯片电连接;
于所述重新布线层上形成焊球,所述焊球与所述金属线层电连接;
将第二芯片固接至所述重新布线层上,所述第二芯片与所述金属线层电连接;
于所述第二芯片和重新布线层之间形成底部填充层。
可选地,所述基底包括玻璃,所述分离层包括光热转换层,自所述分离层处将所述基底剥离的方法包括激光照射法。
可选地,将剥离基底后得到的结构经胶带固定于所述载体上,之后通过加热剥离所述载体。
可选地,剥离所述载体后,还包括对得到的结构进行表面平坦化处理,以使位于所述晶圆级芯片上表面的所述第二塑封层的表面平齐,之后采用激光刻蚀于所述第二塑封层中形成若干第一开孔的步骤,所述第一开孔显露出所述晶圆级芯片,所述重新布线层填充所述第一开孔。
可选地,形成所述重新布线层后,还包括对所述金属线层进行刻蚀,以于所述金属线层中形成若干第二开孔的步骤,所述焊球固定于所述第二开孔内。
可选地,将剥离基底后得到的结构转移至载体上时,使所述晶圆级芯片与所述分离层相接触的表面朝上的方式固定至所述载体上。
可选地,所述重新布线层包括2层以上介质层和2层以上金属线层,不同的金属线层相互电连接。
本发明还提供一种晶圆级封装结构,所述晶圆级封装结构包括:第一塑封层、第二塑封层、晶圆级芯片、第二芯片、焊球、重新布线层和底部填充层;所述晶圆级芯片位于所述第一塑封层内,所述第二塑封层位于所述第一塑封层上,且覆盖所述晶圆级芯片,所述重新布线层位于所述第二塑封层背离所述第一塑封层的表面,所述重新布线层包括介质层和金属线层,所述金属线层与所述晶圆级芯片电连接,所述焊球和第二芯片位于所述重新布线层背离所述第二塑封层的表面,且均与所述金属线层电连接;所述底部填充层位于所述第二芯片和重新布线层之间。
可选地,所述第二塑封层内形成有第一开孔,所述重新布线层填充所述第一开孔,所述金属线层中形成有第二开孔,所述焊球位于所述第二开孔内。
可选地,所述重新布线层包括2层以上介质层和2层以上金属线层,不同的金属线层相互电连接。
如上所述,本发明的晶圆级封装结构及其制备方法,具有以下有益效果:本发明经改善的流程设计,有助于减少对载体的损伤,实现载体的再生利用,从而可以降低成本;有助于提高制程稳定性,降低塑封层等结构层在制备中坍塌的风险;各结构层更加紧凑,且可以整合多个复合结构层,有助于提高制程整合性,减小封装结构的尺寸。依本发明的制备方法制备出的晶圆级封装结构,其整体尺寸可以进一步缩小,有助于进一步改善器件散热性能,降低器件功耗和封装成本。
附图说明
图1-13显示为本发明提供的晶圆级封装结构的制备方法于各步骤中所呈现出的例示性截面结构示意图。
元件标号说明
11 基底
12 分离层
13 晶圆级芯片
14 第一塑封层
15 载体
16 第二塑封层
17 介质层
18 金属线层
19 焊球
20 第二芯片
21 底部填充层
22 第一开孔
23 第二开孔
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。为使图示尽量简洁,各附图中并未对所有的结构全部标示。
如图1-13所示,本发明提供一种晶圆级封装结构的制备方法,包括步骤:
提供基底11,采用包括但不限于涂布工艺于所述基底11上形成分离层12,该步骤后得到的结构可参考图1所示;
将晶圆级芯片13固定于所述分离层12上,所述晶圆级芯片13是指形成于同一晶圆上的多个芯片,该步骤后得到的结构可参考图2所示;
形成第一塑封层14,所述第一塑封层14将所述晶圆级芯片13包覆,该步骤后得到的结构可以参考图3所示;
自所述分离层12处将所述基底11剥离,得到的结构如图4所示;
将剥离基底11后得到的结构转移至载体15上,得到的结构如图5所示;
形成第二塑封层16,所述第二塑封层16位于第一塑封层14的表面,且覆盖所述晶圆级芯片13,得到的结构如图6所示;
剥离所述载体15,得到的结构如图7所示;
于第二塑封层16上形成重新布线层,所述重新布线层包括介质层17和位于介质层17表面和/或介质层17内的金属线层18,所述金属线层18与所述晶圆级芯片13电连接,得到的结构如图10所示;
采用植球工艺(ball mount)于所述重新布线层上形成焊球19,所述焊球19与所述金属线层18电连接,得到的结构如图11所示;
将第二芯片20固接(die bond)至所述重新布线层上,所述第二芯片20与所述金属线层18电连接,得到的结构如图12所示;
采用包括但不限于毛细底部填充工艺于所述第二芯片20和重新布线层之间形成底部填充层21,,该底部填充层21将第二芯片20以及第二芯片20和重新布线层的焊接位置包覆,有助于对封装后得到的结构形成良好的保护,避免水汽渗入,该步骤后得到的结构如图13所示。
本发明在载体15上完成晶圆级芯片13的塑封后将载体15剥离,有助于减少对载体15的损伤,实现载体15的再生利用,从而有助于降低封装成本;有助于提高制程稳定性,降低塑封层等结构层在制备中坍塌的风险;各结构层更加紧凑,且可以整合多个复合结构层,有助于提高制程整合性,减小封装结构的尺寸。依本发明的制备方法制备出的晶圆级封装结构,其整体尺寸可以进一步缩小,有助于进一步改善器件散热性能,降低器件功耗和封装成本。
所述基底11和载体15主要起到支撑作用,避免器件制备过程中发生弯曲变形等不良。所述基底11和载体15可以为相同材质或不同材质,比如均包括但不限于玻璃、硅基板、蓝宝石基板、陶瓷基板、金属基板等具有一定硬度且不容易发生弯曲变形的基板。本实施例中,所述基底11优选玻璃基底11等透明基底11,这有助于后续在剥离所述分离层12时可自基底11的背面进行UV光照射以使所述基底11自所述分离层12处剥离。在制备所述分离层12前,可以先对基底11进行清洗及干燥。
所述分离层12可以为单层或多层结构,比如可以包括释放层和位于释放层表面的保护层。具体地,所述释放层包括但不限于碳材料层、树脂材料层和有机材料层中的一种或多种的结合,所述保护层包括但不限于聚酰亚胺层。比如所述基底11为玻璃等透明基底而所述分离层12为光热转换层(LTHC),后续剥离所述基底11时采用激光照射等方法对所述光热转换层进行加热,以使所述基底11自所述光热转换层处分离,降低剥离的工艺难度,防止器件损伤。所述分离层12的形成方法可以根据其材料而定,比如可以选自旋涂法、喷涂法、直接贴附等方法中的一种或多种。
在一示例中,将剥离基底11后得到的结构经胶带固定于所述载体15上,之后通过加热剥离所述载体15,因而所述载体15优选金属载体,以提高加热过程中的导热能力,加速剥离过程。
在一示例中,剥离所述载体15后,还包括对得到的结构进行表面平坦化处理,以使位于所述晶圆级芯片13上表面的所述第二塑封层16的表面平齐,得到如图8所示的结构,可以看到,经表面平坦化处理后,第二塑封层16仍将晶圆级芯片13完全包覆,即晶圆级芯片13的上表面未显露出来,故之后还优选但不限于激光刻蚀于所述第二塑封层16中形成若干第一开孔22(第一开孔22的数量通常与晶圆级芯片13上的独立芯片的数量一致且上下一一对应),所述第一开孔22显露出所述晶圆级芯片13,得到的结构如图9所示,所述重新布线层填充所述第一开孔22,具体参考图10所示。当然,在其他示例中,也可以在形成第二塑封层16的过程中,使第二塑封层16的上表面低于晶圆级芯片13的上表面,这样可以不经过后续的平坦化和开孔工艺,但这对工艺的要求比较高。而采用本实施例的方式,对第二塑封层16进行平坦化再进行开孔,不仅有助于提高塑封层的质量(平坦化过程中的压力施加到第一塑封层14和第二塑封层16上,有助于提高两者的密实度,避免在后续工艺中坍塌),同时第一开孔22周围的塑封层也有助于对后续形成于第一开孔22内的结构形成良好的保护,而且还有助于确保重新布线层和第二塑封层16的紧密接触,避免后续工艺中的水汽渗入第二塑封层16和重新布线层之间。
在一示例中,形成所述重新布线层后,还包括采用包括但不限于干法刻蚀对所述金属线层18进行刻蚀,以于所述金属线层18中形成若干第二开孔23的步骤,得到的结构参考图10所示,所述焊球19固定于所述第二开孔23内,具体参考图11所示。形成第二开孔23有助于焊球19的固定,确保焊球19和金属线层18的电连接,避免水汽渗入焊球19和金属线层18之间。
在一示例中,将剥离基底11后得到的结构转移至载体15上时,使所述晶圆级芯片13与所述分离层12相接触的表面朝上的方式固定至所述载体15上,即,使所述第一塑封层14原本背离所述分离层12的表面于所述载体15表面相接触,这有助于减少对晶圆级芯片13的损伤。
在一示例中,形成所述重新布线层的工艺为,先采用包括但不限于气相沉积工艺于所述第二塑封层16上形成介质层17,然后采用包括但不限于干法刻蚀和激光刻蚀工艺于所述介质层17中形成多个间隔设置的开孔,之后采用包括但不限于溅射法、电镀法、化学镀等方法中的一种或多种的结合于介质层17的表面及介质层17的开孔内形成金属材料层以形成所述金属线层18,必要时还可以对所述金属材料层进行刻蚀。所述介质层17的材质包括但不限于环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃,含氟玻璃中的一种或多种的结合,还可以为其他高K介质材料;所述金属线层18的材质包括但不限于金、银、铜、铝等金属中的一种或多种的结合(优选铜层)。所述介质层17和所述金属线层18均可以为单层或多层结构,但需确保不同层的金属线层18相互电连接。本实施例中,所述重新布线层包括2层以上介质层17和2层以上金属线层18,不同的金属线层18相互电连接。2层以上介质层17和2层以上金属线层18的形成过程可以为,先采用前述方法形成包括第一介质层和第一金属线层的第一重新布线层,之后继续采用前述方法于第一重新布线层上形成包括第二介质层和第二金属线层的第二重新布线层,如此多次,直至形成所需的重新布线层结构。在其他示例中,也可以连续形成多个介质层后再形成单个或多个金属线层,本实施例中不做具体限制,只要确保不同的金属线层电连接即可。
作为示例,可以采用包括但不限于压缩成型、传递模塑成型、液封成型、真空层压及旋涂中等方法中的一种或多种的结合形成所述第一塑封层14和/或第二塑封层16,所述第一塑封层14和第二塑封层16的材质包括但不限于聚酰亚胺、硅胶以及环氧树脂中的一种或多种的结合。为简化制备工艺,较佳地,第一塑封层14和第二塑封层16的材质和形成工艺优选相同。在一示例中,第二塑封层16的厚度小于第一塑封层14的厚度,以确保对晶圆级芯片13形成良好的保护,同时降低在第二塑封层16中形成第一开孔22的难度。
本实施例中,仅示意了单个的晶圆级芯片13和第二芯片20。在其他示例中,还可以包括其他芯片结构,比如可以在第一塑封层14上焊接与晶圆级芯片13电连接的其他芯片,之后再通过第二塑封层16塑封,或者根据需要还可以形成第三塑封层(未示出),将除晶圆级芯片13和第二芯片20外的其他芯片塑封至第三塑封层内,或者可以形成多个上下叠置的,如图8所示的,同时包含第一塑封层14、第二塑封层16和位于第一塑封层14的晶圆级芯片13的复合结构,本实施例中对此不做严格限制。但采用本发明的方法,可以实现多个复合结构的封装,有助于简化制备工艺和降低器件封装尺寸。
作为示例,所述底部填充层21包括但不限于聚酰亚胺、硅胶以及环氧树脂中的一种或多种的结合。
作为示例,所述焊球19的材质包括但不限于锡、金、铜或锡和铜的合金。
作为示例,所述第二芯片20同样为多个,多个第二芯片20可通过球焊工艺与所述金属线层18电连接。第二芯片可以为有源或无源元件,例如电感、电容和电阻中的任意一种。
本发明还提供一种晶圆级封装结构,所述晶圆级封装结构可以基于上述任一方案中所述的制备方法制备而成,故前述内容可以全文引用至此。当然,所述晶圆级封装结构也可以基于其他方法制备而成,对此不做严格限制。具体地,如图13所示,所述晶圆级封装结构包括:第一塑封层14、第二塑封层16、晶圆级芯片13、第二芯片20、焊球19、重新布线层和底部填充层21;所述晶圆级芯片13位于所述第一塑封层14内,所述第二塑封层16位于所述第一塑封层14上,且覆盖所述晶圆级芯片13,所述重新布线层位于所述第二塑封层16背离所述第一塑封层14的表面,所述重新布线层包括介质层17和金属线层18,所述金属线层18与所述晶圆级芯片13电连接,所述焊球19和第二芯片20位于所述重新布线层背离所述第二塑封层16的表面,且均与所述金属线层18电连接;所述底部填充层21位于所述第二芯片20和重新布线层之间。
在一示例中,所述第二塑封层16内形成有第一开孔22(参考图9),所述重新布线层填充所述第一开孔22,这有助于确保重新布线层和第二塑封层16的紧密接触,避免后续工艺中的水汽渗入第二塑封层16和重新布线层之间。
作为示例,所述金属线层18中形成有第二开孔23(参考图10),所述焊球19位于所述第二开孔23内,这有助于确保金属线层18和焊球19的紧密接触固定,避免外界水汽渗入金属线层18和焊球19之间。
作为示例,所述重新布线层包括2层以上介质层17和2层以上金属线层18,不同的金属线层18相互电连接。
对所述重新布线层的更多介绍还请参考前述内容,出于简洁的目的不再赘述。
综上所述,本发明提供一种晶圆级封装结构及其制备方法。制备方法包括步骤:提供基底,于所述基底上形成分离层;将晶圆级芯片固定于所述分离层上;形成第一塑封层,所述第一塑封层将所述晶圆级芯片包覆;自所述分离层处将所述基底剥离;将剥离基底后得到的结构转移至载体上;形成第二塑封层,位于第一塑封层的表面,且覆盖所述晶圆级芯片;剥离所述载体;于第二塑封层上形成重新布线层,所述重新布线层包括介质层和位于介质层表面和/或介质层内的金属线层,所述金属线层与所述晶圆级芯片电连接;于所述重新布线层上形成焊球,所述焊球与所述金属线层电连接;将第二芯片固接至所述重新布线层上,所述第二芯片与所述金属线层电连接;于所述第二芯片和重新布线层之间形成底部填充层。本发明在载体上完成晶圆级芯片的塑封后将载体剥离,有助于减少对载体的损伤,实现载体的再生利用,从而有助于降低封装成本;有助于提高制程稳定性,降低塑封层等结构层在制备中坍塌的风险;各结构层更加紧凑,且可以整合多个复合结构层,有助于提高制程整合性,减小封装结构的尺寸。依本发明的制备方法制备出的晶圆级封装结构,其整体尺寸可以进一步缩小,有助于进一步改善器件散热性能,降低器件功耗和封装成本。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种晶圆级封装结构的制备方法,其特征在于,包括步骤:
提供基底,于所述基底上形成分离层;
将晶圆级芯片固定于所述分离层上;
形成第一塑封层,所述第一塑封层将所述晶圆级芯片包覆;
自所述分离层处将所述基底剥离;
将剥离基底后得到的结构转移至载体上;
形成第二塑封层,位于第一塑封层的表面,且覆盖所述晶圆级芯片;
剥离所述载体;
于第二塑封层上形成重新布线层,所述重新布线层包括介质层和位于介质层表面和/或介质层内的金属线层,所述金属线层与所述晶圆级芯片电连接;
于所述重新布线层上形成焊球,所述焊球与所述金属线层电连接;
将第二芯片固接至所述重新布线层上,所述第二芯片与所述金属线层电连接;
于所述第二芯片和重新布线层之间形成底部填充层。
2.根据权利要求1所述的晶圆级封装结构的制备方法,其特征在于,所述基底包括玻璃,所述分离层包括光热转换层,自所述分离层处将所述基底剥离的方法包括激光照射法。
3.根据权利要求1所述的晶圆级封装结构的制备方法,其特征在于,将剥离基底后得到的结构经胶带固定于所述载体上,之后通过加热剥离所述载体。
4.根据权利要求1所述的晶圆级封装结构的制备方法,其特征在于,剥离所述载体后,还包括对得到的结构进行表面平坦化处理,以使位于所述晶圆级芯片上表面的所述第二塑封层的表面平齐,之后采用激光刻蚀于所述第二塑封层中形成若干第一开孔的步骤,所述第一开孔显露出所述晶圆级芯片,所述重新布线层填充所述第一开孔。
5.根据权利要求1所述的晶圆级封装结构的制备方法,其特征在于,形成所述重新布线层后,还包括对所述金属线层进行刻蚀,以于所述金属线层中形成若干第二开孔的步骤,所述焊球固定于所述第二开孔内。
6.根据权利要求1所述的晶圆级封装结构的制备方法,其特征在于,将剥离基底后得到的结构转移至载体上时,使所述晶圆级芯片与所述分离层相接触的表面朝上的方式固定至所述载体上。
7.根据权利要求1所述的晶圆级封装结构的制备方法,其特征在于,所述重新布线层包括2层以上介质层和2层以上金属线层,不同的金属线层相互电连接。
8.一种晶圆级封装结构,其特征在于,所述晶圆级封装结构包括:第一塑封层、第二塑封层、晶圆级芯片、第二芯片、焊球、重新布线层和底部填充层;所述晶圆级芯片位于所述第一塑封层内,所述第二塑封层位于所述第一塑封层上,且覆盖所述晶圆级芯片,所述重新布线层位于所述第二塑封层背离所述第一塑封层的表面,所述重新布线层包括介质层和金属线层,所述金属线层与所述晶圆级芯片电连接,所述焊球和第二芯片位于所述重新布线层背离所述第二塑封层的表面,且均与所述金属线层电连接;所述底部填充层位于所述第二芯片和重新布线层之间。
9.根据权利要求8所述的晶圆级封装结构,其特征在于,所述第二塑封层内形成有第一开孔,所述重新布线层填充所述第一开孔,所述金属线层中形成有第二开孔,所述焊球位于所述第二开孔内。
10.根据权利要求8所述的晶圆级封装结构,其特征在于,所述重新布线层包括2层以上介质层和2层以上金属线层,不同的金属线层相互电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111289802.5A CN114975137A (zh) | 2021-11-02 | 2021-11-02 | 晶圆级封装结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111289802.5A CN114975137A (zh) | 2021-11-02 | 2021-11-02 | 晶圆级封装结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114975137A true CN114975137A (zh) | 2022-08-30 |
Family
ID=82974651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111289802.5A Pending CN114975137A (zh) | 2021-11-02 | 2021-11-02 | 晶圆级封装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114975137A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100090883A (ko) * | 2009-02-09 | 2010-08-18 | 삼성전기주식회사 | 웨이퍼 레벨 패키지의 제조방법 |
CN103887291A (zh) * | 2014-04-02 | 2014-06-25 | 华进半导体封装先导技术研发中心有限公司 | 三维扇出型PoP封装结构及制造工艺 |
CN111029263A (zh) * | 2019-12-31 | 2020-04-17 | 中芯长电半导体(江阴)有限公司 | 晶圆级sip模组结构及其制备方法 |
CN111785647A (zh) * | 2020-08-14 | 2020-10-16 | 中芯长电半导体(江阴)有限公司 | 晶圆级芯片封装结构及其制备方法 |
CN212392233U (zh) * | 2020-08-14 | 2021-01-22 | 中芯长电半导体(江阴)有限公司 | 晶圆级芯片封装结构 |
CN113130414A (zh) * | 2019-12-31 | 2021-07-16 | 盛合晶微半导体(江阴)有限公司 | 晶圆级3d封装结构及其制备方法 |
-
2021
- 2021-11-02 CN CN202111289802.5A patent/CN114975137A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100090883A (ko) * | 2009-02-09 | 2010-08-18 | 삼성전기주식회사 | 웨이퍼 레벨 패키지의 제조방법 |
CN103887291A (zh) * | 2014-04-02 | 2014-06-25 | 华进半导体封装先导技术研发中心有限公司 | 三维扇出型PoP封装结构及制造工艺 |
CN111029263A (zh) * | 2019-12-31 | 2020-04-17 | 中芯长电半导体(江阴)有限公司 | 晶圆级sip模组结构及其制备方法 |
CN113130414A (zh) * | 2019-12-31 | 2021-07-16 | 盛合晶微半导体(江阴)有限公司 | 晶圆级3d封装结构及其制备方法 |
CN111785647A (zh) * | 2020-08-14 | 2020-10-16 | 中芯长电半导体(江阴)有限公司 | 晶圆级芯片封装结构及其制备方法 |
CN212392233U (zh) * | 2020-08-14 | 2021-01-22 | 中芯长电半导体(江阴)有限公司 | 晶圆级芯片封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10276545B1 (en) | Semiconductor package and manufacturing method thereof | |
US9831219B2 (en) | Manufacturing method of package structure | |
JP2019096874A (ja) | パッケージ構造体及びパッケージ構造体の製造方法 | |
CN109411597B (zh) | 一种声表面滤波芯片的封装结构及其封装方法 | |
US20220367315A1 (en) | Semiconductor package and manufacturing method thereof | |
CN113497009A (zh) | 半导体封装结构及其制备方法 | |
CN112289743A (zh) | 一种晶圆系统级扇出型封装结构及其制作方法 | |
CN110957284A (zh) | 芯片的三维封装结构及其封装方法 | |
CN212084995U (zh) | 晶圆级封装结构 | |
CN111987048A (zh) | 电子封装件及其制法 | |
CN112289742A (zh) | 一种晶圆系统级三维扇出型封装结构及其制作方法 | |
CN215988753U (zh) | 晶圆级芯片封装结构 | |
TWI441312B (zh) | 具有打線結構之三維立體晶片堆疊封裝結構 | |
CN115312406A (zh) | 芯片封装结构及制备方法 | |
US11682602B2 (en) | Semiconductor device and method of manufacture | |
CN212303700U (zh) | Led芯片系统级封装结构 | |
CN209804638U (zh) | 扇出型天线封装结构 | |
CN114975137A (zh) | 晶圆级封装结构及其制备方法 | |
CN114975242A (zh) | 一种2.5d封装结构的制备方法 | |
CN210224005U (zh) | 一种扇出型天线封装结构 | |
CN114188225A (zh) | 扇出型封装结构及封装方法 | |
CN114203882A (zh) | 一种扇出型led封装结构及其封装方法 | |
CN110854107A (zh) | 扇出型天线封装结构及封装方法 | |
CN114975136A (zh) | 系统晶圆级芯片封装方法及结构 | |
CN111883505A (zh) | 电子封装件及其承载基板与制法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |