KR20100090883A - 웨이퍼 레벨 패키지의 제조방법 - Google Patents

웨이퍼 레벨 패키지의 제조방법 Download PDF

Info

Publication number
KR20100090883A
KR20100090883A KR20090010093A KR20090010093A KR20100090883A KR 20100090883 A KR20100090883 A KR 20100090883A KR 20090010093 A KR20090010093 A KR 20090010093A KR 20090010093 A KR20090010093 A KR 20090010093A KR 20100090883 A KR20100090883 A KR 20100090883A
Authority
KR
South Korea
Prior art keywords
chip
molding material
forming
chips
manufacturing
Prior art date
Application number
KR20090010093A
Other languages
English (en)
Other versions
KR101058637B1 (ko
Inventor
박승욱
권영도
강준석
문선희
홍주표
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20090010093A priority Critical patent/KR101058637B1/ko
Publication of KR20100090883A publication Critical patent/KR20100090883A/ko
Application granted granted Critical
Publication of KR101058637B1 publication Critical patent/KR101058637B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 웨이퍼 레벨 패키지의 제조방법에 관한 것으로서, 지지부재 상에 일면에 패드가 구비된 칩을 복수개 실장하는 단계; 상기 칩 사이 공간에 몰딩재를 형성하는 단계; 상기 지지부재를 제거하는 단계; 상기 칩을 포함한 상기 몰딩재의 일면에, 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계; 및 상기 재분배선과 접속되는 외부연결수단을 형성하는 단계;를 포함하는 웨이퍼 레벨 패키지의 제조방법을 제공한다.
웨이퍼 레벨 패키지, 칩, 몰딩

Description

웨이퍼 레벨 패키지의 제조방법{method of manufacturing wafer level package}
본 발명은 웨이퍼 레벨 패키지의 제조방법에 관한 것으로서, 보다 상세하게는, 복수의 칩 사이 공간에만 몰딩재를 형성함으로써, 상기 몰딩재의 경화(cure)시 칩의 위치가 쉬프트되는 것과 패키지의 휨 현상을 방지하도록 한 웨이퍼 레벨 패키지의 제조방법에 관한 것이다.
기존의 패키지는 수 개의 칩(chip)들을 포함하는 웨이퍼를 다이싱 라인(dicing line)을 따라 절단하여 개개의 칩으로 분리하고 나서, 개개의 칩 별로 패키징 공정을 실시하는 것을 통해 제조되었다.
그러나 기존의 패키지 제조방법은, 웨이퍼의 사이즈가 커지고 패턴이 점차 얇아짐에 따라 웨이퍼 자체의 수율이 떨어지는 바, 이러한 낮은 수율의 웨이퍼를 사용할 경우 배치(batch) 공정을 사용하는 이점이 없어진다.
따라서 최근에는 저가의 웨이퍼 레벨 공정을 사용하기 위하여 기존 웨이퍼를 다이싱하고 각 분리된 칩을 웨이퍼 폼으로 만들어 공정을 진행하고 있다. 또한 칩상에서 패키지를 위한 패턴이 모두 형성되지 못할 경우에는 팬-아웃(fan-out) 방식으로 웨이퍼 레벨 패키지를 제조하고 있다.
여기서, 종래의 팬-아웃 방식의 웨이퍼 레벨 패키지는, 칩이 실장된 웨이퍼 상에 상기 칩을 덮도록 몰딩재를 형성하고 있는데, 상기 몰딩재를 경화시키는 과정에서, 웨이퍼, 칩, 몰딩재 등의 각 재료 간의 CTE(Coefficient of Thermal Expansion) 차이로 인한 수축률 차이에 의해 응력이 작용하여 칩 위치가 쉬프트(shift)되고, 기판의 휨(warpage)이 발생되는 문제점이 있다.
그리고 이러한 문제점은 저가의 공정을 구현하기 위하여 대구경 웨이퍼를 사용해야 하는 현실에서 더욱 심하게 나타나고 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 복수의 칩 사이 공간에만 몰딩재를 형성하여, 상기 몰딩재의 수축팽창 정도가 감소되도록 함으로써, 상기 칩의 위치가 쉬프트되는 것과 패키지의 휨을 방지하여 패키지의 제조 수율 향상 및 원가 절감에 기여할 수 있는 웨이퍼 레벨 패키지 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 제1실시예에 의한 웨이퍼 레벨 패키지의 제조방법은, 지지부재 상에 일면에 패드가 구비된 칩을 복수개 실장하는 단계; 상기 칩 사이 공간에 몰딩재를 형성하는 단계; 상기 지지부재를 제거하는 단계; 상기 칩을 포함한 상기 몰딩재의 일면에, 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계; 및 상기 재분배선과 접속되는 외부연결수단을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 지지부재로는, 글래스, 몰딩 시트 및 프레임 중 어느 하나를 사용할 수 있다.
또한, 상기 칩을 실장하는 단계에서, 상기 칩은 페이스-업(face-up) 또는 페이스-다운(face-down) 방식으로 실장할 수 있다.
또한, 상기 몰딩재를 형성하는 단계에서, 상기 몰딩재는 상기 칩 사이 공간 만을 오픈시키는 프린팅 마스크를 이용한 프린팅 방식으로 형성할 수 있다.
또한, 상기 프린팅 마스크는 100 ㎛ 이하의 두께를 가질 수 있다.
또한, 상기 몰딩재를 형성하는 단계 이후에, 상기 몰딩재를 경화시키는 단계를 더 포함할 수 있다.
또한, 상기 칩을 포함한 상기 몰딩재의 일면에, 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계 이전에, 상기 칩의 패드가 구비되지 않은면을 재몰딩하는 단계;를 더 포함할 수 있다.
또한, 상기 칩을 포함한 상기 몰딩재의 일면에, 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계 이전에, 상기 칩의 패드가 구비되지 않은면 상에 방열기판을 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 재분배선과 접속되는 외부연결수단을 형성하는 단계 이후에, 상기 칩 사이의 다이싱 라인을 따라 절단하여 단위 패키지로 분리하는 단계;를 더 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 제1실시예에 의한 웨이퍼 레벨 패키지의 다른 제조방법은, 방열기판 상에 일면에 패드가 구비된 칩을 복수개 실장하는 단계; 상기 칩 사이 공간에 몰딩재를 형성하는 단계; 상기 칩을 포함한 상기 몰딩재 상에, 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계; 상기 재분배선과 접속되는 외부연결수단을 형성하는 단계; 및 상기 칩 사이의 다이싱 라인을 따라 절단하여 단위 패키지로 분리하는 단계;를 포함할 수 있 다.
여기서, 상기 칩을 실장하는 단계에서, 상기 칩은 페이스-업(face-up) 방식으로 실장할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 제2실시예에 의한 웨이퍼 레벨 패키지의 제조방법은, 캐리어 시트 상에 복수의 캐비티가 관통형성된 지지부재를 부착시키는 단계; 상기 캐비티 내의 상기 캐리어 필름 상에 일면에 패드가 구비된 칩을 고정시키는 단계; 상기 캐비티와 상기 칩 사이에 몰딩재를 충전시키는 단계; 상기 캐리어 필름을 제거하는 단계; 상기 칩 및 상기 몰딩재를 포함한 상기 지지부재의 일면에 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계; 및 상기 재분배선과 접속되는 외부연결수단을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 지지부재의 CTE는 20보다 작을 수 있다.
또한, 상기 몰딩재를 충전시키는 단계에서, 상기 몰딩재는 프린팅 또는 디스펜싱 방식으로 충전시킬 수 있다.
또한, 상기 몰딩재를 충전시키는 단계 이후에, 상기 몰딩재를 경화시키는 단계;를 더 포함할 수 있다.
또한, 상기 재분배선과 접속되는 외부연결수단을 형성하는 단계 이후에, 상기 칩 사이의 다이싱 라인을 따라 절단하여 단위 패키지로 분리하는 단계;를 더 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법에 의하면, 복수의 칩 사이 공간에만 몰딩재를 형성함으로써, 상기 몰딩재의 경화시 상기 몰딩재, 칩 및 지지부재 등과 같은 각 재료간의 CTE 차이로 인한 상기 몰딩재의 수축팽창 정도를 감소시킬 수 있으므로, 상기 칩의 위치가 쉬프트(shift)되는 것과 패키지의 휨 현상을 방지할 수 있다.
따라서, 본 발명은 웨이퍼 레벨 패키지의 제조 공정 수율을 향상시킬 수 있고, 제조 원가 절감에 기여할 수 있는 효과가 있다.
본 발명에 따른 웨이퍼 레벨 패키지의 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
< 제1실시예 >
먼저, 도 1a 내지 도 1g를 참조하여 본 발명의 제1실시예에 따른 웨이퍼 레벨 패키지의 제조방법에 대하여 상세히 설명한다.
도 1a 내지 도 1g는 본 발명의 제1실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 지지부재(100) 상에 복수의 칩(110)을 등간격으로 실장한다.
상기 칩(110)의 실장시, 상기 칩(110)간 간격은 후속의 몰딩재(도 1b의 도면부호 "120" 참조) 형성시 몰딩재(120)가 상기 칩(110)들 사이 공간에 충전(filling)이 잘 이루어지도록 150 ㎛ 이상인 것이 바람직하다.
상기 칩(110)의 일면에는 패드(도시안됨)가 구비되어 있다. 상기 칩(110)의 실장시 상기 패드가 칩(110)이 본딩되는 면의 반대편에 위치하도록 페이스-업(face-up) 방식으로 실장하거나, 또는 칩(110)이 본딩되는 면에 패드가 위치하도록 페이스-다운(face-down) 방식으로 실장할 수 있다.
여기서, 상기 칩(110)을 실장하기 전에, 상기 지지부재(100) 상에 희생층(도시안됨)을 추가로 형성할 수 있다. 상기 희생층은 자외선(UV), 열, 레이저(laser), 또는 케미칼(chemical) 등에 의해 제거 가능한 물질로 이루어질 수 있다.
상기 지지부재(100)는 글래스(glass) 등으로 이루어질 수 있다. 또한, 도면에 도시하지는 않았으나, 상기 지지부재(100)로서 상기한 글래스 대신에 솔더레지스트(solder resist) 등으로 이루어진 몰딩 시트(molding sheet)를 사용하거나, 프레임(frame) 등을 사용할 수도 있다.
이 중에서, 상기한 프레임 상에 상기 칩(110)을 실장하는 경우, 상기 프레임의 외측 가장자리 높이가 상기 칩(110)의 높이보다 20% 이상 높지 않은 것이 바람직하다.
왜냐하면, 상기 프레임의 외측 가장자리 높이가 상기 칩(110) 높이보다 상기한 수치보다 높을 경우, 후속의 프린팅 마스크(도 1b의 도면부호 "200" 참조)를 이용한 몰딩재(120)의 프린팅 시, 상기 프린팅 마스크(200)와 칩(110) 사이의 간격이 커지게 되어, 몰딩재(120)가 상기 칩(110)의 상면으로까지 퍼질수 있기 때문이다.
한편, 상기 칩(110)이 상기한 바와 같이 페이스-업 타입으로 실장될 경우에는, 상기 지지부재(100)로서 상기한 글래스, 몰딩 시트, 또는 프레임 이외에도 금속 재질의 방열기판을 사용할 수도 있다.
이때 상기 지지부재(100)로서 글래스, 몰딩 시트 또는 프레임 등을 사용할 경우, 상기 지지부재(100)는 후술하는 바와 같이 칩(110) 사이에 몰딩재(120)를 형성한 후 제거될 수 있지만, 상기 지지부재(100)로서 방열기판을 사용하는 경우에는 몰딩재(120) 형성 후에 방열기판을 제거하지 않고 그대로 열방출 수단으로 사용할 수 있다.
다음으로, 도 1b에 도시된 바와 같이, 상기 칩(110) 사이의 공간에 몰딩재(120)를 형성한다. 상기 몰딩재(120)는 상기 칩(110) 사이 공간만을 오픈시키는 프린팅 마스크(printing mask; 200)를 이용한 프린팅 방식 등에 의해 형성될 수 있다.
상기 몰딩재(120)는 EMC(epoxy molding compound) 또는 레진(resin) 등으로 이루어질 수 있다.
이때, 상기 프린팅 마스크(200)의 두께가 100 ㎛보다 클 경우, 상기 칩(110) 사이에 프린팅되는 몰딩재(120)의 양이 너무 많아져서 상기 몰딩재(120)가 상기 칩(110)의 상부까지 퍼질 수 있으므로, 상기 프린팅 마스크(200)의 두께는 100 ㎛ 이하인 것이 바람직하다.
그런 다음, 도 1c에 도시된 바와 같이, 상기 프린팅 마스크(200)를 제거한 후, 상기 몰딩재(120)를 경화(cure)시킨다.
그리고 나서, 상기 칩(110)을 포함한 상기 몰딩재(120)로부터 상기 지지부재(100)를 제거한다. 여기서, 상술한 바와 같이 상기 지지부재(100) 상에 희생층이 추가로 형성되어 있을 경우, 상기 희생층을 제거함으로써 상기 지지부재(100)를 제거할 수 있다.
여기서, 상기 몰딩재(120)를 경화시키는 과정에서, 상기 몰딩재(120), 칩(110) 및 지지부재(100) 등의 각 재료간 CTE 차이로 인한 상기 몰딩재(120)의 수축팽창 스트레스가 발생할 수 있는데, 상술한 바와 같은 본 발명의 제1실시예에 따른 웨이퍼 레벨 패키지의 제조방법에서는, 상기 칩(110) 전체를 덮도록 몰딩재(120)를 형성하는 종래기술과는 달리, 상기 칩(110) 사이의 공간에만 몰딩재(120)를 형성함으로써, 상기 CTE 차이로 인한 몰딩재(120)의 수축팽창 스트레스가 상기 칩(110) 사이 영역에서만 발생되는 바, 상기 몰딩재(120)의 수축팽창 정도를 감소시킬 수 있는 효과가 있다.
따라서, 본 발명의 제1실시예에 따르면, 상기 몰딩공정시 칩(110)의 위치가 쉬프트(shift)되거나 패키지가 휘는 현상을 방지할 수 있으므로, 웨이퍼 레벨 패키지의 제조 공정 수율을 향상시킬 수 있고, 제조 원가 절감에 기여할 수가 있다.
다음으로, 도 1d에 도시된 바와 같이, 상기 칩(110)을 포함한 상기 몰딩 재(120)의 일면에 상기 칩(110)의 패드 부분을 노출시키는 절연층(130)을 형성한다. 상기 절연층(130)은 폴리이미드(PI) 레진, 또는 포토레지스트(PR) 등과 같은 절연재로 이루어질 수 있다.
한편, 본 실시예에서는, 도면에 도시하지는 않았으나, 상기 절연층(130)을 형성하기 전에 상기 칩(110)의 후면, 즉 상기 칩(110)의 패드가 구비되어 있지 않은면을 재몰딩하여 패키지를 보호할 수 있다. 또한, 이와 같이 재몰딩하는 대신에, 상기 칩(110)의 패드가 구비되어 있지 않은면 상에 방열기판을 형성하여 패키지의 열방출 능력을 향상시키도록 할 수도 있다.
그 다음에, 도 1e에 도시된 바와 같이, 상기 절연층(130)에 의해 노출된 상기 칩(110)의 패드와 접속되는 재분배선(140)을 형성한다.
그런 다음, 도 1f에 도시된 바와 같이, 상기 재분배선(140)을 포함한 상기 절연층(130) 상에, 상기 재분배선(140)의 일부를 노출시키는 솔더레지스트층(150)을 형성한다.
그런 후에, 상기 솔더레지스트층(150)에 의해 노출된 상기 재분배선(140) 상에 외부연결수단(160)을 형성한다. 상기 외부연결수단(160)은 솔더볼 등으로 이루어질 수 있다.
다음으로, 도 1g에 도시된 바와 같이, 상기 칩(110) 사이의 다이싱 라인(도시안됨)을 따라 절단하여 단위 패키지로 분리한다.
< 제2실시예 >
이하, 도 2a 내지 도 2j를 참조하여 본 발명의 제2실시예에 따른 웨이퍼 레벨 패키지의 제조방법에 대하여 상세히 설명한다.
도 2a 내지 도 2j는 본 발명의 제2실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 지지부재(300)를 제공한다. 상기 지지부재(300)는, 후속의 몰딩공정시 열에 의한 변형을 최소화할 수 있도록 CTE(Coefficient of Thermal Expansion)가 20보다 작은 재질로 이루어지는 것이 바람직하다. 예컨대 상기 지지부재(300)는 프리프레그(PPG) 등으로 이루어질 수 있다.
다음으로, 도 2b에 도시된 바와 같이, 상기 지지부재(300)를 관통하는 캐비티(cavity; 300a)를 복수개 형성하여, 칩(도 2d의 도면부호 "320" 참조)이 실장될 공간을 마련한다.
그런 다음, 도 2c에 도시된 바와 같이, 상기 캐비티(300a)가 형성된 상기 지지부재(300)를 캐리어 필름(310) 상에 부착시킨다.
그런 후에, 도 2d에 도시된 바와 같이, 상기 캐비티(300a)에 패드(도시안됨)가 구비된 칩(320)을 삽입하여 상기 캐리어 필름(310) 상에 고정시킨다.
한편, 도면에서는 상기 지지부재(300)가 상기 칩(320) 보다 높은 높이를 갖는 경우를 도시하였으나, 상기 지지부재(300)는 상기 칩(320)과 동일한 높이를 가질 수도 있다.
또한, 상기 칩(320)과 상기 캐비티(330a) 간의 간격은, 후속의 몰딩재(도 2e 의 도면부호 "330" 참조) 충전 공간의 확보를 위하여, 100 ㎛ 이상인 것이 바람직하다.
그 다음에, 도 2e에 도시된 바와 같이, 상기 캐비티(300a)와 상기 칩(320) 사이에 몰딩재(330)를 프린팅 또는 디스펜싱(dispensing) 방식 등에 의해 충전시킨 후, 상기 몰딩재(330)를 경화시킨다.
여기서, 본 발명의 제2실시예에 따른 웨이퍼 레벨 패키지의 제조방법에 의하면, 상기 몰딩재(330)가 상기 지지부재(300)의 캐비티(330a)와 칩(320) 사이에만 형성됨으로써, 상기 몰딩재(330)의 경화시 각 재료간의 CTE 차이로 인한 몰딩재(330)의 수축팽창 스트레스가 상기 칩(320)과 캐비티(330a) 사이 영역에서만 발생되도록 하여, 상기 몰딩재(330)의 수축팽창 정도를 감소시킬 수 있는 효과가 있다.
그 후에, 도 2f에 도시된 바와 같이 상기 캐리어 필름(310)을 제거한다.
그런 다음, 도 2g에 도시된 바와 같이, 상기 칩(320) 및 몰딩재(330)를 포함한 상기 지지부재(300)의 일면에 상기 칩(320)의 패드 부분을 노출시키는 절연층(340)을 형성한다.
그 다음에, 도 2h에 도시된 바와 같이, 상기 절연층(340)에 의해 노출된 상기 칩(320)의 패드와 접속되는 재분배선(350)을 형성한다.
그런 다음, 도 2i에 도시된 바와 같이, 상기 재분배선(350)을 포함한 상기 절연층(340) 상에, 상기 재분배선(350)의 일부를 노출시키는 솔더레지스트층(360)을 형성한다. 그 다음에, 솔더레지스트층(360)에 의해 노출된 상기 재분배선(350) 상에 외부연결수단(370)을 형성한다. 상기 외부연결수단(370)은 솔더볼 등으로 이루어질 수 있다.
그런 후에, 도 2j에 도시된 바와 같이, 상기 칩(320) 사이의 다이싱 라인(도시안됨)을 따라 절단하여 단위 패키지로 분리한다.
이러한 본 발명의 제2실시예에 따르면, 상기 몰딩재(330)가 상기 캐비티(330a)와 칩(320) 사이에만 형성되도록 함으로써, 상기 몰딩재(330)의 수축팽창 스트레스가 발생하는 영역을 축소시킬 수 있다.
따라서, 본 발명의 제2실시예에 따른 웨이퍼 레벨 패키지의 제조방법은 상술한 본 발명의 제1실시예와 동일한 작용 및 효과를 얻을 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1a 내지 도 1g는 본 발명의 제1실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
도 2a 내지 도 2j는 본 발명의 제2실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
100: 지지부재 110: 칩
120: 몰딩재 130: 절연층
140: 재분배선 150: 솔더레지스트층
160: 외부연결수단 200: 마스크
300: 지지부재 300a: 캐비티
310: 캐리어 필름 320: 칩
330: 몰딩재 340: 절연층
350: 재분배선 360: 솔더레지스트층
370: 외부연결수단

Claims (16)

  1. 지지부재 상에 일면에 패드가 구비된 칩을 복수개 실장하는 단계;
    상기 칩 사이 공간에 몰딩재를 형성하는 단계;
    상기 지지부재를 제거하는 단계;
    상기 칩을 포함한 상기 몰딩재의 일면에, 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계; 및
    상기 재분배선과 접속되는 외부연결수단을 형성하는 단계;
    를 포함하는 웨이퍼 레벨 패키지의 제조방법.
  2. 제1항에 있어서,
    상기 지지부재로는, 글래스, 몰딩 시트 및 프레임 중 어느 하나를 사용하는 웨이퍼 레벨 패키지의 제조방법.
  3. 제1항에 있어서,
    상기 칩을 실장하는 단계에서,
    상기 칩은 페이스-업(face-up) 또는 페이스-다운(face-down) 방식으로 실장하는 웨이퍼 레벨 패키지의 제조방법.
  4. 제1항에 있어서,
    상기 몰딩재를 형성하는 단계에서,
    상기 몰딩재는 상기 칩 사이 공간만을 오픈시키는 프린팅 마스크를 이용한 프린팅 방식으로 형성하는 웨이퍼 레벨 패키지의 제조방법.
  5. 제4항에 있어서,
    상기 프린팅 마스크는 100 ㎛ 이하의 두께를 갖는 웨이퍼 레벨 패키지의 제조방법.
  6. 제1항에 있어서,
    상기 몰딩재를 형성하는 단계 이후에,
    상기 몰딩재를 경화시키는 단계를 더 포함하는 웨이퍼 레벨 패키지의 제조방법.
  7. 제1항에 있어서,
    상기 칩을 포함한 상기 몰딩재의 일면에, 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계 이전에,
    상기 칩의 패드가 구비되지 않은면을 재몰딩하는 단계;를 더 포함하는 웨이퍼 레벨 패키지의 제조방법.
  8. 제1항에 있어서,
    상기 칩을 포함한 상기 몰딩재의 일면에, 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계 이전에,
    상기 칩의 패드가 구비되지 않은면 상에 방열기판을 형성하는 단계;를 더 포함하는 웨이퍼 레벨 패키지의 제조방법.
  9. 제1항에 있어서,
    상기 재분배선과 접속되는 외부연결수단을 형성하는 단계 이후에,
    상기 칩 사이의 다이싱 라인을 따라 절단하여 단위 패키지로 분리하는 단계;를 더 포함하는 웨이퍼 레벨 패키지의 제조방법.
  10. 방열기판 상에 일면에 패드가 구비된 칩을 복수개 실장하는 단계;
    상기 칩 사이 공간에 몰딩재를 형성하는 단계;
    상기 칩을 포함한 상기 몰딩재 상에, 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계;
    상기 재분배선과 접속되는 외부연결수단을 형성하는 단계; 및
    상기 칩 사이의 다이싱 라인을 따라 절단하여 단위 패키지로 분리하는 단계;
    를 포함하는 웨이퍼 레벨 패키지의 제조방법.
  11. 제10항에 있어서,
    상기 칩을 실장하는 단계에서,
    상기 칩은 페이스-업(face-up) 방식으로 실장하는 웨이퍼 레벨 패키지의 제조방법.
  12. 캐리어 시트 상에 복수의 캐비티가 관통형성된 지지부재를 부착시키는 단계;
    상기 캐비티 내의 상기 캐리어 필름 상에 일면에 패드가 구비된 칩을 고정시키는 단계;
    상기 캐비티와 상기 칩 사이에 몰딩재를 충전시키는 단계;
    상기 캐리어 필름을 제거하는 단계;
    상기 칩 및 상기 몰딩재를 포함한 상기 지지부재의 일면에 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계; 및
    상기 재분배선과 접속되는 외부연결수단을 형성하는 단계;
    를 포함하는 웨이퍼 레벨 패키지의 제조방법.
  13. 제12항에 있어서,
    상기 지지부재의 CTE는 20보다 작은 웨이퍼 레벨 패키지의 제조방법.
  14. 제12항에 있어서,
    상기 몰딩재를 충전시키는 단계에서,
    상기 몰딩재는 프린팅 또는 디스펜싱 방식으로 충전시키는 웨이퍼 레벨 패키지의 제조방법.
  15. 제12항에 있어서,
    상기 몰딩재를 충전시키는 단계 이후에,
    상기 몰딩재를 경화시키는 단계;를 더 포함하는 웨이퍼 레벨 패키지의 제조방법.
  16. 제12항에 있어서,
    상기 재분배선과 접속되는 외부연결수단을 형성하는 단계 이후에,
    상기 칩 사이의 다이싱 라인을 따라 절단하여 단위 패키지로 분리하는 단계;를 더 포함하는 웨이퍼 레벨 패키지의 제조방법.
KR20090010093A 2009-02-09 2009-02-09 웨이퍼 레벨 패키지의 제조방법 KR101058637B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20090010093A KR101058637B1 (ko) 2009-02-09 2009-02-09 웨이퍼 레벨 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090010093A KR101058637B1 (ko) 2009-02-09 2009-02-09 웨이퍼 레벨 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20100090883A true KR20100090883A (ko) 2010-08-18
KR101058637B1 KR101058637B1 (ko) 2011-08-22

Family

ID=42756267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090010093A KR101058637B1 (ko) 2009-02-09 2009-02-09 웨이퍼 레벨 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR101058637B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053750A1 (ko) * 2010-10-19 2012-04-26 주식회사 네패스 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
US8927340B2 (en) 2012-06-08 2015-01-06 Samsung Electronics Co., Ltd. Double-sided adhesive tape, semiconductor packages, and methods of fabricating the same
CN107720689A (zh) * 2011-06-30 2018-02-23 村田电子有限公司 系统级封装器件的制造方法和系统级封装器件
KR20200061598A (ko) * 2018-11-26 2020-06-03 엘비세미콘 주식회사 반도체 패키지의 제조방법
KR20210048585A (ko) * 2018-09-24 2021-05-03 어플라이드 머티어리얼스, 인코포레이티드 Rf(radio frequency) 애플리케이션들을 위해 에폭시 몰드 화합물에 대해 실리콘을 박형화하는 방법들
CN114975137A (zh) * 2021-11-02 2022-08-30 盛合晶微半导体(江阴)有限公司 晶圆级封装结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118953A (ja) 1999-10-20 2001-04-27 Nissan Motor Co Ltd 半導体電子部品の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053750A1 (ko) * 2010-10-19 2012-04-26 주식회사 네패스 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
KR101145041B1 (ko) * 2010-10-19 2012-05-11 주식회사 네패스 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
US9006872B2 (en) 2010-10-19 2015-04-14 Nepes Corporation Semiconductor chip package having via hole and semiconductor module thereof
CN107720689A (zh) * 2011-06-30 2018-02-23 村田电子有限公司 系统级封装器件的制造方法和系统级封装器件
US8927340B2 (en) 2012-06-08 2015-01-06 Samsung Electronics Co., Ltd. Double-sided adhesive tape, semiconductor packages, and methods of fabricating the same
KR20210048585A (ko) * 2018-09-24 2021-05-03 어플라이드 머티어리얼스, 인코포레이티드 Rf(radio frequency) 애플리케이션들을 위해 에폭시 몰드 화합물에 대해 실리콘을 박형화하는 방법들
KR20200061598A (ko) * 2018-11-26 2020-06-03 엘비세미콘 주식회사 반도체 패키지의 제조방법
CN114975137A (zh) * 2021-11-02 2022-08-30 盛合晶微半导体(江阴)有限公司 晶圆级封装结构及其制备方法

Also Published As

Publication number Publication date
KR101058637B1 (ko) 2011-08-22

Similar Documents

Publication Publication Date Title
KR101058637B1 (ko) 웨이퍼 레벨 패키지의 제조방법
KR100731842B1 (ko) 반도체 장치 및 그 제조방법
US6486005B1 (en) Semiconductor package and method for fabricating the same
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US9853011B2 (en) Semiconductor package structure and method for manufacturing the same
TWI525774B (zh) 晶片封裝體
US7651891B1 (en) Integrated circuit package with stress reduction
KR20080064088A (ko) 다이 수용 관통홀을 갖는 웨이퍼 레벨 패키지 및 그 방법
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
US20110169139A1 (en) Chip package and fabrication method thereof
KR20080064087A (ko) 다이 수용 관통홀을 갖는 웨이퍼 레벨 패키지 및 그 방법
CN103107102A (zh) 封装半导体芯片的方法
KR20080089311A (ko) Ｗｌｐ용 다이 수용 스루홀 및 양 표면 위에 이중 사이드빌드업층들을 갖는 반도체 디바이스 패키지 및 그 방법
JP2008258582A (ja) ダイ受入れキャビティを備えたウェハレベル・イメージセンサパッケージおよびその方法
JP2008153668A (ja) 優れたｃｔｅ性能を有するウェハレベルパッケージおよびその方法
JP2008177548A (ja) 金属カバーを備えたｗｌ−ｃｓｐ構造体および工程
KR101681360B1 (ko) 전자부품 패키지의 제조방법
US9842794B2 (en) Semiconductor package with integrated heatsink
KR100679684B1 (ko) 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
US9786520B2 (en) Semiconductor device and manufacturing method thereof
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
JP4285079B2 (ja) 半導体装置の製造方法
KR102487681B1 (ko) 반도체 장치의 제조 방법
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
US20230386946A1 (en) Packaging substrate including a stress-absorption trench and methods of forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9