CN111029263A - 晶圆级sip模组结构及其制备方法 - Google Patents

晶圆级sip模组结构及其制备方法 Download PDF

Info

Publication number
CN111029263A
CN111029263A CN201911407358.5A CN201911407358A CN111029263A CN 111029263 A CN111029263 A CN 111029263A CN 201911407358 A CN201911407358 A CN 201911407358A CN 111029263 A CN111029263 A CN 111029263A
Authority
CN
China
Prior art keywords
layer
chip
plastic packaging
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911407358.5A
Other languages
English (en)
Inventor
吴政达
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201911407358.5A priority Critical patent/CN111029263A/zh
Publication of CN111029263A publication Critical patent/CN111029263A/zh
Priority to US17/139,867 priority patent/US20210202338A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种晶圆级SIP模组结构及其制备方法，包括如下步骤：提供衬底；于衬底上形成导电柱；提供芯片，将芯片贴置于所述衬底上；于衬底上形成第一塑封层；于第一塑封层的上表面形成重新布线层；提供连接器，将连接器贴置于所述重新布线层的上表面；于重新布线层的上表面形成第二塑封层；去除衬底；及于第一塑封层的下方形成焊料凸块。本发明的晶圆级SIP模组结构可以实现正面晶圆作业工艺，均匀性较好；正反两面导通工序简单，可以根据实际需要设定不同尺寸的导电柱；导电柱之间的间隙较小，集成度高；重新布线层可以为多层堆叠结构，可以根据实际需要调整重新布线层中金属线层的层数及厚度。

Description

晶圆级SIP模组结构及其制备方法
技术领域
本发明属于半导体封装技术领域，特别是涉及一种晶圆级SIP模组结构及其制备方法。
背景技术
在半导体行业中，系统级封装(SIP，System In Package)模组主要是将多种功能芯片集成在一个封装内，达到功能整合的目的。
现有的系统级封装模组存在正反两面导通的工序复杂、实现度低、封装结构厚度较大、尺寸较大等问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆级SIP模组结构及其制备方法，用于解决现有技术中的晶圆级SIP模组结构存在正反两面导通的工序复杂、实现度低、封装结构厚度较大、尺寸较大等问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆级SIP模组结构的制备方法，所述晶圆级SIP模组结构的制备方法包括如下步骤：
提供衬底；
于所述衬底上形成导电柱；
提供芯片，将所述芯片贴置于所述衬底上；
于所述衬底上形成第一塑封层，所述第一塑封层将所述导电柱及所述芯片塑封；
于所述第一塑封层的上表面形成重新布线层，所述重新布线层与所述导电柱及所述芯片电连接；
提供连接器，将所述连接器贴置于所述重新布线层的上表面，所述连接器与所述重新布线层电连接；
于所述重新布线层的上表面形成第二塑封层，所述第二塑封层将所述连接器封裹塑封；
去除所述衬底；及
于所述第一塑封层的下方形成焊料凸块，所述焊料凸块与所述导电柱电连接。
可选地，于所述衬底上形成所述导电柱之前还包括如下步骤：
于所述衬底的上表面形成剥离层；
于所述剥离层的上表面形成底层介质层；及
于所述底层介质层的上表面形成种子层；
所述导电柱形成于所述种子层的上表面。
可选地，于所述衬底上形成所述导电柱包括如下步骤：
于所述种子层的上表面形成掩膜层；
对所述掩膜层进行图形化处理，以得到图形化掩膜层，所述图形化掩膜层内形成有开口图形，所述开口图形暴露出所述种子层且定义出所述导电柱的位置及形状；
于所述开口图形内形成所述导电柱；
去除所述图形化掩膜层，并去除暴露出的所述种子层。
可选地，将所述芯片贴置于所述衬底上之后且形成所述第一塑封层之前还包括于所述芯片的上表面形成芯片引出结构；所述芯片经由所述芯片引出结构与所述重新布线层电连接：所述第一塑封层将所述导电柱、所述芯片及所述芯片引出结构塑封。
可选地，将所述连接器贴置于所述重新布线层的上表面包括如下步骤：
基于焊锡膏及回流焊工艺采用表面贴装技术将所述连接器贴装于所述重新布线层的上表面；
对贴装后的结构进行清洗，以去除所述焊锡膏中的助焊剂。
可选地，形成所述焊料凸块之后还包括如下步骤：
将所得结构进行切割，以得到多个封装结构，各所述封装结构内均包括所述芯片、所述导电柱、所述第一塑封层、所述重新布线层、所述第二塑封层及所述连接器；
于所述封装结构的顶部及侧壁形成屏蔽层，所述屏蔽层包覆所述第二塑封层的上表面及侧壁、所述重新布线层的侧壁及所述第一塑封层的侧壁。
本发明还提供一种晶圆级SIP模组结构，所述晶圆级SIP模组结构包括如下步骤：
第一塑封层；
导电柱，位于所述第一塑封层内；
芯片，位于所述第一塑封层内；
重新布线层，位于所述第一塑封层的上表面，且与所述导电柱及所述芯片电连接；
第二塑封层，位于所述重新布线层的上表面；
连接器，位于所述重新布线层的上表面，且位于所述第二塑封层内；所述连接器与所述重新布线层电连接；及
焊料凸块，位于所述第一塑封层的下表面，且与所述导电柱电连接。
可选地，所述晶圆级SIP模组结构还包括：
种子层，位于所述第一塑封层内，且位于所述导电柱的下表面；
底层介质层，位于所述第一塑封层的下表面，所述底层介质层内形成有开口，所述开口暴露出所述种子层；所述焊料凸块位于所述开口内，且经由所述种子层与所述导电柱电连接。
可选地，所述晶圆级SIP模组结构还包括芯片引出结构，所述芯片引出结构位于所述第一塑封层内，且位于所述芯片的上表面；所述芯片经由所述芯片引出结构与所述重新布线层电连接。
可选地，所述晶圆级SIP模组结构还包括屏蔽层，所述屏蔽层包覆所述第二塑封层的上表面及侧壁、所述重新布线层的侧壁及所述第一塑封层的侧壁。
如上所述，本发明的晶圆级SIP模组结构及其制备方法，具有以下有益效果：本发明的晶圆级SIP模组结构可以实现正面晶圆作业工艺，均匀性较好；正反两面导通工序简单，可以根据实际需要设定不同尺寸的导电柱；导电柱之间的间隙较小，集成度高；重新布线层可以为多层堆叠结构，可以根据实际需要调整重新布线层中金属线层的层数及厚度。
附图说明
图1显示为本发明实施一中提供的晶圆级SIP模组结构的制备方法的流程图。
图2至图18显示为本发明实施一中提供的晶圆级SIP模组结构的制备方法中各步骤所得结构截面结构示意图；其中，图18显示为本发明实施例二中提供的晶圆级SIP模组结构的截面结构示意图。
元件标号说明
10 衬底
11 剥离层
12 底层介质层
121 开口
13 种子层
14 掩膜层
141 图形化掩膜层
1411 开口图形
15 导电柱
16 芯片
17 芯片引出结构
18 第一塑封层
19 重新布线层
191 层间介质层
192 金属线层
20 连接器
21 第二塑封层
22 蓝膜结构
23 焊料凸块
24 屏蔽层
S1～S9 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图18。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参照图1本发明提供一种晶圆级SIP模组结构的制备方法，所述晶圆级SIP模组结构的制备方法包括如下步骤：
1)提供衬底；
2)于所述衬底上形成导电柱；
3)提供芯片，将所述芯片贴置于所述衬底上；
4)于所述衬底上形成第一塑封层，所述第一塑封层将所述导电柱及所述芯片塑封；
5)于所述第一塑封层的上表面形成重新布线层，所述重新布线层与所述导电柱及所述芯片电连接；
6)提供连接器，将所述连接器贴置于所述重新布线层的上表面，所述连接器与所述重新布线层电连接；
7)于所述重新布线层的上表面形成第二塑封层，所述第二塑封层将所述连接器封裹塑封；
8)去除所述衬底；及
9)于所述第一塑封层的下方形成焊料凸块，所述焊料凸块与所述导电柱电连接。
在步骤1)中，请参阅图1中的S1步骤及图2，提供衬底10。
作为示例，所述衬底10的材料可以为硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种材料或两种以上的复合材料，其形状可以为圆形、方形或其它任意所需形状。优选地，本实施例中，所述衬底10的材料为硅，具体的，所述衬底10可以包括硅晶圆。
作为示例，如图3至图5所示，步骤1)之后还包括如下步骤：
于所述衬底10的上表面形成剥离层11；
于所述剥离层11的上表面形成底层介质层12；及
于所述底层介质层12的上表面形成种子层13。
作为示例，所述剥离层11在后续步骤中作为所述衬底10与所述底层介质层12的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述底层介质层12具有一定的结合力，且与所述衬底10亦具有较强的结合力，一般来说，所述剥离层11与所述衬底10的结合力需大于与所述底层介质层12的结合力。
作为示例，所述剥离层11可以包括聚合物层或带状粘附层；具体的，所述剥离层11的材料可以选自双面均具有粘性的胶带(譬如，芯片附着膜或非导电膜等等)或通过旋涂工艺制作的粘合胶等；优选地，本实施例中，所述剥离层11优选为UV胶带，其在UV光(紫外光)照射后很容易被撕离；当然，在其他示例中，所述剥离层11也可以选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等，在后续分离所述基底10时，可采用湿法腐蚀、化学机械研磨等方法去除所述剥离层11。
作为示例，所述剥离层11还可以通过自动贴片工艺形成。
作为示例，可以采用但不仅限于物理气相沉积工艺或化学气相沉积工艺形成所述底层介质层12，所述底层介质层12可以包括但不仅限于氧化硅层、氮化硅层或氮氧化硅层。
作为示例，可以采用但不仅限于溅射工艺形成所述种子层13，所述种子层13的材料可以包括但不仅限于钛及铜，具体的，所述种子层13可以包括钛层及铜层，所述钛层位于所述底层介质层12的上表面，所述铜层位于所述钛层的上表面。
作为示例，所述导电柱15形成于所述种子层13的上表面。
在步骤2)中，请参阅图1中的S2步骤及图6至图8，于所述衬底10上形成导电柱15。
作为示例，步骤2)可以包括如下步骤：
2-1)于所述种子层13的上表面形成掩膜层14，如图6所示；具体的，所述掩膜层14可以包括但不仅限于光刻胶层，可以采用旋涂工艺于所述种子层13的上表面形成所述掩膜层14；
2-2)对所述掩膜层14进行图形化处理，以得到图形化掩膜层141，所述图形化掩膜层141内形成有开口图形1411，所述开口图形1411暴露出所述种子层13且定义出所述导电柱15的位置及形状，如图7所示；具体的，可以采用光刻工艺对所述掩膜层14进行图形化；
2-3)于所述开口图形1411内形成所述导电柱15，如图8所示；具体的，可以采用但不仅限于溅射工艺形成所述导电柱15；所述导电柱15可以包括但不仅限于金属导电柱，譬如铜导电柱等等；
2-4)去除所述图形化掩膜层141，并去除暴露出的所述种子层13，如图8所示；具体的，可以采用但不仅限于灰化工艺去除所述图形化掩膜层141，可以采用但不仅限于刻蚀工艺去除暴露出的所述种子层13。
在步骤3)中，请参阅图1中的S3步骤及图9，提供芯片16，将所述芯片16贴置于所述衬底10上。
作为示例，所述芯片16可以包括任意一种具有所需功能的功能芯片。
作为示例，将所述芯片16正面朝上贴置于所述衬底10上，具体的，将所述芯片16正面朝上贴置于所述底层介质层12的上表面。
作为示例，请继续参阅图9，将所述芯片16贴置于所述衬底10上之后还包括于所述芯片16的上表面形成芯片引出结构17。
作为示例，所述芯片引出结构17的材料可以与所述导电柱15的材料相同。
在步骤4)中，请参阅图1中的S4步骤及图10，于所述衬底上形成第一塑封层18，所述第一塑封层18将所述导电柱15及所述芯片16塑封。
作为示例，可以采用但不仅限于模塑底部填充工艺、压印模塑工艺、传递模塑工艺、液体密封塑封工艺、真空层压工艺或旋涂工艺等形成所述第一塑封层18；优选地，本实施例中，采用模塑底部填充工艺形成所述第一塑封层18。采用模塑底部填充工艺形成所述第一塑封层18，所述第一塑封层18可以顺畅而迅速地填满所述导电柱15之间的间隙及所述芯片引出结构17之间的间隙，可以有效避免出现界面分层；且模塑底部填充工艺不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。
作为示例，所述第一塑封层18的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。
作为示例，所述第一塑封层18将所述芯片16、所述导电柱15及所述芯片引出结构17塑封。
作为示例，初始形成的所述第一塑封层18的上表面可以高于所述导电柱15的上表面及所述芯片引出结构17的上表面，此时，在形成所述第一塑封层18之后，还需执行将所述第一塑封层18进行减薄的工艺，具体的，可以采用但不仅限于化学机械研磨工艺对所述第一塑封层18进行减薄，使得保留的所述第一塑封层18的上表面与所述导电柱15的上表面及所述芯片引出结构17的上表面相平齐，如图10所示。当然，在其他示例中，初始形成的所述第一塑封层18的上表面即可以于所述导电柱15的上表面及所述芯片引出结构17的上表面相平齐，如图10所示，此时，则可以节省对所述第一塑封层18进行减薄的工艺。
在步骤5)中，请参阅图1中的S5步骤及图11，于所述第一塑封层18的上表面形成重新布线层19，所述重新布线层19与所述导电柱15及所述芯片16电连接。
作为示例，所述重新布线层19可以包括多层层间介质层191及金属线层192，图11中以所述重新布线层19包括三层所述金属线层192。
作为示例，所述层间介质层191的材料可以包括但不仅限于低k介电材料，所述层间介质层191可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成所述层间介质层191；所述金属线层192的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
在步骤6)中，请参阅图1中的S6步骤及图12，提供连接器20，将所述连接器20贴置于所述重新布线层19的上表面，所述连接器20与所述重新布线层19电连接。
作为示例，步骤6)可以包括如下步骤：
6-1)基于焊锡膏及回流焊工艺采用表面贴装技术将所述连接器20贴装于所述重新布线层19的上表面；
6-2)对贴装后的结构进行清洗，以去除所述焊锡膏中的助焊剂。
作为示例，所述连接器20的具体结构为本领域技术人员所知晓，此处不再累述。
在步骤7)中，请参阅图1中的S7步骤及图13，于所述重新布线层19的上表面形成第二塑封层21，所述第二塑封层21将所述连接器20封裹塑封。
作为示例，可以采用但不仅限于模塑底部填充工艺、压印模塑工艺、传递模塑工艺、液体密封塑封工艺、真空层压工艺或旋涂工艺等形成所述第二塑封层21；优选地，本实施例中，采用模塑底部填充工艺形成所述第二塑封层21。采用模塑底部填充工艺形成所述第二塑封层21，所述第二塑封层21可以顺畅而迅速地填满所述连接器20之间的间隙，可以有效避免出现界面分层；且模塑底部填充工艺不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。
作为示例，所述第二塑封层21的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。
作为示例，初始形成的所述第二塑封层21的上表面可以高于所述连接器20的上表面，此时，在形成所述第二塑封层21之后，还需执行将所述第二塑封层21进行减薄的工艺，具体的，可以采用但不仅限于化学机械研磨工艺对所述第二塑封层21进行减薄，使得保留的所述第二塑封层21的上表面与所述连接器20的上表面相平齐，如图13所示。当然，在其他示例中，初始形成的所述第二塑封层21的上表面即可以于所述连接器20的上表面相平齐，如图13所示，此时，则可以节省对所述第二塑封层21进行减薄的工艺。
在步骤8)中，请参阅图1中的S8步骤及图14，去除所述衬底10。
作为示例，可以采用研磨工艺、减薄工艺或撕除工艺去除所述衬底10；优选地，本实施例中，采用撕除所述剥离层11的方式去除所述衬底10；具体的，将步骤7)所得结构贴置于蓝膜结构22上，所述第二塑封层21的上表面与所述蓝膜结构22相接触，然后再撕除所述剥离层11的方式去除所述衬底10。所述蓝膜结构22的具体结构为本领域技术人员所知晓，此处不再累述。
在步骤9)中，请参阅图1中的S9步骤，于所述第一塑封层18的下方形成焊料凸块23，所述焊料凸块23与所述导电柱15电连接。
作为示例，步骤9)可以包括如下步骤：
9-1)于所述底层介质层12内形成开口121，所述开口121暴露出部分所述导电柱15的下表面，如图15所示；
9-2)采用但不仅限于溅射工艺于所述形成所述焊料凸块23，如图16所示。
作为示例，所述焊料凸块23的材料可以包括铜及锡中的至少一种。
作为示例，步骤9)之后还包括如下步骤：
10)将步骤9)所得结构进行切割，以得到多个封装结构，各所述封装结构内均包括所述芯片16、所述导电柱15、所述第一塑封层18、所述重新布线层19、所述第二塑封层21及所述连接器20；具体的，将步骤9)所得结构贴置于所述蓝膜结构22上进行切割，所述焊料凸块23与所述蓝膜结构22相接触，如图17所示；
11)于所述封装结构的顶部及侧壁形成屏蔽层24，所述屏蔽层24包覆所述第二塑封层21的上表面及侧壁、所述重新布线层19的侧壁及所述第一塑封层18的侧壁，如图18所示。
作为示例，所述屏蔽层24可以包括但不仅限于金属屏蔽层。
实施例二
请结合图2至图17参阅图18，本发明还提供一种晶圆级SIP模组结构，所述晶圆级SIP模组结构包括：第一塑封层18；导电柱15，所述导电柱15位于所述第一塑封层18内；芯片16，所述芯片16位于所述第一塑封层18内；重新布线层19，所述重新布线层19位于所述第一塑封层18的上表面，且与所述导电柱15及所述芯片16电连接；第二塑封层21，所述第二塑封层21位于所述重新布线层19的上表面；连接器20，所述连接器20位于所述重新布线层19的上表面，且位于所述第二塑封层21内；所述连接器20与所述重新布线层19电连接；及焊料凸块23，所述焊料凸块23位于所述第一塑封层18的下表面，且与所述导电柱15电连接。
作为示例，所述晶圆级SIP模组结构还包括：种子层13，所述种子层13位于所述第一塑封层18内，且位于所述导电柱15的下表面；底层介质层12，所述底层介质层12位于所述第一塑封层18的下表面，所述底层介质层12内形成有开口121，所述开口121暴露出所述种子层13；所述焊料凸块23位于所述开口121内，且经由所述种子层13与所述导电柱15电连接。
作为示例，所述种子层13的材料可以包括但不仅限于钛及铜，具体的，所述种子层13可以包括钛层及铜层，所述钛层位于所述底层介质层12的上表面，所述铜层位于所述钛层的上表面；所述底层介质层12可以包括但不仅限于氧化硅层、氮化硅层或氮氧化硅层。
作为示例，所述晶圆级SIP模组结构还包括芯片引出结构17，所述芯片引出结构17位于所述第一塑封层18内，且位于所述芯片16的上表面；所述芯片16经由所述芯片引出结构17与所述重新布线层19电连接。
作为示例，所述第一塑封层18的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。
作为示例，所述第一塑封层18将所述芯片16、所述导电柱15及所述芯片引出结构17塑封。
作为示例，所述导电柱15可以包括但不仅限于金属导电柱，譬如铜导电柱等等。
作为示例，所述芯片16可以包括任意一种具有所需功能的功能芯片。
作为示例，所述芯片16正面朝上贴置于所述衬底10上，具体的，所述芯片16正面朝上贴置于所述底层介质层12的上表面。
作为示例，所述重新布线层19可以包括多层层间介质层191及金属线层192，图11中以所述重新布线层19包括三层所述金属线层192。
作为示例，所述层间介质层191的材料可以包括但不仅限于低k介电材料，所述层间介质层191可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成所述层间介质层191；所述金属线层192的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，所述第二塑封层21的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。
作为示例，所述焊料凸块23的材料可以包括铜及锡中的至少一种。
作为示例，所述晶圆级SIP模组结构还包括屏蔽层24，所述屏蔽层24包覆所述第二塑封层21的上表面及侧壁、所述重新布线层19的侧壁及所述第一塑封层18的侧壁
作为示例，所述屏蔽层24可以包括但不仅限于金属屏蔽层。
综上所述，本发明提供一种晶圆级SIP模组结构及其制备方法，所述晶圆级SIP模组结构的制备方法包括如下步骤：提供衬底；于所述衬底上形成导电柱；提供芯片，将所述芯片贴置于所述衬底上；于所述衬底上形成第一塑封层，所述第一塑封层将所述导电柱及所述芯片塑封；于所述第一塑封层的上表面形成重新布线层，所述重新布线层与所述导电柱及所述芯片电连接；提供连接器，将所述连接器贴置于所述重新布线层的上表面，所述连接器与所述重新布线层电连接；于所述重新布线层的上表面形成第二塑封层，所述第二塑封层将所述连接器封裹塑封；去除所述衬底；及于所述第一塑封层的下方形成焊料凸块，所述焊料凸块与所述导电柱电连接。本发明的晶圆级SIP模组结构可以实现正面晶圆作业工艺，均匀性较好；正反两面导通工序简单，可以根据实际需要设定不同尺寸的导电柱；导电柱之间的间隙较小，集成度高；重新布线层可以为多层堆叠结构，可以根据实际需要调整重新布线层中金属线层的层数及厚度。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种晶圆级SIP模组结构的制备方法，其特征在于，包括如下步骤：
提供衬底；
于所述衬底上形成导电柱；
提供芯片，将所述芯片贴置于所述衬底上；
于所述衬底上形成第一塑封层，所述第一塑封层将所述导电柱及所述芯片塑封；
于所述第一塑封层的上表面形成重新布线层，所述重新布线层与所述导电柱及所述芯片电连接；
提供连接器，将所述连接器贴置于所述重新布线层的上表面，所述连接器与所述重新布线层电连接；
于所述重新布线层的上表面形成第二塑封层，所述第二塑封层将所述连接器封裹塑封；
去除所述衬底；及
于所述第一塑封层的下方形成焊料凸块，所述焊料凸块与所述导电柱电连接。
2.根据权利要求1所述的晶圆级SIP模组结构的制备方法，其特征在于，于所述衬底上形成所述导电柱之前还包括如下步骤：
于所述衬底的上表面形成剥离层；
于所述剥离层的上表面形成底层介质层；及
于所述底层介质层的上表面形成种子层；
所述导电柱形成于所述种子层的上表面。
3.根据权利要求2所述的晶圆级SIP模组结构的制备方法，其特征在于，于所述衬底上形成所述导电柱包括如下步骤：
于所述种子层的上表面形成掩膜层；
对所述掩膜层进行图形化处理，以得到图形化掩膜层，所述图形化掩膜层内形成有开口图形，所述开口图形暴露出所述种子层且定义出所述导电柱的位置及形状；
于所述开口图形内形成所述导电柱；
去除所述图形化掩膜层，并去除暴露出的所述种子层。
4.根据权利要求1所述的晶圆级SIP模组结构的制备方法，其特征在于，将所述芯片贴置于所述衬底上之后且形成所述第一塑封层之前还包括于所述芯片的上表面形成芯片引出结构；所述芯片经由所述芯片引出结构与所述重新布线层电连接：所述第一塑封层将所述导电柱、所述芯片及所述芯片引出结构塑封。
5.根据权利要求1所述的晶圆级SIP模组结构的制备方法，其特征在于，将所述连接器贴置于所述重新布线层的上表面包括如下步骤：
基于焊锡膏及回流焊工艺采用表面贴装技术将所述连接器贴装于所述重新布线层的上表面；
对贴装后的结构进行清洗，以去除所述焊锡膏中的助焊剂。
6.根据权利要求1至5中任一项所述的晶圆级SIP模组结构的制备方法，其特征在于，形成所述焊料凸块之后还包括如下步骤：
将所得结构进行切割，以得到多个封装结构，各所述封装结构内均包括所述芯片、所述导电柱、所述第一塑封层、所述重新布线层、所述第二塑封层及所述连接器；
于所述封装结构的顶部及侧壁形成屏蔽层，所述屏蔽层包覆所述第二塑封层的上表面及侧壁、所述重新布线层的侧壁及所述第一塑封层的侧壁。
7.一种晶圆级SIP模组结构，其特征在于，包括：
第一塑封层；
导电柱，位于所述第一塑封层内；
芯片，位于所述第一塑封层内；
重新布线层，位于所述第一塑封层的上表面，且与所述导电柱及所述芯片电连接；
第二塑封层，位于所述重新布线层的上表面；
连接器，位于所述重新布线层的上表面，且位于所述第二塑封层内；所述连接器与所述重新布线层电连接；及
焊料凸块，位于所述第一塑封层的下表面，且与所述导电柱电连接。
8.根据权利要求7所述的晶圆级SIP模组结构，其特征在于，所述晶圆级SIP模组结构还包括：
种子层，位于所述第一塑封层内，且位于所述导电柱的下表面；
底层介质层，位于所述第一塑封层的下表面，所述底层介质层内形成有开口，所述开口暴露出所述种子层；所述焊料凸块位于所述开口内，且经由所述种子层与所述导电柱电连接。
9.根据权利要求7所述的晶圆级SIP模组结构，其特征在于，所述晶圆级SIP模组结构还包括芯片引出结构，所述芯片引出结构位于所述第一塑封层内，且位于所述芯片的上表面；所述芯片经由所述芯片引出结构与所述重新布线层电连接。
10.根据权利要求7至9中任一项所述的晶圆级SIP模组结构，其特征在于，所述晶圆级SIP模组结构还包括屏蔽层，所述屏蔽层包覆所述第二塑封层的上表面及侧壁、所述重新布线层的侧壁及所述第一塑封层的侧壁。
CN201911407358.5A 2019-12-31 2019-12-31 晶圆级sip模组结构及其制备方法 Pending CN111029263A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911407358.5A CN111029263A (zh) 2019-12-31 2019-12-31 晶圆级sip模组结构及其制备方法
US17/139,867 US20210202338A1 (en) 2019-12-31 2020-12-31 Wafer-level sip module structure and method for preparing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911407358.5A CN111029263A (zh) 2019-12-31 2019-12-31 晶圆级sip模组结构及其制备方法

Publications (1)

Publication Number Publication Date
CN111029263A true CN111029263A (zh) 2020-04-17

Family

ID=70196423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911407358.5A Pending CN111029263A (zh) 2019-12-31 2019-12-31 晶圆级sip模组结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111029263A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN114975137A (zh) * 2021-11-02 2022-08-30 盛合晶微半导体(江阴)有限公司 晶圆级封装结构及其制备方法
CN114975136A (zh) * 2021-10-22 2022-08-30 盛合晶微半导体(江阴)有限公司 系统晶圆级芯片封装方法及结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN114975136A (zh) * 2021-10-22 2022-08-30 盛合晶微半导体(江阴)有限公司 系统晶圆级芯片封装方法及结构
CN114975137A (zh) * 2021-11-02 2022-08-30 盛合晶微半导体(江阴)有限公司 晶圆级封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US10056350B2 (en) Fan-out package structure, and manufacturing method thereof
US10553458B2 (en) Chip packaging method
US10276545B1 (en) Semiconductor package and manufacturing method thereof
TW201944502A (zh) 用於功率裝置之完全模製半導體封裝及其製造方法
CN111883521B (zh) 多芯片3d封装结构及其制作方法
CN109285828B (zh) 具有空气腔的扇出型天线封装结构及其制备方法
US8810012B2 (en) Chip package, method for forming the same, and package wafer
KR20180048128A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US20160190353A1 (en) Photosensitive module and method for forming the same
CN111029263A (zh) 晶圆级sip模组结构及其制备方法
CN215069984U (zh) 双层堆叠的3d扇出型封装结构
CN110783327A (zh) 晶圆级系统封装方法及封装结构
CN110148588B (zh) 一种扇出型天线封装结构及其封装方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
TW201909343A (zh) 封裝結構及其製造方法
CN114975409A (zh) 双层塑封的3d扇出型封装结构及其封装方法
CN104051287A (zh) 扇出互连结构及其形成方法
CN113130414A (zh) 晶圆级3d封装结构及其制备方法
US20210202338A1 (en) Wafer-level sip module structure and method for preparing the same
CN112018047A (zh) 芯片封装结构及芯片封装方法
CN210182380U (zh) 半导体封装结构
CN211088268U (zh) 晶圆级sip模组结构
CN209804638U (zh) 扇出型天线封装结构
CN209804637U (zh) 半导体封装结构
CN210224005U (zh) 一种扇出型天线封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information