TWI789073B - 射頻積體電路 - Google Patents
射頻積體電路 Download PDFInfo
- Publication number
- TWI789073B TWI789073B TW110139546A TW110139546A TWI789073B TW I789073 B TWI789073 B TW I789073B TW 110139546 A TW110139546 A TW 110139546A TW 110139546 A TW110139546 A TW 110139546A TW I789073 B TWI789073 B TW I789073B
- Authority
- TW
- Taiwan
- Prior art keywords
- radio frequency
- integrated circuit
- frequency integrated
- substrate
- bump
- Prior art date
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Amplifiers (AREA)
Abstract
一種射頻積體電路,包含:至少一電晶體;一匹配電路,匹配電路耦合電晶體;以及至少一凸塊,凸塊用於匹配電路形成一被動元件,並以凸塊用於射頻匹配,而使用凸塊可作為放大器諧波阻抗匹配的被動元件或凸塊可為放大器諧波阻抗匹配的被動元件,皆可增強放大器與集成電路的功率、帶寬及效率。
Description
本發明係有關一種射頻積體電路,尤指一種凸塊作為阻抗匹配網路的一部分,使凸塊構成阻抗匹配網路一部分的電子元件。
按,基板之厚度研磨至50um~100um,將於六個標準差而具有+/-10%的變異,因此品質管制難以控制之問題,因此基板之厚度變異導致寄生電感變異之問題,亦為本發明所欲解決的課題。
緣是,本發明之主要目的,係在提供一種射頻積體電路,其使用凸塊作為放大器諧波阻抗匹配的被動元件,進而可以減少高頻電路應用中的信號反射之功效增進。
本發明之又一目的,係在提供一種射頻積體電路,其使用凸塊設計出新穎的電路,進而增加放大器的帶寬、效率與減小放大器的晶片面積來降低成本之功效增進。
為達上述目的,本發明採用之技術手段包含:至少一電晶體;一匹配電路,該匹配電路耦合該電晶體;以及至少一凸塊,該凸塊用於該匹配電路形成一被動元件,並以該凸塊用於射頻匹配。
依據前揭特徵,該射頻匹配為諧波匹配、基波匹配或其組合。
依據前揭特徵,該射頻積體電路為單晶微波積體電路或混合積體電路。
依據前揭特徵,該匹配電路包括一諧波匹配電路,該諧波匹配電路具有一輸入諧波匹配電路、一輸出諧波匹配電路或其組合。
依據前揭特徵,該諧波匹配電路在第二諧波頻率、第三諧波頻率或其組合而匹配該電晶體的阻抗。
依據前揭特徵,該諧波匹配電路包括一並聯L-C諧波網路由一電感與一電容串聯所組成,且該電感包括該凸塊之電感。
依據前揭特徵,該凸塊由共晶組合材料、無鉛材料、高鉛材料、焊接材料、含銅材料或其組合所組成。
依據前揭特徵,該凸塊為支柱。
依據前揭特徵,更包括一導體,該導體被設置於該射頻積體電路的預定處,便於該導體與該凸塊一起使用。
依據前揭特徵,該導體為引線鍵合或楔形鍵合。
依據前揭特徵,更包括一基板,該基板連接該凸塊,且該基板為印刷電路板、層壓板、中介層或其組合。
依據前揭特徵,更包括一基板,該基板藉由該凸塊連接該諧波匹配電路。
依據前揭特徵,該並聯L-C諧波網路的該電容形成部分或全部在該基板上。
依據前揭特徵,該基板為印刷電路板、層壓板、中介層或其組合。
依據前揭特徵,更包括一重佈線層,並以該凸塊通過該重佈線層連接該匹配電路。
依據前揭特徵,更包括一天線與一底部基板,該天線設置在該底部基板上,且該射頻積體電路位於該底部基板上,使得該射頻積體電路可連接該天線。
依據前揭特徵,該底部基板為矽、絕緣體上矽、陶瓷、玻璃、層壓板、印刷電路板、中介層或其組合。
依據前揭特徵,該射頻積體電路與該天線一起形成天線封裝產品。
依據前揭特徵,該射頻積體電路的工作頻率範圍為3GHz至300GHz。
依據前揭特徵,更包括一傳輸線,該傳輸線連接至該凸塊。
依據前揭特徵,該傳輸線為共面波導、接地共面波導、微帶線、帶狀線或其組合。
依據前揭特徵,更包括一傳輸線,該傳輸線形成在該底部基板上。
依據前揭特徵,更包括一基板與一傳輸線,該傳輸線的終止為一開路短截線或該凸塊,該凸塊為未接地凸塊。
依據前揭特徵,更包括一頂部基板、一底部基板及一基板,該基板具有一基板通孔,且該基板之背面具有一背面金屬層,使得該底部基板通過該基板通孔連接至該背面金屬層,且該頂部基板連接至該凸塊。
依據前揭特徵,該射頻積體電路為堆疊晶片連接至該底部基板與該頂部基板。
依據前揭特徵,更包括一未接地通孔,該未接地通孔連接至該基板通孔。
依據前揭特徵,該凸塊可串聯一並聯傳輸線。
依據前揭特徵,更包括一基板,該基板具有一未接地基板通孔。
依據前揭特徵,更包括一天線與一底部基板,且設置該天線的該底部基板為矽、絕緣體上矽、陶瓷、玻璃、層壓板、印刷電路板、中介層或其組合。
依據前揭特徵,該凸塊、該並聯傳輸線、該未接地基板通孔或其組合,而可一起與該電容串聯形成一並聯L-C諧波網路,該並聯L-C諧波網路與該電晶體的寄生電容結合形成該匹配電路為諧波匹配電路。
依據前揭特徵,該並聯L-C諧波網路分支連接用於輸入諧波終止的該電晶體之輸入端、用於輸出諧波終止的該電晶體之輸出端或其組合而用於線性功率放大器。
依據前揭特徵,該並聯L-C諧波網路的該電容形成部分或全部藉由使用金屬-絕緣體-金屬電容器作為該電容在一未接地通孔或該未接地基板通孔。
依據前揭特徵,該金屬-絕緣體-金屬電容器與該未接地通孔或該未接地基板通孔具有一共同金屬層。
依據前揭特徵,該共同金屬層可形成於該基板之背面金屬層至該未接地通孔或該未接地基板通孔及該金屬-絕緣體-金屬電容器之底板。
依據前揭特徵,該並聯L-C諧波網路的該電容形成部分或全部藉由使用一開路短截傳輸線作為該電容,且該並聯傳輸線、該凸塊或該未接地基板通孔作為該並聯L-C諧波網路之一電感。
依據前揭特徵,該並聯L-C諧波網路的該電容形成部分或全部藉由使用一電壓可調變電容作為該電容,且該電容介電材料形成部分或全部由鈦酸鍶鋇、五氧化二鉭、氧化鉿、氧化鋁或其組合。
依據前揭特徵,該並聯L-C諧波網路的該電容形成部分或全部藉由使用一楔形鍵合作為一金屬-絕緣體-金屬電容器或下凸塊,該楔形鍵合與該凸塊具有一共同金屬層。
依據前揭特徵,該共同金屬層可形成該凸塊之下凸塊金屬與該金屬-絕緣體-金屬電容器之頂板。
依據前揭特徵,該金屬-絕緣體-金屬電容形成藉由平行板電容、叉指電容、金屬跨接器或其組合。
依據前揭特徵,該並聯L-C諧波網路為開關模式功率放大器或線性放大器。
依據前揭特徵,該諧波匹配電路為F類拓撲更包括一並聯電感與並聯電容組成之並聯補償網路,該並聯補償網路為低通π型並聯四分之一波傳輸線。
L=L BUMP +L ADD --------(Formula 3)
依據前揭特徵,該凸塊為單個凸塊或多個並聯凸塊。
依據前揭特徵,該凸塊由Ti/NiV/Ag形成的焊料凸塊、微凸塊、混合凸塊或其組合。
依據前揭特徵,該凸塊由Ti/TiW/Cu/AuSn形成的覆晶凸塊。
藉助上揭技術手段,該凸塊之厚度可調整或焊錫凸塊的思維方式可通過微調工藝進行調整,更精確的阻抗匹配,因此,使用該凸塊可作為放大器諧波阻抗匹配的被動元件或該凸塊可為放大器諧波阻抗終端的被動元件,皆可增強放大器與集成電路的功率、帶寬及效率。
10:射頻積體電路
11:電晶體
111:輸入端
112:輸出端
12:匹配電路
121:諧波匹配電路
1211:輸入諧波匹配電路
1212:輸出諧波匹配電路
1213:並聯補償網路
13:凸塊
14:基板
141:基板通孔
142:背面金屬層
143:未接地通孔
144:未接地基板通孔
145:正面金屬層
15:介電層
20:導體
30:重佈線層
40:天線
50:底部基板
51:第一金屬層
60:天線封裝產品
70:頂部基板
71:第二金屬層
80:輸入匹配網路
90:輸出匹配網路
B:金屬-絕緣體-金屬電容器之底板
C:電容
CO:並聯電容
CDS:寄生電容
H:凸塊之厚度
L:電感
LBUMP:凸塊之電感
LD:寄生電容
LB:並聯電感
LADD:額外電感
LC:並聯L-C諧波網路
OS:開路短截線
P1:接觸墊
P2:未接地的接觸墊
P3:接地接觸墊
TL30:並聯傳輸線
TL4:四分之一波傳輸線
TL50:傳輸線
T:金屬-絕緣體-金屬電容器之頂板
W:凸塊之寬度
wo:射頻基頻角頻率
Z0:特徵阻抗
圖1係本發明諧波匹配電路之示意圖。
圖2係本發明諧波匹配電路匹配電晶體的阻抗之示意圖。
圖3係本發明並聯L-C諧波網路由電感與電容串聯所組成之示意圖。
圖4A係本發明凸塊之示意圖。
圖4B係本發明凸塊之另一示意圖。
圖5係本發明射頻積體電路之第一實施例之示意圖。
圖6A係本發明射頻積體電路之第二實施例之示意圖。
圖6B係本發明射頻積體電路之第二實施例之不同凸塊俯視圖。
圖7係本發明射頻積體電路之第三實施例之示意圖。
圖8係本發明射頻積體電路之第四實施例之示意圖。
圖9係本發明射頻積體電路之第五實施例之示意圖。
圖10係本發明射頻積體電路之第六實施例之示意圖。
圖11A係本發明射頻積體電路之第七實施例之示意圖。
圖11B係本發明射頻積體電路之第七實施例之凸塊結合傳輸線俯視圖。
圖11C係本發明射頻積體電路之第七實施例另一凸塊結合傳輸線俯視圖。
圖12係本發明射頻積體電路之第八實施例之示意圖。
圖13係本發明射頻積體電路之第九實施例之示意圖。
圖14係本發明射頻積體電路之第十實施例之示意圖。
圖15係本發明射頻積體電路之第十一實施例之示意圖。
圖16係本發明射頻積體電路之第十二實施例之示意圖。
圖17A係本發明射頻積體電路之第十三實施例之示意圖。
圖17B係本發明射頻積體電路之第十三實施例之凸塊結合傳輸線俯視圖
圖18係本發明射頻積體電路之第十四實施例之示意圖。
圖19係本發明射頻匹配電路之示意圖。
圖20A係本發明凸塊測量電感之模擬曲線圖。
圖20B係本發明凸塊測量品質因數之模擬曲線圖。
圖20C係本發明凸塊測量電阻之模擬曲線圖。
圖20D係本發明凸塊測量電感之另一模擬曲線圖。
圖20E係本發明凸塊測量品質因數之另一模擬曲線圖。
圖20F係本發明凸塊測量電阻之另一模擬曲線圖。
首先,請參閱圖1~圖20F所示,本發明一種射頻積體電路10A~10N之較佳實施例包含:至少一電晶體11;一匹配電路12,該匹配電路12耦合該電晶體11;以及至少一凸塊13,該凸塊13用於該匹配電路12形成一被動元件,並以該凸塊13用於射頻匹配,在本實施例中,該射頻匹配為諧波匹配、基波匹配或其組合;該射頻積體電路10為單晶微波積體電路或混合積體電路;該射頻積體電路10的工作頻率範圍為3GHz至300GHz,但不限定於此。
如圖1~3所示,該匹配電路12包括一諧波匹配電路121,該諧波匹配電路121具有一輸入諧波匹配電路1211、一輸出諧波匹配電路1212或其組合,在本實施例中,該諧波匹配電路121在第二諧波頻率、第三諧波頻率或其組合而匹配該電晶體11的阻抗,該諧波匹配電路121包括一並聯L-C諧波網路LC由一電感L與一電容C串聯所組成,且該電感L包括該凸塊13之電感LBUMP;該並聯L-C諧波網路LC分支連接用於輸入諧波終止的該電晶體11之輸入端111、用於輸出諧波終止的該電晶體11之輸出端112或其組合而用於線性功率放大器,但不限定於此。
承上,該凸塊13由共晶組合材料、無鉛材料、高鉛材料、焊接材料、含銅材料或其組合所組成、該凸塊13由Ti/NiV/Ag形成的焊料凸塊、微凸塊、混合凸塊或其組合,或該凸塊13由Ti/TiW/Cu/AuSn形成的覆晶凸塊,配合該凸塊13為支柱、該凸塊13為單個凸塊或多個並聯凸塊,如圖4A所示,該凸塊13之寬度W為70μm、厚度H為30μm,或如圖4B所示,該凸塊13之寬度W為70μm、厚度H為60μm,但不限定於此。
如圖5、圖6A、圖6B、圖7、圖8、圖9、圖10所示,其分別為該射頻積體電路10A、10B、10C、10D、10E、10F之第一實施例~第六實施例,更可包括一導體20,該導體20被設置於該射頻積體電路10的預定處,便於該導體20與該凸塊13一起使用,配合更可包括一基板14,該基板14連接該凸塊13,以便於連接該凸塊13或該基板14藉由該凸塊13連接該諧波匹配電路121,在本實施例中,該基板14為印刷電路板、層壓板、中介層或其組合,且該導體20為引線鍵合或楔形鍵合;該並聯L-C諧波網路LC的該電容C形成部分或全部在該基板14上,但不限定於此。
如圖5所示,其為該射頻積體電路10A之第一實施例,該基板14之背面具有一背面金屬層142及其正面具有一接觸墊P1,配合更可包括一底部基板50,該底部基板50具有一未接地接觸墊P2與一接地接觸墊P3,且該凸塊13連接於該接觸墊P1與該未接地接觸墊P2之間,使該凸塊13為未接地凸塊,在本實施例中,該底部基板50為矽、絕緣體上矽、陶瓷、玻璃、層壓板、印刷電路板、中介層或其組合,進一步在圖6A、圖6B所示,其為該射頻積體電路10B之第二實施例,該凸塊13連接於該接觸墊P1與該接地接觸墊P3之間,使該凸塊13為接地凸塊,但不限定於此。
如圖7所示,其為該射頻積體電路10C之第三實施例,更包括一重佈線層30,並以該凸塊13通過該重佈線層30連接該匹配電路12,而與第二實施例之射頻積體電路10B的差異在於該接觸墊P1與該重佈線層30之不同,且該凸塊13連接於該重佈線層30與該接地接觸墊P3之間,但不限定於此。
如圖8所示,其為該射頻積體電路10D之第四實施例,更可包括一天線40,該天線40設置在該底部基板50上,且該射頻積體電路10D位於該底部基
板50上,使得該射頻積體電路10可連接該天線40,而與第三實施例之射頻積體電路10C的差異在於增設該天線40,但不限定於此。
如圖9所示,其為該射頻積體電路10E之第五實施例,該射頻積體電路10E與該天線40一起形成天線封裝產品60,而與第四實施例之射頻積體電路10D的差異在於封裝,但不限定於此。
如圖10所示,其為該射頻積體電路10F之第六實施例,更可包括一傳輸線TL50,該傳輸線TL50連接至該凸塊13,在本實施例中,該傳輸線TL50為共面波導、接地共面波導、微帶線、帶狀線或其組合,而與第二實施例之射頻積體電路10B的差異在於增設該傳輸線TL50,但不限定於此。
如圖11A~11C所示,其為該射頻積體電路10G之第七實施例,該傳輸線TL50形成在該底部基板50上,又於圖11B所示,該傳輸線TL50之一端為一開路短截線OS,而該傳輸線TL50之另一端連接該凸塊13,該凸塊13為未接地凸塊,再於圖11C所示,該傳輸線TL50之兩端連接各該凸塊13,該凸塊13為未接地凸塊,且未連接該傳輸線TL50的各該凸塊13為接地凸塊,而與第六實施例之射頻積體電路10E的差異在於該傳輸線TL50形成的位置不同,但不限定於此。
如圖12、圖13、圖14、圖15所示,其分別為該射頻積體電路10H~10K之第八實施例~第十一實施例,更可包括一頂部基板70,使該射頻積體電路10H~10K為堆疊晶片連接至該底部基板50與該頂部基板70,且該底部基板50上具有一第一金屬層51或該頂部基板70上具有一第二金屬層71,以便於結合該射頻積體電路10H~10K,配合該基板14之正面設有一正面金屬層145,但不限定於此。此外,如圖12、圖14所示,該基板14具有一基板通孔141,使得該底部基板50通過該基板通孔141連接至該背面金屬層142,且該頂部基板70連接至該凸
塊13,且該凸塊13被介電層15包圍,或如圖13所示,更包括一未接地通孔143,該未接地通孔143連接至該基板通孔141,或如圖15所示,該凸塊13可串聯一並聯傳輸線TL30,且該基板14具有一未接地基板通孔144,但不限定於此。
如圖16、17A、17B所示,其為該射頻積體電路10L、10M之第十二實施例~第十三實施例,該凸塊13、該並聯傳輸線TL30、該未接地基板通孔144或其組合,而可一起與該電容C串聯形成一並聯L-C諧波網路LC,該並聯L-C諧波網路LC與該電晶體11的寄生電容LD結合形成該匹配電路12為諧波匹配電路,如此一來,該並聯L-C諧波網路LC與該電晶體11的寄生電容LD結合成不同的補償網絡,在本實施例中,該並聯L-C諧波網路LC的該電容C形成部分或全部藉由使用金屬-絕緣體-金屬電容器作為該電容C在該未接地通孔143或該未接地基板通孔144,又圖17B所示,該並聯L-C諧波網路LC的該電容C形成部分或全部藉由使用一開路短截傳輸線OS作為該電容C,且該並聯傳輸線TL30、該被介電層15包圍的凸塊13或該未接地基板通孔144作為該並聯L-C諧波網路LC之一電感,但不限定於此。
如圖18所示,其為該射頻積體電路10N之第十四實施例,該金屬-絕緣體-金屬電容器與該未接地通孔143或該未接地基板通孔144具有一介電層15,在本實施例中,該介電層15可形成於該基板14之背面金屬層142至該未接地通孔143或該未接地基板通孔144及該金屬-絕緣體-金屬電容器之底板B,但不限定於此。
進一步,該並聯L-C諧波網路LC的該電容C形成部分或全部藉由使用一電壓可調變電容作為該電容,且該電容介電材料形成部分或全部由鈦酸鍶鋇、五氧化二鉭、氧化鉿、氧化鋁或其組合,或該並聯L-C諧波網路LC的該電
容C形成部分或全部藉由使用一楔形鍵合作為一金屬-絕緣體-金屬電容器或下凸塊,該楔形鍵合與該凸塊13具有一介電層15,該介電層15可形成該凸塊13之下凸塊金屬與該金屬-絕緣體-金屬電容器之頂板T,該金屬-絕緣體-金屬電容形成藉由平行板電容、叉指電容、金屬跨接器或其組合,但不限定於此。
承上,該並聯L-C諧波網路LC為開關模式功率放大器,例如:C、E、F、反F或S類放大器,或該並聯L-C諧波網路LC為線性放大器,例如:A、AB、B或C類放大器,如圖19所示,該諧波匹配電路121為F類拓撲更包括一並聯電感LB(四分之一波傳輸線)並聯電容CO組成之並聯補償網路1213,該並聯補償網路1213為低通π型並聯四分之一波傳輸線,使用基頻的二次和三次諧波頻率。
L=L BUMP +L ADD -------(Formula 3)
基於如此構成,如圖20A~20F所示,該凸塊LB具有高品質因數與自諧振頻率的優點,使該凸塊LB為放大器諧波匹配網絡設計的極佳選擇,而該放大
器包括低雜訊放大器、功率放大器、混合積體電路或單晶積體電路等,使用該凸塊作為被動元件進行放大器阻抗匹配,不僅解決了功率損耗問題,也提供了諧波匹配網絡(典型值為40-50pH)所需的最佳低電感。
綜上所述,本發明所揭示之技術手段,確具「新穎性」、「進步性」及「可供產業利用」等發明專利要件,祈請 鈞局惠賜專利,以勵創作,無任德感。
惟,上述所揭露之圖式、說明,僅為本發明之較佳實施例,大凡熟悉此項技藝人士,依本案精神範疇所作之修飾或等效變化,仍應包括在本案申請專利範圍內。
12:匹配電路
121:諧波匹配電路
1211:輸入諧波匹配電路
1212:輸出諧波匹配電路
1213:並聯補償網路
13:凸塊
C:電容
CO:並聯電容
CDS:寄生電容
L:電感
LBUMP:凸塊之電感
LD:寄生電容
LB:並聯電感
LADD:額外電感
LC:並聯L-C諧波網路
TL30:並聯傳輸線
TL4:四分之一波傳輸線
TL500:傳輸線
Claims (42)
- 一種射頻積體電路,包含:至少一電晶體;一匹配電路,該匹配電路耦合該電晶體;以及至少一凸塊,該凸塊用於該匹配電路形成一被動元件,並以該凸塊用於射頻匹配。
- 如請求項1所述之射頻積體電路,其中,該射頻匹配為輸入諧波匹配、輸出諧波匹配、輸入基波匹配、輸出基波匹配或其組合,該匹配電路包括一諧波匹配電路。
- 如請求項1所述之射頻積體電路,其中,該射頻積體電路為單晶微波積體電路、混合積體電路或其組合。
- 如請求項2所述之射頻積體電路,其中,該諧波匹配電路在第二諧波頻率或更高的一個諧波頻率或其組合而匹配該電晶體的阻抗。
- 如請求項4所述之射頻積體電路,其中,該諧波匹配電路包括一並聯L-C諧波網路由一電感與一電容串聯所組成,且該電感包括該凸塊之電感。
- 如請求項1所述之射頻積體電路,其中,該凸塊由共晶組合材料、無鉛材料、高鉛材料、焊接材料、含銅材料或其組合所組成。
- 如請求項1所述之射頻積體電路,其中,該凸塊為支柱。
- 如請求項1所述之射頻積體電路,更包括一導體,該導體被設置於該射頻積體電路的預定處,便於該導體與該凸塊一起使用。
- 如請求項8所述之射頻積體電路,其中,該導體為引線鍵合或楔形鍵合。
- 如請求項8所述之射頻積體電路,更包括一基板,該基板連接該凸塊,且該基板為印刷電路板、層壓板、中介層或其組合。
- 如請求項5所述之射頻積體電路,更包括一基板,該基板藉由該凸塊連接該諧波匹配電路。
- 如請求項11所述之射頻積體電路,其中,該並聯L-C諧波網路的該電容形成部分或全部在該基板上。
- 如請求項11所述之射頻積體電路,其中,該基板為印刷電路板、層壓板、中介層或其組合。
- 如請求項1所述之射頻積體電路,更包括一重佈線層,並以該凸塊通過該重佈線層連接該匹配電路。
- 如請求項14所述之射頻積體電路,更包括一天線與一底部基板,該天線設置在該底部基板上,且該射頻積體電路位於該底部基板上,使得該射頻積體電路可連接該天線。
- 如請求項15所述之射頻積體電路,其中,該底部基板為矽、絕緣體上矽、陶瓷、玻璃、層壓板、印刷電路板、中介層或其組合。
- 如請求項16所述之射頻積體電路,其中,該射頻積體電路與該天線一起形成天線封裝產品。
- 如請求項1所述之射頻積體電路,其中,該射頻積體電路的工作頻率範圍為3GHz至300GHz。
- 如請求項1所述之射頻積體電路,更包括一傳輸線,該傳輸線連接至該凸塊。
- 如請求項19所述之射頻積體電路,其中,該傳輸線為共面波導、接地共面波導、微帶線、帶狀線或其組合。
- 如請求項15所述之射頻積體電路,更包括一傳輸線,該傳輸線形成在該底部基板上。
- 如請求項1所述之射頻積體電路,更包括一基板與一傳輸線,該傳輸線的終止為一開路短截線或該凸塊,該凸塊為未接地凸塊。
- 如請求項1所述之射頻積體電路,更包括一頂部基板、一底部基板及一基板,該基板具有一基板通孔,且該基板之背面具有一背面金屬層,使得該底部基板通過該基板通孔連接至該背面金屬層,且該頂部基板連接至該凸塊。
- 如請求項23所述之射頻積體電路,其中,該射頻積體電路為堆疊晶片連接至該底部基板與該頂部基板。
- 如請求項23所述之射頻積體電路,更包括一未接地通孔,該未接地通孔連接至該基板通孔。
- 如請求項5所述之射頻積體電路,其中,該凸塊可串聯一並聯傳輸線。
- 如請求項26所述之射頻積體電路,更包括一基板,該基板具有一未接地基板通孔。
- 如請求項27所述之射頻積體電路,更包括一天線與一底部基板,且設置該天線的該底部基板為矽、絕緣體上矽、陶瓷、玻璃、層壓板、印刷電路板、中介層或其組合。
- 如請求項27所述之射頻積體電路,其中,該凸塊、該並聯傳輸線、該未接地基板通孔或其組合,而可一起與該電容串聯形成一並聯L-C諧波網路,該並聯L-C諧波網路與該電晶體的寄生電容結合形成該匹配電路為諧波匹配電路。
- 如請求項29所述之射頻積體電路,其中,該並聯L-C諧波網路分支連接用於輸入諧波終止的該電晶體之輸入端、用於輸出諧波終止的該電晶體之輸出端或其組合而用於線性功率放大器。
- 如請求項29所述之射頻積體電路,其中,該並聯L-C諧波網路的該電容形成部分或全部藉由使用金屬-絕緣體-金屬電容器作為該電容在一未接地通孔或該未接地基板通孔。
- 如請求項31所述之射頻積體電路,其中,該金屬-絕緣體-金屬電容器與該未接地通孔或該未接地基板通孔具有一共同金屬層。
- 如請求項32所述之射頻積體電路,其中,該共同金屬層可形成於該基板之背面金屬層至該未接地通孔或該未接地基板通孔及該金屬-絕緣體-金屬電容器之底板。
- 如請求項29所述之射頻積體電路,其中,該並聯L-C諧波網路的該電容形成部分或全部藉由使用一開路短截傳輸線作為該電容,且該並聯傳輸線、該凸塊或該未接地基板通孔作為該並聯L-C諧波網路之一電感。
- 如請求項29所述之射頻積體電路,其中,該並聯L-C諧波網路的該電容形成部分或全部藉由使用一電壓可調變電容、靜態電容器或其組合作為該電容。
- 如請求項29所述之射頻積體電路,其中,該並聯L-C諧波網路的該電容形成部分或全部藉由使用一楔形鍵合作為一金屬-絕緣體-金屬電容器或下凸塊,該楔形鍵合與該凸塊具有一共同金屬層。
- 如請求項36所述之射頻積體電路,其中,該共同金屬層可形成該凸塊之下凸塊金屬與該金屬-絕緣體-金屬電容器之頂板。
- 如請求項31所述之射頻積體電路,其中,該金屬-絕緣體-金屬電容形成藉由平行板電容、叉指電容、金屬跨接器或其組合。
- 如請求項29所述之射頻積體電路,其中,該並聯L-C諧波網路為開關模式功率放大器或線性放大器。
- 如請求項29所述之射頻積體電路,其中,該諧波匹配電路為F類拓撲更包括一並聯電感與並聯電容組成之並聯補償網路,該並聯補償網路為低通π型並聯四分之一波傳輸線。
- 如請求項1所述之射頻積體電路,其中,該凸塊為單個凸塊或多個並聯凸塊。
- 如請求項1所述之射頻積體電路,其中,該凸塊為焊料凸塊、微凸塊、混合凸塊或其組合。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110139546A TWI789073B (zh) | 2021-10-25 | 2021-10-25 | 射頻積體電路 |
CN202111527201.3A CN116032224A (zh) | 2021-10-25 | 2021-12-09 | 射频集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110139546A TWI789073B (zh) | 2021-10-25 | 2021-10-25 | 射頻積體電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI789073B true TWI789073B (zh) | 2023-01-01 |
TW202318607A TW202318607A (zh) | 2023-05-01 |
Family
ID=86073349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110139546A TWI789073B (zh) | 2021-10-25 | 2021-10-25 | 射頻積體電路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116032224A (zh) |
TW (1) | TWI789073B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201044588A (en) * | 2009-03-24 | 2010-12-16 | Viasat Inc | Flip-chip FET cell |
TW201108387A (en) * | 2009-03-30 | 2011-03-01 | Megica Corp | Integrated circuit chip using top post-passivation technology and bottom structure technology |
TW201622142A (zh) * | 2014-11-27 | 2016-06-16 | 村田製作所股份有限公司 | 化合物半導體裝置及電力增幅模組 |
US20170359056A1 (en) * | 2016-06-08 | 2017-12-14 | Peregrine Semiconductor Corporation | Methods and Apparatus for Reducing RF Crossover Coupling |
US20210313284A1 (en) * | 2020-04-03 | 2021-10-07 | Cree, Inc. | Stacked rf circuit topology |
US20210313285A1 (en) * | 2020-04-03 | 2021-10-07 | Cree, Inc. | Stacked rf circuit topology using transistor die with through silicon carbide vias on gate and/or drain |
-
2021
- 2021-10-25 TW TW110139546A patent/TWI789073B/zh active
- 2021-12-09 CN CN202111527201.3A patent/CN116032224A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201044588A (en) * | 2009-03-24 | 2010-12-16 | Viasat Inc | Flip-chip FET cell |
TW201108387A (en) * | 2009-03-30 | 2011-03-01 | Megica Corp | Integrated circuit chip using top post-passivation technology and bottom structure technology |
TW201622142A (zh) * | 2014-11-27 | 2016-06-16 | 村田製作所股份有限公司 | 化合物半導體裝置及電力增幅模組 |
US20170359056A1 (en) * | 2016-06-08 | 2017-12-14 | Peregrine Semiconductor Corporation | Methods and Apparatus for Reducing RF Crossover Coupling |
US20210313284A1 (en) * | 2020-04-03 | 2021-10-07 | Cree, Inc. | Stacked rf circuit topology |
US20210313285A1 (en) * | 2020-04-03 | 2021-10-07 | Cree, Inc. | Stacked rf circuit topology using transistor die with through silicon carbide vias on gate and/or drain |
Also Published As
Publication number | Publication date |
---|---|
CN116032224A (zh) | 2023-04-28 |
TW202318607A (zh) | 2023-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3337037B1 (en) | Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs | |
CN107070418B (zh) | 具有阻抗匹配电路的rf功率晶体管以及其制造方法 | |
EP3096353B1 (en) | Rf amplifier output circuit device with integrated current path | |
US10381984B2 (en) | Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors | |
US10743404B2 (en) | PCB based semiconductor device | |
US9979361B1 (en) | Input circuits for RF amplifier devices, and methods of manufacture thereof | |
US9799599B2 (en) | Matching techniques for wide-bandgap power transistors | |
US20140320374A1 (en) | Multi bandwidth balun and circuit structure thereof | |
US12040290B2 (en) | Radio frequency integrated circuit | |
TWI789073B (zh) | 射頻積體電路 | |
JP2015141926A (ja) | 半導体モジュール | |
US9350316B1 (en) | Wideband baluns and methods of their manufacture | |
US20110084406A1 (en) | Device and interconnect in flip chip architecture | |
US20220293550A1 (en) | Semiconductor device | |
US20210126596A1 (en) | Doherty amplifier device | |
US11189902B1 (en) | Method and apparatus for a miniature broadband RF power divider | |
JP4413701B2 (ja) | 分布型増幅器 | |
US20210175186A1 (en) | Doherty amplifier with surface-mount packaged carrier and peaking amplifiers | |
JPS584483B2 (ja) | 高周波高出力トランジスタ増幅器 | |
JP4547823B2 (ja) | 高周波モジュール | |
JPS6364081B2 (zh) | ||
JP2012099609A (ja) | 高周波半導体装置 | |
Liu et al. | Compact balanced band pass filter for 3.3 GHz–3.9 GHz WiMAX applications | |
TWM505126U (zh) | 微型化非平衡至平衡訊號轉換器 | |
Hsieh et al. | Compact size and low profile IPD diplexer design applied on wireless module of mobile phone |