CN111863634A - 超薄封装结构的制作方法 - Google Patents
超薄封装结构的制作方法 Download PDFInfo
- Publication number
- CN111863634A CN111863634A CN201910351684.2A CN201910351684A CN111863634A CN 111863634 A CN111863634 A CN 111863634A CN 201910351684 A CN201910351684 A CN 201910351684A CN 111863634 A CN111863634 A CN 111863634A
- Authority
- CN
- China
- Prior art keywords
- manufacturing
- chip
- ultra
- lead
- packaged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229920003023 plastic Polymers 0.000 claims abstract description 43
- 239000004033 plastic Substances 0.000 claims abstract description 43
- 239000007788 liquid Substances 0.000 claims abstract description 35
- 239000007787 solid Substances 0.000 claims abstract description 30
- 239000005022 packaging material Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000001746 injection moulding Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 17
- 238000000465 moulding Methods 0.000 claims description 29
- 150000001875 compounds Chemical class 0.000 claims description 21
- -1 polybutylene terephthalate Polymers 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 229920000098 polyolefin Polymers 0.000 claims description 8
- 229920002635 polyurethane Polymers 0.000 claims description 8
- 239000004814 polyurethane Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 239000003822 epoxy resin Substances 0.000 claims description 7
- 229920000647 polyepoxide Polymers 0.000 claims description 7
- 239000004952 Polyamide Substances 0.000 claims description 4
- 239000004698 Polyethylene Substances 0.000 claims description 4
- 239000004743 Polypropylene Substances 0.000 claims description 4
- 239000004372 Polyvinyl alcohol Substances 0.000 claims description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 4
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 claims description 4
- 229920002647 polyamide Polymers 0.000 claims description 4
- 229920002577 polybenzoxazole Polymers 0.000 claims description 4
- 229920001707 polybutylene terephthalate Polymers 0.000 claims description 4
- 229920000515 polycarbonate Polymers 0.000 claims description 4
- 239000004417 polycarbonate Substances 0.000 claims description 4
- 229920006393 polyether sulfone Polymers 0.000 claims description 4
- 229920000573 polyethylene Polymers 0.000 claims description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 4
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000009719 polyimide resin Substances 0.000 claims description 4
- 229920001155 polypropylene Polymers 0.000 claims description 4
- 229920002451 polyvinyl alcohol Polymers 0.000 claims description 4
- 239000004695 Polyether sulfone Substances 0.000 claims description 3
- 239000005038 ethylene vinyl acetate Substances 0.000 claims description 3
- GLGNXYJARSMNGJ-VKTIVEEGSA-N (1s,2s,3r,4r)-3-[[5-chloro-2-[(1-ethyl-6-methoxy-2-oxo-4,5-dihydro-3h-1-benzazepin-7-yl)amino]pyrimidin-4-yl]amino]bicyclo[2.2.1]hept-5-ene-2-carboxamide Chemical compound CCN1C(=O)CCCC2=C(OC)C(NC=3N=C(C(=CN=3)Cl)N[C@H]3[C@H]([C@@]4([H])C[C@@]3(C=C4)[H])C(N)=O)=CC=C21 GLGNXYJARSMNGJ-VKTIVEEGSA-N 0.000 description 8
- 229940125758 compound 15 Drugs 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提供了一种超薄封装结构的制作方法，在注塑阶段，注入大量液态塑封料，使得液态塑封料充分流动至待封装半导体结构的各个间隙后再固化，避免空气间隙产生；之后再进行固态塑封料的厚度减薄。好处在于，既满足了超薄封装结构中固态塑封料无空气间隙的需求，又成本较低。
Description
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种超薄封装结构的制作方法。
背景技术
近年来，随着器件小型化的发展趋势，行业内出现了封装结构封装高度低、即超薄封装的需求。
为满足上述需求，一种解决方案是采用压缩塑封技术。然而，压缩塑封技术所需设备及材料成本都较高，无法大规模应用。
另一种解决方案是采用注塑塑封技术。然而，现有注塑工艺完成超薄封装后，经常在固态封装料中发现空气间隙，这影响封装结构的良率和性能可靠性。
有鉴于此，本发明提供一种新的超薄封装结构的制作方法，以低成本方式制作良率高、性能可靠的超薄封装结构。
发明内容
本发明的发明目的是提供一种超薄封装结构的制作方法，以低成本方式制作良率高、性能可靠的超薄封装结构。
为实现上述目的，本发明提供一种超薄封装结构的制作方法，包括：
提供待封装半导体结构，对所述待封装半导体结构注塑成型形成初始封装结构，所述注塑成型中，所述液态塑封料的注入量大于超薄封装结构中固态塑封料的量，使液态塑封料充分流动后固化；
对所述初始封装结构中的固态塑封料进行厚度减薄，形成所述超薄封装结构。
可选地，所述待封装半导体结构包括键合后的引线框架与芯片；所述引线框架包括外引脚，所述芯片包括焊盘，所述外引脚与所述焊盘通过引线键合。
可选地，所述待封装半导体结构包括键合后的引线框架与芯片；所述引线框架包括外引脚，所述芯片包括焊盘，所述外引脚与所述焊盘通过铜夹键合。
可选地，通过机械研磨进行所述固态塑封料的厚度减薄。
可选地，所述机械研磨为砂轮打磨。
可选地，所述固态塑封料的材质为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。
可选地，所述初始封装结构的厚度大于100μm。
可选地，所述注塑成型步骤中，固化用的模具的温度范围为：170℃～180℃，和/或液态塑封料的注入速率范围为：0.1mm/s～5mm/s。
可选地，所述引线的最高点与所述芯片的上表面的距离范围为：20μm～35μm；所述超薄封装结构的上表面与所述芯片的上表面的距离范围为：50μm～80μm。
可选地，所述超薄封装结构的厚度小于100μm。
与现有技术相比，本发明的有益效果在于：
1)本发明在注塑阶段，注入大量液态塑封料，使得液态塑封料充分流动至待封装半导体结构的各个间隙后再固化，避免空气间隙产生；之后再进行固态塑封料的厚度减薄。好处在于：既满足了超薄封装结构中固态塑封料无空气间隙的需求，又成本较低。
2)一个可选方案中，待封装半导体结构包括键合后的引线框架与芯片；引线框架包括外引脚，所述芯片包括焊盘，所述外引脚与所述焊盘通过引线键合。另一个可选方案中，所述引线框架包括外引脚，所述芯片包括焊盘，所述外引脚与所述焊盘通过铜夹键合。其它可选方案中，待封装半导体结构还可以包括键合后的基板与芯片。本发明的超薄封装结构的制作方法可以用于各种键合工艺、具有各种外引脚的待封装半导体结构，兼容性强。
3)可选方案中，通过机械研磨进行固态塑封料的厚度减薄。优选地，所述机械研磨为砂轮打磨。机械研磨、尤其是砂轮打磨成本较低。
4)可选方案中，固态塑封料的材质为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。换言之，需改变温度固化的任意种类的液态塑封料在封装时均可采用本发明的先大量注入液态塑封料充分流动固化，后减薄固态塑封料的方案。
5)可选方案中，初始封装结构的厚度大于100μm。研究表明，液态塑封料充分流动情况下，固化后形成的初始封装结构的厚度大于100μm。
6)可选方案中，所述注塑成型步骤中，固化用的模具的温度范围为：170℃～180℃。对于环氧树脂或类似材料的塑封料，结合上述模具温度，可保证固化完全。
7)可选方案中，所述注塑成型步骤中，液态塑封料的注入速率范围为：0.1mm/s～5mm/s。上述注入速率，结合170℃～180℃温度范围的模具，可保证环氧树脂或类似材料的液态塑封料在充分流动至芯片与引线框架之间的各个间隙同时或之后固化，避免空气间隙产生。
8)可选方案中，所述引线的最高点与所述芯片的上表面的距离范围为：20μm～35μm；所述超薄封装结构的上表面与所述芯片的上表面的距离范围为：50μm～80μm。50μm～80μm既可以满足不暴露引线，又能对引线充分固定及保护。
9)可选方案中，对于铜夹键合，所述超薄封装结构的上表面与所述芯片的上表面的距离范围为50～80μm。50～80μm既可以满足不暴露铜夹，又能对铜夹充分固定及保护。
10)可选方案中，所述超薄封装结构的厚度小于100μm。上述厚度满足行业内对超薄封装的需求。
附图说明
图1是本发明一实施例的超薄封装结构的制作方法对应的流程图；
图2至图7是图1中的流程对应的中间结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
待封装半导体结构10 引线框架11
芯片12 外引脚111
基岛112 焊盘120
铜夹13 引线14
固态塑封料15、15' 初始封装结构1
超薄封装结构2
具体实施方式
发明人经对注塑塑封过程进行研究发现：当封装结构的厚度大于100μm时，注入液态塑封料的量较大，塑封料的流动性能够均匀的覆盖在芯片表面，并能够很好的包覆住金属引线，有效避免了金属引线暴露在外面可能引起的损伤；随着注入液态塑封料的量减少，固态塑封料中会出现空气间隙，封装结构的良率也逐渐降低。
经过分析，发现产生空气间隙的一个原因是：注塑模具由于温度较高，而注入的液态塑封料温度较低，若为了实现超薄封装而注入较少量的液态塑封料，会出现还来不及流动至待封装半导体结构的各个间隙即被固化。
基于上述分析，本发明提出：在注塑阶段，注入大量的液态塑封料，使得液态塑封料充分流动至待封装半导体结构的各个间隙后再固化，避免空气间隙产生；之后再进行固态塑封料的厚度减薄。如此，既满足了封装高度低、固态塑封料无空气间隙的需求，又成本较低。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明一实施例的超薄封装结构的制作方法对应的流程图。图2至图7是图1中的流程对应的中间结构示意图。
首先，参照图1中的步骤S1与图2至图5所示，提供待封装半导体结构10，对待封装半导体结构10注塑成型形成初始封装结构1；注塑成型中，液态塑封料的注入量大于超薄封装结构2中固态塑封料15'(参照图6与图7所示)的量，使液态塑封料经充分流动后固化。
一个可选方案中，参照图2所示，待封装半导体结构10包括键合后的引线框架11与芯片12。引线框架11包括若干外引脚111。除了外引脚111，引线框架11还包括基岛112。
基岛112的材质可以与外引脚111的材质相同或不同。一个可选方案中，基岛112的材质为铝，可对芯片12起到良好散热效果；外引脚111的材质为铜，以在封装结构与外部电路连接，例如焊接至柔性电路板(FPC)时提供良好支撑性能与导电性能。
芯片12包括正面与背面，焊盘120暴露于正面。焊盘120用于通过若干层金属互连结构电连接各个器件。
芯片12的背面可以承载于基岛112。
在具体实施过程中，待封装半导体结构10中，可以如图2所示，外引脚111与焊盘120通过铜夹13键合；也可以如图3所示，外引脚111与焊盘120通过引线14键合。本发明对外引脚111与焊盘120的键合方式不加以限定。
其它可选方案中，待封装半导体结构10也可以包括键合后的基板与芯片。本发明不限定待封装半导体结构10的具体结构。
接着，参照图4、图5所示，先将待封装半导体结构10置入模具，一个示例中，加热模具至温度范围为：170℃～180℃；之后向模具内注入大量常温下的液态塑封料，注入的液态塑封料可以但不限于环氧树脂。
一个示例中，模具腔的高度大于100μm，上述高度能保证液态塑封料在充分流动至芯片12与引线框架11之间的各个间隙同时或之后再固化，避免在固态塑封料15中产生空气间隙。换言之，对于充分流动的液态塑封料固化后形成的初始封装结构1的厚度优选大于100μm。
一个示例中，液态塑封料的注入速率范围为：0.1mm/s～5mm/s。可以理解的是，对于高度一定的模具腔：若液态塑封料注入过慢，会造成来不及流动至各个间隙就固化；若液态塑封料注入过快，会来不及浸润一些间隙，也会造成固化后的固态塑封料15中出现空气间隙。
对于其它塑封料，例如聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇，可选择合适的模具腔高度、模具温度以及注塑速率，使其充分流动后再固化。
之后，参照图1中的步骤S2与图6、图7所示，对初始封装结构1中的固态塑封料15进行厚度减薄，形成超薄封装结构2。
减薄后的固态塑封料15记为固态塑封料15'。
本步骤可以通过机械研磨进行固态塑封料15的厚度减薄，从而精确控制超薄封装结构2的厚度。
一个可选方案中，机械研磨为砂轮打磨。
固态塑封料15的材质可以为环氧树脂，砂轮打磨的工艺参数范围为：5r/s～15r/s。上述转速可对塑封料15进行精细研磨，能精准控制研磨量。
参照图6所示，超薄封装结构2的上表面与芯片12的上表面的距离范围可以为50μm～80μm。上述距离既可以满足不暴露铜夹13，又能对铜夹13充分固定及保护。
参照图7所示，引线14的最高点与芯片12的上表面的距离范围可以为20μm～35μm；超薄封装结构2的上表面与芯片12的上表面的距离范围可以为50μm～80μm。上述距离既可以满足不暴露引线14，又能对引线14充分固定及保护。
步骤S2形成的超薄封装结构的厚度优选小于100μm。
可以看出，本发明在注塑阶段，注入大量液态塑封料，使得液态塑封料充分流动至芯片12与引线框架11之间的各个间隙后再固化，避免固态塑封料15中产生空气间隙；之后再进行固态塑封料15的厚度减薄。好处在于：既满足了封装高度低、固态塑封料无空气间隙的需求，又成本较低。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种超薄封装结构的制作方法，其特征在于，包括：
提供待封装半导体结构，对所述待封装半导体结构注塑成型形成初始封装结构；所述注塑成型中，液态塑封料的注入量大于超薄封装结构中固态塑封料的量，使所述液态塑封料经充分流动后固化；
对所述初始封装结构中的固态塑封料进行厚度减薄，形成所述超薄封装结构。
2.根据权利要求1所述的超薄封装结构的制作方法，其特征在于，所述待封装半导体结构包括键合后的引线框架与芯片；所述引线框架包括外引脚，所述芯片包括焊盘，所述外引脚与所述焊盘通过引线键合。
3.根据权利要求1所述的超薄封装结构的制作方法，其特征在于，所述待封装半导体结构包括键合后的引线框架与芯片；所述引线框架包括外引脚，所述芯片包括焊盘，所述外引脚与所述焊盘通过铜夹键合。
4.根据权利要求1至3任一项所述的超薄封装结构的制作方法，其特征在于，通过机械研磨进行所述固态塑封料的厚度减薄。
5.根据权利要求4所述的超薄封装结构的制作方法，其特征在于，所述机械研磨为砂轮打磨。
6.根据权利要求1所述的超薄封装结构的制作方法，其特征在于，所述固态塑封料的材质为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。
7.根据权利要求1所述的超薄封装结构的制作方法，其特征在于，所述初始封装结构的厚度大于100μm。
8.根据权利要求6所述的超薄封装结构的制作方法，其特征在于，所述注塑成型步骤中，固化用的模具的温度范围为：170℃～180℃，和/或液态塑封料的注入速率范围为：0.1mm/s～5mm/s。
9.根据权利要求2所述的超薄封装结构的制作方法，其特征在于，所述引线的最高点与所述芯片的上表面的距离范围为：20μm～35μm；所述超薄封装结构的上表面与所述芯片的上表面的距离范围为：50μm～80μm。
10.根据权利要求1所述的超薄封装结构的制作方法，其特征在于，所述超薄封装结构的厚度小于100μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910351684.2A CN111863634B (zh) | 2019-04-28 | 2019-04-28 | 超薄封装结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910351684.2A CN111863634B (zh) | 2019-04-28 | 2019-04-28 | 超薄封装结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111863634A true CN111863634A (zh) | 2020-10-30 |
| CN111863634B CN111863634B (zh) | 2023-10-27 |
Family
ID=72965161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910351684.2A Active CN111863634B (zh) | 2019-04-28 | 2019-04-28 | 超薄封装结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111863634B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124627A (ja) * | 2001-09-07 | 2002-04-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN1846303A (zh) * | 2003-08-08 | 2006-10-11 | 陶氏康宁公司 | 利用液体注塑制造电子元件的方法 |
| CN101482937A (zh) * | 2009-03-22 | 2009-07-15 | 上海伊诺尔信息技术有限公司 | 一种薄型非接触模块的制造方法 |
| US20120208324A1 (en) * | 2011-02-14 | 2012-08-16 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
| CN109037083A (zh) * | 2018-07-27 | 2018-12-18 | 星科金朋半导体（江阴）有限公司 | 一种qfn指纹识别芯片的封装方法 |
-
2019
- 2019-04-28 CN CN201910351684.2A patent/CN111863634B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124627A (ja) * | 2001-09-07 | 2002-04-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN1846303A (zh) * | 2003-08-08 | 2006-10-11 | 陶氏康宁公司 | 利用液体注塑制造电子元件的方法 |
| CN101482937A (zh) * | 2009-03-22 | 2009-07-15 | 上海伊诺尔信息技术有限公司 | 一种薄型非接触模块的制造方法 |
| US20120208324A1 (en) * | 2011-02-14 | 2012-08-16 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
| CN109037083A (zh) * | 2018-07-27 | 2018-12-18 | 星科金朋半导体（江阴）有限公司 | 一种qfn指纹识别芯片的封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111863634B (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11527464B2 (en) | Fan-out wafer level package structure | |
| US8012799B1 (en) | Method of assembling semiconductor device with heat spreader | |
| KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
| US20080187613A1 (en) | Method of manufacturing wafer-level chip-size package and molding apparatus used in the method | |
| US20080079105A1 (en) | Sensor-type package and fabrication method thereof | |
| CN106169459A (zh) | 半导体封装组件及其形成方法 | |
| CN103165531B (zh) | 管芯结构及其制造方法 | |
| CN104752380B (zh) | 半导体装置 | |
| US11139281B2 (en) | Molded underfilling for package on package devices | |
| US20080251949A1 (en) | Molding apparatus, molded semiconductor package using multi-layered film, fabricating and molding method for fabricating the same | |
| US9147600B2 (en) | Packages for multiple semiconductor chips | |
| US20080224284A1 (en) | Chip package structure | |
| US7122407B2 (en) | Method for fabricating window ball grid array semiconductor package | |
| US20170178993A1 (en) | Electronic component and methods of manufacturing the same | |
| CN102332408B (zh) | 芯片尺寸封装件及其制法 | |
| US9076802B1 (en) | Dual-sided film-assist molding process | |
| US9117807B2 (en) | Integrated passives package, semiconductor module and method of manufacturing | |
| CN111863634B (zh) | 超薄封装结构的制作方法 | |
| US10854576B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20170008023A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| US8642382B2 (en) | Integrated circuit packaging system with support structure and method of manufacture thereof | |
| TWI442488B (zh) | 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構 | |
| TWI234213B (en) | Chip package structure and process for fabricating the same | |
| JP2009238897A (ja) | 半導体装置およびその製造方法 | |
| CN112928032A (zh) | 电子封装件的制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |