KR20010047571A - 칩 스케일 적층 칩 패키지 - Google Patents
칩 스케일 적층 칩 패키지 Download PDFInfo
- Publication number
- KR20010047571A KR20010047571A KR1019990051857A KR19990051857A KR20010047571A KR 20010047571 A KR20010047571 A KR 20010047571A KR 1019990051857 A KR1019990051857 A KR 1019990051857A KR 19990051857 A KR19990051857 A KR 19990051857A KR 20010047571 A KR20010047571 A KR 20010047571A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- tape
- chip
- wiring board
- window
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 테이프 배선기판을 이용하여 복수의 반도체 칩을 내재하도록 구성되는 적층 칩 패키지로서, 가장자리에 윈도우(window)가 형성되어 있고 중앙에 볼 안착부가 형성되어 있는 폴리이미드 테이프와, 볼 안착부와 연결되도록 폴리이미드 테이프의 일면에 형성되어 있는 금속배선, 및 그 금속배선과 연결되어 윈도우를 가로지르도록 형성되어 있는 빔 리드가 형성된 테이프 배선 기판; 윈도우에 노출된 빔 리드와 전극패드가 접합되도록 하여 테이프 배선 기판에 탄성 중합체에 의해 부착되어 있는 제 1반도체 칩; 제 1반도체 칩의 하부에 제 1반도체 칩과 부착되는 영역의 외측에 전극패드가 배치되도록 하여 소정의 접착수단으로 부착되어 있으며, 제 1반도체 칩의 전극패드와 빔 리드의 접합지점 외측에서 전극패드와 빔 리드가 접합되어 있는 제 2반도체 칩; 제 1반도체 칩과 제 2반도체 칩 및 빔 리드들의 접합부분을 봉지하는 성형 수지; 및 테이프 배선기판의 볼 안착부에 부착된 외부 실장 수단을 포함한다. 이에 따르면, 단순한 제조 공정의 추가에 의해 용이하게 대용량의 적층 칩 패키지를 구현하는 것이 가능하게 된다. 또한, 크기와 두께 및 무게도 종래에 비해 크게 감소될 수 있다.
Description
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 테이프 배선기판을 이용하여 복수의 반도체 칩을 내재하도록 구성되며 반도체 칩 수준의 크기를 갖는 적층 칩 패키지에 관한 것이다.
오늘날 반도체 칩 패키지는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 가지며 저렴하게 제조될 수 있는 제품의 개발을 위하여 계속적인 발전을 거듭해 왔다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 BGA(Ball Grid Array) 패키지 기술이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여 주기판에 대한 실장면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점 등을 갖고 있다.
BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드프레임(lead frame) 대신에 인쇄회로기판을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면(全面)을 솔더 볼(solder ball)들을 배치할 수 있는 영역으로 제공할 수 있기 때문에, 주기판에 대한 실장 밀도 면에서 유리한 점이 있다. 그러나, 인쇄회로기판의 크기를 축소하는 데는 근본적으로 한계를 갖고 있다. 즉, 반도체 칩을 실장하기 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에, 인쇄회로기판의 크기는 여전히 반도체 칩의 크기보다 클 수밖에 없다. 이러한 사정에서 제안된 것이 소위 칩 스케일 패키지(Chip Scale Package; CSP)이다.
칩 스케일 패키지는 최근 몇 년 사이에 미국, 일본, 한국 등의 수십 개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다. 대표적인 칩 스케일 패키지 중의 하나가 미국 테세라(Tessera)사에서 개발한 μBGA이다. μBGA 패키지에 적용되는 인쇄회로기판은 두께가 얇고 유연성을 갖는 플랙서블 회로기판(flexible circuit board)과 같은 테이프 배선기판이다. 그리고, μBGA 패키지의 특징 중의 하나는 테이프 배선 기판에 형성된 윈도우를 통하여 반도체 칩의 전극패드에 빔 리드(beam lead)가 일괄적으로 접합된다는 점이다.
도 1은 테세라사의 μBGA 패키지를 나타낸 단면도이다.
도 1을 참조하면, 폴리이미드 테이프(polyimide tape;122)에 형성된 금속배선(125)과 빔 리드(121)가 테이프 배선 기판(120)을 구성하며, 탄성 중합체(135)가 테이프 배선 기판(120)과 반도체 칩(131) 사이에 개재된다. 빔 리드(121)는 반도체 칩(131)의 전극패드(132)와 접합되며, 폴리이미드 테이프(122)에 형성된 접속구멍을 통하여 접속구멍으로 노출된 금속배선 부분인 볼 안착부(124)에 부착된 솔더 볼과 연결된다. 전극패드(132)와 빔 리드(121)의 접합 부분은 에폭시 수지와 같은 성형 수지(150)에 의하여 보호된다. 한편, 빔 리드(121)는 반도체 칩(131)의 전극패드(132)와 접속되는 금속배선(125) 부분으로서, 전극패드(132)와의 양호한 접속을 위하여 금속배선의 표면에 금 도금막(127)이 형성된다. 그런데, 빔 리드(121)의 금속배선(125)에 금 도금을 하는 과정에서 폴리이미드 테이프(122)의 외측에 노출된 금속배선(125)뿐만 아니라 볼 안착부(124)상에도 금 도금막(127)이 형성되기 때문에 솔더 볼(153)은 실질적으로 볼 안착부(124)의 금 도금막(127) 위에 형성된다.
이와 같은 반도체 칩 패키지의 경우에 1개의 반도체 칩을 포함하는 형태로서 용량의 증가에는 한계가 있다. 이의 극복을 위하여 다수의 반도체 칩을 포함하는 구조가 개발되고 있으나 대부분 반도체 칩의 크기에 비해 패키지 크기가 상당히 크고 패키지의 두께와 무게도 상대적으로 큰 문제가 있다.
본 발명의 목적은 다수의 반도체 칩을 포함하면서도 크기와 작고 두께가 얇으며 경량으로서 테이프 배선 기판을 이용하는 칩 스케일 적층 칩 패키지를 제공하는 데 있다.
도 1은 테세라(Tessera)사의 μBGA 패키지를 나타낸 단면도.
도 2a 내지 도 9는 본 발명에 따른 칩 스케일 적층 칩 패키지의 제조 공정의 진행에 따른 상태도.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 칩 스케일 적층 칩 패키지 20; 테이프 배선 기판
21; 빔 리드(beam lead) 22; 폴리이미드 테이프(polyimide tape)
23; 윈도우(window) 24; 볼 안착부
25; 금속배선 31; 제 1반도체 칩
32,42; 전극패드 35; 탄성 중합체(elastomer)
41; 제 2반도체 칩 45; 접착 테이프
50; 에폭시 성형 수지(epoxy molding compound)
53; 솔더 볼(solder ball)
이와 같은 목적을 달성하기 위한 본 발명에 따른 칩 스케일 적층 칩 패키지는, 가장자리에 윈도우(window)가 형성되어 있고 중앙에 볼 안착부가 형성되어 있는 폴리이미드 테이프와, 볼 안착부와 연결되도록 폴리이미드 테이프의 일면에 형성되어 있는 금속배선, 및 그 금속배선과 연결되어 윈도우를 가로지르도록 형성되어 있는 빔 리드가 형성된 테이프 배선 기판; 윈도우에 노출된 빔 리드와 전극패드가 접합되도록 하여 테이프 배선 기판에 탄성 중합체에 의해 부착되어 있는 제 1반도체 칩; 제 1반도체 칩의 하부에 제 1반도체 칩과 부착되는 영역의 외측에 전극패드가 배치되도록 하여 소정의 접착수단으로 부착되어 있으며, 제 1반도체 칩의 전극패드와 빔 리드의 접합지점 외측에서 전극패드와 빔 리드가 접합되어 있는 제 2반도체 칩; 제 1반도체 칩과 제 2반도체 칩 및 빔 리드들의 접합부분을 봉지하는 성형 수지; 및 테이프 배선기판의 볼 안착부에 부착된 외부 실장 수단을 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 칩 스케일 적층 칩 패키지를 보다 상세하게 설명하고자 한다.
도 2a 내지 도 9는 본 발명에 따른 칩 스케일 적층 칩 패키지의 제조 공정의 진행에 따른 상태도이다. 도 2a내지 도 9를 참조하여 본 발명의 적층 칩 패키지의 바람직한 실시예를 제조 공정에 따라 소개하기로 한다.
본 발명의 적층 칩 패키지를 제조하기 위해서 도 2a와 도 2b에 도시된 바와 같은 테이프 배선 기판(20)이 필요하다. 테이프 배선 기판(20)은 폴리이미드 테이프(22) 상에 구리 재질의 금속배선(25)이 형성되어 있으며, 그 금속배선(25)과 연결되어 형성된 빔 리드(21)를 갖고 있다. 그리고, 이 테이프 배선 기판(20)은 가장자리 부분에 소정의 크기로 빔 리드(21)를 노출시키는 윈도우(23)가 형성되어 있고, 모서리 부분에 슬롯(29)이 형성되어 있다. 또한, 중앙부에 금속배선(25)을 노출시키는 볼 안착부(24)가 형성되어 있다.
이와 같은 테이프 배선 기판(20)에 도 3a와 도 3b에 도시된 바와 같이 제 1반도체 칩(31)을 부착시킨다. 테이프 배선 기판(20)의 밑면에 탄성 중합체(35)를 부착하고 그 하부에 제 1반도체 칩(31)을 위치시킨 후 약 140℃ 정도의 열을 가하면서 탄성 중합체(35)와 제 1반도체 칩(31)을 가압하여 테이프 배선 기판(20)에 제 1반도체 칩(31)이 부착되도록 한다. 탄성 중합체(35)에 부착되는 제 1반도체 칩(31)은 전극패드(32)가 가장자리에 형성되어 있는 에지패드(edge pad) 형태로서 전극패드가 형성된 활성면이 부착에 이용된다. 이때 전극패드(32)는 탄성 중합체(35)의 외측에 위치하게 되며 테이프 배선 기판(20)에 형성된 윈도우(23)의 하부에 위치하게 된다.
테이프 배선 기판(20)에 제 1반도체 칩(31)의 부착이 완료되면 도 4에 도시된 바와 같이 별도의 가압수단을 이용하여 소정의 온도를 가하면서 빔 리드(21)를 가압하여 제 1반도체 칩(31)의 전극패드(32)와 빔 리드(21)를 일괄적으로 접합시킨다. 이러한 전극패드(32)와 빔 리드(21)의 접합은 윈도우(23) 영역에서 이루어지게 된다.
빔 리드(21)와 제 1반도체 칩(31)의 전극패드(32)의 접합이 완료되면 도 5a와 도 5b에 도시된 바와 같이 제 1반도체 칩(31)의 하부에 그 보다 크기가 큰 제 2반도체 칩(41)을 비전도성의 접착수단, 예컨대 접착 테이프(45)를 이용하여 부착시킨다. 이때 제 2반도체 칩(41)은 전극패드(42)가 형성된 활성면이 부착에 이용되며 제 1반도체 칩(31)의 외측에 제 2반도체 칩(41)의 전극패드(42)가 위치하게 된다.
다음에 도 6에 도시된 바와 같이 가압수단을 이용하여 제 2반도체 칩(41)의 전극패드(42)와 빔 리드(21)를 접합시킨다. 이와 같은 접합은 테이프 배선 기판(20)의 윈도우(23) 영역에서 이루어지게 된다. 결국, 빔 리드는 제 1반도체 칩(31)과 제 2반도체 칩(41)의 전극패드들(32,42)에 각각 2차례 접합된다. 테이프 배선 기판(20)의 모서리에 형성되어 있는 슬롯(29)은 빔 리드(21)가 가압되는 과정에서 발생되는 높이 차이에 의해 테이프 배선 기판(20)이 구부러지는 것을 보상한다.
이와 같은 상태에서 도 7에 도시된 바와 같이 외부 환경으로부터 물리적 또는 화학적으로 보호를 위하여 제 2반도체 칩(41)의 측면 부분과 상부 및 제 1반도체 칩(31)과 테이프 배선 기판(20)을 에폭시 수지(epoxy resin)와 같은 성형 수지(50)로 봉지한다.
도 8과 도 9를 참조하면, 다음에 도시된 바와 같이 솔더 볼(53)을 테이프 배선 기판(20)의 볼 안착부(24)에 부착시킨다. 이와 같은 솔더 볼(53)의 부착은 리플로우(reflow) 공정을 통해서 이루어질 수 있다. 그리고, 테이프 배선 기판(20)의 가장자리 소정 부분을 제거하여 단위 칩 스케일 적층 칩 패키지(10)를 완성한다.
이상의 단위 공정들로 제조되는 본 발명의 칩 스케일 적층 칩 패키지는 테이프 배선 기판의 하부에 탄성 중합체에 의해 제 1반도체 칩이 부착되고 그 하부에 비전도성의 접착 테이프에 의해 제 2반도체 칩이 부착되어 있는 구조로서, 외부 접속단자로서 사용되는 솔더 볼과 제 1반도체 칩 및 제 2반도체 칩의 전기적인 연결이 빔 리드와의 접합에 의해서 이루어진다. 이를 위해서 본 발명의 칩 스케일 적층 칩 패키지를 제조하기 위해서는 윈도우가 그 하부에 제 2반도체 칩의 전극패드가 위치될 수 있도록 하는 크기로 형성되어야 하며 빔 리드의 길이도 그에 따라 길어져야 할 필요가 있다.
이상과 같은 본 발명에 의한 칩 스케일 적층 패키지에 따르면 테이프 배선 기판의 빔 리드를 제 1반도체 칩과 제 2반도체 칩의 전극패드들에 각각 접합시키기 때문에 단순한 제조 공정의 추가에 의해 용이하게 대용량의 적층 칩 패키지를 구현하는 것이 가능하게 된다. 또한, 크기와 두께 및 무게도 종래에 비해 크게 감소될 수 있다.
Claims (2)
- 가장자리에 윈도우(window)가 형성되어 있고 중앙에 볼 안착부가 형성되어 있는 폴리이미드 테이프와, 상기 볼 안착부와 연결되도록 상기 폴리이미드 테이프의 일면에 형성되어 있는 금속배선, 및 상기 금속배선과 연결되어 윈도우를 가로지르도록 형성되어 있는 빔 리드가 형성된 테이프 배선 기판; 윈도우에 노출된 상기 빔 리드와 전극패드가 접합되도록 하여 상기 테이프 배선 기판에 탄성 중합체에 의해 부착되어 있는 제 1반도체 칩; 상기 제 1반도체 칩의 하부에 제 1반도체 칩과 부착되는 영역의 외측에 전극패드가 배치되도록 하여 소정의 접착수단으로 부착되어 있으며, 상기 제 1반도체 칩의 전극패드와 상기 빔 리드의 접합지점 외측에서 전극패드와 빔 리드가 접합되어 있는 제 2반도체 칩; 상기 제 1반도체 칩과 상기 제 2반도체 칩 및 상기 빔 리드들의 접합부분을 봉지하는 성형 수지; 및 테이프 배선기판의 볼 안착부에 부착된 외부 실장 수단을 포함하는 것을 특징으로 하는 칩 스케일 적층 칩 패키지.
- 제 1항에 있어서, 상기 테이프 배선 기판은 상기 반도체 칩들의 모서리 부분에 슬롯이 형성되어 있는 것을 특징으로 하는 칩 스케일 적층 칩 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19990051857A KR100612761B1 (ko) | 1999-11-22 | 1999-11-22 | 칩 스케일 적층 칩 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19990051857A KR100612761B1 (ko) | 1999-11-22 | 1999-11-22 | 칩 스케일 적층 칩 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010047571A true KR20010047571A (ko) | 2001-06-15 |
| KR100612761B1 KR100612761B1 (ko) | 2006-08-18 |
Family
ID=19621132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR19990051857A KR100612761B1 (ko) | 1999-11-22 | 1999-11-22 | 칩 스케일 적층 칩 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100612761B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101939054B1 (ko) * | 2018-04-05 | 2019-01-16 | (주)베스트룸 | 스마트 윈도우용 필름에 전극을 형성하는 방법 및 이를 이용한 스마트 윈도우 필름 |
-
1999
- 1999-11-22 KR KR19990051857A patent/KR100612761B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101939054B1 (ko) * | 2018-04-05 | 2019-01-16 | (주)베스트룸 | 스마트 윈도우용 필름에 전극을 형성하는 방법 및 이를 이용한 스마트 윈도우 필름 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100612761B1 (ko) | 2006-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6835599B2 (en) | Method for fabricating semiconductor component with multi layered leadframe | |
| US5684330A (en) | Chip-sized package having metal circuit substrate | |
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| US6876074B2 (en) | Stack package using flexible double wiring substrate | |
| KR100621991B1 (ko) | 칩 스케일 적층 패키지 | |
| US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
| KR19990079658A (ko) | 반도체패키지 | |
| KR100265566B1 (ko) | 칩 스택 패키지 | |
| KR20020061812A (ko) | 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지 | |
| US20040188818A1 (en) | Multi-chips module package | |
| US5808872A (en) | Semiconductor package and method of mounting the same on circuit board | |
| US6753597B1 (en) | Encapsulated semiconductor package including chip paddle and leads | |
| KR100612761B1 (ko) | 칩 스케일 적층 칩 패키지 | |
| KR20020028474A (ko) | 멀티 칩 패키지에서의 칩들과 기판간의 전기적 연결방법 | |
| KR100443516B1 (ko) | 적층 패키지 및 그 제조 방법 | |
| US7019410B1 (en) | Die attach material for TBGA or flexible circuitry | |
| KR100650049B1 (ko) | 멀티 칩 패키지를 이용하는 적층 패키지 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100456482B1 (ko) | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR100401019B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR100762871B1 (ko) | 칩크기 패키지 제조방법 | |
| KR100542672B1 (ko) | 반도체패키지 | |
| KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
| KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090714 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |