JPH11214830A - サブストレ−トの製造方法 - Google Patents
サブストレ−トの製造方法Info
- Publication number
- JPH11214830A JPH11214830A JP2639298A JP2639298A JPH11214830A JP H11214830 A JPH11214830 A JP H11214830A JP 2639298 A JP2639298 A JP 2639298A JP 2639298 A JP2639298 A JP 2639298A JP H11214830 A JPH11214830 A JP H11214830A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder resist
- external connection
- resist
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 基板が薄くとも配線パタ−ンの外部接続部上
のソルダ−レジストを除去するに際し、外部接続部パタ
−ンをソルダ−レジストへの裏面側に漏光の弊害なく焼
付け、スル−ホ−ルのレジストインクの補修作業を不要
とし、また配線パタ−ンの外部接続部上のソルダ−レジ
ストを位置精度よく除去し外部接続性のすぐれたサブス
トレ−トを生産性よく得る。 【解決手段】 基板のスル−ホ−ルに導電層を形成する
とともに、両面に配線パタ−ンを形成し、前記スル−ホ
−ルにレジストインクを充填し、前記配線パタ−ンを被
覆するソルダ−レジストを塗布し、配線パタ−ンの外部
接続部上のソルダ−レジストを除去するサブストレ−ト
の製造方法において、前記外部接続部7aのパタ−ン1
1をソルダ−レジスト10に焼付けるに先立って、スル
−ホ−ル3に充填したレジストインク6を弱露光9し、
その後、外部接続部7aのパタ−ン11をソルダ−レジ
スト10に焼付け現像して、外部接続部7a上のソルダ
−レジスト10を除去することを特徴するサブストレ−
トの製造方法としている。
のソルダ−レジストを除去するに際し、外部接続部パタ
−ンをソルダ−レジストへの裏面側に漏光の弊害なく焼
付け、スル−ホ−ルのレジストインクの補修作業を不要
とし、また配線パタ−ンの外部接続部上のソルダ−レジ
ストを位置精度よく除去し外部接続性のすぐれたサブス
トレ−トを生産性よく得る。 【解決手段】 基板のスル−ホ−ルに導電層を形成する
とともに、両面に配線パタ−ンを形成し、前記スル−ホ
−ルにレジストインクを充填し、前記配線パタ−ンを被
覆するソルダ−レジストを塗布し、配線パタ−ンの外部
接続部上のソルダ−レジストを除去するサブストレ−ト
の製造方法において、前記外部接続部7aのパタ−ン1
1をソルダ−レジスト10に焼付けるに先立って、スル
−ホ−ル3に充填したレジストインク6を弱露光9し、
その後、外部接続部7aのパタ−ン11をソルダ−レジ
スト10に焼付け現像して、外部接続部7a上のソルダ
−レジスト10を除去することを特徴するサブストレ−
トの製造方法としている。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置に用いら
れるサブストレ−トの製造方法に関する。
れるサブストレ−トの製造方法に関する。
【0002】
【従来の技術】半導体装置は小型化、高密度化の一つの
手段として半導体チップを搭載するとともに外部接続端
子に接続するためにサブストレ−トが用いられる。サブ
ストレ−トはスル−ホ−ル内にめっき等で導電層を形成
し、両面には配線パタ−ンが設けられ、前記両面の配線
パタ−ンは前記導電層を介して電気的に接続され、変形
や損傷或は短絡防止等のためにソルダ−レジストが塗布
されている。
手段として半導体チップを搭載するとともに外部接続端
子に接続するためにサブストレ−トが用いられる。サブ
ストレ−トはスル−ホ−ル内にめっき等で導電層を形成
し、両面には配線パタ−ンが設けられ、前記両面の配線
パタ−ンは前記導電層を介して電気的に接続され、変形
や損傷或は短絡防止等のためにソルダ−レジストが塗布
されている。
【0003】また、配線パタ−ンには半導体チップや外
部接続端子等と接続する外部接続部が定められ、当該外
部接続部上のソルダ−レジストは除去され貴金属例えば
金や銀等がめっきされている。
部接続端子等と接続する外部接続部が定められ、当該外
部接続部上のソルダ−レジストは除去され貴金属例えば
金や銀等がめっきされている。
【0004】
【この発明が解決しようとする課題】配線パタ−ンの外
部接続部上のソルダ−レジストの除去は、外部接続部パ
タ−ンをソルダ−レジストに焼付け現像してなされる
が、従来の方法ではサブストレ−トの基板が薄いもの、
例えば0.1mm以下のものは片面側からの焼付けで光
りが基板を通り抜ける。かかることから裏面側に塗布さ
れているソルダ−レジストが感光し当該裏面にパタ−ン
形成時に不良ができる。即ち、裏面側の配線パタ−ンの
外部接続部上のソルダ−レジストを除去するために外部
接続部パタ−ンを焼付け現像しても所定の外部接続部よ
りずれた箇所のソルダ−レジストが除去され位置精度が
劣化する問題がある。
部接続部上のソルダ−レジストの除去は、外部接続部パ
タ−ンをソルダ−レジストに焼付け現像してなされる
が、従来の方法ではサブストレ−トの基板が薄いもの、
例えば0.1mm以下のものは片面側からの焼付けで光
りが基板を通り抜ける。かかることから裏面側に塗布さ
れているソルダ−レジストが感光し当該裏面にパタ−ン
形成時に不良ができる。即ち、裏面側の配線パタ−ンの
外部接続部上のソルダ−レジストを除去するために外部
接続部パタ−ンを焼付け現像しても所定の外部接続部よ
りずれた箇所のソルダ−レジストが除去され位置精度が
劣化する問題がある。
【0005】また、基板にはスル−ホ−ルが形成されレ
ジストインクが充填されているが、該スル−ホ−ルの周
縁は裏面側まで前記漏光を生じ、レジストインク充填部
は漏せず、現像するとレジストインクは裏面側が溶けて
えぐられ補修が必要になる。
ジストインクが充填されているが、該スル−ホ−ルの周
縁は裏面側まで前記漏光を生じ、レジストインク充填部
は漏せず、現像するとレジストインクは裏面側が溶けて
えぐられ補修が必要になる。
【0006】本発明は基板が薄くとも前記外部接続パタ
−ンをソルダ−レジストに、裏面側への漏光の弊害なく
焼付け、スル−ホ−ルのレジストインクの補修作業を不
要とし、また、配線パタ−ンの外部接続部上のソルダ−
レジストを位置精度よく除去し外部接続性のすぐれたサ
ブストレ−トを生産性よく得ることを目的とする。
−ンをソルダ−レジストに、裏面側への漏光の弊害なく
焼付け、スル−ホ−ルのレジストインクの補修作業を不
要とし、また、配線パタ−ンの外部接続部上のソルダ−
レジストを位置精度よく除去し外部接続性のすぐれたサ
ブストレ−トを生産性よく得ることを目的とする。
【0007】
【課題を解決するための手段】本発明の要旨は、基板の
スル−ホ−ルに導電層を形成するとともに、両面に配線
パタ−ンを形成し、前記スル−ホ−ルにレジストインク
を充填し、前記配線パタ−ンを被覆するソルダ−レジス
トを塗布し、配線パタ−ンの外部接続部上のソルダ−レ
ジストを除去するサブストレ−トの製造方法において、
前記外部接続部のパタ−ンを基板に塗布したソルダ−レ
ジストに焼付けるに先立って、当該基板のスル−ホ−ル
に充填したレジストインクを弱露光し、その後、外部接
続部のパタ−ンをソルダ−レジストに焼付け現像して、
外部接続部上のソルダ−レジストを除去することを特徴
するサブストレ−トの製造方法にある。他の要旨は、基
板のスル−ホ−ルに導電層を形成するとともに、両面に
配線パタ−ンを形成し、前記スル−ホ−ルにレジストイ
ンクを充填し、前記配線パタ−ンを被覆するソルダ−レ
ジストを塗布し、配線パタ−ンの外部接続部上のソルダ
−レジストを除去するサブストレ−トの製造方法におい
て、前記配線パタ−ンの外部接続部のパタ−ンを基板の
片面側のソルダ−レジストに焼付けるに先立って、当該
基板の他面側から前記スル−ホ−ルに設けたレジストイ
ンクを弱露光し、その後、前記片面側から外部接続部の
パタ−ンをソルダ−レジストに焼付け現像して、前記外
部接続部上のソルダ−レジストを除去し、次いで、他面
側に塗布したソルダ−レジストに、外部接続部のパタ−
ンを焼付け現像し、当該他面側の外部接続部上のソルダ
−レジストを除去することを特徴するサブストレ−トの
製造方法にある。
スル−ホ−ルに導電層を形成するとともに、両面に配線
パタ−ンを形成し、前記スル−ホ−ルにレジストインク
を充填し、前記配線パタ−ンを被覆するソルダ−レジス
トを塗布し、配線パタ−ンの外部接続部上のソルダ−レ
ジストを除去するサブストレ−トの製造方法において、
前記外部接続部のパタ−ンを基板に塗布したソルダ−レ
ジストに焼付けるに先立って、当該基板のスル−ホ−ル
に充填したレジストインクを弱露光し、その後、外部接
続部のパタ−ンをソルダ−レジストに焼付け現像して、
外部接続部上のソルダ−レジストを除去することを特徴
するサブストレ−トの製造方法にある。他の要旨は、基
板のスル−ホ−ルに導電層を形成するとともに、両面に
配線パタ−ンを形成し、前記スル−ホ−ルにレジストイ
ンクを充填し、前記配線パタ−ンを被覆するソルダ−レ
ジストを塗布し、配線パタ−ンの外部接続部上のソルダ
−レジストを除去するサブストレ−トの製造方法におい
て、前記配線パタ−ンの外部接続部のパタ−ンを基板の
片面側のソルダ−レジストに焼付けるに先立って、当該
基板の他面側から前記スル−ホ−ルに設けたレジストイ
ンクを弱露光し、その後、前記片面側から外部接続部の
パタ−ンをソルダ−レジストに焼付け現像して、前記外
部接続部上のソルダ−レジストを除去し、次いで、他面
側に塗布したソルダ−レジストに、外部接続部のパタ−
ンを焼付け現像し、当該他面側の外部接続部上のソルダ
−レジストを除去することを特徴するサブストレ−トの
製造方法にある。
【0008】
【発明の実施の形態】本発明の実施例について図面を参
照して説明する。図面において、1は基板で、例えばガ
ラス繊維等をベ−スとしてBT(ビスマレイミドトリア
ジン)レジンを含浸させたものである。基板1はBTレ
ジンに限らずエポキシ、ポリイミド等を含浸させたもの
でも使用できる。該基板1には図1の(a)に示すよう
に両面に金属箔2例えば銅箔が貼着され、穿設したスル
−ホ−ル3に導電層4がめっき等により形成されてい
る。
照して説明する。図面において、1は基板で、例えばガ
ラス繊維等をベ−スとしてBT(ビスマレイミドトリア
ジン)レジンを含浸させたものである。基板1はBTレ
ジンに限らずエポキシ、ポリイミド等を含浸させたもの
でも使用できる。該基板1には図1の(a)に示すよう
に両面に金属箔2例えば銅箔が貼着され、穿設したスル
−ホ−ル3に導電層4がめっき等により形成されてい
る。
【0009】前記スル−ホ−ル3は、レ−ザ−或はドリ
ル等で穿設され、前記導電層4を形成する前に、めっき
付けをよくするために当該スル−ホ−ル3の内壁面を溶
かすデスミア処理を行ってもよい。
ル等で穿設され、前記導電層4を形成する前に、めっき
付けをよくするために当該スル−ホ−ル3の内壁面を溶
かすデスミア処理を行ってもよい。
【0010】基板1には図1の(b)に示すようにフォ
トレジストフィルム5を貼着し、該フォトレジストフィ
ルム5に配線パタ−ンを焼付け、現像してフォトレジス
ト配線パタ−ン6を図1の(c)のように形成する。
トレジストフィルム5を貼着し、該フォトレジストフィ
ルム5に配線パタ−ンを焼付け、現像してフォトレジス
ト配線パタ−ン6を図1の(c)のように形成する。
【0011】次いで、エッチングし基板1に配線パタ−
ン7を形成する。配線パタ−ン7を形成した後、基板1
に残っていた前記フォトレジスト配線パタ−ン6は除去
され、図1の(d)に示すようになる。
ン7を形成する。配線パタ−ン7を形成した後、基板1
に残っていた前記フォトレジスト配線パタ−ン6は除去
され、図1の(d)に示すようになる。
【0012】その後、図2の(e)に示すようにスル−
ホ−ル3に前記導電層4の保護および電気的安定性を高
める等のためにレジストインク8が充填される。該レジ
ストインク8はソルダ−レジストと同じものを使用する
のが作業性、熱膨張性等から望ましい。
ホ−ル3に前記導電層4の保護および電気的安定性を高
める等のためにレジストインク8が充填される。該レジ
ストインク8はソルダ−レジストと同じものを使用する
のが作業性、熱膨張性等から望ましい。
【0013】前記レジストインク8を充填して、前記基
板1の配線パタ−ン7上にソルダ−レジストを塗布し形
成する前に、スル−ホ−ル3に充填したレジストインク
8を弱露光9する。この実施例では弱露光9はソルダ−
レジストを先ず形成する片面1Aに反対側の前記レジス
トインク8を図2の(e)に示すように行う。弱露光9
は前記レジストインク8の底部81だけを露光するよう
に、ソルダ−レジストの焼付け時の露光より弱くする。
この弱露光9を施すことにより、その後、前記片面1A
にソルダ−レジストを塗布して外部接続部パタ−ンを焼
付け現像しても前記レジストインク8は溶けず、充填し
たままの状態が維持される。
板1の配線パタ−ン7上にソルダ−レジストを塗布し形
成する前に、スル−ホ−ル3に充填したレジストインク
8を弱露光9する。この実施例では弱露光9はソルダ−
レジストを先ず形成する片面1Aに反対側の前記レジス
トインク8を図2の(e)に示すように行う。弱露光9
は前記レジストインク8の底部81だけを露光するよう
に、ソルダ−レジストの焼付け時の露光より弱くする。
この弱露光9を施すことにより、その後、前記片面1A
にソルダ−レジストを塗布して外部接続部パタ−ンを焼
付け現像しても前記レジストインク8は溶けず、充填し
たままの状態が維持される。
【0014】次いで、基板1の前記片面1Aにソルダ−
レジスト10が図2の(f)に示すように塗布され、該
ソルダ−レジスト10に外部接続部パタ−ン11を図2
の(g)に示すように焼付け、現像する。該現像により
配線パタ−ン7の外部接続部7a上のソルダ−レジスト
10が除去され、これを図2の(h)に示す。この際、
スル−ホ−ル3に充填したレジストインク8は弱露光9
を施されているので、前記のように溶けることはない。
レジスト10が図2の(f)に示すように塗布され、該
ソルダ−レジスト10に外部接続部パタ−ン11を図2
の(g)に示すように焼付け、現像する。該現像により
配線パタ−ン7の外部接続部7a上のソルダ−レジスト
10が除去され、これを図2の(h)に示す。この際、
スル−ホ−ル3に充填したレジストインク8は弱露光9
を施されているので、前記のように溶けることはない。
【0015】その後、基板1の他面側1Bにソルダ−レ
ジスト10が塗布され、該ソルダ−レジスト10に外部
接続部パタ−ン11を前述と同様に焼付け現像して、当
該他面側1Bの配線パタ−ン7の外部接続部上のソルダ
−レジストを除去する。
ジスト10が塗布され、該ソルダ−レジスト10に外部
接続部パタ−ン11を前述と同様に焼付け現像して、当
該他面側1Bの配線パタ−ン7の外部接続部上のソルダ
−レジストを除去する。
【0016】前記ソルダ−レジスト10が除去された配
線パタ−ン7には金、銀などの貴金属がめっきされ、サ
ブストレ−ト12が製造される。
線パタ−ン7には金、銀などの貴金属がめっきされ、サ
ブストレ−ト12が製造される。
【0017】前記実施例ではスル−ホ−ル3に充填した
レジストインク8を他面側から弱露光9して現像で溶け
ないようにして、片面側に塗布したソルダ−レジスト1
0に外部接続部パタ−ン11を焼付け現像して配線パタ
−ン7の外部接続部7a上のソルダ−レジスト10を除
去し、その後、他面側に塗布したソルダ−レジスト10
に対しても同様にして外部接続部7aのソルダ−レジス
ト10を除去したが、この方法に限らず、前記弱露光9
を両面側とも行い、その後、基板1の両面に塗布したソ
ルダ−レジスト10に配線パタ−ン7の外部接続部パタ
−ン11を焼付け現像して、外部接続部上のソルダ−レ
ジストを除去してもよい。
レジストインク8を他面側から弱露光9して現像で溶け
ないようにして、片面側に塗布したソルダ−レジスト1
0に外部接続部パタ−ン11を焼付け現像して配線パタ
−ン7の外部接続部7a上のソルダ−レジスト10を除
去し、その後、他面側に塗布したソルダ−レジスト10
に対しても同様にして外部接続部7aのソルダ−レジス
ト10を除去したが、この方法に限らず、前記弱露光9
を両面側とも行い、その後、基板1の両面に塗布したソ
ルダ−レジスト10に配線パタ−ン7の外部接続部パタ
−ン11を焼付け現像して、外部接続部上のソルダ−レ
ジストを除去してもよい。
【0018】
【発明の効果】本発明は前記のようにスル−ホ−ルに充
填したソルダ−インクを弱露光して現像で不溶として、
配線パタ−ン上に塗布したソルダ−レジストに外部接続
部パタ−ンを焼付け現像するので、他面側に漏光するこ
となく所定パタ−ンに焼付けられ現像して外部接続部上
のソルダ−レジストは位置精度よく除去される。また、
スル−ホ−ルに充填のソルダ−インクは溶けず、補修作
業等は不要で生産性が高まるとともに、他面側にも支障
なくソルダ−レジストを塗布できることが相まって、当
該他面側の配線パタ−ンの外部接続部上のソルダ−レジ
ストを同様に位置精度よく除去できる。
填したソルダ−インクを弱露光して現像で不溶として、
配線パタ−ン上に塗布したソルダ−レジストに外部接続
部パタ−ンを焼付け現像するので、他面側に漏光するこ
となく所定パタ−ンに焼付けられ現像して外部接続部上
のソルダ−レジストは位置精度よく除去される。また、
スル−ホ−ルに充填のソルダ−インクは溶けず、補修作
業等は不要で生産性が高まるとともに、他面側にも支障
なくソルダ−レジストを塗布できることが相まって、当
該他面側の配線パタ−ンの外部接続部上のソルダ−レジ
ストを同様に位置精度よく除去できる。
【0019】而して、本発明により製造されるサブスト
レ−トは、配線パタ−ンの外部接続部の位置精度がすぐ
れ、半導体チップ或は外部接続端子と信頼性高く接続で
きる等の効果がある。
レ−トは、配線パタ−ンの外部接続部の位置精度がすぐ
れ、半導体チップ或は外部接続端子と信頼性高く接続で
きる等の効果がある。
【図1】本発明の1実施例におけるサブストレ−トの製
造過程の前半を示す図。
造過程の前半を示す図。
【図2】本発明の1実施例におけるサブストレ−トの製
造過程の後半を示す図。
造過程の後半を示す図。
1 基板 2 金属箔 3 スル−ホ−ル 4 導電層 5 フォトレジストフィルム 6 フォトレジスト配線パタ−ン 7 配線パタ−ン 8 レジストインク 9 弱露光 10 ソルダ−レジスト 11 外部接続部パタ−ン 12 サブストレ−ト
Claims (2)
- 【請求項1】 基板のスル−ホ−ルに導電層を形成する
とともに、両面に配線パタ−ンを形成し、前記スル−ホ
−ルにレジストインクを充填し、前記配線パタ−ンを被
覆するソルダ−レジストを塗布し、配線パタ−ンの外部
接続部上のソルダ−レジストを除去するサブストレ−ト
の製造方法において、前記外部接続部のパタ−ンを基板
に塗布したソルダ−レジストに焼付けるに先立って、当
該基板のスル−ホ−ルに充填したレジストインクを弱露
光し、その後、外部接続部のパタ−ンをソルダ−レジス
トに焼付け現像して、外部接続部上のソルダ−レジスト
を除去することを特徴するサブストレ−トの製造方法。 - 【請求項2】 基板のスル−ホ−ルに導電層を形成する
とともに、両面に配線パタ−ンを形成し、前記スル−ホ
−ルにレジストインクを充填し、前記配線パタ−ンを被
覆するソルダ−レジストを塗布し、配線パタ−ンの外部
接続部上のソルダ−レジストを除去するサブストレ−ト
の製造方法において、前記外部接続部のパタ−ンを基板
の片面側のソルダ−レジストに焼付けるに先立って、当
該基板の他面側から前記スル−ホ−ルに充填したレジス
トインクを弱露光し、その後、前記片面側に外部接続部
のパタ−ンをソルダ−レジストに焼付け現像して、外部
接続部上のソルダ−レジストを除去し、次いで、他面側
に塗布したソルダ−レジストに外部接続部のパタ−ンを
焼付け現像し、当該他面側の外部接続部上のソルダ−レ
ジストを除去することを特徴するサブストレ−トの製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2639298A JPH11214830A (ja) | 1998-01-22 | 1998-01-22 | サブストレ−トの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2639298A JPH11214830A (ja) | 1998-01-22 | 1998-01-22 | サブストレ−トの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11214830A true JPH11214830A (ja) | 1999-08-06 |
Family
ID=12192282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2639298A Pending JPH11214830A (ja) | 1998-01-22 | 1998-01-22 | サブストレ−トの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11214830A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007535143A (ja) * | 2004-04-29 | 2007-11-29 | シーメンス アクチエンゲゼルシヤフト | プリント配線板および/または相応の構造物を製造するための方法 |
KR100992720B1 (ko) | 2003-07-24 | 2010-11-05 | 엘지이노텍 주식회사 | 인쇄회로기판의 통홀 충진방법 |
KR101241069B1 (ko) | 2012-08-06 | 2013-03-11 | 주식회사 에스아이 플렉스 | Psr이 사용되는 인쇄회로기판의 제조 방법 |
-
1998
- 1998-01-22 JP JP2639298A patent/JPH11214830A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100992720B1 (ko) | 2003-07-24 | 2010-11-05 | 엘지이노텍 주식회사 | 인쇄회로기판의 통홀 충진방법 |
JP2007535143A (ja) * | 2004-04-29 | 2007-11-29 | シーメンス アクチエンゲゼルシヤフト | プリント配線板および/または相応の構造物を製造するための方法 |
KR101241069B1 (ko) | 2012-08-06 | 2013-03-11 | 주식회사 에스아이 플렉스 | Psr이 사용되는 인쇄회로기판의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4985601A (en) | Circuit boards with recessed traces | |
US20090152233A1 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
US5055637A (en) | Circuit boards with recessed traces | |
JP2008078271A (ja) | 放熱構造を備えたプリント基板の製造方法および放熱構造を備えたプリント基板 | |
JPH1131893A (ja) | 電子部品の製造方法およびそれを用いた電子部品 | |
JP3289858B2 (ja) | マルチチップモジュールの製造方法およびプリント配線板への実装方法 | |
JPH09232741A (ja) | プリント配線板 | |
JPH11214830A (ja) | サブストレ−トの製造方法 | |
JPH07288375A (ja) | 回路基板 | |
JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
JPH08228066A (ja) | 電子部品搭載基板およびその製造方法 | |
US20010012644A1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
JP3879132B2 (ja) | プリント配線板の製造方法およびプリント配線板 | |
KR100601899B1 (ko) | 반도체 소자를 탑재하는 중공을 갖는 기판을 제조하는 방법 | |
JPH0629654A (ja) | 電子装置 | |
JPH08186357A (ja) | プリント配線板及びその製造方法 | |
KR20060014642A (ko) | 인쇄회로기판의 제조방법 | |
JPH06283834A (ja) | 配線回路板、その製造方法及びリード接続方法 | |
JPH06112275A (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
JPH04152692A (ja) | プリント配線板の製造方法 | |
KR100893100B1 (ko) | 인쇄회로기판의 미세회로 제조방법 | |
JPH11251704A (ja) | 配線基板およびその製造方法 | |
JPH118465A (ja) | アディティブ法プリント配線板の製造方法 | |
JPH11204937A (ja) | サブストレ−トの製造方法 | |
JPH09172037A (ja) | 半導体装置およびその製造方法 |