JP2003017810A - 窒化物半導体の製造方法および半導体素子の製造方法 - Google Patents

窒化物半導体の製造方法および半導体素子の製造方法

Info

Publication number
JP2003017810A
JP2003017810A JP2001200628A JP2001200628A JP2003017810A JP 2003017810 A JP2003017810 A JP 2003017810A JP 2001200628 A JP2001200628 A JP 2001200628A JP 2001200628 A JP2001200628 A JP 2001200628A JP 2003017810 A JP2003017810 A JP 2003017810A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
type
manufacturing
oxide film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001200628A
Other languages
English (en)
Other versions
JP3622200B2 (ja
Inventor
Osamu Matsumoto
治 松本
Shinichi Anzai
信一 安齋
Satoru Kijima
悟 喜嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001200628A priority Critical patent/JP3622200B2/ja
Priority to KR1020020036832A priority patent/KR100893131B1/ko
Priority to US10/184,902 priority patent/US6960482B2/en
Priority to CNB021403414A priority patent/CN1203559C/zh
Priority to TW091114625A priority patent/TW546730B/zh
Publication of JP2003017810A publication Critical patent/JP2003017810A/ja
Application granted granted Critical
Publication of JP3622200B2 publication Critical patent/JP3622200B2/ja
Priority to KR1020080115609A priority patent/KR100952654B1/ko
Priority to KR1020090110396A priority patent/KR101224532B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 電極との接触抵抗を低くすることができると
共に、特性の安定性を向上させることができる窒化物半
導体の製造方法およびそれを用いた半導体素子の製造方
法を提供する。 【解決手段】 ｐ型不純物を添加した窒化物半導体を作
製したのち、表面を活性酸素を含む雰囲気中で処理し、
表面に存在する炭素を除去すると共に、酸化膜を形成す
る。そののち、ｐ型不純物を活性化しｐ型とする。表面
の炭素を除去し、酸化膜を形成しているので、活性化処
理において窒化物半導体の表面が変質することを防止す
ることができると共に、ｐ型不純物の活性化率を向上さ
せることができる。よって、電極との接触抵抗を低くす
ることができ、特性のばらつきを小さくすることができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ｐ型不純物を活性
化する工程を含む窒化物半導体の製造方法およびそれを
用いた半導体素子の製造方法に関する。
【０００２】
【従来の技術】ＧａＮ，ＡｌＧａＮ混晶あるいはＡｌＩ
ｎＧａＮ混晶などの窒化物半導体は、可視領域から紫外
領域までの発光を得ることができる発光素子の構成材料
として、あるいは電子素子の構成材料として有望視され
ている。特に、窒化物半導体を用いた発光ダイオード
（ＬＥＤ；Light Emitting Diode）については既に実用
化が図られており、大きな注目を集めている。また、窒
化物半導体を用いた半導体レーザ（ＬＤ；Laser Diode
）の実現も報告されており、光ディスク装置の光源を
初めとした応用が期待されている。
【０００３】ところで、このような素子において優れた
特性を得るためには、半導体に対して電極を良好にオー
ミック接触させ、接触抵抗を低くすることが重要であ
る。例えば、ｎ型半導体については、ケイ素（Ｓｉ）な
どのｎ型不純物を添加することにより比較的高いキャリ
ア濃度を得ることができ、電極を容易にオーミック接触
させることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、ｐ型半
導体については、マグネシウム（Ｍｇ）などのｐ型不純
物を添加しても水素（Ｈ）と結合しているために活性化
率が低く、１×１０18ｃｍ-3程度のキャリア濃度しか得
られない。そのために、電極を良好にオーミック接触さ
せることが難しく、動作電圧が高くなってしまい、特性
にもばらつきが生じやすいという問題があった。
【０００５】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、電極との接触抵抗を低くすることが
できる窒化物半導体の製造方法およびそれを用いた半導
体素子の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明による窒化物半導
体の製造方法は、ｐ型不純物を添加した窒化物半導体を
作製する工程と、作製した窒化物半導体の表面を酸化
し、酸化膜を形成する工程と、酸化膜を形成したのち、
ｐ型不純物を活性化し、ｐ型とする工程とを含むもので
ある。
【０００７】本発明による他の窒化物半導体の製造方法
は、ｐ型不純物を添加した窒化物半導体を作製する工程
と、作製した窒化物半導体層の表面を、活性酸素を含む
雰囲気中で処理する工程と、窒化物半導体の表面を処理
したのち、ｐ型不純物を活性化し、ｐ型とする工程とを
含むものである。
【０００８】本発明による半導体素子の製造方法は、ｐ
型不純物を添加した窒化物半導体層を成長させる工程
と、成長させた窒化物半導体の表面を酸化し、酸化膜を
形成する工程と、酸化膜を形成したのち、ｐ型不純物を
活性化し、ｐ型とする工程とを含むものである。
【０００９】本発明による他の半導体素子の製造方法
は、ｐ型不純物を添加した窒化物半導体層を成長させる
工程と、成長させた窒化物半導体層の表面を、活性酸素
を含む雰囲気中で処理する工程と、窒化物半導体層の表
面を処理したのち、ｐ型不純物を活性化し、ｐ型とする
工程とを含むものである。
【００１０】本発明による窒化物半導体の製造方法およ
び半導体素子の製造方法では、ｐ型不純物を活性化する
前に、窒化物半導体の表面を酸化して酸化膜を形成する
ので、または、窒化物半導体の表面を活性酸素を含む雰
囲気中で処理するので、活性化処理における窒化物半導
体の表面の変質が防止される。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
【００１２】図１は本発明の一実施の形態に係る窒化物
半導体の製造方法を表す流れ図であり、図２は窒化物半
導体の製造方法を工程順に表すものである。なお、窒化
物半導体というのは、ガリウム（Ｇａ），アルミニウム
（Ａｌ），インジウム（Ｉｎ）およびホウ素（Ｂ）など
からなる短周期型周期表の３Ｂ族元素のうちの少なくと
も１種と、窒素（Ｎ），ヒ素（Ａｓ）およびリン（Ｐ）
などからなる短周期型周期表の５Ｂ族元素のうちの少な
くとも窒素とを含むものを言う。
【００１３】まず、図２（Ａ）に示したように、例え
ば、サファイア（α−Ａｌ2 Ｏ3 ）よりなる基板１１の
ｃ面に、ＭＯＣＶＤ（Metal Organic Chemical Vapor D
eposition ；有機金属化学気相成長）法により、マグネ
シウムなどのｐ型不純物を添加した窒化物半導体１２を
成長させ作製する（ステップＳ１０１）。この窒化物半
導体１２には水素原子が含まれており、この水素との結
合によりｐ型不純物は活性化が阻害されている。
【００１４】ＭＯＣＶＤを行う際の原料には、ガリウム
の原料ガスとして例えばトリメチルガリウム（（Ｃ
Ｈ3 ）3 Ｇａ）、アルミニウムの原料ガスとして例えば
トリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ）、インジ
ウムの原料ガスとして例えばトリメチルインジウム
（（ＣＨ3 ）3 Ｉｎ）、ホウ素の原料ガスとして例えば
トリメチルホウ素（（ＣＨ3 ）3 Ｂ）、窒素の原料ガス
として例えばアンモニア（ＮＨ 3 ）をそれぞれ用いる。
また、マグネシウムの原料ガスとしては例えばビス＝シ
クロペンタジエニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍ
ｇ）を用いる。
【００１５】次いで、例えば、必要に応じて窒化物半導
体１２の表面をアセトンなどの有機溶剤で洗浄し、表面
に付着している不純物を除去する（ステップＳ１０
２）。続いて、例えば、窒化物半導体１２の表面を酸お
よびアルカリのうちの少なくとも一方により更に洗浄す
るようにしてもよい（ステップＳ１０３）。酸としては
フッ酸（ＨＦ）を含むものが好ましく、アルカリとして
は水酸化カリウム（ＫＯＨ），水酸化ナトリウム（Ｎａ
ＯＨ）あるいは水酸化アンモニウム（ＮＨ4 ＯＨ）など
を含むものが好ましい。
【００１６】そののち、図２（Ｂ）に示したように、洗
浄した窒化物半導体１２の表面を、オゾン（Ｏ3 ）を含
む雰囲気中で紫外線を照射することにより処理する。あ
るいは、洗浄した窒化物半導体１２の表面を、酸素（Ｏ
2 ）を含む雰囲気中でプラズマ放電させる酸素アッシャ
ーなど、酸素を含むプラズマ雰囲気中で処理する。すな
わち、窒化物半導体１２の表面を、オゾンあるいは酸素
が解離して生じた原子状態の活性酸素を含む雰囲気中に
曝す（ステップＳ１０４）。これにより、窒化物半導体
１２の表面を酸化して酸化膜１３を形成すると共に、窒
化物半導体１２の表面に存在する洗浄工程で除去されな
かった炭素（Ｃ）あるいは有機物を除去する。これは、
後続のｐ型不純物を活性化する処理において、窒化物半
導体１２の表面が変質することを防止するためのもので
ある。
【００１７】特に、窒化物半導体１２の表面をオゾン含
有雰囲気中で紫外線を照射することにより処理するよう
にすれば、窒化物半導体１２の表面の損傷が少ないので
好ましい。その際、この処理は、例えば、室温以上にお
いて１分以上行うことが好ましい。また、形成する酸化
膜１３の厚さは、５ｎｍ以下とすることが好ましい。こ
れ以上厚いと、後続のｐ型不純物を活性化する処理にお
いて活性化率が減少してしまったり、あるいは後で酸化
膜１３を除去する処理の困難性が増してしまうからであ
る。なお、この酸化膜１３というのは、意図的に形成し
たものを指し、空気中に放置されることにより形成され
る自然酸化膜を意味するのではない。
【００１８】酸化膜１３を形成したのち、例えば、窒化
物半導体１２を４００℃以上の温度でアニールする。こ
れにより、水素を放出させ、窒化物半導体１２に含まれ
るｐ型不純物を活性化して、ｐ型とする（ステップＳ１
０５）。本実施の形態では、活性化処理の前に、窒化物
半導体１２の表面に存在する炭素を除去すると共に、酸
化膜１３を形成しているので、活性化処理における窒化
物半導体１２の表面の変質が防止される。また、酸化膜
１３により水素の放出が促進され、ｐ型不純物の活性化
率が向上すると考えられる。
【００１９】ｐ型不純物の活性化を行ったのち、図２
（Ｃ）に示したように、例えば必要に応じて、窒化物半
導体１２の表面を酸およびアルカリのうちの少なくとも
一方により処理し、酸化膜１３を除去する（ステップＳ
１０６）。酸としてはフッ酸を含むものが好ましく、ア
ルカリとしては水酸化カリウム，水酸化ナトリウムある
いは水酸化アンモニウムなどを３％以上含むものが好ま
しい。処理温度は１００℃以下とすることが好ましい。
処理は酸またはアルカリのいずれか一方のみでもよい
が、両方行う方が好ましい。処理の順序は酸またはアル
カリのどちらが先でもよい。これにより、変質の少ない
良好な界面を有し、ｐ型不純物の活性化率が高い窒化物
半導体が得られる。
【００２０】次に、この窒化物半導体の製造方法を用い
た半導体素子の製造方法、具体的には半導体レーザの製
造方法について説明する。
【００２１】図３は本実施の形態に係る窒化物半導体の
製造方法を用いて製造する半導体レーザの構成を表すも
のである。まず、例えば、サファイアよりなる基板２１
を用意し、この基板２１のｃ面上に、ＭＯＣＶＤ法によ
りｎ型窒化物半導体層である各層をそれぞれ成長させ
る。すなわち、例えば、ｎ型不純物であるケイ素を添加
したｎ型ＧａＮよりなるｎ型コンタクト層２２，ケイ素
を添加したｎ型ＡｌＧａＮ混晶よりなるｎ型クラッド層
２３，ケイ素を添加したｎ型ＧａＮよりなるｎ型ガイド
層２４を順次成長させる。
【００２２】次いで、ｎ型窒化物半導体層の上に、例え
ば、ＭＯＣＶＤ法により組成の異なるＧａx Ｉｎ1-x Ｎ
（但し、１≧ｘ≧０）混晶層を積層した多重量子井戸構
造を有する活性層２５を成長させる。
【００２３】活性層２５を成長させたのち、活性層２５
の上に、例えばＭＯＣＶＤ法によりｐ型不純物を添加し
た窒化物半導体層である各層をそれぞれ成長させる。す
なわち、例えば、マグネシウムを添加したＡｌＧａＮ混
晶よりなる電流ブロック層２６，マグネシウムを添加し
たＧａＮよりなるｐ型ガイド層２７，マグネシウムを添
加したＡｌＧａＮ混晶よりなるｐ型クラッド層２８，マ
グネシウムを添加したＧａＮよりなるｐ型コンタクト層
２９を順次成長させる。
【００２４】次いで、先の窒化物半導体の製造方法と同
様にして、必要に応じてｐ型コンタクト層２９の表面を
有機溶剤で洗浄し（図１；ステップＳ１０２参照）、更
に酸およびアルカリのうちの少なくとも一方により洗浄
したのち（図１；ステップＳ１０３参照）、活性酸素を
含む雰囲気中で処理して図３には示していない酸化膜を
形成する（図１；ステップＳ１０４参照）。
【００２５】酸化膜を形成したのち、先の窒化物半導体
の製造方法と同様にして、電流ブロック層２６，ｐ型ガ
イド層２７，ｐ型クラッド層２８およびｐ型コンタクト
層２９に含まれるｐ型不純物を活性化し、それらの層を
ｐ型とする（図１；ステップＳ１０５参照）。本実施の
形態では、活性化処理の前に、活性酸素を含む雰囲気中
で処理し、酸化膜を形成しているので、ｐ型コンタクト
層２９の表面の変質が防止されると共に、ｐ型コンタク
ト層２９のキャリア濃度が高くなる。
【００２６】ｐ型不純物を活性化したのち、先の窒化物
半導体の製造方法と同様にして、必要に応じて酸および
アルカリのうちの少なくとも一方で処理し、酸化膜を除
去する（図１；ステップＳ１０６参照）。この処理は行
わなくてもよいが、行った方が、後述するｐ側電極３１
とｐ型コンタクト層２９との接触抵抗をより低くするこ
とができるので好ましい。
【００２７】酸化膜を除去したのち、ｐ型コンタクト層
２９の上に図示しないマスク層を形成し、このマスク層
を利用して例えばＲＩＥ（Reactive Ion Etching；反応
性イオンエッチング）によりｐ型コンタクト層２９およ
びｐ型クラッド層２８の一部を選択的に除去して、ｐ型
クラッド層２８の上部およびｐ型コンタクト層２９を細
い帯状（リッジ状）とする。そののち、図示しないマス
ク層を除去し、全面（すなわちｐ型クラッド層２８およ
びｐ型コンタクト層２９の上）に、例えば蒸着法により
二酸化ケイ素（ＳｉＯ2 ）よりなる絶縁膜３０を形成す
る。次いで、例えば、絶縁膜３０の上に、図示しないレ
ジスト膜を塗布形成し、このレジスト膜をマスクとし
て、ＲＩＥにより、絶縁膜３０，ｐ型クラッド層２８，
ｐ型ガイド層２７，電流ブロック層２６，活性層２５，
ｎ型ガイド層２４およびｎ型クラッド層２３の一部を順
次選択的に除去し、ｎ型コンタクト層２２を露出させ
る。
【００２８】ｎ型コンタクト層２２を露出させたのち、
図示しないレジスト膜を除去し、全面（すなわち絶縁膜
３０およびｎ型コンタクト層２２の上）に図示しないレ
ジスト膜を塗布形成し、このレジスト膜をマスクとして
絶縁膜３０を選択的に除去し、ｐ型コンタクト層２９を
露出させる。そののち、全面（すなわちｐ型コンタクト
層２９および図示しないレジスト膜の上）に、例えば、
パラジウム（Ｐｄ），白金（Ｐｔ）および金（Ａｕ）を
選択的に順次蒸着し、図示しないレジスト膜をその上に
積層された金属と共に除去し（リフトオフ）、ｐ側電極
３１を形成する。本実施の形態では、ｐ型コンタクト層
２９の表面が変質の少ない良好な状態であり、ｐ型コン
タクト層２９のキャリア濃度が向上されているので、ｐ
型コンタクト層２９とｐ側電極３１との接触抵抗が低く
なる。
【００２９】ｐ側電極３１を形成したのち、全面（すな
わち、ｎ型コンタクト層２２，絶縁膜３０およびｐ側電
極３１の上）に、ｎ型コンタクト層２２に対応して開口
を有する図示しないレジスト膜を塗布形成する。そのの
ち、全面（すなわちｎ型コンタクト層２２および図示し
ないレジスト膜の上）に、例えば真空蒸着法によりチタ
ン（Ｔｉ），アルミニウムおよび金を順次蒸着し、図示
しないレジスト膜をその上に形成された金属と共に除去
し（リフトオフ）、ｎ側電極３２を形成する。
【００３０】次いで、基板２１を例えば８０μｍ程度の
厚さとなるように研削したのち、基板２１を所定の大き
さに整え、ｐ側電極３１の延長方向において対向する一
対の共振器端面に図示しない反射鏡膜を形成する。これ
により、図３に示した半導体レーザが完成する。
【００３１】このように本実施の形態によれば、ｐ型不
純物を活性化する前に、窒化物半導体１２の表面を活性
酸素を含む雰囲気中で処理し、表面に存在する炭素を除
去すると共に、酸化膜１３を形成するようにしたので、
活性化処理における窒化物半導体１２の表面の変質を防
止することができると共に、ｐ型不純物の活性化率を向
上させることができる。
【００３２】よって、この方法を用いて半導体レーザを
作製すれば、ｐ型コンタクト層２９とｐ側電極３１との
接触抵抗を低くすることができ、動作電圧を低くするこ
とができると共に、特性のばらつきを小さくすることが
できる。
【００３３】特に、ｐ型不純物を活性化したのち、酸お
よびアルカリのうちの少なくとも一方により処理し、形
成した酸化膜を除去するようにすれば、ｐ型コンタクト
層２９とｐ側電極３１との接触抵抗をより低くすること
ができ、動作電圧をより小さくすることができる。
【００３４】
【実施例】更に、本発明の具体的な実施例について、図
１および図３を参照して詳細に説明する。
【００３５】実施例１として、複数の基板２１を用意
し、実施の形態で説明した半導体素子の製造方法と同様
にして、図３に示した半導体レーザを各基板２１につい
て複数個づつ作製した。
【００３６】その際、ｐ型不純物を活性化する前の表面
処理は、オゾンを含む８０℃の雰囲気中で紫外線を１０
分間照射することにより行った（図１；ステップＳ１０
４参照）。表面処理前の洗浄（図１；ステップＳ１０２
参照）は、アセトンを用いて超音波をかけながら５分間
行い、酸およびアルカリによる洗浄は行わなかった（図
１；ステップＳ１０２，Ｓ１０３参照）。ｐ型不純物を
活性化した後の表面処理は、水酸化カリウム水溶液によ
り６０℃で５分間浸したのち、フッ酸により５０℃で５
分間浸すことにより行った（図１；ステップＳ１０６参
照）。なお、製造条件は各基板２１についてすべて同一
とした。
【００３７】作製した半導体レーザについて、各基板２
１から５個づつ適宜選択し、５０ｍＡの定電流を流した
際のｐ側電極３１のコンタクト抵抗および電圧を測定し
て、基板ごとの平均値を求めた。その結果を図４に示
す。
【００３８】本実施例に対する比較例１として、ｐ型コ
ンタクト層２９の表面をオゾンを含む雰囲気中で紫外線
を照射することにより処理しなかったことを除き、本実
施例と同様にして複数の基板にそれぞれ複数個づつ半導
体レーザを作製し、同様にして基板ごとにコンタクト抵
抗および電圧の平均値を求めた。その結果を図５に示
す。なお、比較例１では実施例１と別の基板を用意し
た。
【００３９】また、実施例２として、更に別の基板２１
を２枚用意し、各基板２１の半分側に、実施例１と同様
にして複数個づつ半導体レーザを作製した。他の半分側
には、比較例２として、活性酸素を含む雰囲気中に曝さ
なかった半導体レーザを複数個づつ作製した。これら実
施例２および比較例２の半導体レーザについても、各基
板２１から表１に示した個数づつ適宜選択し、５０ｍＡ
の電流を流した際のｐ側電極３１のコンタクト抵抗およ
び電圧を測定して、それらの平均値および電圧の標準偏
差を求めた。得られた結果を表１に示す。
【００４０】
【表１】
【００４１】図４から分かるように、実施例１によれ
ば、コンタクト抵抗および電圧について共に基板２１の
違いによる差が小さかった。これに対して、図５から分
かるように比較例１では、コンタクト抵抗および電圧に
ついて共に基板による差が大きかった。すなわち、ｐ型
不純物を活性化する前に、ｐ型コンタクト層２９の表面
を活性酸素を含む雰囲気中で処理するようにすれば、特
性のばらつきを小さくし安定させることができることが
分かった。
【００４２】また、表１から分かるように、実施例２は
比較例２に比べて、コンタクト抵抗および電圧共に低い
値が得られた。すなわち、ｐ型不純物を活性化する前
に、ｐ型コンタクト層２９の表面を活性酸素を含む雰囲
気中で処理するようにすれば、ｐ型コンタクト層２９と
ｐ側電極３１との接触抵抗を低くすることができ、動作
電圧を低くできることが分かった。
【００４３】以上、実施の形態および実施例を挙げて本
発明を説明したが、本発明は上記実施の形態および実施
例に限定されるものではなく、種々変形可能である。例
えば、上記実施の形態および実施例では、活性酸素を含
む雰囲気で処理することにより酸化膜を形成する場合に
ついて説明したが、他の方法により酸化膜を形成するよ
うにしてもよい。
【００４４】また、上記実施の形態および実施例では、
ｐ型不純物の活性化を行った直後に酸化膜を除去するよ
うにしたが、ｐ側電極を形成する前であれば酸化膜をい
つ除去してもよく、ｐ側電極を形成する直前に酸化膜を
除去するようにすれば、ｐ型コンタクト層表面の汚染が
少なくて好ましい。
【００４５】更に、上記実施の形態および実施例では、
半導体素子の製造方法として半導体レーザの製造方法を
具体例に挙げて説明したが、本発明は電界トランジスタ
などの他の半導体素子を製造する場合についても適用す
ることができる。また、上記実施の形態および実施例で
は、ｐ型不純物を添加した窒化物半導体層であるｐ型コ
ンタクト層にｐ側電極を形成する場合について説明した
が、本発明は、ｐ型不純物を添加した窒化物半導体層に
オーミック接触させる必要のある電極を形成する場合に
広く適用することができる。
【００４６】加えて、上記実施の形態および実施例で
は、ＭＯＣＶＤ法により窒化物半導体を形成する場合に
ついて説明したが、ＭＢＥ（Molecular Beam Epitaxy ;
分子線エピタキシー）法，ハイドライド気相成長法ある
いはハライド気相成長法などの他の方法により形成する
ようにしてもよい。なお、ハイドライド気相成長法とは
ハイドライド（水素化物）が反応もしくは原料ガスの輸
送に寄与する気相成長法のことであり、ハライド気相成
長法とはハライド（ハロゲン化物）が反応もしくは原料
ガスの輸送に寄与する気相成長法のことである。
【００４７】更にまた、上記実施の形態および実施例で
は、サファイアよりなる基板を用いるようにしたが、Ｇ
ａＮあるいはＳｉＣなどの他の材料よりなる基板を用い
るようにしてもよい。
【００４８】
【発明の効果】以上説明したように請求項１ないし請求
項７のいずれか１項に記載の窒化物半導体の製造方法、
または請求項９ないし請求項１６のいずれか１項に記載
の半導体素子の製造方法によれば、ｐ型不純物を活性化
する前に、窒化物半導体の表面を酸化し、酸化膜を形成
するように、または、窒化物半導体の表面を活性酸素を
含む雰囲気中で処理するようにしたので、活性化処理に
おける窒化物半導体の表面の変質を防止できると共に、
ｐ型不純物の活性化率を向上させることができる。よっ
て、この窒化物半導体に対して電極をオーミック接触さ
せる場合に、接触抵抗を低くすることができ、動作電圧
を低くすることができる。
【００４９】また、請求項３あるいは請求項６に記載の
窒化物半導体の製造方法、または請求項１０，請求項１
１，請求項１４あるいは請求項１５に記載の半導体素子
の製造方法によれば、ｐ型不純物を活性化したのち、酸
化膜を除去するように、または酸およびアルカリのうち
の少なくとも一方により処理するようにしたので、接触
抵抗をより低くすることができ、動作電圧をより低くす
ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る窒化物半導体の製
造方法を表す流れ図である。
【図２】本発明の一実施の形態に係る窒化物半導体の製
造方法の工程を表す断面図である。
【図３】本発明の一実施の形態に係る窒化物半導体の製
造方法を用いて作製する半導体レーザの構成を表す断面
図である。
【図４】本発明の実施例１に係る半導体レーザのコンタ
クト抵抗および電圧を示す特性図である。
【図５】本発明の実施例１に対する比較例１に係る半導
体レーザのコンタクト抵抗および電圧を示す特性図であ
る。
【符号の説明】
１１，２１…基板、１２…窒化物半導体、１３…酸化
膜、、２２…ｎ型コンタクト層、２３…ｎ型クラッド
層、２４…ｎ型ガイド層、２５…活性層、２６…電流ブ
ロック層、２７…ｐ型ガイド層、２８…ｐ型クラッド
層、２９…ｐ型コンタクト層、３０…絶縁膜、３１…ｐ
側電極、３２…ｎ側電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年７月１８日（２００２．７．１
８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】本発明による他の窒化物半導体の製造方法
は、ｐ型不純物を添加した窒化物半導体を作製する工程
と、作製した窒化物半導体の表面を、活性酸素を含む雰
囲気中で処理する工程と、窒化物半導体の表面を処理し
たのち、ｐ型不純物を活性化し、ｐ型とする工程とを含
むものである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】本発明による半導体素子の製造方法は、ｐ
型不純物を添加した窒化物半導体層を成長させる工程
と、成長させた窒化物半導体層の表面を酸化し、酸化膜
を形成する工程と、酸化膜を形成したのち、ｐ型不純物
を活性化し、ｐ型とする工程とを含むものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】ｐ型不純物の活性化を行ったのち、図２
（Ｃ）に示したように、例えば必要に応じて、窒化物半
導体１２の表面を酸およびアルカリのうちの少なくとも
一方により処理し、酸化膜１３を除去する（ステップＳ
１０６）。酸としてはフッ酸を含むものが好ましく、ア
ルカリとしては水酸化カリウム，水酸化ナトリウムある
いは水酸化アンモニウムなどを３％以上含むものが好ま
しい。処理温度は１００℃以下とすることが好ましい。
処理は酸またはアルカリのいずれか一方のみでもよい
が、両方行う方が好ましい。処理の順序は酸またはアル
カリのどちらが先でもよい。これにより、変質の少ない
良好な界面を有し、ｐ型不純物の活性化率が高い窒化物
半導体１２が得られる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】ｎ型コンタクト層２２を露出させたのち、
図示しないレジスト膜を除去し、全面（すなわち絶縁膜
３０およびｎ型コンタクト層２２の上）に図示しないレ
ジスト膜を塗布形成し、このレジスト膜をマスクとして
絶縁膜３０を選択的に除去し、ｐ型コンタクト層２９を
露出させる。そののち、全面（すなわちｐ型コンタクト
層２９および図示しないレジスト膜の上）に、例えば、
パラジウム（Ｐｄ），白金（Ｐｔ）および金（Ａｕ）を
順次蒸着し、図示しないレジスト膜をその上に積層され
た金属と共に除去し（リフトオフ）、ｐ側電極３１を形
成する。本実施の形態では、ｐ型コンタクト層２９の表
面が変質の少ない良好な状態であり、ｐ型コンタクト層
２９のキャリア濃度が向上されているので、ｐ型コンタ
クト層２９とｐ側電極３１との接触抵抗が低くなる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】
【発明の効果】以上説明したように請求項１ないし請求
項７のいずれか１項に記載の窒化物半導体の製造方法、
または請求項８ないし請求項１６のいずれか１項に記載
の半導体素子の製造方法によれば、ｐ型不純物を活性化
する前に、窒化物半導体の表面を酸化し、酸化膜を形成
するように、または、窒化物半導体の表面を活性酸素を
含む雰囲気中で処理するようにしたので、活性化処理に
おける窒化物半導体の表面の変質を防止できると共に、
ｐ型不純物の活性化率を向上させることができる。よっ
て、この窒化物半導体に対して電極をオーミック接触さ
せる場合に、接触抵抗を低くすることができ、動作電圧
を低くすることができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 喜嶋 悟 宮城県白石市白鳥３丁目53番２号 ソニー 白石セミコンダクタ株式会社内 Ｆターム(参考） 4M104 AA04 BB07 BB14 CC01 DD08 DD23 DD34 DD68 FF03 FF09 FF13 FF32 GG04 GG08 GG11 GG12 HH15 5F073 AA11 AA13 AA45 BA06 CA07 CB05 DA05 DA06 DA16 DA30 DA35 EA29

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 ｐ型不純物を添加した窒化物半導体を作
    製する工程と、 作製した窒化物半導体の表面を酸化し、酸化膜を形成す
    る工程と、 酸化膜を形成したのち、ｐ型不純物を活性化し、ｐ型と
    する工程とを含むことを特徴とする窒化物半導体の製造
    方法。
  2. 【請求項２】 酸化膜の厚さを５ｎｍ以下とすることを
    特徴とする請求項１記載の窒化物半導体の製造方法。
  3. 【請求項３】 ｐ型不純物の活性化を行ったのち、酸化
    膜を除去する工程を含むことを特徴とする請求項１記載
    の窒化物半導体の製造方法。
  4. 【請求項４】 窒化物半導体を作製したのち、その表面
    に酸化膜を形成する前に、窒化物半導体の表面を有機溶
    剤で洗浄する工程を含むことを特徴とする請求項１記載
    の窒化物半導体の製造方法。
  5. 【請求項５】 ｐ型不純物を添加した窒化物半導体を作
    製する工程と、 作製した窒化物半導体の表面を、活性酸素を含む雰囲気
    中で処理する工程と、 窒化物半導体の表面を処理したのち、ｐ型不純物を活性
    化し、ｐ型とする工程とを含むことを特徴とする窒化物
    半導体の製造方法。
  6. 【請求項６】 ｐ型不純物を活性化したのち、窒化物半
    導体の表面を、酸およびアルカリのうちの少なくとも一
    方により処理する工程を含むことを特徴とする請求項５
    記載の窒化物半導体の製造方法。
  7. 【請求項７】 窒化物半導体を作製したのち、活性酸素
    を含む雰囲気中で処理する前に、窒化物半導体の表面を
    有機溶剤で洗浄する工程を含むことを特徴とする請求項
    ５記載の窒化物半導体の製造方法。
  8. 【請求項８】 ｐ型不純物を添加した窒化物半導体層を
    成長させる工程と、 成長させた窒化物半導体層の表面を酸化し、酸化膜を形
    成する工程と、 酸化膜を形成したのち、ｐ型不純物を活性化し、ｐ型と
    する工程とを含むことを特徴とする半導体素子の製造方
    法。
  9. 【請求項９】 酸化膜の厚さを５ｎｍ以下とすることを
    特徴とする請求項８記載の半導体素子の製造方法。
  10. 【請求項１０】 ｐ型不純物の活性化を行ったのち、酸
    化膜を除去する工程を含むことを特徴とする請求項８記
    載の半導体素子の製造方法。
  11. 【請求項１１】 酸化膜を除去したのち、ｐ型の窒化物
    半導体層に対して電極を形成する工程を含むことを特徴
    とする請求項１０記載の半導体素子の製造方法。
  12. 【請求項１２】 窒化物半導体層を成長させたのち、そ
    の表面に酸化膜を形成する前に、窒化物半導体層の表面
    を有機溶剤で洗浄する工程を含むことを特徴とする請求
    項８記載の半導体素子の製造方法。
  13. 【請求項１３】 ｐ型不純物を添加した窒化物半導体層
    を成長させる工程と、 成長させた窒化物半導体層の表面を、活性酸素を含む雰
    囲気中で処理する工程と、 窒化物半導体層の表面を処理したのち、ｐ型不純物を活
    性化し、ｐ型とする工程とを含むことを特徴とする半導
    体素子の製造方法。
  14. 【請求項１４】 ｐ型不純物を活性化したのち、窒化物
    半導体層の表面を、酸およびアルカリのうちの少なくと
    も一方により処理する工程を含むことを特徴とする請求
    項１３記載の半導体素子の製造方法。
  15. 【請求項１５】 窒化物半導体層の表面を酸およびアル
    カリのうちの少なくとも一方により処理したのち、ｐ型
    の窒化物半導体層に対して電極を形成する工程を含むこ
    とを特徴とする請求項１４記載の半導体素子の製造方
    法。
  16. 【請求項１６】 窒化物半導体層を成長させたのち、活
    性酸素を含む雰囲気中で処理する前に、窒化物半導体層
    の表面を有機溶剤で洗浄する工程を含むことを特徴とす
    る請求項１３記載の半導体素子の製造方法。
JP2001200628A 2001-07-02 2001-07-02 窒化物半導体の製造方法および半導体素子の製造方法 Expired - Fee Related JP3622200B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001200628A JP3622200B2 (ja) 2001-07-02 2001-07-02 窒化物半導体の製造方法および半導体素子の製造方法
KR1020020036832A KR100893131B1 (ko) 2001-07-02 2002-06-28 질화물 반도체의 제조 방법 및 반도체소자의 제조 방법
CNB021403414A CN1203559C (zh) 2001-07-02 2002-07-01 氮化物半导体的制造方法及半导体器件的制造方法
US10/184,902 US6960482B2 (en) 2001-07-02 2002-07-01 Method of fabricating nitride semiconductor and method of fabricating semiconductor device
TW091114625A TW546730B (en) 2001-07-02 2002-07-02 Method of fabricating nitride semiconductor and method of fabricating semiconductor device
KR1020080115609A KR100952654B1 (ko) 2001-07-02 2008-11-20 질화물 반도체소자의 제조 방법
KR1020090110396A KR101224532B1 (ko) 2001-07-02 2009-11-16 질화물 반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001200628A JP3622200B2 (ja) 2001-07-02 2001-07-02 窒化物半導体の製造方法および半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2003017810A true JP2003017810A (ja) 2003-01-17
JP3622200B2 JP3622200B2 (ja) 2005-02-23

Family

ID=19037721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200628A Expired - Fee Related JP3622200B2 (ja) 2001-07-02 2001-07-02 窒化物半導体の製造方法および半導体素子の製造方法

Country Status (5)

Country Link
US (1) US6960482B2 (ja)
JP (1) JP3622200B2 (ja)
KR (3) KR100893131B1 (ja)
CN (1) CN1203559C (ja)
TW (1) TW546730B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040079506A (ko) * 2003-03-07 2004-09-16 엘지전자 주식회사 화합물 반도체 발광 소자의 제조 방법
US8089093B2 (en) * 2004-02-20 2012-01-03 Nichia Corporation Nitride semiconductor device including different concentrations of impurities
US7405441B2 (en) 2005-03-11 2008-07-29 Infineon Technology Ag Semiconductor memory
JP4536568B2 (ja) * 2005-03-31 2010-09-01 住友電工デバイス・イノベーション株式会社 Ｆｅｔの製造方法
US20110018105A1 (en) * 2005-05-17 2011-01-27 Sumitomo Electric Industries, Ltd. Nitride-based compound semiconductor device, compound semiconductor device, and method of producing the devices
JP2006352075A (ja) * 2005-05-17 2006-12-28 Sumitomo Electric Ind Ltd 窒化物系化合物半導体および化合物半導体の洗浄方法、これらの製造方法および基板
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8399273B2 (en) * 2008-08-18 2013-03-19 Tsmc Solid State Lighting Ltd. Light-emitting diode with current-spreading region
US8986835B2 (en) * 2010-04-05 2015-03-24 Purdue Research Foundation Growth process for gallium nitride porous nanorods
CN102447020A (zh) * 2010-10-12 2012-05-09 泰谷光电科技股份有限公司 制造高亮度垂直式发光二极管的方法
TW201216503A (en) * 2010-10-12 2012-04-16 Tekcore Co Ltd Method for fabricating a vertical light-emitting diode with high brightness
US8399367B2 (en) * 2011-06-28 2013-03-19 Nitride Solutions, Inc. Process for high-pressure nitrogen annealing of metal nitrides
CN109755356B (zh) * 2017-11-07 2020-08-21 山东浪潮华光光电子股份有限公司 一种提升GaN基发光二极管内置欧姆接触性能的方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183189A (ja) * 1991-11-08 1993-07-23 Nichia Chem Ind Ltd ｐ型窒化ガリウム系化合物半導体の製造方法。
JPH0864866A (ja) * 1994-08-22 1996-03-08 Rohm Co Ltd 半導体発光素子の製法
JPH10313133A (ja) * 1997-05-09 1998-11-24 Showa Denko Kk Ｉｉｉ族窒化物半導体の形成方法
JPH1154798A (ja) * 1997-07-30 1999-02-26 Toshiba Corp 半導体装置及びその製造方法
JPH11219919A (ja) * 1998-02-02 1999-08-10 Sony Corp 金属膜の成膜方法ならびに半導体装置およびその製造方法
JPH11274557A (ja) * 1998-03-19 1999-10-08 Toshiba Corp ｐ型窒化ガリウム系化合物半導体層の製造方法
JPH11274227A (ja) * 1998-03-20 1999-10-08 Hitachi Ltd 半導体チップの実装方法および装置
JPH11274168A (ja) * 1998-03-20 1999-10-08 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
JP2000091637A (ja) * 1998-09-07 2000-03-31 Rohm Co Ltd 半導体発光素子の製法
JP2000101134A (ja) * 1998-09-18 2000-04-07 Stanley Electric Co Ltd 窒化物半導体素子の製造方法および窒化物半導体素子
JP2000216164A (ja) * 1998-09-09 2000-08-04 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2000244010A (ja) * 1999-02-19 2000-09-08 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子の製造方法
JP2000244071A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法
JP2000252217A (ja) * 1999-03-01 2000-09-14 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
JP2000277801A (ja) * 1999-03-19 2000-10-06 Rohm Co Ltd 半導体発光素子の製法
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002057161A (ja) * 2000-08-10 2002-02-22 Sony Corp 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120885A (ja) 1989-10-04 1991-05-23 Seiko Epson Corp 半導体レーザの製造方法
JP3688843B2 (ja) * 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
US6291840B1 (en) * 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
US5902130A (en) * 1997-07-17 1999-05-11 Motorola, Inc. Thermal processing of oxide-compound semiconductor structures
KR100696353B1 (ko) * 1998-07-23 2007-03-19 소니 가부시끼 가이샤 발광 소자 및 그 제조 방법
TW386286B (en) * 1998-10-26 2000-04-01 Ind Tech Res Inst An ohmic contact of semiconductor and the manufacturing method
US6093952A (en) * 1999-03-31 2000-07-25 California Institute Of Technology Higher power gallium nitride schottky rectifier
US6586328B1 (en) * 2000-06-05 2003-07-01 The Board Of Trustees Of The University Of Illinois Method to metallize ohmic electrodes to P-type group III nitrides
US20020004254A1 (en) * 2000-07-10 2002-01-10 Showa Denko Kabushiki Kaisha Method for producing p-type gallium nitride-based compound semiconductor, method for producing gallium nitride-based compound semiconductor light-emitting device, and gallium nitride-based compound semiconductor light-emitting device
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183189A (ja) * 1991-11-08 1993-07-23 Nichia Chem Ind Ltd ｐ型窒化ガリウム系化合物半導体の製造方法。
JPH0864866A (ja) * 1994-08-22 1996-03-08 Rohm Co Ltd 半導体発光素子の製法
JPH10313133A (ja) * 1997-05-09 1998-11-24 Showa Denko Kk Ｉｉｉ族窒化物半導体の形成方法
JPH1154798A (ja) * 1997-07-30 1999-02-26 Toshiba Corp 半導体装置及びその製造方法
JPH11219919A (ja) * 1998-02-02 1999-08-10 Sony Corp 金属膜の成膜方法ならびに半導体装置およびその製造方法
JPH11274557A (ja) * 1998-03-19 1999-10-08 Toshiba Corp ｐ型窒化ガリウム系化合物半導体層の製造方法
JPH11274227A (ja) * 1998-03-20 1999-10-08 Hitachi Ltd 半導体チップの実装方法および装置
JPH11274168A (ja) * 1998-03-20 1999-10-08 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
JP2000091637A (ja) * 1998-09-07 2000-03-31 Rohm Co Ltd 半導体発光素子の製法
JP2000216164A (ja) * 1998-09-09 2000-08-04 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2000101134A (ja) * 1998-09-18 2000-04-07 Stanley Electric Co Ltd 窒化物半導体素子の製造方法および窒化物半導体素子
JP2000244010A (ja) * 1999-02-19 2000-09-08 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子の製造方法
JP2000244071A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法
JP2000252217A (ja) * 1999-03-01 2000-09-14 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
JP2000277801A (ja) * 1999-03-19 2000-10-06 Rohm Co Ltd 半導体発光素子の製法
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002057161A (ja) * 2000-08-10 2002-02-22 Sony Corp 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法

Also Published As

Publication number Publication date
US6960482B2 (en) 2005-11-01
TW546730B (en) 2003-08-11
US20030082893A1 (en) 2003-05-01
KR100952654B1 (ko) 2010-04-13
KR20080103501A (ko) 2008-11-27
CN1395322A (zh) 2003-02-05
KR100893131B1 (ko) 2009-04-15
KR20090126228A (ko) 2009-12-08
KR101224532B1 (ko) 2013-01-21
KR20030004089A (ko) 2003-01-14
CN1203559C (zh) 2005-05-25
JP3622200B2 (ja) 2005-02-23

Similar Documents

Publication Publication Date Title
KR100952654B1 (ko) 질화물 반도체소자의 제조 방법
US6265287B1 (en) Method for producing semiconductor layer for a semiconductor laser device
JPH10209493A (ja) 窒化ガリウム系化合物半導体及び素子の製造方法
JP2002335053A (ja) 半導体レーザの製造方法、半導体レーザ、半導体装置の製造方法および半導体装置
JP4581198B2 (ja) 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
JP4275405B2 (ja) 半導体レーザ素子の製造方法
JP2002057161A5 (ja)
JP3898798B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
KR100440705B1 (ko) 반도체 장치의 제조 방법
JP3735960B2 (ja) 半導体発光素子
JP3555419B2 (ja) 窒化ガリウム系化合物半導体の電極形成方法及び素子の製造方法
JP2000183465A (ja) ３族窒化物半導体素子製造方法
JPH10303458A (ja) 窒化ガリウム系化合物半導体素子
JP2000261105A (ja) Ｉｉｉ族窒化物系化合物半導体レーザ
JP4186489B2 (ja) 清浄処理方法および半導体装置の製造方法
JP3792003B2 (ja) 半導体発光素子
JPH1093199A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
US20070196938A1 (en) Nitride semiconductor device and method for fabricating the same
JP2995186B1 (ja) 半導体発光素子
JP2740170B2 (ja) 半導体レーザの共振器製造方法
JP2000232094A (ja) 化合物半導体のドライエッチング方法および化合物半導体素子
JPH0918053A (ja) 窒化物系化合物半導体発光素子およびその製造方法
TW468285B (en) GaN LED grown by MBE to have high hole concentration without thermal annealing
JP2007251119A (ja) 窒化物半導体装置及びその製造方法
JP2007173854A (ja) 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041114

R151 Written notification of patent or utility model registration

Ref document number: 3622200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees