KR100952654B1 - 질화물 반도체소자의 제조 방법 - Google Patents

질화물 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR100952654B1
KR100952654B1 KR1020080115609A KR20080115609A KR100952654B1 KR 100952654 B1 KR100952654 B1 KR 100952654B1 KR 1020080115609 A KR1020080115609 A KR 1020080115609A KR 20080115609 A KR20080115609 A KR 20080115609A KR 100952654 B1 KR100952654 B1 KR 100952654B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
type
semiconductor layer
manufacturing
oxide film
Prior art date
Application number
KR1020080115609A
Other languages
English (en)
Other versions
KR20080103501A (ko
Inventor
오사무 마쓰모토
신이치 안사이
사토루 기지마
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20080103501A publication Critical patent/KR20080103501A/ko
Application granted granted Critical
Publication of KR100952654B1 publication Critical patent/KR100952654B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 전극과의 접촉 저항을 낮게할 수 있는 동시에, 특성의 안정성을 향상시킬 수 있는 질화물 반도체의 제조방법 및 이것을 이용한 반도자 소자의 제조 방법을 제공한다. p형 불순물을 첨가한 질화물 반도체를 제작한 후, 표면을 활성 산소를 포함하는 분위기중에서 처리하고, 표면에 존재하는 탄소를 제거하는 동시에, 산화막을 형성한다. 그 후, p형 불순물을 활성화하여 p형으로 한다. 표면의 탄소를 제거하고, 산화막을 형성하고 있으므로, 활성화 처리에 있어서 질화물 반도체의 표면이 변질되는 것을 방지할 수 있는 동시에, p형 불순물의 활성화율을 향상시킬 수 있다. 따라서, 전극과의 접촉 저항을 낮게할 수 있고, 특성의 불균일을 작게할 수 있다.
질화물 반도체, 반도자 소자, p형 불순물, 제조방법.

Description

질화물 반도체소자의 제조 방법{METHOD OF FABRICATING NITRIDE SEMICONDUCTOR DEVICE}
본 발명은, p형 불순물을 활성화하는 공정을 포함하는 질화물 반도체의 제조 방법 및 이것을 이용한 질화물 반도체소자의 제조 방법에 관한 것이다.
GaN, AlGaN 혼정(混晶) 또는 AlInGaN 혼정 등의 질화물 반도체는, 가시영역으로부터 자외영역까지의 발광을 얻을 수 있는 발광 소자의 구성 재료로서, 또는 전자소자의 구성 재료로서 유망시되고 있다. 특히, 질화물 반도체를 사용한 발광다이오드(LEDs: Light Emitting Diodes)에 관해서는 이미 실용화가 도모되어 있고, 큰 주목을 모으고 있다. 또, 질화물 반도체를 사용한 반도체레이저(LDs; Laser Diodes)의 실현도 보고되어 있고, 광디스크장치의 광원을 처음으로 한 응용이 기대되고 있다.
그런데, 이러한 소자에 있어서 우수한 특성을 얻기 위해서는, 반도체에 대하여 전극을 양호하게 오믹 접촉시키고, 접촉 저항을 낮게 하는 것이 중요하다. 예를 들면, n형 반도체에 관해서는, 규소(Si) 등의 n형 불순물을 첨가함으로써 비교적 높은 캐리어농도를 얻을 수 있어, 전극을 용이하게 오믹 접촉시킬 수 있다.
그러나, p형 반도체에 관해서는, 마그네슘(Mg) 등의 p형 불순물을 첨가하더라도 수소(H)와 결합하고 있기 때문에 활성화율이 낮고, 1 ×1018cm-3정도의 캐리어농도밖에 얻어지지 않는다. 그 때문에, 전극을 양호하게 오믹 접촉시키는 것이 어렵고, 동작전압이 높아져 버려, 특성에도 불균일이 생기기 쉽다고 하는 문제가 있었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 전극과의 접촉 저항을 낮게 할 수 있는 질화물 반도체의 제조 방법 및 이것을 이용한 반도체소자의 제조 방법을 제공함에 있다.
본 발명의 제1 양태에 의한 질화물 반도체의 제조 방법은, p형 불순물을 첨가한 질화물 반도체를 제작하는 공정과, 제작한 질화물 반도체의 표면을 산화하여, 산화막을 형성하는 공정과, 산화막을 형성한 후, p형 불순물을 활성화하여, p형으로 하는 공정을 포함하는 것이다.
본 발명의 제2 양태에 의한 다른 질화물 반도체의 제조 방법은, p형 불순물을 첨가한 질화물 반도체를 제작하는 공정과, 제작한 질화물 반도체층의 표면을, 활성산소를 포함하는 분위기 중에서 처리하는 공정과, 질화물 반도체의 표면을 처리한 후, p형 불순물을 활성화하여, p형으로 하는 공정을 포함하는 것이다.
본 발명의 제3 양태에 의한 반도체소자의 제조 방법은, p형 불순물을 첨가한 질화물 반도체층을 성장시키는 공정과, 성장시킨 질화물 반도체의 표면을 산화하여, 산화막을 형성하는 공정과, 산화막을 형성한 후, p형 불순물을 활성화하여, p형으로 하는 공정을 포함하는 것이다.
본 발명의 제4 양태에 의한 다른 반도체소자의 제조 방법은, p형 불순물을 첨가한 질화물 반도체층을 성장시키는 공정과, 성장시킨 질화물 반도체층의 표면을, 활성산소를 포함하는 분위기 중에서 처리하는 공정과, 질화물 반도체층의 표면을 처리한 후, p형 불순물을 활성화하여, p형으로 하는 공정을 포함하는 것이다.
본 발명에 의한 질화물 반도체의 제조 방법 및 반도체소자의 제조 방법에서는, p형 불순물을 활성화하기 전에, 질화물 반도체의 표면을 산화하여 산화막을 형성하기 때문에, 또는, 질화물 반도체의 표면을 활성산소를 포함하는 분위기 중에서 처리하기 때문에, 활성화처리에서의 질화물 반도체의 표면의 변질이 방지된다.
본 발명의 질화물 반도체의 제조 방법, 또는 반도체소자의 제조 방법에 의하면, p형 불순물을 활성화하기 전에, 질화물 반도체의 표면을 산화하여, 산화막을 형성하도록, 또는, 질화물 반도체의 표면을 활성산소를 포함하는 분위기 중에서 처리하도록 했기 때문에, 활성화처리에서의 질화물 반도체의 표면의 변질을 방지할 수 있는 동시에, p형 불순물의 활성화율을 향상시킬 수 있다. 따라서 이 질화물 반도체에 대하여 전극을 오믹 접촉시키는 경우에, 접촉 저항을 낮게 할 수 있어, 동작전압을 낮게 할 수 있다.
또한, 본 발명의 질화물 반도체의 제조 방법, 또는 반도체소자의 제조 방법에 의하면, p형 불순물을 활성화한 후, 산화막을 제거하도록, 또는 산 및 알칼리중의 최소한 한 쪽에 의해 처리하도록 했기 때문에, 접촉 저항을보다 낮게 할 수 있어, 동작전압을 보다 낮게 할 수 있다.
이상 본 발명의 바람직한 실시예에 대하여 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않고, 이 기술 분야에서 숙련된 자는 본 발명의 사상 및 범위를 일탈하지 않는 범위 내에서 여러 가지 변형 및 변경을 가할 수 있음을 이해할 수 있을 것이다. 그리고, 그와 같은 변형 및 변경은 다음의 특허청구범위에 포함되는 것은 명백하다.
이하, 본 발명의 실시형태에 대해, 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시형태에 따른 질화물 반도체의 제조 방법을 나타낸 흐름도이며, 도 2는 질화물 반도체의 제조 방법을 공정순으로 나타낸 것이다. 또, 질화물 반도체라고 하는 것은, 갈륨(Ga), 알루미늄(Al), 인듐(ln) 및 붕소(B) 등으로 이루어지는 단주기형 주기표의 3B족 원소중의 최소한 1종과, 질소(N), 비소(As) 및 인(P) 등으로 이루어지는 단주기형 주기표의 5B족 원소중의 최소한 질소를 포함하는 것을 말한다.
먼저, 도 2 (A)에 나타낸 바와 같이, 예를 들면, 사파이어(α- Al2O3)로 이루어지는 기판(11)의 c면에, M0CVD(Metal 0rganic Chemica1, Vapor Deposition ; 유기금속 화학기상성장)법에 의해, 마그네슘 등의 p형 불순물을 첨가한 질화물 반도체(12)를 성장시켜 제작한다(스텝 S101). 이 질화물 반도체(12)에는 수소원자가 포함되어 있고, 이 수소와의 결합에 의해 p형 불순물은 활성화가 저해되어 있다.
MOCVD를 행할 때의 원료로는, 갈륨의 원료가스로서 예를 들면 트리메틸갈륨((CH3)3Ga), 알루미늄의 원료가스로서 예를 들면 트리메틸알루미늄((CH3)3Al), 인듐의 원료가스로서 예를 들면 트리메틸인듐((CH3)3In), 붕소의 원료가스로서 예를 들면 트리메틸붕소((CH3)3B), 질소의 원료가스로서 예를 들면 암모니아(NH3)를 각각 사용한다. 또, 마그네슘의 원료가스로서는 예를 들면 비스 = 사이클로펜타디에닐마그네슘((C5 H5)2Mg)을 사용한다.
이어서, 예를 들면, 필요에 따라 질화물 반도체(12)의 표면을 아세톤 등의 유기용제로 세정하여, 표면에 부착되어 있는 불순물을 제거한다(스텝 S102). 계속해서, 예를 들면, 질화물 반도체(12)의 표면을 산 및 알칼리중의 최소한 한 쪽에 의해 또 세정하도록 해도 된다(스텝 S103). 산으로서는 불산(HF)을 포함하는 것이 바람직하고, 알칼리로서는 수산화칼륨(KOH), 수산화나트륨(NaOH) 또는 수산화암모늄(NH4OH) 등을 포함하는 것이 바람직하다.
그 후, 도 2 (B)에 나타낸 바와 같이, 세정한 질화물 반도체(12)의 표면을, 오존(O3)을 포함하는 분위기 중에서 자외선을 조사(照射)함으로써 처리한다. 또는 세정한 질화물 반도체(12)의 표면을, 산소(O2)를 포함하는 분위기 중에서 플라즈마 방전시키는 산소 애셔(asher) 등, 산소를 포함하는 플라즈마분위기 중에서 처리한다. 즉, 질화물 반도체(12)의 표면을, 오존 또는 산소가 해리하여 생긴 원자상태의 활성산소를 포함하는 분위기중에 노출시킨다(스텝 S104). 이에 따라, 질화물 반도체(12)의 표면을 산화하여 산화막(13)을 형성하는 동시에, 질화물 반도체(12)의 표면에 존재하는 세정공정에서 제거되지 않은 탄소(C) 또는 유기물을 제거한다. 이것은, 후속의 p형 불순물을 활성화하는 처리에 있어서, 질화물 반도체(12)의 표면이 변질되는 것을 방지하기 위한 것이다.
특히, 질화물 반도체(12)의 표면을 오존함유분위기 중에서 자외선을 조사함으로써 처리하도록하면, 질화물 반도체(12)의 표면의 손상이 적기 때문에 바람직하다. 이 때, 이 처리는, 예를 들면, 실온 이상 있어서 1분 이상 행하는 것이 바람직하다.
또한, 형성하는 산화막(13)의 두께는, 5nm 이하로 하는 것이 바람직하다. 이 이상 두꺼우면, 후속의 p형 불순물을 활성화하는 처리에 있어서 활성화율이 감소하여 버리거나, 또는 후에 산화막(13)을 제거하는 처리의 곤란성이 증대하여 버리기 때문이다. 또, 이 산화막(13)이라고 하는 것은, 의도적으로 형성한 것을 가리키고, 공기중에 방치되는 것에 의해 형성되는 자연산화막을 의미하는 것은 아니다.
산화막(13)을 형성한 후, 예를 들면, 질화물 반도체(12)를 400℃ 이상의 온도로 어닐링한다. 이에 따라, 수소를 방출시키고, 질화물 반도체(12)에 포함되는 p형 불순물을 활성화하여, p형으로 한다(스텝 S105). 본 실시형태에서는, 활성화 처리 전에, 질화물 반도체(12)의 표면에 존재하는 탄소를 제거하는 동시에, 산화막(13)을 형성하고 있기 때문에, 활성화처리에서의 질화물 반도체(12)의 표면의 변질이 방지된다. 또, 산화막(13)에 의해 수소의 방출이 촉진되어, p형 불순물의 활성화율이 향상된다고 생각된다.
p형 불순물의 활성화를 행한 후, 도 2 (C)에 나타낸 바와 같이, 예를 들면 필요에 따라, 질화물 반도체(12)의 표면을 산 및 알칼리중의 최소한 한 쪽에 의해 처리하고, 산화막(13)을 제거한다(스텝 S106). 산으로서는 불산을 포함하는 것이 바람직하고, 알칼리로서는 수산화칼륨, 수산화나트륨 또는 수산화암모늄 등을 3% 이상 포함하는 것이 바람직하다. 처리온도는 100℃ 이하로 하는 것이 바람직하다. 처리는 산 또는 알칼리 중 어느 한 쪽만이라도 좋지만, 양쪽 모두를 행하는 쪽이 바람직하다. 처리의 순서는 산 또는 알칼리의 어느 쪽이 앞서도 된다.
이에 따라, 변질이 적은 양호한 계면을 가지고, p형 불순물의 활성화율이 높은 질화물 반도체가 얻어진다.
다음에, 이 질화물 반도체의 제조 방법을 이용한 반도체소자의 제조 방법, 구체적으로는 반도체레이저의 제조 방법에 대하여 설명한다.
도 3은 본 실시형태에 따른 질화물 반도체의 제조 방법을 이용하여 제조하는 반도체레이저의 구성을 나타낸 것이다. 먼저, 예를 들면, 사파이어로 이루어지는 기판(21)을 준비하고, 이 기판(21)의 c 면상에, MOCVD 법에 의해 n형 질화물 반도체층인 각 층을 각각 성장시킨다. 즉, 예를 들면, n형 불순물인 규소를 첨가한 n형 GaN으로 이루어지는 n형 콘택트층(22), 규소를 첨가한 n형 AlGaN 혼정으로 이루 어지는 n형 클래드층(23), 규소를 첨가한 n형 GaN으로 이루어지는 n형 가이드층(24)을 순차 성장시킨다.
이어서, n형 질화물 반도체층 상에, 예를 들면, MOCVD 법에 의해 조성이 상이한 GaxIn1-xN(단, 1 ≥x ≥0) 혼정층을 적층한 다중 양자 웰구조를 가지는 활성층(25)을 성장시킨다.
활성층(25)을 성장시킨 후, 활성층(25)상에, 예를 들면 MOCVD 법에 의해 p형 불순물을 첨가한 질화물 반도체층인 각 층을 각각 성장시킨다. 즉, 예를 들면, 마그네슘을 첨가한 AlGaN 혼정으로 이루어지는 전류블록층(26), 마그네슘을 첨가한 GaN으로 이루어지는 p형 가이드층(27), 마그네슘을 첨가한 AlGaN 혼정으로 이루어지는 p형 클래드층(28), 마그네슘을 첨가한 GaN으로 이루어지는 p형 콘택트층(29)을 순차 성장시킨다.
이어서, 전번의 질화물 반도체의 제조 방법과 동일하게 하여, 필요에 따라 p형 콘택트층(29)의 표면을 유기용제로 세정하고(도 1; 스텝 S102 참조), 또한 산 및 알칼리중의 최소한 한 쪽에 의해 세정한 후(도 1; 스텝 S103 참조), 활성산소를 포함하는 분위기 중에서 처리하여 도 3에는 나타내지 않은 산화막을 형성한다(도 1; 스텝 S104 참조).
산화막을 형성한 후, 앞서의 질화물 반도체의 제조 방법과 동일하게 하여, 전류블록층(26), p형 가이드층(27), p형 클래드층(28) 및 p형 콘택트층(29)에 포함되는 p형 불순물을 활성화하여, 그들 층을 p형으로 한다(도 1; 스텝 S105 참조). 본 실시형태에서는, 활성화처리 전에, 활성산소를 포함하는 분위기 중에서 처리하고, 산화막을 형성하고 있기 때문에, p형 콘택트층(29)의 표면의 변질이 방지되는 동시에, p형 콘택트층(29)의 캐리어농도가 높아진다.
p형 불순물을 활성화한 후, 전번의 질화물 반도체의 제조 방법과 동일하게 하여, 필요에 따라 산 및 알칼리중의 최소한 한쪽으로 처리하여, 산화막을 제거한다(도 1; 스텝 S106 참조). 이 처리는 행하지 않아도 되지만, 행한 쪽이, 후술하는 p측 전극(31)과 p형 콘택트층(29)과의 접촉 저항을보다 낮게 할 수 있기 때문에 바람직하다.
산화막을 제거한 후, p형 콘택트층(29)상에 도시하지 않은 마스크층을 형성하고, 이 마스크층을 이용하여 예를 들면 RIE(Reactive lon Etching ; 반응성 이온 에칭)에 의해 p형 콘택트층(29) 및 p형 클래드층(28)의 일부를 선택적으로 제거하여, p형 클래드층(28)의 상부 및 p형 콘택트층(29)을 가는 밴드형(리지형)으로 한다. 그 후, 도시하지 않은 마스크층을 제거하고, 전체면(즉 p형 클래드층(28) 및 p형 콘택트층(29)의 위)에, 예를 들면 증착법에 의해 이산화규소(SiO2)로 이루어지는 절연막(3O)를 형성한다. 이어서, 예를 들면, 절연막(30)상에, 도시하지 않은 레지스트막을 도포형성하고, 이 레지스트막을 마스크로서, RlE에 의해, 절연막(30), p형 클래드층(28), p형가이드층(27), 전류블록층(26), 활성층(25), n형 가이드층(24) 및 n형 클래드층(23)의 일부를 순차 선택적으로 제거하여, n형 콘택트층(22)을 노출시킨다.
n형 콘택트층(22)을 노출시킨 후, 도시하지 않은 레지스트막을 제거하여, 전체면(즉 절연막(30) 및 n형 콘택트층(22)의 위)에 도시하지 않은 레지스트막을 도포형성하고, 이 레지스트막을 마스크로 하여 절연막(30)을 선택적으로 제거하여, p형 콘택트층(29)을 노출시킨다. 그 후, 전체면(즉 p형 콘택트층(29) 및 도시하지 않은 레지스트막의 위)에, 예를 들면, 팔라듐(Pd), 백금(Pt) 및 금(Au)을 선택적으로 순차 증착하여, 도시하지 않은 레지스트막을 그 위에 적층된 금속과 함께 제거하여(리프트오프), p측 전극(31)을 형성한다. 본 실시형태에서는, p형 콘택트층(29)의 표면이 변질이 적은 양호한 상태이며, p형 콘택트층(29)의 캐리어농도가 향상되어 있기 때문에, p형 콘택트층(29)과 p측 전극(31)과의 접촉 저항이 낮아진다.
p측 전극(31)을 형성한 후, 전체면(즉, n형 콘택트층(22), 절연막(30) 및 p측 전극(31)의 위)에, n형 콘택트층(22)에 대응하여 개구를 가지는 도시하지 않은 레지스트막을 도포형성한다. 그 후, 전체면(즉 n형 콘택트층(22) 및 도시하지 않은 레지스트막의 위)에, 예를 들면 진공증착법에 의해 티탄(Ti), 알루미늄 및 금을 순차 증착하고, 도시하지 않은 레지스트막을 그 위에 형성된 금속과 함께 제거하여(리프트오프), n측 전극(32)을 형성한다.
이어서, 기판(21)을 예를 들면 80㎛ 정도의 두께로 되도록 연삭한 후, 기판(21)을 소정의 크기로 커팅하고, p측 전극(31)의 연장방향에 있어서 대향하는 한 쌍의 공진기 단면에 도시하지 않은 반사경막을 형성한다. 이에 따라, 도 3에 나타낸 반도체레이저가 완성된다.
이와 같이 본 실시형태에 의하면, p형 불순물을 활성화하기 전에, 질화물 반도체(12)의 표면을 활성산소를 포함하는 분위기 중에서 처리하여, 표면에 존재하는 탄소를 제거하는 동시에, 산화막(13)을 형성하도록 했기 때문에, 활성화처리에서의 질화물 반도체(12)의 표면의 변질을 방지할 수 있는 동시에, p형 불순물의 활성화율을 향상시킬 수 있다.
따라서 이 방법을 이용하여 반도체레이저를 제작하면, p형 콘택트층(29)과 p측 전극(3l)과의 접촉 저항을 낮게 할 수 있어, 동작전압을 낮게 할 수 있는 동시에, 특성의 불균일를 작게 할 수 있다.
특히, p형 불순물을 활성화한 후, 산 및 알칼리중의 최소한 한 쪽에 의해 처리하고, 형성한 산화막을 제거하도록하면, p형 콘택트층(29)과 p측 전극(31)과의 접촉 저항을보다 낮게 할 수 있어, 동작전압을보다 작게 할 수 있다.
[실시예]
또한, 본 발명의 구체적인 실시예에 대해, 도 1 및 도 3을 참조하여 상세하게 설명한다.
[실시예 1]
실시예 1로서, 복수의 기판(21)을 준비하고, 실시예에서 설명한 반도체소자의 제조 방법과 동일하게 하여, 도 3에 나타낸 반도체레이저를 각 기판(21)에 대해 복수개씩 제작했다.
그 때, p형 불순물을 활성화하기 전의 표면처리는, 오존을 포함하는 80℃의 분위기 중에서 자외선을 10분간 조사함으로써 행하였다(도 1; 스텝 S104 참조). 표면처리전의 세정(도 1; 스텝 S102 참조)은, 아세톤을 사용하여 초음파를 걸면서 5분간 행하고, 산 및 알칼리에 의한 세정은 행하지 않았다(도 1; 스텝 Sl02, S103참조). p형 불순물을 활성화한 후의 표면처리는, 수산화칼륨 수용액에 의해 60℃로 5분간 담근 후, 불산에 의해 50℃로 5분간 담그는 것에 의해 행하였다(도 1; 스텝 S106 참조). 또, 제조조건은 각 기판(21)에 모두 동일하게 하였다.
제작한 반도체레이저에 대해, 각 기판(21)으로부터 5개씩 적절히 선택하고, 50mA의 정전류를 흘렸을 때의 p측 전극(31)의 콘택트저항 및 전압을 측정하여, 기판마다의 평균값을 구했다. 그 결과를 도 4에 나타낸다.
본 실시예에 대한 비교예 1로서, p형 콘택트층(29)의 표면을 오존을 포함하는 분위기 중에서 자외선을 조사함으로써 처리하지 않은 것을 제외하고, 본 실시예와 동일하게 하여 복수의 기판에 각각 복수개씩 반도체레이저를 제작하여, 동일하게 하여 기판마다 콘택트저항 및 전압의 평균값을 구했다. 그 결과를 도 5에 나타낸다. 또, 비교예 1에서는 실시예 1과 별도의 기판을 준비했다.
[실시예 2]
또, 실시예 2로서, 또한 별도의 기판(21)을 2매 준비하고, 각 기판(21)의 반분측(half side)에, 실시예 1과 동일하게 하여 복수개씩 반도체레이저를 제작했다. 다른 반분측에는, 비교예 2로서, 활성산소를 포함하는 분위기중에 노출하지 않은 반도체레이저를 복수개씩 제작했다. 이들 실시예 2 및 비교예 2의 반도체레이저에 관해서도, 각 기판(21)으로부터 표 1에 나타낸 개수씩 적절한 선택하고, 50mA의 전류를 흘렸을 때의 p측 전극(31)의 콘택트저항 및 전압을 측정하여, 그들의 평균 값 및 전압의 표준 불균일를 구했다. 얻어진 결과를 표 1에 나타낸다.
[표 1]
기판의 번호 콘택트 저항 (Ω/㎝) 전압의 평균치 (V) 전압의 표준편차 측정수 (개)
실시예 2 S35 0.0140 4.9 0.19 18
S36 0.0036 4.9 0.07 25
비교예 2 S35 0.0340 5.8 0.11 14
S36 0.0370 5.5 0.52 30
도 4로부터 알 수 있는 바와 같이, 실시예 1에 의하면, 콘택트저항 및 전압에 대해 모두 기판(21)의 차이에 의한 차이가 작았다. 이에 대하여, 도 5로부터 알 수 있는 바와 같이 비교예 1에서는, 콘택트저항 및 전압에 대해 모두 기판에 의한 차이가 컸다. 즉, p형 불순물을 활성화하기 전에, p형 콘택트층(29)의 표면을 활성산소를 포함하는 분위기 중에서 처리하도록하면, 특성의 불균일을 작게 하여 안정시킬 수 있는 것을 알 수 있었다.
또, 표 1로부터 알 수 있는 바와 같이, 실시예 2는 비교예 2에 비해, 콘택트저항 및 전압 모두 낮은 값이 얻어졌다. 즉, p형 불순물을 활성화하기 전에, p형 콘택트층(29)의 표면을 활성산소를 포함하는 분위기 중에서 처리하도록하면, p형 콘택트층(29)과 p측 전극(31)과의 접촉 저항을 낮게 할 수 있어, 동작전압을 낮출 수 있는 것을 알 수 있었다.
이상, 실시형태 및 실시예를 들어 본 발명을 설명했지만, 본 발명은 상기 실시형태 및 실시예에 한정되는 것이 아니라, 여러 가지 변형가능하다. 예를 들면, 상기 실시형태 및 실시예에서는, 활성산소를 포함하는 분위기에서 처리함으로써 산 화막을 형성하는 경우에 대하여 설명했지만, 다른 방법에 의해 산화막을 형성하도록 할 수도 있다.
또, 상기 실시형태 및 실시예에서는, p형 불순물의 활성화을 행한 직후에 산화막을 제거하도록 했지만, p측 전극을 형성하기 전이면 산화막을 언제나 제거해도 되고, p측 전극을 형성하기 직전에 산화막을 제거하도록 하면, p형 콘택트층 표면의 오염이 적어 바람직하다.
또한, 상기 실시형태 및 실시예에서는, 반도체소자의 제조 방법으로서 반도체레이저의 제조 방법을 구체적인 예를 들어 설명했지만, 본 발명은 전계트랜지스터 등의 다른 반도체소자를 제조하는 경우에 관해서도 적용할 수 있다. 또, 상기 실시형태 및 실시예에서는, p형 불순물을 첨가한 질화물 반도체층인 p형 콘택트층에 p측 전극을 형성하는 경우에 대하여 설명했지만, 본 발명은, p형 불순물을 첨가한 질화물 반도체층에 오믹접촉시킬 필요가 있는 전극을 형성하는 경우에 넓리 적용할 수 있다.
또한, 상기 실시형태 및 실시예에서는, MOCVD 법에 의해 질화물 반도체를 형성하는 경우에 대하여 설명했지만, MBE(Molecular Beam Epitaxy ; 분자선 에피택시)법, 하이드라이드 기상성장법 또는 할라이드 기상성장법 등의 다른 방법에 의해 형성하도록 할 수도 있다. 또, 하이드라이드 기상성장법이란 하이드라이드(수소 화물)가 반응 또는 원료가스의 수송에 기여하는 기상성장법을 말하며, 할라이드 기상성장법이란 할라이드(할로겐화물)이 반응 또는 원료가스의 수송에 기여하는 기상성장법을 말한다.
또한, 상기 실시형태 및 실시예에서는, 사파이어로 이루어지는 기판을 이용하도록 했지만, GaN 또는 SiC 등의 다른 재료로 이루어지는 기판을 사용하도록 할 수도 있다.
도 1은 본 발명의 일 실시형태에 따른 질화물 반도체의 제조 방법을 나타낸 흐름도이다.
도 2는 본 발명의 일 실시형태에 따른 질화물 반도체의 제조 방법의 공정을 나타낸 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 질화물 반도체의 제조 방법을 이용하여 제작하는 반도체레이저의 구성을 나타낸 단면도이다.
도 4는 본 발명의 실시예 1에 따른 반도체레이저의 콘택트저항 및 전압을 나타낸 특성도이다.
도 5는 본 발명의 실시예 1에 대한 비교예 1에 따른 반도체레이저의 콘택트저항 및 전압을 나타낸 특성도이다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 질화물 반도체소자의 제조 방법으로서,
    기판 상에 n형 질화물 반도체층을 성장시키는 공정과,
    활성층을 성장시키는 공정과,
    p형 불순물을 첨가한 질화물 반도체층을 성장시키는 공정과,
    성장시킨 질화물 반도체층의 표면을 산화하여, 산화막을 형성하는 공정,
    산화막을 형성한 후, p형 불순물을 활성화하여, p형으로 하는 공정, 및
    상기 p형 불순물의 활성화를 행한 후, 상기 산화막을 제거하는 공정
    을 포함하는, 질화물 반도체소자의 제조 방법.
  4. 제3항에 있어서,
    상기 산화막을 제거한 후, p형의 질화물 반도체층에 대하여 전극을 형성하는 공정을 더 포함하는, 질화물 반도체소자의 제조 방법.
  5. 질화물 반도체소자의 제조 방법으로서,
    기판 상에 n형 질화물 반도체층을 성장시키는 공정과,
    활성층을 성장시키는 공정과,
    p형 불순물을 첨가한 질화물 반도체층을 성장시키는 공정과,
    성장시킨 질화물 반도체층의 표면을 산화하여, 산화막을 형성하는 공정,
    산화막을 형성한 후, p형 불순물을 활성화하여, p형으로 하는 공정, 및
    상기 질화물 반도체층을 성장시킨 후, 그 표면에 산화막을 형성하기 전에, 질화물 반도체층의 표면을 유기용제로 세정하는 공정
    을 포함하는, 질화물 반도체소자의 제조 방법.
  6. 삭제
  7. 질화물 반도체소자의 제조 방법으로서,
    기판 상에 n형 질화물 반도체층을 성장시키는 공정과,
    활성층을 성장시키는 공정과,
    p형 불순물을 첨가한 질화물 반도체층을 성장시키는 공정과,
    성장시킨 질화물 반도체층의 표면을, 활성산소를 포함하는 분위기 중에서 처리하는 공정,
    상기 질화물 반도체층의 표면을 처리한 후, p형 불순물을 활성화하여, p형으로 하는 공정, 및
    상기 p형 불순물을 활성화한 후, 상기 질화물 반도체층의 표면을, 산 및 알칼리 중의 최소한 한 쪽에 의해 처리하는 공정
    을 포함하는, 질화물 반도체소자의 제조 방법.
  8. 제7항에 있어서,
    상기 질화물 반도체층의 표면을 산 및 알칼리 중의 최소한 한 쪽에 의해 처리한 후, p형의 질화물 반도체층에 대하여 전극을 형성하는 공정을 더 포함하는, 질화물 반도체소자의 제조 방법.
  9. 질화물 반도체소자의 제조 방법으로서,
    기판 상에 n형 질화물 반도체층을 성장시키는 공정과,
    활성층을 성장시키는 공정과,
    p형 불순물을 첨가한 질화물 반도체층을 성장시키는 공정과,
    성장시킨 질화물 반도체층의 표면을, 활성산소를 포함하는 분위기 중에서 처리하는 공정,
    상기 질화물 반도체층의 표면을 처리한 후, p형 불순물을 활성화하여, p형으로 하는 공정, 및
    상기 질화물 반도체층을 성장시킨 후, 활성산소를 포함하는 분위기 중에서 처리하기 전에, 상기 질화물 반도체층의 표면을 유기용제로 세정하는 공정
    을 포함하는, 질화물 반도체소자의 제조 방법.
KR1020080115609A 2001-07-02 2008-11-20 질화물 반도체소자의 제조 방법 KR100952654B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001200628A JP3622200B2 (ja) 2001-07-02 2001-07-02 窒化物半導体の製造方法および半導体素子の製造方法
JPJP-P-2001-200628 2001-07-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036832A Division KR100893131B1 (ko) 2001-07-02 2002-06-28 질화물 반도체의 제조 방법 및 반도체소자의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110396A Division KR101224532B1 (ko) 2001-07-02 2009-11-16 질화물 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080103501A KR20080103501A (ko) 2008-11-27
KR100952654B1 true KR100952654B1 (ko) 2010-04-13

Family

ID=19037721

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020020036832A KR100893131B1 (ko) 2001-07-02 2002-06-28 질화물 반도체의 제조 방법 및 반도체소자의 제조 방법
KR1020080115609A KR100952654B1 (ko) 2001-07-02 2008-11-20 질화물 반도체소자의 제조 방법
KR1020090110396A KR101224532B1 (ko) 2001-07-02 2009-11-16 질화물 반도체소자의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020020036832A KR100893131B1 (ko) 2001-07-02 2002-06-28 질화물 반도체의 제조 방법 및 반도체소자의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020090110396A KR101224532B1 (ko) 2001-07-02 2009-11-16 질화물 반도체소자의 제조 방법

Country Status (5)

Country Link
US (1) US6960482B2 (ko)
JP (1) JP3622200B2 (ko)
KR (3) KR100893131B1 (ko)
CN (1) CN1203559C (ko)
TW (1) TW546730B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040079506A (ko) * 2003-03-07 2004-09-16 엘지전자 주식회사 화합물 반도체 발광 소자의 제조 방법
US8089093B2 (en) * 2004-02-20 2012-01-03 Nichia Corporation Nitride semiconductor device including different concentrations of impurities
US7405441B2 (en) 2005-03-11 2008-07-29 Infineon Technology Ag Semiconductor memory
JP4536568B2 (ja) * 2005-03-31 2010-09-01 住友電工デバイス・イノベーション株式会社 Ｆｅｔの製造方法
JP2006352075A (ja) * 2005-05-17 2006-12-28 Sumitomo Electric Ind Ltd 窒化物系化合物半導体および化合物半導体の洗浄方法、これらの製造方法および基板
US20110018105A1 (en) * 2005-05-17 2011-01-27 Sumitomo Electric Industries, Ltd. Nitride-based compound semiconductor device, compound semiconductor device, and method of producing the devices
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8399273B2 (en) * 2008-08-18 2013-03-19 Tsmc Solid State Lighting Ltd. Light-emitting diode with current-spreading region
US8986835B2 (en) * 2010-04-05 2015-03-24 Purdue Research Foundation Growth process for gallium nitride porous nanorods
CN102447020A (zh) * 2010-10-12 2012-05-09 泰谷光电科技股份有限公司 制造高亮度垂直式发光二极管的方法
TW201216503A (en) * 2010-10-12 2012-04-16 Tekcore Co Ltd Method for fabricating a vertical light-emitting diode with high brightness
US8399367B2 (en) * 2011-06-28 2013-03-19 Nitride Solutions, Inc. Process for high-pressure nitrogen annealing of metal nitrides
CN109755356B (zh) * 2017-11-07 2020-08-21 山东浪潮华光光电子股份有限公司 一种提升GaN基发光二极管内置欧姆接触性能的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864866A (ja) * 1994-08-22 1996-03-08 Rohm Co Ltd 半導体発光素子の製法
KR20000011914A (ko) * 1998-07-23 2000-02-25 이데이 노부유끼 발광소자및그제조방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120885A (ja) 1989-10-04 1991-05-23 Seiko Epson Corp 半導体レーザの製造方法
JP2540791B2 (ja) * 1991-11-08 1996-10-09 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法。
JP3688843B2 (ja) * 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
US6291840B1 (en) * 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
JP3097597B2 (ja) * 1997-05-09 2000-10-10 昭和電工株式会社 Ｉｉｉ族窒化物半導体の形成方法
US5902130A (en) * 1997-07-17 1999-05-11 Motorola, Inc. Thermal processing of oxide-compound semiconductor structures
JP3457511B2 (ja) * 1997-07-30 2003-10-20 株式会社東芝 半導体装置及びその製造方法
JPH11219919A (ja) * 1998-02-02 1999-08-10 Sony Corp 金属膜の成膜方法ならびに半導体装置およびその製造方法
JP3425357B2 (ja) * 1998-03-19 2003-07-14 株式会社東芝 ｐ型窒化ガリウム系化合物半導体層の製造方法
JPH11274168A (ja) * 1998-03-20 1999-10-08 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
JPH11274227A (ja) * 1998-03-20 1999-10-08 Hitachi Ltd 半導体チップの実装方法および装置
JP2000091637A (ja) * 1998-09-07 2000-03-31 Rohm Co Ltd 半導体発光素子の製法
JP3794876B2 (ja) * 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
JP2000101134A (ja) * 1998-09-18 2000-04-07 Stanley Electric Co Ltd 窒化物半導体素子の製造方法および窒化物半導体素子
TW386286B (en) * 1998-10-26 2000-04-01 Ind Tech Res Inst An ohmic contact of semiconductor and the manufacturing method
JP2000244010A (ja) * 1999-02-19 2000-09-08 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子の製造方法
JP4357022B2 (ja) * 1999-02-24 2009-11-04 三洋電機株式会社 半導体発光素子の製造方法
JP3658756B2 (ja) * 1999-03-01 2005-06-08 住友電気工業株式会社 化合物半導体の製造方法
JP3723374B2 (ja) * 1999-03-19 2005-12-07 ローム株式会社 半導体発光素子の製法
US6093952A (en) * 1999-03-31 2000-07-25 California Institute Of Technology Higher power gallium nitride schottky rectifier
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6586328B1 (en) * 2000-06-05 2003-07-01 The Board Of Trustees Of The University Of Illinois Method to metallize ohmic electrodes to P-type group III nitrides
US20020004254A1 (en) * 2000-07-10 2002-01-10 Showa Denko Kabushiki Kaisha Method for producing p-type gallium nitride-based compound semiconductor, method for producing gallium nitride-based compound semiconductor light-emitting device, and gallium nitride-based compound semiconductor light-emitting device
JP4581198B2 (ja) * 2000-08-10 2010-11-17 ソニー株式会社 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864866A (ja) * 1994-08-22 1996-03-08 Rohm Co Ltd 半導体発光素子の製法
KR20000011914A (ko) * 1998-07-23 2000-02-25 이데이 노부유끼 발광소자및그제조방법

Also Published As

Publication number Publication date
JP3622200B2 (ja) 2005-02-23
JP2003017810A (ja) 2003-01-17
KR20030004089A (ko) 2003-01-14
KR101224532B1 (ko) 2013-01-21
KR20090126228A (ko) 2009-12-08
KR100893131B1 (ko) 2009-04-15
CN1203559C (zh) 2005-05-25
KR20080103501A (ko) 2008-11-27
US6960482B2 (en) 2005-11-01
CN1395322A (zh) 2003-02-05
TW546730B (en) 2003-08-11
US20030082893A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
KR100952654B1 (ko) 질화물 반도체소자의 제조 방법
JP3160914B2 (ja) 窒化ガリウム系化合物半導体レーザダイオード
JP2001298214A (ja) 半導体発光素子およびその製造方法
JP4581198B2 (ja) 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
JP2002057161A5 (ko)
KR100440705B1 (ko) 반도체 장치의 제조 방법
JP2003347660A (ja) 窒化物半導体装置の製造方法
JPH09186404A (ja) ＧａＮ堆積ウエーハ及び光半導体装置
JP3555419B2 (ja) 窒化ガリウム系化合物半導体の電極形成方法及び素子の製造方法
JP3403665B2 (ja) 窒化ガリウム系化合物半導体発光素子
JPH10303458A (ja) 窒化ガリウム系化合物半導体素子
JP3642199B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP3792003B2 (ja) 半導体発光素子
JPH11346035A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP2002374002A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JPH07297496A (ja) ３族窒化物半導体レーザの製造方法
JPH08316571A (ja) 半導体レーザ及びその製造方法
JP2737053B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2001177190A (ja) 窒化ガリウム系化合物半導体発光素子
TW468285B (en) GaN LED grown by MBE to have high hole concentration without thermal annealing
JP2007251119A (ja) 窒化物半導体装置及びその製造方法
JP2007173854A (ja) 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
JP2001177188A (ja) 窒化ガリウム系化合物半導体発光素子
JP2007180564A (ja) 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
JP2001177185A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee