KR20210008427A - 반도체 레이어 형성을 위한 방법 및 재료 증착 시스템 - Google Patents

반도체 레이어 형성을 위한 방법 및 재료 증착 시스템 Download PDF

Info

Publication number
KR20210008427A
KR20210008427A KR1020207037705A KR20207037705A KR20210008427A KR 20210008427 A KR20210008427 A KR 20210008427A KR 1020207037705 A KR1020207037705 A KR 1020207037705A KR 20207037705 A KR20207037705 A KR 20207037705A KR 20210008427 A KR20210008427 A KR 20210008427A
Authority
KR
South Korea
Prior art keywords
substrate
source
layer
distance
region
Prior art date
Application number
KR1020207037705A
Other languages
English (en)
Inventor
페타 아타나코빅
Original Assignee
실라나 유브이 테크놀로지스 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실라나 유브이 테크놀로지스 피티이 리미티드 filed Critical 실라나 유브이 테크놀로지스 피티이 리미티드
Publication of KR20210008427A publication Critical patent/KR20210008427A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0026—Activation or excitation of reactive gases outside the coating chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/243—Crucibles for source material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C30B23/005—Controlling or regulating flux or flow of depositing species or vapour
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01008—Oxygen [O]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H01L33/285—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

산화물-기반 레이어를 포함하여, 반도체 레이어를 형성하기 위한 시스템 및 방법이 개시되며, 재료 증착 시스템은 기판의 기판 증착면의 중심 축을 중심으로 기판을 회전시키는 회전 메커니즘을 갖는다. 재료를 기판에 공급하는 재료 소스는 i) 출구 개구면이 있는 출구 개구 및 ii) 출구 개구면으로부터의 미리결정된 재료 배출 공간 분포를 갖는다. 출구 개구는 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 위치한다. 본 시스템은 i) 설정된 경사 각도를 이용하여 원하는 레이어 증착 균일성을 달성하기 위한 직교 거리 및 측면 거리에 대한 최소값, 또는 ii) 설정된 직교 거리 및 설정된 측면 거리를 이용하여 원하는 레이어 증착 균일성을 달성하기 위한 경사 각도 중 어느 하나에 관해 구성될 수 있다.

Description

반도체 레이어 형성을 위한 방법 및 재료 증착 시스템
관련 출원
본 출원은 2018년 6월 7일에 출원되고, 발명의 명칭이 "재료 증착 시스템 및 방법"인 미국 특허 가출원 제62/682,005호에 대해 우선권을 주장하며, 이 가출원은 모든 목적을 위해 본 명세서에 참조로 포함된다.
배경
반도체 제조 공정에서, 박막 재료는, 예를 들어, 반응 챔버의 소스 물질을 사용하여 평면 증착 표면에 증착된다. 분자 빔 에피택시(MBE; Molecular Beam Epitaxy)는 반응 챔버에서 단결정 박막을 증착하는 여러 방법 중 하나이다. 분자 빔 에피택시는 고진공(HV) 또는 초-고진공(UHV)(예를 들어, 10-6 내지 10-9 Pa)에서 일어난다. MBE의 가장 중요한 양상은 (1) 소스 재료 종(species) 선택에서의 유연성; (2) 증착된 상이한(dissimilar) 막(film) 사이의 인터페이스 돌발성; (3) 증착된 막의 낮은 불순물 수준; 및 (4) 증착된 막의 정밀하고 균일한 두께이다. 마지막 양상은 일반적으로 시간당 10,000 nm를 초과하는 화학 기상 증착(CVD)과 같은 다른 통상의 증착 공정의 증착 속도에 비해 상대적으로 느린(일반적으로 시간당 1,000 nm 미만) 증착 속도를 사용하여 달성된다. MBE의 느린 증착 속도(또는 성장 속도)는 유리하게는 박막을 에피택셜하게(epitaxially) 성장시키는 데 사용되며; 그러나 MBE는 다른 증착 기술(예를 들어, CVD)에 의해 달성된 낮은 불순물 수준과 일치하도록 비례적으로 더 높은 반응기 진공을 필요로 한다.
MBE와 같은 증착 공정에서, 고-품질 막은 증착면(deposition plane)에 걸쳐 약 99 % 이상의 두께 균일성을 가질 수 있다. 다른 방식으로 말하자면, 고-품질 막은 증착면에 걸쳐 약 1 % 이하의 두께 불균일성을 가질 수 있다. 증착면 전체의 균일성은 성장 속도와 에피택셜하게 성장되는 막의 품질 간에 직접적인 상관 관계가 있기 때문에, 현재 MBE 공정에서 매우 중요하다. 즉, 더 느린 증착 속도는 전체 증착면에 걸쳐 균일한 원자 모노레이어-스케일 커버리지를 제어하여 2차원(2D) "레이어별"(LbL; layer-by-layer) 성장 모드를 달성할 수 있다. LbL 성장 모드를 사용하는 박막 증착은 후속 레이어의 성장 전에 완전한 2D 레이어를 형성할 수 있게 하는데, 이는 단결정 박막 및 멀티레이어 이종(heterogeneous) 막의 에피택셜 성장에 가장 바람직한 방법이다. 일반적으로, 기술적으로 관련된 반도체(예를 들어, AlGaAs, AlGaN, SiGe 등)에 대해 LbL 성장 모드가 적어도 다음 기준에 따라 달성된다: (i) 고도의 비평형 온도-압력 조건; (ii) 증착면을 가로지르는 종의 균일한 도착 속도; 및 (iii) 성장 표면에 부여될 수 있는 매우 균일한 공간 온도.
요약
일부 실시형태에서, 광전자 디바이스는 기판 및 기판 상에 에피택셜하게 증착된 다중-영역 스택을 포함한다. 다중-영역 스택은 성장 방향을 따라 산소-극성 결정 구조(structure) 또는 금속-극성 결정 구조를 갖는 결정 극성을 포함한다. 다중-영역 스택은 버퍼 레이어를 포함하는 제1 영역, 결정 구조 개선 레이어를 포함하는 제2 영역, 제1 전도도 타입(conductivity type)을 포함하는 제3 영역, 고유 전도도 타입 레이어를 포함하는 제4 영역, 및 제2 전도도 타입을 포함하는 제5 영역을 포함하며, 여기서 제2 전도도 타입은 제1 전도도 타입과 상반된다. 다중-영역 스택의 적어도 하나의 영역은 Mg(x)Zn(1-x)O를 포함하는 벌크 반도체 재료이다. 다중-영역 스택의 적어도 하나의 영역은 ZnO, MgO 및 Mg(x)Zn(1-x)O 중 적어도 2종을 포함하는 초격자(superlattice)이다.
일부 실시형태에서, 광전자 디바이스는 기판 및 기판 상에 에피택셜하게 증착된 다중-영역 스택을 포함한다. 다중-영역 스택은 성장 방향을 따라 비극성 결정성 재료 구조를 포함한다. 다중-영역 스택은 버퍼 레이어를 포함하는 제1 영역, 결정 구조 개선 레이어를 포함하는 제2 영역, 제1 전도도 타입을 포함하는 제3 영역, 고유 전도도 타입 레이어를 포함하는 제4 영역, 및 제2 전도도 타입을 포함하는 제5 영역을 포함하며, 여기서 제2 전도도 타입은 제1 전도도 타입과 상반된다. 다중-영역 스택의 적어도 하나의 영역은 Mg(x)Zn(1-x)O를 포함하는 벌크 반도체 재료이다. 다중-영역 스택의 적어도 하나의 영역은 ZnO, MgO, 및 Mg(x)Zn(1-x)O 중 적어도 2종을 포함하는 초 격자이다.
일부 실시형태에서, 재료 증착 시스템을 구성하는 방법은 기판의 기판 증착면의 중심 축을 중심으로 기판을 회전시키는 회전 메커니즘을 제공하는 단계를 포함한다. 재료를 기판에 공급하는 재료 소스가 선택되고, 여기서 재료 소스는 i) 출구 개구면(aperture plane)을 갖는 출구 개구 및 ii) 출구 개구면으로부터의 미리결정된 재료 배출(ejection) 공간 분포를 갖는다. 미리결정된 재료 배출 공간 분포는 중심 축으로부터 오프셋(offset)된 지점에서 기판과 교차하는 대칭 축을 갖는다. 출구 개구는 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 위치한다. 본 방법은 또한 재료 소스의 출구 개구에 대한 i) 경사 각도 또는 ii) 직교 거리 및 측면 거리 중 어느 하나를 설정하는 단계를 포함한다. 원하는 성장 속도를 위한 원하는 레이어 증착 균일성을 달성하기 위해 기판 상의 원하는 재료 축적이 선택된다. 본 방법은 i) 설정된 경사 각도를 이용하여 원하는 레이어 증착 균일성을 달성하기 위한 직교 거리 및 측면 거리에 대한 최소값 또는 ii) 설정된 직교 거리 및 설정된 측면 거리를 이용하여 원하는 레이어 증착 균일성을 달성하기 위한 경사 각도 중 어느 하나를 결정한다. 기판과 재료 소스는 진공 환경 내에 포함된다.
일부 실시형태에서, 반도체 레이어를 형성하는 방법은 기판의 기판 증착면의 중심 축을 중심으로 기판을 회전시키는 단계, 기판을 가열하는 단계, 및 기판에 재료를 공급하는 재료 소스를 제공하는 단계를 포함한다. 재료 소스는 i) 출구 개구면이 있는 출구 개구 및 ii) 출구 개구면으로부터의 미리결정된 재료 배출 공간 분포를 가지며, 미리결정된 재료 분사 공간 분포는 중심축으로부터 오프셋된 지점에서 기판과 교차하는 대칭 축을 갖는다. 출구 개구는 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 위치한다. 본 방법은 또한 진공 환경 내에 기판 및 재료 소스를 포함하는 단계 및 재료 소스로부터 재료를 방출하여 기판 상에 반도체 레이어를 형성하는 단계를 포함한다. 출구 개구는 i) 기판 상의 반도체 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 설정된 경사 각도에 대해 직교 거리 및 측면 거리가 최소화되도록, 또는 ii) 기판 상의 반도체 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 설정된 직교 거리 및 설정된 측면 거리에 대해 경사 각도가 결정되도록 위치된다.
일부 실시형태에서, 재료 증착 시스템은 기판 증착면의 중심 축을 중심으로 기판의 기판 증착면을 회전시키는 회전 메커니즘, 기판을 가열하도록 구성된 히터, 재료를 기판에 공급하는 재료 소스, 및 위치결정(positioning) 메커니즘을 갖는다. 재료 소스는 i) 출구 개구면이 있는 출구 개구 및 ii) 출구 개구면으로부터의 미리결정된 재료 배출 공간 분포를 갖는다. 미리결정된 재료 배출 공간 분포는 중심 축에서 오프셋된 지점에서 기판과 교차하는 대칭 축을 가지며, 여기서 출구 개구는 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 위치한다. 위치결정 메커니즘은 직교 거리, 측면 거리, 또는 경사 각도의 동적 조정을 허용한다.
일부 실시형태에서, 산화물-기반(oxide-based) 반도체 레이어를 형성하기 위한 방법은 기판의 기판 증착면의 중심 축을 중심으로 기판을 회전시키는 단계, 기판을 가열하는 단계, 기판을 향해 복수의 재료 소스를 배치하는 단계를 포함한다. 복수의 재료 소스는 마그네슘(Mg) 소스 및 질소 또는 산소의 플라스마 소스를 포함한다. 복수의 재료 소스 각각은 i) 출구 개구면이 있는 출구 개구 및 ii) 출구 개구면으로부터의 미리결정된 재료 배출 공간 분포를 가지며, 재료 배출 공간 분포는 중심 축으로부터 오프셋된 지점에서 기판과 교차하는 대칭 축을 갖는다. 출구 개구는 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 위치한다. 본 방법은 또한 기판 상에 복수의 재료 소스로부터 재료를 방출하여 기판 상에 산화물-기반 레이어를 형성하는 단계를 포함한다. 출구 개구는 i) 기판 상의 산화물-기반 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 설정된 경사 각도에 대해 직교 거리 및 측면 거리가 최소화되도록, 또는 ii) 기판 상의 산화물-기반 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 설정된 직교 거리 및 설정된 측면 거리에 대해 경사 각도가 결정되도록 위치된다.
일부 실시형태에서, 반도체 레이어를 형성하는 방법은 기판 증착면의 중심 축 주위로 기판의 기판 증착면을 회전시키는 단계, 기판을 가열하는 단계, 기판을 향해 복수의 재료 소스를 배치하는 단계를 포함한다. 복수의 재료 소스는 마그네슘(Mg) 소스, 아연(Zn) 소스, 및 질소 또는 산소의 플라스마 소스를 포함하며, 여기서 복수의 재료 소스 각각은 i) 출구 개구면이 있는 출구 개구 및 ii) 출구 개구면으로부터의 미리결정된 재료 배출 공간 분포를 갖는다. 재료 배출 공간 분포는 중심 축에서 오프셋된 지점에서 기판과 교차하는 대칭 축을 갖는다. 출구 개구는 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 위치된다. 복수의 재료 소스로부터의 재료는 기판 상에 방출되어 기판 상에 p-타입 도핑된 레이어를 형성한다. 출구 개구는 i) 기판상의 p-타입 도핑된 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해 설정된 경사 각도에 대해 직교 거리 및 측면 거리가 최소화되도록, 또는 ii) 기판 상의 p-타입 도핑된 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일 성을 달성하기 위해, 설정된 직교 거리 및 설정된 측면 거리에 대해 경사 각도가 결정되도록 위치된다.
도 1은 종래의 고진공 반응 챔버의 등각 투상도이다.
도 2는 일부 실시형태에 따른, 재료 증착 시스템의 등각 투상도이다.
도 3은 일부 실시형태에 따른, 재료 소스의 특정 코사인 N 인수(factor)에 대응하는 빔 플럭스 프로파일의 일예에 관한 플롯이다.
도 4 내지 도 7은 일부 실시형태에 따른, 형성 표면에 대한 재료 소스의 특정 위치에 대한 구성 공간의 플롯의 일예이며, 여기서 계산된 막 불균일성은 재료 소스의 좌표 X 및 Z의 함수로 작도된다.
도 8은 일부 실시형태에 따른, 막 품질과 막 성장 속도 사이의 균형을 개선하기 위해 고진공 반응 챔버에서 오프-축 소스를 구성하는 방법의 일예에 관한 순서도이다.
도 9는 일부 실시형태에 따른, 고품질, 산화물-기반 막과 같은 반도체 레이어를 형성하는데 사용되는 플라스마 처리 시스템의 일예의 측면도이다.
도 10a 내지 10b는 일부 실시형태에 따른, 산화물-기반 LED 디바이스 구조의 단면도이다.
도 11은 일부 실시형태에 따른, 도 10a 내지 10b에 도시된 LED 디바이스 구조를 형성하는 방법의 일예에 관한 순서도이다.
상세한 설명
본 개시는 일반적으로 반도체 제작(fabrication) 공정에 관한 것으로, 더 특별하게는 막 품질과 막 성장 속도 사이의 균형을 개선하기 위해 고진공 반응 챔버에서 오프-축 재료 소스를 갖는 재료 증착 시스템에 관한 것이다. 재료 소스의 위치를 결정하고 또한 재료 소스의 배치에 따라 전체 반응 챔버의 크기를 스케일링함으로써, 재료 증착 시스템을 구성하는 방법이 개시된다. 본 개시는 또한 발광 다이오드(LED)와 같은 고품질의, 산화물-기반 반도체 구조 및 이러한 구조를 형성하기 위한 시스템 및 방법에 관한 것이다.
UHV 증착 기술을 사용하여 달성할 수 있는 높은 막 품질은 통상적으로 다른 성숙 고압 CVD 반도체 제작 공정에 비해 공정 시간을 상당히 증가시킴으로써 달성된다. 불행히도, MBE와 같은, 기존의 UHV 증착 방법의 모범 사례는 실리콘-계 반도체 제조업체가 요구하는 고 처리량 처리를 적절하게 수용할 수 없다. 또한, 현재 MBE 공정은, 6 인치 직경 및 더 작은 기판과 같은, 상대적으로 작은 면적의 증착 표면에서 고 균일성 막을 성장시키는 것으로 제한된다. 실리콘-계 반도체 산업은 단위 면적당 증착 비용($/m2)을 충분히 낮게 유지하기 위해 8, 12, 심지어 18 인치 증착 표면과 같은, 더 큰 증착 표면으로 제작 공정을 스케일링하는 것의 중요성을 강조한다. 따라서, MBE 공정을 더 큰 증착 표면으로 스케일링하고 높은 증착 속도에서 높은 막 품질을 제공하기 위해서는 새로운 접근 방식이 필요하다.
반도체 디바이스 제조에서, III 족-N(III-N) 반도체(예를 들어, 질화 알루미늄, 질화 갈륨, 질화 알루미늄-갈륨, 질화 인듐)는 일반적으로 LED 및 레이저 다이오드(LD)와 같은, 심-자외(DUV: deep-ultraviolet) 광학 디바이스의 제작에 사용되는 와이드밴드갭(wide band-gap) 반도체를 제작하기 위한 가장 유망한 반도체 제품군 중 하나에 속하는 것으로 인식되어 있다. 안타깝게도, 통상의 제조 장비 및 방법에 내재된 몇 가지 문제는 고-품질 III 족-N 막의 제조를 제한한다.
예를 들어, 위에서 언급 한 바와 같이, 직경이 4 인치보다 큰 기판에서는 고품질 막 증착에 필요한 성장 온도 및 전구체 가스 수준을 제어하기가 어렵다. 막 형성 표면 전체의 온도 프로파일이 균일하지 않으면 저품질 또는 사용할 수 없는 디바이스가 생성될 수 있다. 또한, 통상의 III 족-N 막 형성은 값비싼 소스 재료의 활용도가 낮고 상대적으로 비효율적이고 처리량이 적으며, 값 비싼 공정이다. 마지막으로, 기존의 III 족-N 막은 디바이스-밴드 갭 조정력에서 제한이 있다. 이는 특히 DUV LED 제조에서 반도체 디바이스 설계 및 응용의 유연성을 감소시킨다. 반도체 산업이 더 큰 기판에 고품질 막의 생산, 더 높은 생산 처리량, 제조 비용 절감을 점점 강조함에 따라, 디바이스 제조를 위한 새로운 접근 방식이 필요하다.
본 개시에서, 막 품질과 막 성장 속도 사이의 균형을 개선하기 위해 고진공 반응 챔버 내에 오프셋 재료 소스를 구성하는 방법이 제공된다. 예를 들어, 실시형태는 종래 기술에 비해 막 품질과 막 성장 속도 사이의 개선된 균형을 제공하는 고진공 반응 챔버에서의 막 형성 표면에 대해 재료 소스(예를 들어, 크누센(Knudsen) 분출 셀, 가스 주입기 소스, 원격 플라스마 소스, 이온 빔 소스, 스퍼터링 소스, 하전된 입자 빔, 열 증발 소스, 또는 연마(ablation) 소스의 위치를 결정하는 데 사용된다. 보다 구체적으로, 특정 속성 또는 특성을 갖는 주어진 재료 소스, 및 재료 소스에 대한 주어진 경사 각도 설정에 대해, 본 방법은 막 품질과 막 성장 속도 간의 균형을 개선하기 위한 형성 표면에 대한 재료 소스의 측면 거리 및 직교 거리를 결정하는 데 사용된다. 다른 실시형태에서, 재료 소스의 측면 거리 및 직교 거리가 설정될 수 있고, 원하는 막 품질 및 막 성장 속도를 달성하기 위해 경사 각도가 결정될 수 있다.
고-품질의, 산화물-기반 DUV LED를 형성하기 위한 시스템 및 방법이 또한 개시된다. 산화물-기반 반도체는 II-VI 반도체 그룹으로 분류되는 와이드밴드갭 반도체이다. 일반적으로, 이들은 우수한 투명성, 높은 전자 이동성, 와이드밴드갭, 및 실온에서 강한 발광을 제공한다. 산화물-기반 반도체는 본질적으로 n-타입이며; 통상적으로, 산화물의 p-타입 도핑은 달성하기 어렵다. 본 실시형태에서 이들 반도체의 P-타입 도핑은 활성 원자 질소(N*) 또는 분자 질소(N2*)의 플라스마를 사용하여 달성된다. 본 명세서에 개시된 방법은 플라스마 반응 챔버를 이용하고 불화 칼슘과 같은 재료로 만들어진 기판 상에 막을 형성한다. 일부 실시형태에서, 산화 마그네슘아연(MgZnO)의 버퍼 레이어는 기판 상에 형성되고, MgO-MgZnO 멀티레이어는 버퍼 레이어 위에 형성된다. 그런 다음 n-타입 MgZnO가 MgO-MgZnO 다레이어 위에 형성되고, MgZnO 또는 MgO의 비-의도적으로 도핑된(NID: not-intentionally doped) 레이어는 n-타입 MgZnO 레이어 위에 형성된다. 그런 다음, N* 또는 N2*의 플라스마로부터 p-타입 도핑을 사용하여 p-타입 MgZnO 레이어는 형성된다. 마지막으로, 통상의 리소그래피 및 금속화 공정을 사용하여 디바이스 구조에 금속 접점(contacts)이 형성된다. 작동의 일예에서, n-타입 MgZnO 레이어는 NID 레이어로 이동하는 전자를 생성하며, 여기서 전하 캐리어는 상호 작용하고 재결합하여 LED 디바이스 구조로부터 약 100 nm 내지 약 280 nm의 UV 파장 범위의 빛을 방출한다.
고-품질의, 산화물-기반 DUV LED를 형성하는 데 사용되는 방법 및 재료는 종래의 방법 및 재료에 비해 장점을 나타낸다. 예를 들어, 통상의 방법으로 III 족-N 막의 고품질 막 증착에 필요한 성장 온도 및 전구체 가스 수준을 제어하는 것은, 특히 직경이 4 인치보다 큰 기판의 경우 어렵다. 또한, 통상의 III 족-N 막 형성은 고가의 소스 재료의 활용도가 낮고 상대적으로 비효율적이고, 처리량이 적으며, 고가의 공정이다. 마지막으로, 통상의 III 족-N 막은 밴드갭 조정력에 한계가 있다. 이는 특히 DUV LED 생산에서 반도체 디바이스 설계 및 응용의 유연성을 제한한다. 대조적으로, 본 명세서에 개시된 방법은 더 큰 기판에서 고품질 막의 생산, 더 큰 디바이스 적용 유연성, 더 높은 생산 처리량, 및 제조 비용 절감을 강조한다.
MBE는 고-진공 환경에서 복수의 얇은 결정질 막이 에피택셜하게 성장되는 공정의 일례일 뿐이다. 이러한 막은, 예를 들어, 원소 주기율표에서 선택된 화합물 반도체로 구성된다. 예를 들어, IIIA-VA 반도체는 Al, Ga, 및 In 중 적어도 하나에서 선택된 IIIA 족 금속 및 As, P, 및 N에서 선택된 VA 족 종을 포함하여 AlxGa1-xAsyP1-y 및 AlxGa1-xN의 화학량론적 조성물(compositions)을 생성시킨다. 다른 예에서, II-VI 반도체는 Cd 및 Zn에서 선택된 II 족 금속, 및 Te, S, 및 Se에서 선택된 VI 족 종을 포함하여 화합물 ZnxCd1-xTe를 형성할 수 있다. 추가 예에는 IV-IV(예를 들어, SixGeyCz) 및 금속 산화물 MOx를 포함한다. 금속 산화물의 다른 예는 RE-산화물 및 RE-옥시질화물(여기서 RE는 희토류 원소의 그룹으로부터의 적어도 하나의 종, 즉 란탄족 계열 금속 종 또는 알칼리 토금속 종에서 선택됨) 또는 IIA-IB-VIA 형태(예를 들어, MgxZn1-xO)의 혼합-산화물이며, 이는 또한 본 명세서에 개시된 MBE 방법을 사용하여 제작된 예시 재료이다. 본 방법은, 성장 속도가 개선된 고 균일성 막의 생성을 위해, 비정질 옥시-질화물 및 금속 합금과 같은 다른 재료를 이용할 수 있다. 즉, 본 명세서에 개시된 물리적 원리는 흡착원자(ad-atoms) 및 기판에 특이적인 표면 화학과 무관하다.
더욱이, 증착 공정에서 화합물 반도체 재료의 사용은 증착 표면 상에 순차적으로 증착된 복수의 이종 에피-레이어(epi-layers)를 제작하는 능력을 제공한다. 이를 통해 양자 공학 구조를 특정 전기-광학 및 전자 응용 분야(예를 들어, LED, 레이저, 전력 트랜지스터, 및 무선-주파수 디바이스)에 맞게 조정하고 최적화하는 것이 가능하다.
따라서, 본 방법 및 시스템에서, 막 품질과 막 성장 속도 사이의 균형을 개선하기 위해 형성 표면에 대해 배열된 재료 소스는 MBE 시스템을 사용하는 연속적인, 고-처리량 막 형성 공정을 지원하는 데 적합하다. 본 개시는, MBE 시스템의 제조업자에 의해 고정된 재료 소스의 물리적 배열로 인해 통상적으로 느린 성장 속도 및 낮은 증착 균일성 중 적어도 하나를 특징으로 하는, 통상의 시스템 및 방법에 대한 개선을 제공한다.
통상의 재료 증착 시스템
도 1은 기판(22)의 막 형성 표면(26)에 대해 오프-축 및 소정 각도로 배열된 재료 소스(18)를 포함하는, 당업계에 공지된, 고진공 반응 챔버(10)의 일부에 대한 등각 투상도이다. 고-진공 반응 챔버(10)는 MBE 시스템(5)의 반응 챔버일 수 있다. 진공 환경(14)은 진공 펌프(16)에 의해 고-진공 반응 챔버(10) 내에 유지된다. 예를 들어, 진공 환경(14)은 약 10-12 torr 내지 약 10-7 torr, 약 10-11 torr 내지 약 10-9 torr, 또는 약 10-11 torr 내지 10-5 torr의 범위일 수 있다. 잘 준비되고 실질적으로 누출이 없는 반응기는 반응기의 펌핑 속도 및 소스에 의해 생성된 입사 빔 압력과 직접적으로 관련된 기본 압력 및 성장 압력(즉, 증착 진행중)을 갖는다.
재료 소스(18)는 고진공 반응 챔버(10) 내부의 기판(22)에 대해 배열된다. 기판(22)은 재료 막 또는 레이어가 형성될 수 있는 임의의 베이스 재료일 수 있다. 기판(22)은 회전 중심 축(AX)을 중심으로 회전가능하다. 재료 소스(18)를 향하는 기판(22)의 측면은 막 형성 표면(26)을 제공한다. 기판(22)은 반경 RSUB를 갖는다.
형성 표면(26)은 재료 소스(18)로부터 전달되는 재료의 타겟이다. 즉, 형성 표면(26)은, 예컨대 에피택시에 의해, 막이 형성될 수 있는 기판(22)의 측면이다. 에피택시는 결정성 기판에 결정성 오버레이어(overlayer)의 증착을 지칭하며, 여기서 오버레이어는 기판에 레지스트된다. 다시 말하면, 이를 위한 기판에 대한 오버레이어의 하나 이상의 바람직한 결정 배향이 있어야 에피택셜 성장으로 지칭된다. 오버레이어는 에피택셜 막 또는 에피택셜 레이어라고 불리며, 때로는 에피-레이어라고도 불리운다.
재료 소스(18)는, 형성 표면(26) 상에 막을 형성시킬 수 있는 원소 및 순수 종의 임의의 소스일 수 있다. 예를 들어, 도 1에 나타낸 재료 소스(18)는 크누센 분출 셀일 수 있다. 전형적인 크누센 분출 셀은 모양의 도가니(고순도 열분해 붕소 질화물, 용융 석영, 텅스텐, 또는 흑연으로 만들어 짐), 복수의 저항 가열 필라멘트, 수냉 시스템, 도가니 본체 내부에 열을 담기 위한 열 차폐기, 도가니 오리피스, 및 오리피스 셔터를 포함하며, 이들 중 어느 것도 도시되어 있지 않지만 해당 기술분야의 당업자에게 잘 알려져 있다. 재료 소스(18)는 출구 개구(30)을 포함한다. 크누센 분출 셀의 경우, 출구 개구(30)는 형성 표면(26)을 향하는 도가니의 단부에 있는 개구이다. 도가니 가열의 결과, 도가니 내부의 재료(예를 들어, 액체)도 가열되고 재료 원자가 (예를 들어, 액체 표면에서) 증발하게 된다. 단위 시간당 단위 면적당 증발되는 원자의 수는 도가니 온도를 제어함으로써 잘 제어될 수 있다. 증발 원자 또는 종은 출구 개구(30)로부터의 압력 하에 전달되고, 잘 정의된 출구 속도 및 소스-기판 거리(반응기 내의 고-진공 수준에 의해 유지됨)를 초과하는 평균 자유 경로로 이동하며, 이들은 형성 표면(26)의 재료와 충돌 및/또는 상호작용하는 형성 표면(26)으로 향한다. 즉, 재료 소스(18)의 출구 개구(30)를 빠져 나가는 재료(또는 종)의 플룸(plume)(34)은 재료 표면(26)으로 향한다. 플룸(34)은 대칭축(SA)을 갖는다.
통상의, 상업적으로 이용가능한 MBE 증착 시스템은, 플럭스 균일성 및 성장 속도 둘 다의 동시 최적화에 대한 주요 고려없이, 비교적 작은 증착면 영역에서 적절한 재료 플럭스 균일성을 위해 공간적으로 구성된 재료 소스를 사용한다. 도 1은 기판의 회전 중심축(AX)을 개략적으로 도시한다. 재료 소스(18)는 기판(22)의 회전 중심축(AX)으로부터 특정 측면 거리(X), 형성 표면(26)의 평면으로부터 특정 직교(수직) 거리(Z), 및 형성 표면(26)의 평면에 대한 가상 플럭스 평면(VFP) 경사 각도(α)에 위치한다. 따라서, 재료 소스(18)는 "오프-축" 재료 소스이다. 측면 거리(X) 및 직교 거리(Z)는 기판 증착면(26)의 중심에 대한 재료 소스(18)의 좌표이다.
실제로, 통상의 MBE 시스템에서 재료 소스의 비-최적 공간 배치는 기판-소스 거리(RSrc-Sub)를 증가시킴으로써(즉, 최적 배치에 필요한 것보다 실질적으로 더 멀리 배치함으로써) 경험적으로 보상된다. 이 증가된 기판-소스 거리는 직접적으로 성장 속도의 감소(이는 기판-소스 거리의 제곱에 반비례함)와, 배출된 소스 재료의 활용도의 감소를 초래한다. 추가적으로, 통상의 MBE 시스템에서, 재료 공급원으로부터의 종의 플룸은 전형적으로 형성 표면(26)의 중심에 유도된다.
통상의 MBE 시스템은 하기에 의해 특정되는 구성 공간을 가진 반응기 시스템으로 일반화되고 요약될 수 있다:
(i) 증착면의 절대 회전 중심을 표적으로 하도록 배열된 재료 소스 플룸의 대칭 축(SA);
(ii) 증착면의 중심에 대해 원주형 또는 구형 대칭으로 구성되는, 기판 회전 축(AX)에 대한 소스 VFP 중심(centroid)의 소스-기판 거리(Rsrc-sub) 및 측면 거리(X);
(iii) X ≤ Rsrc-sub 및 β = tan-1(X/Rsrc-sub) ≤ 45°가 되도록 비례하는 반응기 치수(여기서 β는 수직 축(Z)과 대칭 축(SA) 사이의 각도임); 및
(iv) 0 ≤α≤ 45° 범위로 제한된 가상 플럭스 평면 경사 각도.
최적화된 소스 배치를 갖는 재료 증착 시스템
도 2는 일부 실시형태에 따른, 재료 증착 시스템(50)의 일부의 등각도이다. 분자 빔 에피택시 시스템인 재료 증착 시스템(50)은 고-진공 반응 챔버(100)를 갖는다. 재료 증착 시스템(50)은 기판(122)의 기판 증착면(126)에 대해 오프-축으로 일정 각도로 배열된 재료 소스(118)를 포함하고, 또한 일정량(Roffset)만큼 오프셋된다. 즉, 재료 소스(118)는 절대 중심이 아니라 일정량(Roffset)만큼 기판(122)의 절대 중심으로부터 오프셋된 지점을 목표로하는 대칭 축(SA)을 갖는다. 재료 소스(118)는 기판 증착면(126)의 영역(122P) 상에 재료를 증착한다. 진공 환경(114)은 진공 펌프(116)에 의해 고진공 반응 챔버(100) 내에서 유지된다. 예를 들어, 진공 환경(114)은 일예에서 약 10-12 torr 내지 약 10-7 torr, 다른 예에서 약 10-11 torr 내지 약 10-9 torr, 또는 또 다른 예에서 약 10-11 torr 내지 10-5 torr 범위에 있을 수 있다.
재료 소스(118)는 고진공 반응 챔버(100) 내부의 기판(122)에 대해 배열되어 높은 처리량을 유지하면서 높은 균일성을 갖는 증착 레이어를 생성한다. 기판(122)은 막 또는 재료의 레이어가 형성될 수 있는 임의의 베이스 재료일 수 있다. 예를 들어, 기판(122)은 깨끗한 원자 표면을 갖는 실리콘(예를 들어, 단결정), 사파이어, MgO 또는 Ga2O3의 웨이퍼일 수 있다. 기판(122)은 회전 중심 축(AX)을 중심으로 회전 가능하다. 기판 증착면(126)은 에피택시와 같은 막이 형성될 수 있는 기판(122)의 측면(예를 들어, 전면)이다. 기판(122)은 특정 반경(RSUB)을 갖는다. 예를 들어, 8 인치 기판(122)은 4 인치의 RSUB를 갖고; 12 인치 기판(122)은 6 인치(대략 150mm)의 RSUB를 가지며; 기타도 있다. 도 1에 도시된 기판(122)은 원형이지만, 본 시스템 및 방법은 이에 제한되지 않는다. 예를 들어, 기판(122)은 정사각형 또는 일부 다른 비원형 형상일 수 있다. 다른 실시형태에서, 재료 소스(118)는 하나 또는 복수의 기판이 장착되는 플레이트(platen) 등에 대해 배열된다.
당업자는 고진공 반응 챔버(100)가, 도 2에 도시되어 있지 않은, 다른 구성요소(예를 들어, 기판 히터, 재료 소스 개구, 감지 디바이스, 추가 진공 펌핑 시스템 구성요소 등)를 포함할 수 있다는 것을 인식할 것이다.
재료 소스(118)는 기판 증착면(126) 상에 막을 형성시킬 수 있는 원소(elemental) 및 순수 종의 임의의 소스일 수 있다. 일부 실시형태에서, 재료 소스는 질소 또는 산소의 플라스마 소스일 수 있다. 재료 소스(118)의 예는, 기체 전구체 주입기; 예열된 가스 주입기; 승화 고체 물질 또는 증발된 액체 물질을 담기 위한 크누센 타입 열 구동 도가니(즉, 크누센 분출 셀); 소스 재료를 가열하는 전자빔 증발기; 및 기체 공급원료(feedstock)를 위한 원격 플라스마 활성화 소스(즉, 플라스마 영역이 소스 내에 완전히 포함되고 소스로부터 기판 표면을 향해 연장되지 않는 소스)를 포함한다. 일 예에서, 알루미늄(Al)이 기판 증착면(126) 상에서 에피택셜하게 성장될 재료인 경우, 재료 소스(118)는 실질적으로 상호 작용하지 않는 도가니에 함유된 실질적으로 순수한 알루미늄을 함유하는 크누센 분출 셀일 수 있다.
재료 소스(118)는 재료 소스(118) 내의 재료의 출구 개구(130) 및 재료 수준(132)을 포함한다. 크누센 분출 셀의 경우, 배출 개구(130)는 기판 증착면(126)을 향하는 도가니의 단부에 있는 개방부(opening)이다. 재료 소스(118)의 출구 개구(130)를 빠져 나가는 재료(또는 종)의 플룸(134)은 기판 증착면(126)으로 향한다. 다른 실시형태에서, 재료 소스(118)는 복수의 유출부(outlet)(출구 개구(130))를 포함한다.
기판(122)에 대한 재료 소스(118)의 위치는 기판(122)에 대한 재료 소스 (118)의 경사 각도, 측면 거리, 및/또는 직교 거리가 원하는 레이어 증착 균일성 및 원하는 레이어 성장 속도를 달성하기 위해 생산운전(production runs) 사이에 변경될 수 있도록 동적으로 조정가능하다. 경사 각도, 측면 거리, 및 직교 거리에 대한 설정은 재료 소스의 재료 배출 공간 분포에 따라 달라질 것이다. 위치결정은, 서로 다른 재료를 방출하는, 여러 재료 소스를 동시에 사용하여 영향을 받을 수 있다. 일부 실시형태에서, 재료 소스에 대한 경사 각도가 먼저 설정될 수 있고, 설정된 경사 각도를 이용하여 직교 거리 및 측면 거리에 대한 최소값이 결정될 수 있다. 다른 실시형태에서, 직교 거리 및 측면 거리가 먼저 설정될 수 있고, 경사 각도는 원하는 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해 결정될 수 있다. 일부 실시형태에서, 재료 소스(118)의 위치는 기판(122)이 고정되는 동안 이동가능하거나; 또는 기판(122)은 재료 소스(118) 대신에 또는 재료 소스(118)에 추가하여 이동가능하다. 예를 들어, 위치결정 메커니즘은 재료 소스, 기판, 또는 재료 소스 및 기판 둘 다와 결합될 수 있다. 위치결정 메커니즘은, 예를 들어, 슬롯을 따라 고정되는 브래킷, 길이 조절이 가능한 암(arm) 또는 포스트(post), 선형 액추에이터, 또는 이들의 조합일 수 있다.
재료(또는 종)의 플룸(134)은 실질적으로 상호작용하지 않는 입자의 플럭스이며, 이것은 재료 소스(118)로부터 정방향으로 방출되는 종의 각도 분포를 특징으로 하는 공간 빔 플럭스 프로파일(BFP)을 갖는다. BFP는 또한 재료 소스의 미리결정된 재료 배출 공간 분포로 지칭될 수 있다. 빔 플럭스 프로파일은 플룸(134)의 대칭 축(SA)에 대한 BFP 각도(θ)의 관계를 특징으로 한다. 따라서, 재료 소스(118)는 특정 코사인 N 인수를 갖는 것에 의해 근사화되고 특징화될 수 있다. 코사인 N 인수에 대해서는 도 3를 참조하여 더 자세히 설명한다.
도 3은 재료 소스의 특정 코사인 N 인수에 상응하는 빔 플럭스 프로파일의 예의 플롯(200)이다. 플롯(200)은 BFP 각도(θ)의 함수로서 특정 빔 플럭스 프로파일의 각도 빔 분산을 보여준다. 예를 들어, 플롯(200)은 코사인 N 인수가 1이고 실질적으로 구형이며, 등방성 점 소스로 간주되는, BFP(210)를 나타낸다. N > 1 인 cosN(θ)을 갖는 BFP는, 도 3에 도시된 바와 같이, 더 방향성이다. 예를 들어, 플롯(200)은 코사인 N 인수가 6이고, 구형이라기 보다는, BFP(210)에 비해 더 길고 좁은 빔 플럭스 프로파일인 BFP(214)를 나타낸다. 플롯(200)은 또한 1과 6 사이의 코사인 N 인수를 갖는 BFP(210)과 BFP(214) 사이의 다른 BFP의 예를 나타낸다. 예시의 일환으로, 코사인 N 인수가 1이고 코사인 N 인수가 6인 소스는 전방향 투사 빔의 80 %가, 각각 각각 ±36.4° 및 ±15.5°의 각도 범위 이내에 함유된다는 점에서 차이가 있다. 따라서, 코사인 N 인수 재료 소스 및 회전하는 증착면에 대한 상대적 구성 위치를 신중하게 선택함으로써 개선된 플럭스 이용이 달성될 수 있다. 예를 들어, 코사인 N 인수가 있는 소스를 사용하면 더 방향성이어서, 낭비되는 재료의 양이 절감된다.
재료 소스(118)는 코사인 N 인수를 특징으로 하는 임의의 소스일 수 있다. 이 코사인 N 인수 특성화는 재료 소스(118)가 재료를 증발시키는 액체 소스, 재료를 승화시키는 승화 소스, 가스 소스 등인지 여부에 관계없이 소스의 유형과 무관하다.
통상의 MBE 시스템은 약 1 내지 약 2 범위의 코사인 N 인수를 갖는 재료 소스를 사용한다. 실질적으로 구형인 플룸이 높은 플럭스 균일성에 유리하다는 것이 당업자에 의해 널리 믿어진다. 또한, 통상의 재료 소스에서 유효 코사인 N 인수는 소스 재료 고갈의 함수로 변경될 수 있다. 이는 소스 재료가 고갈됨에 따라 증착면에 걸쳐 공간 플럭스 불균일성의 변화를 초래하며, 재료 소스가 증착면에 대해 차선(sub-optimal)의 위치에 구성되면 이 문제가 악화된다. 따라서, 본 실시형태에서, 유효 코사인 N 인수에서의 변동을 용인하는 최적의 소스 구성을 갖는 증착 반응기를 설계하는 것이 바람직하다.
추가적으로, 통상의 MBE 시스템에서, 재료 소스는 형성 표면으로부터 비교적 먼 거리에, 그리고 일반적으로 최적 거리를 초과하여 우물(well)에 배치된다. 종래 기술 시스템은 일반적으로 증착면 직경(즉, α < 45°의 경우 Rsrc-sub >> 2Rsub)을 초과하는 Rsrc-sub 우물을 사용한다. 소스 빔을 포함하는 종이 이동해야 하는 장거리와 결합된, 코사인 N 인수 1 < N ≤ 2를 특징으로 하는 통상의 재료 소스의 일반적인 BFP는 다음 중 적어도 하나를 초래한다: (1) 차선의 성장 속도; (2) 전체 증착면에 걸쳐 낮은 플럭스 균일성; (3) 증착된 막에 유해한 영향을 미칠 수 있는, 다량의 잔류 배경 불순물 종; 및 (4) 증착면을 교차하는 플럭스에 대한 소스로부터 방출된 총 플럭스의 비율에 의해 측정된 불량 플럭스 이용. 즉, 통상의 시스템에서의 재료 공급원으로부터의 종은 형성 표면으로 향하는 것과 반대로 챔버의 상당한 체적을 통해 방출되는 경향이 있다.
본 방법 및 시스템에서, 재료 소스(118)에 의해 생성된 플룸(134)의 대칭 축(SA)은 기판(122)의 기판 증착면(126) 주변의 잘 정의된 부분을 지향한다. 특히, 플룸(134)의 대칭 축(SA)은 오프셋되며, 기판 증착면(126)의 회전 중심으로부터 이격된 지점을 향한다. 즉, 재료 소스(118)는, 소정량(Roffset)만큼, 회전 축(AX)로부터 이격된 지점에서 기판(122)과 교차하는 대칭 축(SA)를 갖는다.
또한, 기판(122)의 기판 증착면의 회전 중심 축(AX)으로부터 재료 소스(118)의 배치를 나타내는 측면 거리(X) 및 직교 거리(Z)는 RSUB로 스케일링된다. RSUB에 대한 측면 거리(X)와 수직 거리(Z)의 관계는 고-진공 반응 챔버(100)의 크기를 스케일링하는 데 사용될 수 있다. 반응 챔버(100) 내의 재료 소스(118)를 기판(122)에 더 가깝게 할 수 있으면 반응 시스템(재료 증착 시스템(50))의 전체 크기가 더 작아지게 하여, 비용이 절감을 가능케한다.
재료 소스(118)의 유출부인, 출구 개구(130)는 도 2의 상세 A에 도시된 바와 같이, 유효 면적(Asrc)을 갖는다. 유효 면적(Asrc)은 반경(Rsrc)으로 정의할 수 있다. 유효 면적(Asrc)을 갖는 출구 개구(130)는 복수의 독립적인 코사인 N 원소 소스로서 특성화되거나 설계될 수 있다. 예를 들어, i = {1, ..., j, ..., m}으로 인덱스된 원소 소스의 정수 m은(여기서, m > 1임) 각각 cos Ni (θi)로 주어지는 미리결정된 재료 배출 공간 분포(BFP)를 특징으로 한다. 원소 소스는 N i 가 i의 모든 값에 대해 일정하도록 선택될 수 있거나, N i ≠ N j 로 적어도 2개의 상이한 원소 소스가 선택될 수 있다.
재료 증착 시스템에서 재료 소스의 배치를 결정하는 일 예에서, 반경(RSUB) = 1.5를 갖는 원형 기판 증착면(126)은 300 mm 직경의 기판(122)을 나타내기 위해 사용될 수 있다. 반경(RSRC) = 0.2에 의해 정의된 원형 면적의 컴파운드 소스(즉, 재료 소스)는 S0(S0x, S0y, S0z)에 배치되고 α = 45° VFP 경사 각도로 배치된 중심을 갖는 기판 증착면(126)에 대해 양의 z-방향 절반 공간에 배치된다. 소스는 ΔθSRC = 36°의 각도 간격으로 배치된 이산화된(discretized) 원소로 ΔρSRC = 0.1의 3가지 반경(radial) 단계로 이산화되어, 21개의 원소가 있는 컴파운드 소스 평면을 형성한다. 원소의 각 소스는 수정된 코사인 이미터
Figure pct00001
로 모델링된다. VFP 상의 각 소스 원소는 VFP의 표면 법선
Figure pct00002
에 평행한 기판 증착면(126)으로 향하는 플럭스를 방출한다. 이어서, 기판 증착면(126) 상의 일반적인 지점(P)과 지향된 플럭스 세그먼트의 교차는 유클리드 거리
Figure pct00003
에 따라 계산된다. 기판(122) 또는 기판 증착면(126)은 ΔRSUB = 0.1 및 ΔθSUB = 10°의 반경 및 각도 증분으로 유사하게 이산화되어, 데카르트(Cartesian) 좌표 P(xSUB, ySUB, zSUB)를 갖는 541개 지점의 샘플링 메쉬(mesh)를 제공한다.
재료 증착 시스템의 진공 환경은, 평균 자유 경로 길이가 증착면 상의 재료 소스 출구 개구와 재료 배출 공간 분포의 대칭 축과 교차하는 지점 사이의 유클리드 거리를 초과하거나 이와 동일하게 소스 개구로부터 분출된 재료의 탄도 입자 ㄱ권역(regime)을 유지하는데 충분하다. 적절하게는 반응 챔버 내의 잔류 배경 불순물 종이 현저하게 감소되는 고-진공 조건이 제공된다. 재료 소스의 코사인 N 인수는 주어진 진공 수준에 대한 반응 챔버 내의 잔류 백그라운드 불순물 종의 양에 직접적인 영향을 미친다. 소스 재료가 충분히 고순도 재료로 구성되어 있다고 가정하면, 이후 성장 막에 통합되기 위해(즉, 원하는 재료 소스 플럭스에 바람직하지 않은 추가 불순물 플럭스 구성성분을 형성하기 위해) 이용가능한 불순물 농도는 주로 증착 동안 유지되는 증착 속도와 진공 수준에 따라 달라질 것이다. 즉, 소스 물질 플럭스를 도입하기 전 반응기 내에 주어진 베이스 진공 수준의 경우, 잘 준비되고 깨끗한 증착 표면은 바람직하지 않은 불순물 표면 커버리지를 축적하게 될 정량가능한 양의 시간이 존재한다. 따라서, 작은 플럭스 불균일성, 높은 성장 속도, 및 낮은 백그라운드 불순물 농도를 동시에 달성하는 것이 바람직하다.
본 개시에서, 오프셋 소스인, 재료 소스(118)는 통상의 MBE 시스템과 비교하여 전체 기판 증착면(126)에 걸쳐 개선된 플럭스 불균일성과 감소된 소스-기판 거리 둘 다를 제공한다. 즉, 통상의 MBE 시스템과 비교하여, 주어진 기판 증착면(126) 영역에 대해 감소된 플럭스 불균일성과 증가된 성장 속도를 달성하는 최적 위치가 주어진 재료 소스 유형에 대해 결정된다.
또한, 본 실시형태는 대면적 증착면 유틸리티를 위해 명시적으로 고진공 반응기에서 사용되는 재료 소스(들)의 최적 구성 공간을 제공한다. 또한 N ≥ 2 인 유효 코사인-N 인수 및 소스 VFP 영역과 같은, 재료 소스 특성을 신중하게 선택하여 본 방법에 따라 대형 증착 면적 반응기를 더욱 최적화할 수 있다.
일부 실시형태에서, 재료 소스(118)는 0 < N ≤ 10 범위, 예컨대, 2 ≤ N ≤ 6 범위의 코사인 N 인수를 갖는다. 추가적으로, 실시형태에서, 재료 소스(118)는 종래 기술의 비최적 구성과 비교하여 기판 증착면(126)에 최적으로 또 그에 가깝게 위치한다. 그 결과, 증착 종의 토출된 플룸(134)은 통상의 MBE 시스템의 경우에 비해 더 높은 효율로 기판 증착면(126) 상에 증착된다. 소스 물질 종의 유의하게 더 짧은 이동 거리는 증착 표면에서의 증착 종 축적 속도의 역 제곱 증가를 제공한다. 이는 재료 소스에서 토출되는 증착 종에 필요한 평균 자유 경로를 유의하게 더 낮아지게 하여, 실질적으로 충돌이 없는 권역을 더 높은 작동 압력(즉, 더 낮은 진공 수준)에서 유지할 수 있게 한다. 그러나 개선된 성장 속도의 또 다른 유리한 특성은 증착된 막 내의 잔류 배경 불순물 종의 감소된 영향이다.
"소스 이용률(souce utilization)"은 기판 증착면(126)과 교차하는 재료 소스(118)로부터 물리적으로 분출되어 나오는 재료의 양(즉, 체적의 측면에서의 것)을 지칭한다. 통상의 오프축 MBE 반응기 구성은 대략적으로 최대(at most) 25 % 소스 이용률을 달성한다. 대조적으로, 본 실시형태는 최적화된 목표 플럭스 불균일성을 위해 공간적으로 구성된 플룸(134)을 제공하기 때문에, 축적 속도가 최대화되어 더 높은 플럭스 이용이 실현된다. 더욱이, 본 실시형태는 통상의 MBE(예를 들어, 약 1 내지 2의 코사인 N 인수)에서보다 더 높은 지향성 재료 소스(예를 들어, 최대 약 6의 코사인 N 인수)를 사용한다. 따라서, 최적으로 구성될 때, 본 실시형태는 소스 이용의 추가 증가를 제공한다. 예를 들어, 본 실시형태를 사용하는 소스 이용은 약 30 % 내지 약 50 %일 수 있다. 따라서, 본 실시형태는 통상의 MBE보다 더 효율적인 막 형성 공정을 초래하고, 통상의 MBE에 비해 가장 높은 축적 속도로 최적의 목표 플럭스 불균일성을 달성한다.
더욱이, 본 실시형태는 막 형성 종의 충분히 큰 평균 자유 경로를 유지하기위한 최적의 고진공 조건을 제공하여, 고품질 에피택셜 막이 형성될 수 있게 한다. 평균 자유 경로는, 방향, 에너지, 또는 기타 특성을 변경하는, 연속적인 충격(또는 충돌) 사이에서 움직이는 입자(예를 들어, 원자, 분자, 광자)가 차지하는 평균 거리이다. 보다 구체적으로, 실시형태는 기판 증착면(126)으로부터 재료 소스(118)의 거리에 비해 더 큰 막 형성 종의 평균 자유 경로를 유지하기위한 고진공 조건을 제공한다. 예를 들어, 300°Ｋ에서 불활성 분자 질소(N2)로 균질하게 완전히 충진된 반응기 내로 유도되는 φAl = 5 x 1019개 원자·m-2·s-1 의 플럭스를 생산하는 원소성(elemental) Al 원자로 전적으로 구성된 재료 소스 빔의 예시 경우에 대해 LMFP = 1 미터의 Al의 평균 자유 경로를 제공하기 위해, 최대 작동 챔버 압력은 10-6 torr로 제한되며 더 낮은 것이 바람직하다. 실제로, 원자가 소스에서 증착면으로 이동하는데 필요한 가장 긴 방해받지 않는 광학 경로 길이는 최대(at most) LMFP/2이어야 한다. 그러나 추가 제한은 증착될 막 유형에 특이적인 배경 불순물 유형 및 레벨의 효과이다. 본 실시형태는, 성장 속도(즉, 증착면 상에 원하는 재료의 단일 레이어를 하나의 모노레이어를 축적하기 위한 시간 τML)가 불순물 종의 동등한 모노레이어를 축적하는 데 필요한 시간 τimp(즉, τimp ≥ λ·τML)에 비해 적어도 인수 λ ≥ 103-104 배 더 빠르게 되면, 고품질 막을 달성할 수 있다. 이것은 반응기 내의 허용가능한 잔류 불순물 압력의 상한을 10-9 내지 10-10 torr의 수준(order)으로 설정되게 한다.
따라서, 재료 소스에 의해 생성된 토출된 종의 평균 자유 경로는 증착면과 상호작용할 때까지 탄도성이고 충돌이 없는 것으로 추정된다. 또한, 반응기의 베이스 압력은 불순물 종이 없고 증착면에서 생성되는 플럭스 프로파일에 기여하지 않는 것으로 추정된다.
도 2 및 도 3을 다시 참조하면, 재료 증착 시스템을 구성하는 방법은 막 품질과 막 성장 속도 사이의 균형을 개선하기 위해 재료 소스의 위치를 결정하는 것을 포함한다. 하나 이상의 재료 소스를 최적화할 수 있으며, 여기서 각 재료 소스의 대칭 축은 기판의 회전 축에서 오프셋된 지점을 향한다. 예를 들어, 실시형태는 주어진 재료 소스 및 경사 각도에 대한 최소 측면 거리(X) 및 최소 직교 거리(Z)를 결정하는 것을 포함하며, 여기서 재료 소스는 출구 개구 및 재료 배출 공간 분포(예를 들어, 주어진 코사인 N 인수)와 같은 주어진 파라미터를 갖는다. 다른 예에서, 실시형태는 주어진 재료 소스 및 주어진 측면 거리(X) 및 직교 거리(Z)에 대한 경사 각도를 결정하는 것을 포함하며, 여기서 재료 소스는 출구 개구 및 재료 배출 공간 분포(예를 들어, 주어진 코사인 N 인수)와 같은 주어진 파라미터를 갖는다. 일부 실시형태에서, 제안된 재료 소스 위치(및/또는 각도)가 테스트될 수 있으며, 경사 각도(α), 측면 거리, 직교 거리, 원하는 성장 속도 및 출구 개구 기하구조(geometry) 중 하나 이상이 테스트 후 동적으로 수정되어 원하는 레이어 균일성을 충족할 수 있다. 일부 실시형태에서, 원하는 레이어 균일성이 충족되지 않는 경우(예를 들어, 달성할 수 없는 것으로 간주되는 경우), 원하는 레이어 균일성이 새로운 값으로 변경될 수 있고, 그런 다음 새로운 재료 소스 위치 파라미터가 새로운 값을 충족하도록 결정된다. 일부 실시형태에서, 재료 소스와 기판 사이의 상대적 위치에 대한 계산은 함께 사용되는 복수의 재료 소스에 대해 수행될 수 있다. 즉, 일부 실시형태에서, 재료 소스의 위치결정은 재료 소스와 추가 재료 소스가 함께 사용될 때를 고려한다. 본 방법은 도 8을 참조하여 보다 상세히 설명된다.
재료 소스 배치의 최적화
도 4 내지 도 7은 기판 증착면(126)에 대한 재료 소스(118)의 특정 위치에 대한 구성 공간의 플롯의 예이며, 여기서 계산된 막 불균일성은 재료 소스 (118)의 좌표 X 및 Z의 함수로서 작도된다. 도 4 내지 도 7의 각 플롯에 도시된 구성 공간은 특정 VFP 경사 각도(α), 재료 소스(118)의 특정 코사인 N 인수, 및 기판 증착면(126)의 특정 RSUB(막 형성 영역을 나타냄)에 대해 고유하다. 본 방법은 도 4 내지 도 71의 플롯에 도시된 구성 공간에만 제한되지 아니하며; 이러한 구성 공간은 예일뿐이다. MBE를 사용하여 연속적인 고처리량 막 형성 프로세스를 지원하는 데 적합한 VFP 경사 각도(α), 코사인 N 인수, 및 RSUB 값의 임의 조합에 대한 구성 공간이 존재한다. 표 1은 도 4 내지 도 7에 도시된 플롯에 대응하는 구성 공간을 보여준다.
구성 공간의 예
VFP 경사 각도 α 코사인 N 인수 RSUB
도 4의 플롯 300 45° 2 1.5
도 5의 플롯 400 45° 3 1.5
도 6의 플롯 500 45° 6 1.5
도 7의 플롯 600 30° 3 1.5
도 4에서, 플롯(300)은 코사인 N 인수 = 2, VFP 경사 각도 α = 45° 및 RSUB = 1.5일 때 재료 소스(118)의 위치에 대한 구성 공간을 보여준다. 플롯(300)의 X 좌표, Z 좌표, 및 RSUB는 무차원임에 유의. 플롯(300)은 > 15 % 막 불균일 영역, 10 % 막 불균일 영역, 5 % 막 불균일 영역, 2 % 막 불균일 영역, 1 % 막 불균일 영역, 0.5 % 막 불균일 영역, 및 0.3 % 막 불균일 영역을 보여주며, 각각은 기판 증착면(126)에 대한 재료 소스(118)의 거리 X 및 Z의 함수로 플롯팅된다. 곡선(310)은 > 15 %와 10 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(312)은 10 % 및 5 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(314)은 5 % 및 2 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(316)은 2 % 및 1 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(318)은 1 % 및 0.5 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(320)은 0.5 % 및 0.3 % 막 불균일 영역 사이의 경계를 형성한다. 1 % 막 불균일성의 특정 섬(317)은 2 % 막 불균일 영역(즉, 곡선(316)의 정점 근처)에 존재할 수 있음에 유의. 또한, 0.5 % 막 불균일성의 특정 섬이 1 % 막 불균일 영역(즉, 곡선(318)의 정점 근처)에 존재할 수 있다. 또한, 0.3 % 막 불균일의 특정 섬이 0.5 % 막 불균일 영역(즉, 곡선(320)의 정점 근처)에 존재할 수 있다.
주어진 불균일성 값에 대해, 재료 소스(118)의 출구 개구(130)로부터 기판 증착면(126)까지 가능한 최단 거리를 제공함으로써 가장 빠른 성장 속도가 달성 될 수 있다. 따라서, 가능한 가장 짧은 X 및 Z 거리를 제공하는 주어진 불균일성 영역 내의 지점을 선택하여(즉, 여기서 Rsrc-sub = (X2 + Z2)1/2 가 최소화됨) 가장 빠른 성장 속도가 달성 될 수 있다. 소스-형성 표면 거리가 짧을수록, 성장 속도가 높으며, 즉 MBE 시스템의 처리량이 높기 때문에, 짧은 X 및 Z 거리가 바람직하다. 예시의 일환으로 플롯(300)을 참조하면, 2 % 불균일성이 막 형성 공정의 표적이고 가능한 가장 높은 성장 속도가 요망되는 경우, 정점 근처에 있고 곡선(314) 바로 안쪽에 있는 지점(A)가 가능한 가장 짧은 거리 X 및 Z를 달성하기 위해 선택되며, 이는 차례로 가능한 가장 높은 성장 속도를 달성한다. 이 예 및 A 지점에 상응하는 것에서, VFP 경사 각도 α = 45°를 갖는 재료 소스(118)(코사인 N 인수 = 2를 가짐)은 약 2.4의 거리(X) 및 약 2의 거리(Z)에서 설정되어 약 2 % 불균일성을 달성한다. 다른 예에서 그리고 지점 B에 상당하여, VFP 경사 각도 α = 45°를 갖는 재료 소스(118)(코사인 N 인수 = 2)는 약 3의 거리(X) 및 약 2.6의 거리(Z)로 설정되어 약 1 % 불균일로 가능한 가장 높은 성장 속도를 달성한다.
도 5에서, 플롯(400)은 재료 소스(118) 코사인 N 인수 = 3, VFP 경사 각도 α = 45° 및 RSUB = 1.5일 때, 재료 소스(118)의 재료 소스(118)의 위치에 대한 구성 공간을 보여준다. 플롯(400)의 X 좌표, Z 좌표 및 RSUB는 무차원임에 유의. 플롯(400)은 재료 소스(118)의 좌표 X 및 Z의 함수로서 플롯팅되는 > 15 % 막 불균일 영역, 10 % 막 불균일 영역, 5 % 막 불균일 영역, 2 % 막 불균일 영역, 1 % 막 불균일 영역, 및 0.5 % 막 불균일 영역을 포함한다. 곡선(410)은 > 15 % 및 10 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(412)은 10 % 및 4 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(414)은 4 % 및 2 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(416)은 2 % 및 1 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(418)은 1 % 및 0.5 % 막 불균일 영역 사이의 경계를 형성한다. 0.5 % 막 불균일성의 특정 섬(island)이 1 % 막 불균일 영역(즉, 곡선(418)의 정점 근처)에 존재할 수 있음에 유의.
하나의 예로 그리고 플롯(400)의 점 A에 대응하여, VFP 경사 각도 α = 45°를 갖는 재료 소스(118)(코사인 N 인수 = 3을 가짐)는 약 1 % 불균일성을 달성하기 위해 약 3.2의 거리(X) 및 약 2.6의 거리(Z)로 설정된다. 다른 예 및 플롯(400)의 지점 B에 상응하는 것에서, VFP 경사 각도 α = 45°를 갖는 재료 소스 118(코사인 N 인수 = 3을 가짐)은 약 0.5 % 불균일성을 달성하기 위해 약 4.2의 거리(X) 및 약 3.5의 거리(Z)로 설정된다. 따라서, 1 % 불균일성의 경우, 재료 소스(118)는 코사인 인수 2(플롯(300)의 지점 B)인 경우보다 코사인 계수 3(플롯(400)의 지점 A)인 경우에 대해 더 큰 X 거리에 위치해야 한다.
도 6에서, 플롯(500)은 재료 소스(118) 코사인 N 인수 = 6, VFP 경사 각도 α = 45° 및 RSUB = 1.5 일 때 재료 소스(118)의 위치에 대한 구성 공간을 보여준다. 플롯(500)의 X 좌표, Z 좌표 및 RSUB는 무차원임에 유의. 플롯(500)은 재료 소스(118)의 좌표 X 및 Z의 함수로서 플롯팅되는 > 15 % 막 불균일 영역, 10 % 막 불균일 영역, 5 % 막 불균일 영역, 2 % 막 불균일 영역, 1 % 막 불균일 영역, 및 0.5 % 막 불균일 영역을 포함한다. 곡선(510)은 > 15 % 및 10 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(512)은 10 % 및 5 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(514)은 5 % 및 2 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(516)은 2 % 및 1 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(518)은 1 % 및 0.5 % 막 불균일 영역 사이의 경계를 형성한다. 5 % 막 불균일성의 특정 섬은 10 % 막 불균일 영역(즉, 곡선(512)의 정점 근처)에 존재할 수 있다. 또한, 2 % 막 불균일성의 특정 섬이 5 % 막 불균일 영역(즉, 곡선(514)의 정점 근처)에 존재할 수 있다. 또한, 1 % 막 불균일성의 특정 섬이 2 % 막 불균일 영역(즉, 곡선(516)의 정점 근처)에 존재할 수 있다. 또한, 0.5 % 막 불균일성의 특정 섬이 1 % 막 불균일 영역(즉, 곡선(518)의 정점 근처)에 존재할 수 있다.
일 예 및 플롯(500)의 지점 A에 상응하는 것에서, VFP 경사 각도 α = 45°를 갖는 재료 소스(118)(코사인 N 인수 = 6을 가짐)는 약 1 % 불균일성을 달성하기 위해 약 3.6의 거리(X) 및 약 2.6의 거리(Z)로 설정된다. 또 다른 예 및 플롯(500)의 지점 B에 상응하는 것에서, VFP 기울기 각도 α = 45°를 갖는 재료 소스(118)(코사인 N 인수 = 6을 가짐)은 약 3.7의 거리(X) 및 약 2.7의 거리(Z)로 설정되어 약 1 %의 불균일성을 달성하지만, 지점 A에 비해 약간 낮은 성장 속도로 달성한다. 따라서 1 % 불균일성의 경우, 재료 소스(118)는 코사인 인수 2(플롯(300)의 지점 B)의 경우 보다는 코사인 인수 3(플롯(400)의 지점 A)인 경우, 그 보다는 N = 6(플롯(500)의 지점 A 또는 B)의 코사인 인수인 경우에 대해 훨씬 더 큰 X 거리에 위치해야 한다.
도 7에서, 플롯(600)은 VFP 경사 각도 α = 30°, 재료 소스(118) 코사인 N 인수 = 3, RSUB = 1.5일 때, 재료 소스(118)의 위치에 대한 구성 공간을 도시한다. 플롯(600)의 X 좌표, Z 좌표, 및 RSUB는 무차원임에 유의. 플롯(600)은 재료 소스 (118)의 좌표 X 및 Z의 함수로서 플롯팅된 > 15 % 막 불균일 영역, 10 % 막 불균일 영역, 5 % 막 불균일 영역, 2 % 막 불균일 영역, 1 % 막 불균일 영역, 및 0.5 % 막 불균일 영역을 포함한다. 곡선(610)은 > 15 % 및 10 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(612)은 10 % 및 5 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(614)은 5 % 및 2 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(616)은 2 % 및 1 % 막 불균일 영역 사이의 경계를 형성한다. 곡선(618)은 1 % 및 0.5 % 막 불균일 영역 사이의 경계를 형성한다. 1 % 막 불균일성의 특정 섬이 2 % 막 불균일 영역(즉, 곡선(616)의 정점 근처)에 존재할 수 있음에 유의. 또한, 0.5 % 막 불균일성의 특정 섬이 1 % 막 불균일 영역(즉, 곡선(618)의 정점 근처)에 존재할 수 있다.
일 예 및 플롯(600)의 지점(A)에 상응하는 것에서, VFP 경사 각도 α = 30°를 갖는 재료 소스(118)(코사인 N 인수 = 3을 가짐)는 약 3의 거리(X) 및 약 3.3의 거리(Z)로 설정되어 약 1 % 불균일성을 달성한다. 또 다른 예 및 플롯(600)의 지점(B)에 상응하는 것에서, VFP 경사 각도 α = 30°를 갖는 재료 소스(118)(코사인 N 인수 = 3을 가짐)는 약 3.05의 거리(X) 및 약 3.35의 거리(Z)로 설정되어 또한 약 1 %의 불균일성을 달성하지만, 지점(A)에 비해 약간 더 낮은 성장 속도로 달성한다. 플롯(600)의 지점 A 또는 B를 플롯(400)의 지점 A와 비교하면, 동일한 코사인인수 N = 3인 경우, 경사 각도 α를 30°에서 45°로 변경하면 1 % 불균일 목표를 달성하기 위해 X 및 Z 거리에 영향을 미친다.
도 8은 막 품질과 막 성장 속도 사이의 균형을 개선하기 위해 재료 증착 시스템에서 오프셋 재료 소스를 구성하는 방법(700)의 일예에 대한 순서도이다. 본 방법의 실시형태는 특정 변수에 대한 값을 선택하는 단계 및 다른 변수를 최적화하기 위해 재료 증착 프로세스를 수학적으로 모델링하는 단계를 포함한다. 예를 들어, 주어진 재료 소스 유형 및 경사 각도에 대해, 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해 X 및 Z를 최소화하는 것과 같이, 측면 거리 X 및 직교 거리 Z를 최적화할 수 있다. 다른 예시적인 실시형태에서, 거리 X 및 Z는 고정될 수 있고, 경사 각도는 원하는 성장 속도에 대한 원하는 레이어 증착 균일성을 달성하기 위해 결정될 수 있다. 또 다른 실시형태에서, 기판(RSUB)의 크기 또는 코사인 N 소스의 유형은 원하는 증착 균일성 및 성장 속도를 충족하도록 변경될 수있다.
통상의 MBE 시스템은 정확한 에피-레이어 두께, 높은 균일성 플럭스, 이종 에피-레이어 사이의 돌발 인터페이스, 고-균일성 막, 고구조 막, 및 고-전자-품질의 결정질 막을 달성하기 위한 수단으로 상대적으로 느린 성장 속도를 사용하는 것이 특징이다. 예를 들어, 통상의 MBE 시스템의 성장 속도는 약 0.1 ML/s(초당 단일레이어) 내지 약 10 ML/s일 수 있다. 또한, MBE 시스템은 증착된 막에 의도하지 않은 낮은 불순물 혼입에 필요한 낮은 잔류 기본 압력을 달성하기 위해 일반적으로 전문적이지만, 간단한 고진공 제조 방법을 필요로 한다. 고품질 에피택시에 적합한 진공 상태를 달성하기 위한 반응기 제조에 대한 이러한 선행 투자는 고압 CVD 반응기와 비교할 때 주요 차별점(differentiator)이다. 또한, 재료 소스(예를 들어, 고체-액체 분출-형 소스)는 반응기 내로의 프런트-엔드 대기 사전로드를 필요로 하며, 반응기 진공이 다시 한번 달성되면 재료 소스에 대한 접근은 이후 불가능하게 된다. 따라서, 고-처리량 막 형성 공정은 재료 소스 캠페인의 주어진 수명 및 총 증착 막 두께에 대한 단위 면적당 에피-레이어 비용($/㎡)을 관리하기 위해 높은 플럭스 활용 효율을 필요로한다. 그러나 더 바람직한 특성은 낮은 플럭스 불균일성을 유지하면서 주어진 증착 사이클 동안 총 증착 면적을 증가시키기 위한 반응기 크기의 확장성이다. 이를 통해 면적당 비용(예를 들어, $/㎡) 및 소유 비용을 추가로 절감할 수 있다. 증가된 증착 표면적은 단일 대 면적 기판 또는 증착면을 가로 질러 유리하게 위치된 복수의 더 작은 기판을 포함할 수 있다는 것이 이해된다.
통상의 MBE 시스템에서, 성장 속도와 재료 소스와 형성 표면 사이의 거리(이하, 소스-형성 표면 거리라고 함) 사이에 직접적인 상관관계가 있다. 보다 구체적으로, 소스-형성 표면 거리가 짧을수록 잠재 성장 속도가 빨라진다. 소스-형성 표면 거리가 길수록 성장 속도가 느려진다. 따라서, 높은 균일성 막을 달성하기 위해, 통상의 MBE 시스템은 본 명세서에서 가르친 바와 같이 최적 위치를 초과하여 형성 표면으로부터 먼 거리에 재료 소스를 배치함으로써 느린 성장 속도를 구현한다. 결과적으로, 통상의 MBE 시스템에서 높은 성장 속도를 달성하기 위해, 소스-형성 표면 거리는 유의하게 감소되어야 하지만, 이렇게하면 일반적으로 증착면 전체의 막 균일성이 손상되고 최대 증착 표면적이 제한된다(즉, 공정의 확장성이 제한된다).
대조적으로, 일부 실시형태에 따른 방법(700)은 여전히 고품질 막을 달성하면서 MBE 공정에서 높은 성장 속도를 구현하는 기술을 제공한다. 일 예에서, 방법(700)은 증착면에 걸쳐 두께의 약 ≥ 95 % 균일성을 갖는 막을 제공한다(즉, 약 ≤ 5 % 불균일도). 다른 예에서, 방법(700)은 약 ≥ 99 % 균일성(즉, 약 ≤ 1 % 불균일성)를 갖는 막을 제공한다. 방법(700)은 다음 단계를 포함 할 수 있다.
단계(710)에서, 회전 메커니즘이 제공된다. 회전 메커니즘은 기판의 기판 증착면의 중심 축을 중심으로 기판을 회전시킨다. 일부 실시형태에서, 기판은 6 인치(150 mm) 이상의 직경을 갖는다.
단계(714)에서, 재료의 원소 종 및 재료 소스의 유형을 포함하는 재료 소스가 선택된다. 재료 소스와 기판은 진공 환경 내에 포함된다. 재료 소스를 선택하는 한 예에서, 형성될 막이 갈륨을 포함하면, 선택된 종은 갈륨 종이다. 다른 예에서, 형성될 막이 알루미늄을 포함하면, 선택된 종은 알루미늄 종이다. 그런 다음, 재료 소스(118)의 유형(즉, 기체, 액체 및 고체)은 선택된 종에 기초하여 선택된다. 한 예에서, 선택된 종이 갈륨이면 갈륨의 액체 증발을 위한 크누센 분출 셀이 선택된다. 일부 실시형태에서, 재료 소스는, 예를 들어, 약 N = 1 내지 약 N = 6 범위의 빔 플럭스 프로파일을 갖는 코사인 N 소스일 수 있으며, 이는 통상의 MBE를 사용하면 달리 가능하지 않다. 추가(즉, 다중) 재료 소스가 포함될 수 있으며, 여기서 재료 소스와 추가 재료 소스가 함께 사용되며; 즉, 다른 재료를 동시에 기판 상에 증착하는 데 사용된다. 일부 실시형태에서, 재료 소스는 활성 질소를 방출하는 질소 플라스마 소스 및 산소 플라스마 재료 소스를 포함한다.
각각의 재료 소스(118)는 출구 개구 평면을 갖는 출구 개구(130) 및 출구 개구 평면으로부터의 미리결정된 재료 배출 공간 분포를 갖는다. 둘 이상의 재료 소스를 사용하는 경우, 각 재료 소스에 대해 미리결정된 재료 배출 공간 분포가 획득된다. 일부 실시형태에서, 출구 개구는 출구 개구 기하형상을 가지며, 본 방법은 출구 개구 기하형상을 선택하는 단계를 더 포함한다. 미리결정된 재료 배출 공간 분포는 중앙 축으로부터 오프셋된 지점에서 기판과 교차하는 대칭 축을 가지며, 여기서 출구 개구는 기판의 중앙 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 위치하게 된다. 코사인 N 인수 재료 소스의 경우, 미리결정된(예를 들어, 경험적으로) 코사인 N 인수 및 재료 배출 공간 분포는 선택된 재료 소스(118)의 공급자로부터 획득될 수 있다. 일 예에서, 선택된 재료 소스(118)의 코사인 N 인수는 약 3과 같이 2를 초과하거나 이와 동일하거나, 또는 최대 약 6이다.
단계(718)에서, i) 선택된 재료 소스(118)를 설치할 VFP 경사 각도 α가 설정되거나, ii) 재료 소스의 출구 개구에 대한 직교 거리 및 측면 거리가 설정된다. 선택된 재료 소스(118)의 VFP 경사 각도(α)는 일 예에서 약 30° 내지 90° 미만, 다른 예에서 약 30° 내지 약 60°, 또는 또 다른 예에서 약 45°일 수 있다. 일 예에서 선택된 VFP 경사 각도 α는 45°이다. 재료 소스(118)의 플룸(134)은 재료 소스(118)의 플룸(134)이 기판 증착면(126)에 실질적으로 직각으로 제공되는 통상의 MBE와는 다른 경사 각도로 제공된다.
단계(726)에서, 원하는 성장 속도를 위한 원하는 레이어 증착 균일성을 달성하기 위해 기판 상의 재료의 원하는 축적이 선택된다. 일부 실시형태에서, 목표(원하는) 균일성(또는 비균일성) 값은 플럭스로 표현될 수 있다. 일부 실시형태에서, 플럭스 또는 막 균일성은 용인값(tolerance value)으로 표현될 수 있다. 일 예에서, 기판 증착면(126)에 걸친 선택된 목표 두께 균일성은 99 %(또는 동등하게, 1 % 불균일성)이다. 본 명세서에서 목표 값은 또한 희망 값으로 지칭될 수 있다. 증착 표면적(즉, 기판 증착면(126)의 면적)은 원하는 레이어 균일성 및 원하는 성장 속도에 대한 파라미터의 결정에서 고려된다. 일 예에서, 기판(122)은 3 인치 웨이퍼(RSUB = 1.5)이다. 다른 예에서, 기판(122)은 6 인치 웨이퍼(RSUB = 3)이다. 또 다른 예에서, 기판(122)은 8 인치 웨이퍼(RSUB = 4)이다. 또 다른 예에서, 기판(122)은 12 인치(300 mm) 웨이퍼(즉, RSUB = 6)이다.
단계(730)에서, 경사 각도가 단계(718)에서 설정되었다면, 원하는 레이어 증착 균일성을 달성하기 위한 직교 거리 및 측면 거리에 대한 최소값이 결정된다. 즉, 재료 소스(118)를 위치결정하기 위한 최단 거리 X 및 Z는 단계 714, 718 및 726 각각에서 이루어진 선택에 대응하는 구성 공간의 플롯을 사용하여 결정된다. 예를 들어, 도 5의 플롯(400)은 RSUB = 1.5인 경우의 코사인 N 인수 = 3(단계 714에서 선택됨), VFP 경사 각도 α = 45°(단계 718에서 선택됨), 및 목표 불균일성 = 1 %(단계 726에서 선택됨)에 해당하는 구성 공간을 보여준다. 막의 성장 속도는 선택한 목표 균일성에 해당하는 최단 거리 X 및 Z를 결정하여 향상된다. 일부 실시형태에서, 기판 증착면으로부터 재료 소스의 결정된 직교 거리 및 결정된 측면 거리는 재료 소스로부터 방출된 재료의 평균 자유 경로와 같거나 그보다 작다.
단계(730)에서, 직교 거리 및 측면 거리가 단계(718)에서 설정되었다면, 설정된 직교 거리 및 설정된 측면 거리를 사용하여 원하는 레이어 증착 균일성을 달성하기 위해 경사 각도가 결정된다.
일부 실시형태에서, 추가 재료 소스가 사용될 수 있으며, 단계(730)은 모든 재료 소스가 함께 사용될 때 경사 각도, 또는 직교 거리 및 측면 거리를 결정하는 단계를 포함한다.
일부 실시형태에서, 재료 증착 시스템을 구성하는 방법은, 예를 들어, 결정된 직교 및 수직 거리가 원하는 레이어 증착 균일성 및 성장 속도를 달성하는 경우, 단계(730) 후에 완료된다. 예시적인 시나리오에서, 플롯(400)의 1 % 막 비균일성 영역 내에서 가장 짧은 거리, 또는 거의 가장 짧은 가능한 거리 X 및 Z에 해당하는 지점이 선택된다. 일 예에서, 플롯(400)의 곡선(416)의 정점 근처의 지점 A가 선택된다. 지점 A는 약 3.2의 거리 X 및 약 2.6의 거리 Z에 해당한다. 플롯(400)의 1 % 막 불균일 영역 내의 다른 지점은 더 긴 거리 X 및 Z를 초래할 수 있으며, 그로 인해 더 느린 성장 속도를 양산할 수 있다. 따라서, 곡선(416)의 정점 근처에 있는, 플롯(400) 내의 지점 A를 선택함으로써, 기판 증착면(126)에 대해 재료 소스(118)의 위치를 설정하기 위해, 가장 짧거나, 거의 가장 짧은 가능한 거리 X 및 Z가 이용된다. 재료 소스(118)가 기판 증착면(126)에 가까울수록, 성장 속도가 높아질 것이기 때문에, 그로 인해 성장 속도가 개선된다.
추가 실시형태에서, 결정된 경사 각도 또는 결정된 직교 거리 및 측면 거리의 최소값은 추가 최적화가 필요한지 확인하기 위해 테스트될 수 있다. 단계(734)에서, 단계 714, 718, 726 및 730에서 결정된 기판 증착면(126)에 대한 재료 소스(118)의 구성이 물리적으로 구현되고 테스트되어 목표 막 불균일성이 고-처리량의 막 형성 공정을 지원하기 위해 적절한 성장 속도와 조합하여 달성되었는지 여부를 결정한다. 일예로 그리고 도 2를 참조하면, 특정 코사인 N 인수(단계 714에서 결정된 바와 같음)를 갖는, 재료 소스(118)는 단계(730)에서 결정된 기판 증착면(126)으로부터의 거리 X 및 Z에 그리고 단계 718에서 선택되는 VFP 경사 각도 α = 45°에 위치한다. 고-진공 반응 챔버(100)의 진공 환경(114)은 특정 진공 압력(예를 들어, 약 10-11 torr 내지 약 10-7 torr)으로 펌핑되며, 단계 (710)의 회전 메커니즘은 기판(122)을 회전시키기 위해 사용되며, 재료 소스(118)가 활성화된다. 주기적으로, 에피택셜하게 성장된 막의 두께는 기판 증착면(126)을 따라 다수의 샘플 지점에서 측정된다. 이 측정은, 예를 들어, 기판 증착면(126)을 향하는 반사 고-에너지 전자 회절(RHEED; reflection high-energy electron diffraction) 시스템을 사용하여 수행될 수 있다.
결정 단계(738)에서, 단계(734)에서 획득된 측정에 기초하여, 단계(726)에서 선택된 원하는 불균일성 및 고-처리량의 막 형성 공정을 지원하기 위해 적절하게 높은 성장률 둘 다가 달성되었는지 여부가 결정된다. 목표 불균일성 및 성장 속도 둘 다가 달성되면, 본 방법(700)은 종료된다. 기판 증착면(126)에 대한 재료 소스(118)의 임의의 구성은 막 품질과 막 성장 속도 사이의 균형이다. 따라서, 목표 불균일성 및 성장 속도가 달성되지 않으면, 원하는 막 품질 또는 원하는 막 성장 속도 중 어느 하나가 약간 완화될 수 있다. 일 예에서, 목표 불균일성이 달성되지 않으면, 본 방법(700)은 단계(742)를 진행할 수 있다.
단계(742)에서, 테스트가 원하는 레이어 증착 균일성을 충족시키지 않으면, 경사 각도, 원하는 성장 속도, 측면 거리, 및 직교 거리 중 적어도 하나가 변경된다. 예를 들어, 특정 애플리케이션(반도체 제품, 제조/비용 목표)에 대해 원하는 성장 속도가 감소될 수 있다. 그런 다음, 방법(700)은 구성 공간의 특정 플롯의 원하는 막 비균일성 영역 내에서 다른 지점이 선택되는 단계(730)로 돌아가며, 여기서 새로운 지점은 약간 더 큰 거리 X 또는 Z, 또는 둘 다, 및 그에 따라, 약간 감소된 성장 속도에 대응한다. 다른 예에서, 더 느린 성장 속도가 허용되는 경우, 이들의 값을 증가시키는 것과 같이, 측면 및/또는 직교 거리가 조정된다. 추가 예에서, 경사 각도 또는 출구 개구 기하형상이 변경되고 방법(700)의 또 다른 반복이 수행되며, 여기서 새로운 경사 각도 또는 출구 개구 기하구조에 대응하는 재료 배출 공간 분포가 직교 거리 및 측면 거리를 재결정하는 데 사용된다.
일부 실시형태에서, 원하는 목적이 달성되지 않는 경우, 막의 원하는 레이어 증착 균일성이 단계(746)에서 변경될 수 있다. 예를 들어, 특정 적용을 위해 막의 원하는 균일성을 감소시키거나, 막의 불균일성을 증가시키는 것이 허용될 수 있다. 방법(700)은 균일성 값이 감소되는(즉, 불균일성 값이 증가되는) 단계(726)로 복귀한 다음, 방법(700)의 또 다른 반복이 시작된다.
일부 실시형태에서, 회전 메커니즘 및 재료 소스는 반응 챔버에 수용되고, 방법(700)은 또한 반응 챔버의 크기를 스케일링하기 위한 기판 RSUB의 반경에 대한 측면 거리 및 직교 거리의 관계를 사용하는 단계(750)을 포함할 수 있다. 예를 들어, 재료 소스를 배치하기 위한 최소 거리가 결정되면 반응 챔버 크기를 스케일다운할 수 있다. 반응 챔버의 크기를 줄이면 챔버를 제작하는 비용을 줄이고 제조 시설에서 더 적은 공간을 차지하는 것과 같은 이점을 제공할 수 있다.
방법(700)은 또한 반도체 레이어를 형성하기 위해 재료를 방출하는 단계(760)를 포함할 수 있다. 기판은 재료가 기판으로 방출되는 동안 가열된다. 단계(760)은 단계(710) 내지 단계(738)에서 결정된 바와 같이, 기판에 대한 재료 소스의 최적 위치를 사용하는 것을 포함할 수 있다. 경사 각도, 직교 거리 및 측면 거리는 동적으로 조정가능하여, 위치결정은 어떤 재료 소스(들)(실행마다 다를 수 있음)이 사용되는지에 따라 조정될 수 있다. 경사 각도, 직교 거리, 및 측면 거리는 기판의 위치를 조정하거나, 또는 재료 소스의 위치를 조정하여 동적으로 조정할 수 있다.
VFP 경사 각도는 선택되는 재료 소스(118)의 유형에 대한 사전 참조와 함께 단계(718)에서 선택될 수 있다. 예를 들어, 재료 소스(118)가 액체 분출 소스의 단일, 개방-말단형 오리피스 도가니인 경우, 이후 이의 경사 각도는, 출구 오리피스인 출구 개구(130)에 대해 주어진 재료 부피 용량 및 용융 표면 위치를 위해 도가니의 수직 방향(중력장에 배치 된 경우)에 대한 경사에 의해 제한된다. 일반적으로, 용융 표면이 출구 개구(130)로부터 충분히 변위된 경우, 몸체 직경(DC)의 원통형 도가니의 단일 출구 개구(130)에 의해 정의된 출구 평면에서 잘 정의된 VFP가 생성된다. 또한 출구 개구(130)에서의 VFP는 DO/LO < 1 및 DO < DC 가 되도록, 개구 직경(DO) 및 개구 깊이(LO)를 특징으로 할 수 있다. 따라서 실제로 액체 소스는 0°< α <70°, 보다 바람직하게는 30°< α < 60°, 일반적으로 40° < α < 50°인 경우에 적합하다. 이 유형의 대용량 재료 소스에 대한 표준 구성은 α = 45°이다. 반대로, 가스-주입기 재료 소스는 소스의 내부 세부 사항에 의해 제한되지 않으며 0°≤ α < 90°일 때 사용할 수 있다. 명백하게, 가스-주입기 재료 소스 유형은 70° < α < 90°인 그레이징 입사에 응용할 수 있다.
재료 소스(118)의 위치가 방법(700)에 따라 기판 증착면(126)에 대해 개선된 고진공 반응 챔버(100)의 작동에 있어서, 일례로, 기판 증착면(126)(즉, 기판(122)은 회전한다. 재료 소스(118)로부터 종이 방출되는 속도가 존재하고, 따라서 기판 증착면(126)에서 종의 도착 속도가 존재한다. 도착 속도는, 예를 들어, 단위 시간당 단위 면적당 원자 또는 종의 수로 표현될 수 있다. 고-진공 반응 챔버(100)가 작동중일 때, 기판(122)의 회전 속도는, 예를 들어, 약 1 rpm 내지 약 1000 rpm일 수 있다. 그러나, 기판(122)의 최소 회전 속도는 단위 면적당 단위 시간당 종의 도달 속도에 의해 결정된다. 즉, 기판(122)의 주변에서 1회전에 걸리는 시간과 종의 도착 속도 사이에는 상관관계가 있다. 재료의 축적은 기판(122)의 1회 회전에 대해 평균화된다. 고 처리량 시스템을 지원하기에 적합한 높은 성장 속도의 경우, 기판(122)의 회전 속도는, 예를 들어, 약 수십 rpm 내지 약 수백 rpm의 수준(order)일 수 있다. 종의 가장 작은 입사 도달 속도에 비해 기본 증착면 회전 속도에 하한이 있지만, 일반적으로 빠른 회전 속도가 유리할 수 있다.
요약하면, 방법(700)은 연속적인, 고-처리량 막 형성 공정, 예컨대 연속적인 고-처리량 반도체 제작 공정을 지원하기에 적합한 성장 속도로 고-품질 막을 에피택셜하게 성장시키기 위해 기판 증착면(126)에 대한 재료 소스(118)의 위치를 구성한다. 기판 증착면(126)으로부터의 재료 소스(118)의 거리는 고-처리량의 막 형성 공정을 지원하기에 적당하게 높은 막 성장 속도를 위해 적당하게 짧고, 이는 통상의 MBE를 사용하여 달리 가능하지 않으며; 예를 들어, 본 방법은 통상의 MBE에 비해 적어도 초당 1 Å의 막 성장 속도 향상을 제공할 수 있다.
산화물-기반 반도체 구조
고 처리량 성장 속도에서 매우 균일한 막 레이어를 달성하기 위해 재료 소스가 특별히 설계된 위치 및 각도에 배치되는 상기 시스템은, 산화물-기반 반도체 디바이스를 생산하는 데 사용될 수 있다. p-타입 도핑된 Mg-기반 레이어를 포함하는, 다양한 재료의 p-타입 도핑이 또한 달성될 수 있다. 예를 들어, x > 0인 MgXZn1-XO의 산화물-기반 레이어, 0 ≤ x < 0.45 인 p-타입 도핑된 MgxZn1-xO 레이어 또는 MgZnON 레이어를 포함하는 마그네슘-기반 및 아연-기반 산화물이 형성될 수 있다. 일부 실시형태에서, 산화물-기반 레이어는 a) MgO 및 ZnO, b) MgZnO 및 ZnO 또는 c) MgZnO 및 MgO의 서브레이어를 포함하는 초격자이다. 일부 실시형태에서, 산화물-기반 레이어는 p-타입 도핑된 레이어이고, 재료는 활성 질소 플라스마, 아산화질소(N2O), 암모니아(NH3), 인, 산소 플라스마, 또는 결함있는 Mg 또는 Zn 중 적어도 1종을 사용하여 방출된다. 본 개시에서, DUV LED가 설명될 것이며; 그러나 동일한 기술을 사용하여 다른 유형의 반도체를 제조할 수 있다.
도 9는 기판(901) 상에 고-품질의, 산화물-기반 막을 형성하는 데 사용될 수 있는 플라스마 처리 시스템(900)의 예의 측면도이다. 플라스마 처리 시스템(900)은 반응 챔버(904), 히터(908), 질소 종(916)을 생성하는 질소 플라스마 소스(912), Mg 종(924)을 생성하는 Mg(마그네슘) 소스(920), P 종(932)을 생성하는 P(인) 소스(928), Al 종(940)을 생성하는 Al(알루미늄) 소스(936), Zn 종(948)을 생성하는 Zn(아연) 소스(944), 및 산소 종(956)을 생성하는 산소 플라스마 소스(952)을 포함한다. Mg 종(924)의 방출은 셔터(960)에 의해 제어된다. Zn 종(948)의 방출은 셔터(964)에 의해 제어된다. 질소 플라스마 소스(912), P 소스(928), Al 소스(936), 및 산소 플라스마 소스(952)의 방출은, 명료함을 위해 도 9에 도시되지 않은, 셔터에 의해 각각 유사하게 제어된다. 플라스마 처리 시스템 (900)은 또한 반응 챔버(904)에 유체적으로 결합되는, 진공 펌프(972)를 포함한다. 위치결정 메커니즘(미도시)은 각각의 재료 공급원(912, 920, 928, 936, 944, 및 952)에 결합되어 원하는 층 증착 사양을 충족시키기 위해 기판(901)에 대한 재료 소스의 위치(측면 거리, 직교 거리, 및 경사 각도)를 조정할 수 있다. 위치 결정 메커니즘(미도시)은 또한 기판(901)에 결합되어 기판의 위치를 수평으로(기판의 평면 방향으로) 또는 수직으로(기판의 평면에 대해 수직으로) 조정하고 이동시킬 수 있다.
처리 시스템(900)은 또한 광학 검출기(미도시) 및/또는 반사 고-에너지 전자 회절(RHEED) 시스템 (미도시)을 포함할 수 있다. 플라스마 처리 시스템(900)은 핸드 헬드 컴퓨터, 태블릿 컴퓨터, 랩탑 컴퓨터, 데스크탑 컴퓨터, 중앙집중식 서버, 모바일 컴퓨팅 디바이스 등과 같은 임의의 컴퓨팅 디바이스일 수 있는 컨트롤러(미도시)를 포함한다.
기판(901)은 기판(901) 상에 무결함 산화물-기반 막을 생성하기 위해 플라스마 처리 공정에 적용되는 반응 챔버(904)에 배치된다. 기판(901)은 회전 중심 축(AX)을 중심으로 회전가능하다. 기판(901)은, 예를 들어, 웨이퍼 핸들링 시스템(미도시)을 사용하여 유지되거나 조작될 수 있다. 기판(901)은 특정 반경(RSUB)를 갖는다. 예를 들어, 6 인치 기판(901)은 3 인치의 반경 RSUB를 갖고, 8 인치 기판(901)은 4 인치의 반경 RSUB를 가지며, 12 인치 기판(901)은 6 인치의 반경 RSUB를 갖는 식이다. 재료 소스를 향하는 기판(901)의 측면은 막 형성 표면(906)이다. 막 형성 표면(906)은 후속 막 형성 공정을 준비하기 위해 플라스마 처리 공정에 적용될 기판(901)의 표면이다. 기판(901)은 또한 히터(908)로부터 열을 흡수하기 위한 후면 코팅(미도시)을 가질 수 있다.
재료 소스가 기판(901)의 막 형성 표면(906) 측에 위치하는 반면, 히터(908)는 기판(901)의 반대 측에 위치한다. 히터(908)는 기판(901)을 가열하는 데 사용되며, 차례로, 기판(901)의 막 형성 표면(906)을 약 300 ℃ 내지 약 700 ℃의 성장 온도(Tg)와 같은, 막 성장에 적합한 성장 온도(Tg)로 조정한다. 일 예에서, 히터(908)는 레늄으로 제조된 발열체(heating elements)를 갖는 복사 히터이다.
질소 플라스마 소스(912)는, 예를 들어, 질소 종(916)으로 나타낸, N* 또는 N2*로 형성된 플라스마를 방출하는 유도 결합 플라스마(ICP; inductively coupled plasma) 소스이다. 활성 질소는 질소의 동소체이며, 질소 스트림을 통해 전기 방전을 통과함으로써 형성된다. 2,700 켈빈(K)의 높은 온도에서만 해리될 수 있는 매우 높은 결합 에너지를 가진, 통상의 막 형성에 사용되는 비활성 질소와 달리, 활성 질소는 상대적으로 낮은 온도(예를 들어, 700-800K)에서 해리될 수 있다. 질소 플라스마 소스(912)는 여기 디바이스(미도시) 및 감압 개구 플레이트(미도시)를 포함한다. 또한, MFC(976)으로 나타낸, 하나 이상의 질량 흐름 컨트롤러(MFC)는 가스 라인(980)을 통해 질소 플라스마 소스(912)에 유동적으로 연결된다. MFC(976)는, 예를 들어, N2를 함유하는 가스 소스(미도시)로부터의 가스 흐름 속도를 제어한다. 작동 중에, N2 공급원료 가스는 MFC(976)를 통해 질소 플라스마 소스(912)에 공급된 다음, 여기 디바이스(미도시)에 의해 부여된 에너지에 의해 분리되어 질소 종(916)을 생성한다. 질소 종(916)은 탈이온기/개구(미도시)로 들어가며, 여기(즉, 이온화된) 상태에 있는 실질적으로 모든 질소 종(916)이 탈이온기/개구(미도시)에서 방출되기 전에 중화된다. 일예에서, 질소 종(916)의 빔 압력은 10-8 Torr이며, 이는 에피택셜 막을 도핑하는 데 적합한 빔 압력이다.
Mg 소스(920)는, 예를 들어, 셔터(960)를 사용하여 제어될 수 있는 Mg 종(924)을 방출하는 배출 셀이다. 다른 예에서, Mg 소스(920)는 Mg 종(924)을 전구체 가스로서 생성한다. Mg 종(924)을 생성하기 위해 토출 셀 및 전구체 가스를 사용하면 플라스마 처리 시스템(900)과 관련된 복잡성 및 처리 비용이 감소한다. Mg 종(924)은 Mg 소스(920) 내에서 고체 마그네슘의 승화를 통해 방출된다. Mg 종의 플럭스(924)는 Φ(Mg)로 표현된다. 플럭스는 기판 표면에 충돌하는 초당 원자 수를 측정한 것으로 빔 압력으로 표현된다. 일 예에서, Φ(Mg)는 약 10-7 Torr이다.
P 소스(928)는 셔터(미도시)를 사용하여 제어될 수 있는, P 종(932)을 방출하는 토출 셀이다. P 종(932)은 인 원소 또는 인의 동소체, 예를 들어, 인화 갈륨(GaP)을 승화 시키거나 통상의 크래커를 사용하여 4인(P4)을 크래킹하여 생성된 2인(P2)일 수 있다. P 종(932)은 막 형성 동안 p-타입 도펀트로 작용하고 매우 균일 한 산화물-기반 막의 형성에 기여한다. P 종(932)의 플럭스는 Φ(P)로 표현된다. 일 예에서, Φ(P)는 약 10-7 Torr이다.
Al 소스(936)는, 예를 들어, 셔터(도시되지 않음)를 사용하여 제어될 수 있는 Al 종(940)을 방출하는 토출 셀이다. 다른 예에서, Al 소스(936)는 전구체 가스로서 Al 종(940)을 생성한다. Al 종(940)을 생성하기 위해 토출 셀 및 전구체 가스를 사용하는 것은 플라스마 처리 시스템(900)과 관련된 복잡성 및 처리 비용을 감소시킨다. Al 종(940)은, 예를 들어, 알루미늄 단일 종(예를 들어, 순수 알루미늄)이다. Al 종(940)의 플럭스는 Φ(Al)로 표현된다. 일 예에서 Φ(Al)는 약 10-7 Torr이다. 또 다른 실시형태에서, 알루미늄 종 대신, 인듐 단일 종 또는 갈륨 단일 종이 사용된다.
Zn 소스(944)는, 예를 들어, 셔터(964)를 사용하여 제어될 수 있는 Zn 종(948)을 방출하는 토출 셀이다. 다른 예에서, Zn 소스(944)는 전구체 가스로서 Zn 종(948)을 생성한다. Zn 종(948)을 생성하기 위해 토출 셀 및 전구체 가스를 사용하면 플라스마 처리 시스템(900)과 관련된 복잡성 및 처리 비용이 감소한다. Zn 소스(944)가 토출 셀인 예에서, Zn 종(948)은 Zn 소스(944) 내의 고체 아연의 승화를 통해 형성된다. Zn 종(948)의 플럭스는 Φ(Zn)로 표현된다. 일 예에서 Φ(Zn)는 약 10-7 Torr이다.
산소 플라스마 소스(952)는, 예를 들어, 활성 원자 산소(O*), 분자 산소(O2*), 산소-질소(ON), N*, 및 N2*로 이루어진 군에서 선택된 하나 이상의 가스로 형성된 플라스마를 방출하는 ICP 소스이다. 생성된 플라스마는 산소 종(956)으로 도시된다. 다른 예에서, 산소 소스(952)는 반응 챔버(904)에 공급되는 순수 산소 소스이다. 산소 플라스마 소스(952)가 플라스마 소스인 예에서, 산소 플라스마 소스(952)는 여기 디바이스(미도시) 및 탈이온기/개구(미도시)를 포함한다. 또한, MFC(984), MFC(988), 및 MFC(992)로 표시된, 하나 이상의 질량 흐름 컨트롤러(MFC)는 가스 라인(996)을 통해 산소 플라스마 소스(952)에 유체적으로 연결된다. MFC(984), MFC(988), 및 MFC(992)는, 예를 들어 N2, O2 또는 N2O를 포함하는 가스 소스(미도시)로부터의 가스 유량을 제어한다. 작동의 일 예에서, N2 및 O2는 고정된 비율로 결합되어 산소 플라스마 소스(952)에 공급된 다음, 여기 디바이스(미도시)에 의해 전달된 에너지에 의해 결합된 형태로 해리되어 산소 종(956)을 생성한다. 산소 종(956)은 탈이온기/개구(미도시)로 들어가고, 여기에서 여기(즉, 이온화) 상태에있는 실질적으로 모든 산소 종(956)은 탈이온기/개구(미도시)를 빠져 나가기 전에 중화된다. 일 예에서, 99 %의 O2가 1 %의 N2와 혼합되어 산소 종 (956)의 플라스마를 생성하고, 그 후 막 형성 표면(906) 상에 p-타입 도핑된 막을 생성한다. 산소 종(956)은 플라스마 처리 시스템(900)의 필요한 처리 온도 수준 및 운영 비용을 감소시킴으로써, 플라스마 처리 시스템(900)의 작동 효율을 향상시킨다. 일부 실시형태에서, p-타입 산화물 도핑(즉, p-타입 산화물 형성 레이어)는 i) 반도체 결정 구조 중의 일부 산소 원자를 질소로 대체하는 것(예를 들어, 1000개당 1개의 산소 원자), ii) 결정 구조 중의 일부 Mg 또는 Zn 원자를 Al 또는 Ga(예를 들어, 10개당 1개의 Mg 또는 Zn 원자)으로 대체(즉, 치환)하는 것, 또는 (i) 및 (ii) 둘 다에 의해 특유하게 달성된다.
플라스마 처리 시스템(900)에서 산화물-기반 막의 막 증착은 일 예에서는 약 500 ℃ 내지 약 700 ℃, 다른 예에서는 약 600 ℃에서 발생한다. 시스템 효율을 향상시키기 위해 산소 플라스마 소스(952)를 배치하면, 플라스마 처리 시스템(900)에서 막 성장이 350 ℃ 정도의 낮은 온도에서 발생할 수 있다. 대조적으로, III 족-N 재료의 통상의 막 증착 온도는 약 900 ℃에서 약 1,200 ℃ 범위이며, 성장 온도 허용오차(tolerances)는 5 ℃ 이내로 제어되어야 한다. 본 실시형태의 플라스마 처리 시스템(900)에 의해 지원되는 더 낮은 증착 온도는 (1) 덜 복잡하고 비용이 적게 드는 처리 장비, (2) 더 낮은 프로세스 에너지 사용, (3) 통상의 시스템에서보다 더 큰 성장 온도 허용오차를 가능하게 한다. 낮은 성장 온도와 더 큰 성장 온도 허용오차는 더 큰 기판에서 고-품질 막 성장을 용이하게 하며, 그리하여 생산 처리량을 더 높인다.
진공 환경(968)은 진공 펌프(972)에 의해 반응 챔버(904) 내에 유지된다. 진공 펌프(972)는 펌핑 속도로 알려진 특정 속도로 반응 챔버(904)를 비울 수 있는 통상의 가변-속도 진공 펌프일 수 있다. 밸브(미도시)는 진공 펌프(972)와 연관 될 수 있다. 압력 센서(미도시)는 반응 챔버(904) 내부의 진공 압력을 모니터링하기 위해 제공될 수 있다. 진공 펌프(972)는 반응 챔버(904) 내에서 적절한 진공 압력을 유지하기 위해 사용된다. 막 형성 동안 반응 챔버(904) 내의 진공 압력은, 예를 들어, 약 10-11 Torr 내지 약 10-5 Torr이다.
플라스마 처리 시스템(900)의 다른 실시형태에서, 순수 산소(O2)는 산소 플라스마 소스(952)가 아닌 가열된 파이프(미도시)를 통해 반응 챔버(904)에 공급된다. 반응 챔버(904)로 들어가는 산소의 온도는, 예를 들어, 약 200 ℃ 내지 약 300 ℃이다. 일 예로, 가열되는 파이프(미도시)는 사파이어로 형성된다.
기판(901)의 막 형성 표면(906)은 질소 플라스마 소스(912), Mg 소스(920), P 소스(928), Al 소스(936), Zn 소스(944), 및 산소 플라스마 소스(952)로부터 전달되는 재료의 타겟이다. 셔터(960)는 Mg 소스(920)로부터 방출된 Mg 종(924)의 경로에 위치한다. 개방시, 셔터(960)는 Mg 종(924)이 기판(901)의 막 형성 표면(906)에 충돌(impingement)하도록 허용한다. 셔터(960)는 Mg 종(924)이 기판 (901)의 막 형성 표면(906)에 충돌하는 것을 방지한다. 셔터(964)는 Zn 소스(944)로부터 방출된 Zn 종(948)의 경로에 위치한다. 개방시, 셔터(964)는 Zn 종(948)이 기판(901)의 막 형성 표면(906)에 충돌하는 것을 허용한다. 폐쇄시, 셔터(964)는 Zn 종(948)이 기판(901)의 막 형성 표면(906)에 침투하는 것을 방지한다. 다른 셔터(미도시)는 기판(901)의 막 형성 표면(906)에 대한 질소 종(916), P 종(932), Al 종(940), 및 산소 종(956)의 충돌을 유사하게 제어한다.
반응 챔버(904)가 원하는 막 성장 온도(Tg) 및 진공 압력에 있을 때, 질소 플라스마 소스(912), Mg 소스(920), P 소스(928), Al 소스(936), Zn 소스(944), 및 산소 플라스마 소스(952)는 켜진다. 기판(901)의 막 형성 표면(906)에 대한 질소 종(916), Mg 종(924), P 종(932), Al 종(940), Zn 종(948), 및 산소 종(956)의 조합된 충돌은 막 형성 표면(906)에 산화물-기반 레이어를 형성한다.
도 9는 Mg 소스(920) 및 Zn 소스(944)가 기판(901)의 회전 중심 축(AX)로부터 특정 측면 거리(X) 및 막 형성 표면(906)의 평면으로부터 특정 수직 거리(Z)에 위치하는 것을 보여준다. 이 위치결정은 예시 목적으로 도시된다. 측면 거리(X) 및 수직 거리(Z)는 막 형성 평면(906)의 중심에 대한 Mg 소스(920) 및 Zn 소스(944)의 좌표이다. 또한, Mg 소스(920) 및 Zn 소스(944)는 막 형성 표면(906)의 평면에 대해 가상의 플럭스 평면(VFP) 경사 각도 α에 위치된다. 질소 플라스마 소스(912), P 소스(928), Al 소스(936), 및 산소 플라스마 소스(952)는 각각 유사하게 기판 (901)의 회전 중심 축(AX)으로부터 측면 거리(X) 및 막 형성 표면(906)의 평면으로부터 수직 거리(Z)에 위치된다. 따라서, Mg 소스(920), Zn 소스(944), 질소 플라스마 소스(912), P 소스(928), Al 소스(936), 및 산소 플라스마 소스(952)는 "오프-축" 재료 소스이다.
도 10a는 일부 실시형태에 따라 제조될 산화물-기반 구조의 예인, LED 디바이스 구조(1000)의 예의 단면도이다. LED 디바이스 구조(1000)는, 예를 들어, DUV LED를 형성하는데 유용하다. DUV LED는 약 100 nm 내지 약 280 nm의 UVC 파장 범위에서 작동할 수 있다. LED 디바이스 구조(1000)는 단일의 완성된 디바이스를 형성하는 데 사용될 수 있거나, 대용량의, 고-처리량 생산 공정의 일부로서 다수의 디바이스를 형성하는 데 사용될 수 있다. LED 디바이스 구조(1000)는 기판(1004)을 포함하고, 그 위에 복수의 산화물-기반 레이어가 증착된다. 구체적으로, LED 디바이스 구조(1000)는 MgZnO 버퍼 레이어(1008), MgO-MgZnO 멀티레이어(1012), n-타입 MgZnO 레이어(1016), NID 레이어(1020), 및 p-타입 MgZnO 레이어(1024)가, 순서대로 증착된 기판(1004)을 포함한다.
LED 디바이스 구조(1000)는 측면 PIN 다이오드의 예이다. NID 레이어(1020)는 n-타입 MgZnO 레이어(1016)와 p-타입 MgZnO 레이어(1024) 사이의 고유의 이종접합(heterojunction)으로 작용한다. 이종접합은 동일하지 않은 밴드갭을 특징으로하는 비유사 결정질 반도체의 두 레이어 사이의 인터페이스로 정의된다.
일 예에서, 기판(1004)은 사파이어, 염화칼슘, 또는 산화 마그네슘으로 형성되며, 이는 실질적으로 광(예를 들어, 광(1028))에 투명하다. 이 예에서, 기판(1004)의 두께는 약 500 μm 내지 약 1,000 μm이고; 또한, 기판(1004)의 직경은 약 4 인치 내지 약 12인치이다. 다른 예에서, 기판(1004)은 광을 흡수하고, 따라서 광(1028)에 투명하지 않은 탄화 규소, 실리콘 또는 질화 갈륨(GaN)으로 형성된다.
MgZnO 버퍼 레이어(1008)는 MgZnO로 형성되고, 예를 들어, 약 200 nm 내지 약 1 ㎛의 두께를 갖는다. MgZnO 버퍼 레이어(1008)는 스레딩 전위(threading dislocations)를 최소화하고, 그리하여 MgZnO 버퍼 레이어(1008) 위에 형성된 막의 결함 밀도를 감소시키는 역할을 한다.
MgO-MgZnO 멀티레이어(1012)는 복수의 MgO 서브레이어(1013a) 및 MgZnO 서브레이어(1013b)가 교대하여 형성된 초격자 레이어로, 여기서 간략화를 위해 각 서브레이어(1013a 및 1013b) 중 2개가 도시되어 있으나, 더 많은 서브레이어를 포함할 수 있다. MgO-MgZnO 멀티레이어(1012)는 스레딩 전위를 더욱 최소화하고, 그리하여 MgO-MgZnO 멀티레이어(1012) 위에 형성된 막의 결함 밀도를 감소시키는 역할을 한다.
n-타입 MgZnO 레이어(1016)는 MgZnO로 형성되고, 예를 들어, 알루미늄, 갈륨, 또는 인듐으로 도핑된 n-타입이다. 예를 들어, 알루미늄은 고도로 증발할 수 있는 바람직한 특성을 가진 III 족 금속이다. n-타입 MgZnO 레이어(1016)는, 예를 들어, 약 200 nm 내지 약 1 μm의 두께를 갖는다.
NID 레이어(1020)는 교대하는 서브-레이어(1021a 및 1021b)의 초격자 레이어는며, 여기서 간략화를 위해 각 서브-레이어(1021a 및 1021b) 중 2개가 도시되어 있지만 더 많은 서브-레이어를 포함할 수 있다. 일부 서브-레이어는, 예를 들어, 고유의 MgZnO 또는 MgO로 형성될 수 있다. 추가적으로, NID 레이어(1020)는 좁은 밴드갭 재료로 형성된 하나 이상의 양자-우물 구조를 포함할 수 있다. 일 예에서, NID 레이어(1020)는 서브레이어(1021a)에 대해 주로 MgO(즉, 장벽 재료)로 형성되고, 하나 이상의 좁은 밴드갭 ZnO 양자우물 서브레이어(1021b)를 포함한다. NID 레이어(1020)는, 예를 들어, 약 10 nm 내지 약 50 nm의 두께를 갖는다. 다른 예에서, NID 레이어(1020)는 MgZnO 또는 MgZnO-ZnO 합금을 사용하여 초격자 구조로 형성된다.
p-타입 MgZnO 레이어(1024)는, 예를 들어, 질소 도핑된 MgZnO로 형성되고, 예를 들어, 약 200 nm의 최소 두께를 갖는다. p-타입 MgZnO 레이어(1024)의 p-타입 도핑은, 예를 들어, 도 11을 참조하여 후술하는 방법에 따라 N* 또는 N2*의 플라스마를 사용하여 달성된다. 다른 예에서, p-타입 MgZnO 레이어(1024)의 p-타입 도핑은 아산화질소(N2O) 또는 암모니아(NH3)의 독립적인 소스를 사용하여 달성된다. p-타입 MgZnO 레이어(1024)는 넓은 파장 범위에 걸쳐 디바이스의 밴드갭을 조정하는 기능을 제공하는 반면, 통상의 III 족-N 막은 밴드갭 조정 기능이 제한된다. 예를 들어, AlN 만 사용하여 190 nm(즉, 6 eV) 이하에서 작동하는 UV LED를 만드는 것은 극히 어렵다. 일부 경우에는 붕소-AlN 화합물이 사용될 수 있다. 그러나, 이러한 재료는 높은 수준의 질소와 높은 증착 온도를 수반하며, 둘 다 극히 비용이 많이 들고, 기술적으로 실행불가능하고/거나 상업적으로 실행불가능할 수 있다. 더욱이, 붕소-AlN 화합물을 전기 전도성 유형에 도핑하는 것은 상당히 문제된다. 대조적으로, p-타입 MgZnO 막은 쉽게 달성되는 증착 온도에서 생산될 수 있고, 쉽게 달성되는 수준의 질소로 p-타입 전도성으로 도핑될 수 있다.
p-타입 MgZnO 레이어(1024)의 형성 후에, 전기 접촉(예를 들어, 애노드 및 캐소드; 도시되지 않음)이 표준 금속화 및 리소그래피 처리를 사용하여 형성된다. 전기 접점은, 예를 들어, 니켈(Ni), 팔라듐(Pd), 티타늄(Ti), 알루미늄(Al), 티타늄 질화물(TiN), 또는 티타늄 알루미늄(TiAl)으로 형성된다.
일 예에서, LED 디바이스 구조(1000)의 에피택셜 레이어는 전하 캐리어(즉, 전자 및 정공)가 수직으로 이동하고, 도 10a에서 광(1028)으로 도시된, 광(즉, 광자)이 수직으로 방출되도록 증착된다. 다른 예에서, LED 디바이스 구조(1000)의 에피택셜 레이어는 전하 캐리어가 측방향으로 이동하고, 광(light)도 측방향으로 방출되도록 증착된다. 도 10a에서의 "측방향으로(laterally)"는 실질적으로 레이어 성장 평면을 따르는 방향을 지칭하는 반면, "수직으로(vertically)"는 레이어 성장 평면에 실질적으로 직각 또는 수직인 방향을 지칭한다.
작동시, n-타입 MgZnO 레이어(1016)는 NID 레이어(1020)로 수직으로 이동하는 전자를 생성한다. 계속하여 상기 예에서, p-타입 MgZnO 레이어(1024)는 NID 레이어(1020)로 수직으로 이동하는 정공을 방출한다. 전하 캐리어는 상호작용한다. NID 레이어(1020) 내에서 재결합하고 LED 디바이스 구조(1000)로부터 광(1028)으로서 방출된다. LED 디바이스 구조(1000)가 UVC LED인 예에서, NID 레이어(1020)는 약 100 nm 내지 약 280 nm의 파장 범위로 광을 방출하도록 설계된다. 기판(1004)이 광에 대해 실질적으로 투명한 상기 예에서, NID 레이어(1020)로부터 방출된 광의 특정 비율은 기판(1004)을 통해 직접 방출된다.
도 10b는 다중-영역 스택(1031)이 성장 방향(1032)을 따라 산소-극성 결정 구조 또는 금속 극성 결정 구조를 갖는 결정 극성을 포함하는 LED 디바이스 구조(1030)로서 구현된 광전자 디바이스의 단면도이다. 성장 방향(1032)은, 다중-영역 스택(1031)의 레이어의 수평면에 대해, 도 10b에서 수직이다. LED 디바이스 구조(1030)는, 예를 들어, DUV LED를 형성하는 데 유용하다. DUV LED는 약 100 nm 내지 약 280 nm의 UVC 파장 범위에서 작동할 수 있다. LED 디바이스 구조(1030)는 단일의 완성된 디바이스를 형성하는 데 사용될 수 있거나, 대량의 고-처리량 생산 공정의 일부로서 다중 디바이스를 형성하는 데 사용될 수 있다. LED 디바이스 구조(1030)는 기판(1034)을 가지며, 그 위에 적어도 5개의 영역의 결정 극성 다중-영역 스택(1031)이 에피택셜하게 증착된다. 다중-영역 스택(1031)은 영역(즉, 레이어)(1038, 1042, 1046, 1050 및 1054)을 포함한다.
일 실시형태에서, 기판(1034)은 사파이어, 염화칼슘, 또는 산화 마그네슘으로 형성되며, 이는 실질적으로 광(예를 들어, 광(1058))에 투명하다. 이 예에서, 기판(1034)의 두께는 약 500 ㎛ 내지 약 1,000 ㎛일 수 있다. 기판(1034)의 직경은 약 4 인치 내지 약 12 인치일 수 있다. 다른 예에서, 기판(1034)은 실리콘 카바이드, 실리콘 또는 질화 갈륨(GaN)으로 형성되어, 광을 흡수하므로 광(1058)에 투명하지 않다.
다중-영역 스택(1031)의 제1 영역(1038)은 기판(1034)의 표면에 형성되는 버퍼 레이어이다. 제1 영역(1038)은 스레딩 전위를 최소화함으로써, 그리하여 제1 버퍼 영역(1038) 위에 형성된 막 내의 결함 밀도를 감소시킴으로써 기판(1034)의 원자 표면 품질을 향상시키는 역할을 한다. 버퍼 레이어(1038) 상의 제2 영역(1042)은 결정 구조 개선 레이어로서 역할한다. 제2 영역(1042)은 스레딩 전위를 더욱 최소화하며 그리하여 제2 영역(1042) 위에 형성된 막의 결함 밀도를 감소시킨다.
제2 영역(1042)상의 제3 영역(1046)은 n-타입 또는 p-타입 전도도와 같은 제1 전도도 타입을 갖는다. 제5 영역(1054)은 제2 전도도 타입을 가지며, 제4 영역(1050)은 제3 영역(1046)과 제5 영역(1054) 사이의 고유 전도도 타입(NID) 레이어이다. 제2 전도도 타입은 제1 전도도 타입과 상반된다. 예를 들어, 제3 영역(1046)이 n-타입이면, 제5 영역(1054)은 p-타입이다. 반대로, 제3 영역(1046)이 p-타입이면, 제5 영역(1054)은 n-타입이다.
다중-영역 스택(1031)은 Mg(x)Zn(1-x)O를 포함하는 벌크 반도체 재료인 적어도 하나의 영역(즉, 레이어) 및 초격자인 적어도 하나의 영역을 포함하며, 여기서 초 격자는 ZnO, MgO 및 Mg(x)Zn(1-x)O로부터 선택된 적어도 2종의 조성물을 포함한다. 일 실시형태에서, 버퍼 레이어(제1 영역(1038))은, 예를 들어, 약 200 nm 내지 약 1 μm의 두께를 갖는 MgZnO로 제조될 수 있다. 일 실시형태에서, 제2 영역(1042)은 복수의 교대하는 MgO 서브-레이어(1043a) 및 MgZnO 서브-레이어(1043b)로 형성된 초격자 레이어는며, 여기서 각각의 서브-레이어(1043a 및 1043b) 중 2개는 명확성을 위해 예시되지만 더 많은 서브-레이어를 포함할 수 있다.
일부 실시형태에서, 제3 영역(1046) 또는 제5 영역(1054)(n-타입 또는 p-타입 전도도 레이어) 중 적어도 하나는 실리콘, 게르마늄, 질소, 알루미늄, 갈륨, 니켈, 또는 인 중 적어도 하나를 다중-영역 스택(1031)의 산소-극성 또는 금속-극성 결정 구조로 도입함으로써 형성된다. 일부 실시형태에서, 제3 영역(1046) 또는 제5 영역(1054) 중 적어도 하나는 Mg(x)Zn(1-x)O 형태의 벌크 또는 벌크-유사 조성물의 조성 등급을 사용하여 형성된다. X는 성장 방향에 따라 달라지는 공간적으로 의존하는 값이다. 즉, 제3 영역(1046) 또는 제5 영역(1054)은 산소-극성 또는 금속-극성(도 10b에서 수직) 성장 방향(1032)을 따라 변화하는 Mg(x)Zn(1-x)O의 공간 의존적 조성으로 구성될 수 있다. 조성 등급(compositional grading)의 예는 도 10b에서 제3 영역(1046)에서의 그레디언트 음영(gradient shading)으로 표현된다.
일부 실시형태에서, 제3 영역(1046) 또는 제5 영역(1054)(n-타입 또는 p-타입 전도도 레이어) 중 적어도 하나는 초격자의 효과적인 합금 조성물의 조성 등급을 사용하여 형성된다. 초격자는 Mg(x)Zn(1-x)O 및 Mg(y)Zn(1-y)O(여기서, x ≠ y임)의 교대 레이어로 형성된 복수의 바이레이어 쌍을 가진다. 초격자의 유효 합금 조성물은 성장 방향을 따라 공간적으로 변한다. 즉, x 및 y에 의해 결정되는, 초격자의 공간 의존적 유효 합금은 산소-극성 또는 금속-극성 성장 방향(1032)을 따라 변한다. 초격자의 조성 등급의 예는 도 10b의 제5 영역(1054)으로 표시되며, 서브레이어 1055a1 및 1055a2는 Mg(x)Zn(1-x)O일 수 있고 서브레이어 1055b1 및 1055b2는 Mg(y)Zn(1-y)O일 수 있다. Mg(x)Zn(1-x)O 및 Mg(y)Zn(1-y)O의 교대 서브레이어는 바이레이어를 형성한다. 서브레이어(1055a1 및 1055a2)의 경우, x는 성장 방향(1032)을 따라 변경된다. 유사하게 서브레이어(1055b1 및 1055b2)의 경우, y는 성장 방향(1032)을 따라 변경된다.
다른 실시형태에서, 도 10b는 또한 비극성 결정 물질 구조를 갖는 LED와 같은 광전자 디바이스를 나타낼 수 있다. 이러한 실시형태에서, 다중-영역 스택(1031)은 성장 방향(1032)을 따라 비극성 결정 물질 구조를 포함한다. 위에서 설명된 극성 결정 구조와 유사하게, 비극성 결정 구조를 위한 다중-영역 스택(1031)은 영역(즉, 레이어)(1038, 1042, 1046, 1050, 및 1054)을 포함한다. 다중-영역 스택(1031)의 제1 영역(1038)은 기판(1034)의 표면 상에 형성되는 버퍼 레이어이다. 버퍼 레이어(1038) 상의 제2 영역(1042)은 결정 구조 개선 레이어 역할을 한다. 제2 영역(1042) 상의 제3 영역(1046)은 n-타입 또는 p-타입 전도도와 같은, 제1 전도도 타입을 갖는다. 제4 영역(1050)은 고유 전도도 타입(NID) 레이어이다. 제5 영역(1054)은 제1 전도도 타입과 반대되는 제2 전도도 타입을 갖는다. 다중-영역 스택(1031)의 적어도 하나의 영역은 Mg(x)Zn(1-x)O를 포함하는 벌크 또는 벌크-유사 반도체 재료이다. 다중-영역 스택(1031)의 적어도 하나의 영역은 초격자이고, 여기서 초격자는 ZnO, MgO 및 Mg(x)Zn(1-x)O로부터 선택된 적어도 2종의 조성물을 포함한다.
도 10b의 비극성 결정 구조의 일부 실시형태에서, 제3 영역(1046) 또는 제5 영역(1054) 중 적어도 하나는 실리콘, 게르마늄, 질소, 알루미늄, 갈륨, 니켈 또는 인 중 적어도 하나를 비극성 결정 재료 구조에 도입함으로써 형성된다. 일부 실시형태에서, 제3 영역(1046) 또는 제5 영역(1054)(n-타입 또는 p-타입 전도도 영역) 중 적어도 하나는 초격자의 선택적 합금 조성물의 조성 등급을 사용하여 형성되고, 여기서 초격자는 Mg(x)M(1-x)O/Mg(y)M(1-y)O로 형성된 복수의 바이레이어 쌍을 가지며, x ≠ y이고 M은 Zn, Al, Ga, Ni, N, 및 P 중에서 선택된다. 초격자의 유효 합금 조성물은 성장 방향을 따라 달라진다(즉, x와 y는 성장 방향으로 공간적으로 종속된다). 예를 들어, 제5 영역(1054)의 경우, 서브레이어(1055a1 및 1055a2)는 Mg(x)M(1-x)O일 수 있는 반면, 서브레이어(1055b1 및 1055b2)는 Mg(y)M(1-y)O일 수 있다. 일부 실시형태에서, 다중-영역 스택(1031)은 Mg(x)M(1-x)O 조성물(여기서 0.55 < x ≤1.0이고, M은 Zn, Al, Ga, Ni, N, 및 P 중에서 선택됨)로 구성(즉, 다중-영역 스택(1031)의 모든 조성물은 이 조성물로부터 선택)된다.
도 11은, 예를 들어, 도 9의 플라스마 처리 시스템(900)을 사용하여 고-품질의 산화물-기반 LED 디바이스 구조를 형성하기 위한 방법(1100)에 대한 일예의 순서도이다. 방법(1100)은 도 10a의 디바이스 구조(1000)를 사용하여 설명될 아래 단계를 포함하나, 이들은 도 10b의 디바이스 구조와 기타 산화물 디바이스에도 적용될 수 있다.
단계(1110)은 기판의 기판 증착면의 중심 축을 중심으로 기판을 회전시키는 단계 및 기판을 가열하는 단계를 포함한다. 기판은 고-품질의 산화물-기반 LED를 생산하기 위해 반응 챔버에 로드된다. 기판은, 예를 들어, 불화 칼슘, MgO(111) 및 (001) 표면 배향, Ga2O3(-201) 및 (010) 표면 배향, Al2O3(c-평면 및 r-평면), Si(111), Si(001), 희토류 산화물 버퍼 레이어, 또는 MgZnO 초격자 버퍼 레이어로 구성된다. 진공 펌프를 사용하여, 기판이 진공 환경 내에 포함되도록 반응 챔버 내부의 진공 압력을 약 10-5 Torr 이하로 펌핑하여 챔버를 비운다. 또한, 히터를 활성화시켜 기판의 막 형성 표면에 원하는 성장 온도(Tg)를 제공한다.
단계(1115)는 기판에 재료를 공급하는 적어도 하나의 재료 소스를 제공하는 단계를 포함한다. 재료 소스는 반응 챔버의 진공 환경 내에 포함된다. 각각의 재료 소스는 i) 출구 개구 평면을 갖는 출구 개구 및 ii) 출구 개구 평면으로부터의 미리결정된 재료 배출 공간 분포를 갖는다. 미리결정된 재료 배출 공간 분포는 중심 축으로부터 오프셋된 지점에서 기판과 교차하는 대칭 축을 갖는다. 출구 개구는 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 위치한다. 플라스마 반응 챔버의 모든 재료 소스는 셔터가 닫혀 있는 동안 활성화된다. 재료 소스는, 예를 들어, 질소 플라스마 소스, Mg 소스, P 소스, Al 소스, Zn 소스, 아산화질소(N2O) 소스, 암모니아(NH3) 소스 중 하나 이상을 포함할 수 있으며, 이들의 관련 셔터가 닫힌 상태로 유지되는 동안 활성화되어 이들 종이 기판의 막 형성 표면에 충돌하지 않도록 한다.
단계(1120)은 산화물-기반 레이어 및 p-타입 도핑 레이어와 같은, 기판 상에 반도체 레이어를 형성하기 위해 재료 소스로부터 재료를 방출하는 단계를 포함한다. 단계(1120)은 반도체 디바이스의 개별 레이어를 형성하기 위한 단계들(1122, 1125, 1130, 1135, 1140 및 1145)을 포함할 수 있다. 단계(1120)의 방출 동안, 재료 소스 중 적어도 하나에 대한 출구 개구는 i) 기판 상의 반도체 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 직교 거리 및 측면 거리가 설정된 경사 각도에 대해 최소화되도록, 또는 ii) 기판 상의 반도체 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 경사 각도가 설정된 직교 거리 및 설정된 측면 거리에 대해 결정되도록 배치된다.
도 10a의 디바이스 구조(1000)의 레이어는 이제 도 11의 단계를 설명하기 위해 사용되며; 그러나, 본 명세서에 개시된 방법 및 시스템을 사용하여 다른 레이어가 형성될 수 있다. 단계(1122)에서, MgZnO 버퍼 레이어(예를 들어, 레이어(1008))가 원하는 두께로 형성된다. 즉, 산소 플라스마 소스, Mg 종(예를 들어, 셔터(960)) 및 Zn 종(예를 들어, 셔터(964))과 관련된 셔터가 개방되고, 그로 인해 산소 종이 기판의 막 형성 표면에 충돌한다. 일 예에서, 형성된 MgZnO 버퍼 레이어의 두께는 약 200 nm이다. 막이 성장하는 동안, 반응 챔버 내부의 진공 압력은 진공 펌프를 통해 약 10-5 Torr 이하로 유지되어 기판의 막 형성 표면으로의 Mg 종, Zn 종, 및 산소 종의 탄도 수송을 보장한다.
단계(1125)에서, MgO-MgZnO 멀티레이어(예를 들어, 층(1012))가 원하는 두께로 형성된다. 즉, 산소 플라스마 소스, Mg 종 및 Zn 종과 관련된 셔터가 개방되고, 그로 의해 산소 종이 기판의 막 형성 표면에 충돌하여 MgO-MgZnO 멀티레이어의 MgZnO 구성요소(서브-레이어)를 형성한다. Zn 종에 대한 셔터(예를 들어, 셔터(964))는 MgO-MgZnO 멀티레이어의 MgO 구성부(서브-레이어)를 형성하기 위해 폐쇄된다. Zn 셔터는 원하는 레이어 두께가 달성될 때까지 초격자 MgO-MgZnO 멀티레이어의 다수의 개별 서브-레이어의 형성 동안 교대로 개폐된다.
단계(1130)에서, n-타입 MgZnO 레이어(예를 들어, 레이어(1016))이 원하는 두께로 형성된다. 즉, 산소 플라스마 소스, Mg 종 및 Zn 종과 관련된 셔터가 개방되고, 그로 인해 산소 종이 기판의 막 형성 표면에 충돌하여 n-타입 MgZnO 레이어의 MgZnO 구성부를 형성한다. 동시에, Al 소스를 제어하는 셔터가 개방되고 Al 종이 기판의 막 형성 표면에 충돌하여 n-타입 MgZnO 레이어에서 n-타입 도펀트로 역할을 한다.
단계(1135)에서, NID 레이어(예를 들어, 레이어(1020))가 원하는 두께로 형성된다. NID 레이어가 좁은 밴드갭 아연-산화물(ZnO) 양자우물 서브-레이어로 형성된 하나 이상의 양자우물 구조를 포함하는 예에서, MgO 배리어 재료는 Mg 종 및 산소 종이 기판의 막 형성 표면에 충돌하도록 허용하기 위해 Mg 셔터(예를 들어, 셔터(260)) 및 산소 플라스마 소스와 관련된 셔터를 개방함으로써 형성된다. ZnO 양자우물 서브-레이어는 Zn 종이 기판의 막 형성 표면에 충돌할 수 있도록 허용하기 위해 동시에 Mg 셔터를 닫고 Zn 셔터(예를 들어, 셔터(264))를 개방함으로써 형성된다. Mg 및 Zn 셔터는 원하는 층 두께가 달성될 때까지 NID 층의 복수의 개별 서브-레이어를 형성하는 동안 교대로 개방 및 폐쇄된다. 일 예에서, NID 층의 두께는 약 25 nm이다.
단계(1140)에서, p-타입 MgZnO 레이어(예를 들어, 레이어(1024))이 원하는 두께로 형성된다. 즉, 산소 플라스마 소스, Mg 종 및 Zn 종과 관련된 셔터가 개방되고, 그로 인해 산소 종이 기판의 막 형성 표면에 충돌하여 p-타입 MgZnO 레이어의 MgZnO 구성부를 형성한다. 동시에, 질소 플라스마 소스와 관련된 셔터가 개방되고, 그로 인해 질소 종이 기판의 막 형성 표면에 충돌한다. 질소 종은, 예를 들어, N* 또는 N2*이고 p-타입 MgZnO 레이어에서 p-타입 도펀트로 역할을 한다. RHEED 시스템과 같은, 빔 플럭스 모니터를 사용하여 질소 종의 플럭스를 모니터링할 수 있다.
단계(1145)에서, 통상의 리소그래피 및 금속화 공정을 사용하여 LED 디바이스 구조(예를 들어, 디바이스(1000)) 상에 전기 접점이 형성된다. LED 디바이스 구조는 전하 캐리어가 NID 층 내에서 상호작용하고 재결합하여 LED 디바이스 구조에서 방출되는 빛을 생성하는 수직 전도 LED이다. 다른 예에서, 방법(1100)은 발광이 측방향으로 발생하는 측방향 전도 LED를 형성하는 데 사용된다.
요약하면, 플라스마 처리 시스템 및 고-품질의 산화물-기반 디바이스(예를 들어, DUV LED)를 형성하는 방법은 에피택셜 성장을 사용하여 III 족-N 막을 형성하는 통상의 시스템 및 방법에 비해 이점을 나타낸다. 기존의 반도체 제조 장비와 에피택셜 공정은 특히 직경이 4 인치보다 큰 기판의 경우, 고-품질 막 증착에 필요한 막 성장 온도 허용오차 및 전구체 가스 수준을 유지할 수 없다. 이러한 제한으로 인해 막 형성 표면 전체에 걸쳐 온도 프로파일이 균일하지 않아 품질이 떨어지거나 사용할 수 없는 디바이스가 생성될 수 있다. 마지막으로, 통상의 III 족-N 막은 디바이스 밴드갭 조정 기능이 제한적이다. 이는 특히 DUV LED 제조에서 반도체 디바이스 설계 및 응용의 유연성을 제한한다. 대조적으로, 본 명세서에 개시된 본 플라스마 처리 시스템 및 방법은 더 큰 기판 상의 고-품질 막의 생산, 더 큰 디바이스 응용 유연성, 더 높은 생산 처리량, 및 제조 비용 절감을 강조한다.
본 방법 및 시스템은 일반적으로 하나 이상의 MgZnO 레이어를 갖는 구조를 형성하는 데 사용될 수 있으며, 따라서 금속-풍부 및/또는 산소-풍부 조성물을 제공한다. 이들은 비-화학양론적 재료로 분류되며 결정에 도입된 결정학적 결함에 따라 과도한 전자 또는 정공을 나타내도록 설계될 수 있는 산소 및/또는 금속 공백(vacancies)을 나타낸다. 일부 실시형태에서, 구조는 MgyZn1-yO/MgxZn1-xO 초격자 또는 MgZn(O, N) 산소질화물 조성물이다. 예를 들어, 반도체 층은 a) MgO 및 ZnO, b) MgZnO 및 ZnO 또는 c) MgZnO 및 MgO의 서브레이어를 포함하는 초격자일 수 있다.
본 실시형태에 따라 성장된 MgZnO 구조의 예는 레이어 및 기판으로서 MgO; x > 0.5(암염)인, MgxZn1-xO 레이어; 및 x > 0.55(비극성 암염)인, MgO/MgxZn1-xO를 포함한다. 일부 실시형태에서, MgxZn1-xO(여기서, 0 ≤ x <0.45임)의 초격자; [MgxZn1-xO, 0 ≤ x <0.45]/[MgyZn1-yO, 0 ≤ y <0.45](여기서, x ≠ y임)의 초격자; 및 벌크 MgxZn1-xO(0 ≤ x <0.45)의 등급화된 조성물과 같이, 부르자이트(wurtzitic) MgxZn1-xO(x <0.45)를 포함하는 극성 구조가 제작될 수 있다. 벌크 MgxZn1-xO의 등급 화된 조성물은 유도되는 p-타입 또는 n-타입 도핑을 포함할 수 있다. 예를 들어, 일부 방법은 실질적으로 C-평면 배향된 O-극성에 대해 WBG를 NBG로 등급화하거나, 또는 실질적으로 C-평면 배향된 금속-극성에 대해 NBG를 WBG로 등급화함으로써 p-타입을 유도할 수 있다. 다른 예에서, 방법은 실질적으로 C-평면 배향된 금속-극성에 대해 WBG를 NBG로 등급화하거나, 또는 실질적으로 C-평면 배향된 O-극성에 대해 NBG를 WBG로 등급화함으로써 n-타입을 유도할 수 있다. 일부 실시형태에서, 등급화된 유효 합금 조성물은 벌크 MgxZn1-xO에 대해 설명된 벌크 기준을 사용하여 초 격자 단위 셀을 등급화함으로써 생성될 수 있다.
앞의 단락에서 설명한 바와 같은 편광-타입 도핑에 추가하여, 불순물 타입 도핑도 사용할 수 있다. 일부 실시형태에서, 불순물 및 편광 타입 도핑 둘 다를 사용할 수 있다.
다른 실시형태는 x < 0.45인 조성물에 대해 MgZnO의 편광 도핑을 사용하여 디바이스를 형성하는 것을 포함한다. 또 다른 실시형태는 MgO/ZnO를 포함하거나, 또는 [MgxZn1-xO, 0 ≤ x ≤ 1]/[MgyZn1-yO, 0 ≤ y ≤ 1](여기서 x ≠ y임)의 초격자를 포함하는 혼합형 초격자를 형성하는 것을 포함한다. 또 다른 실시형태는 비극성 MgxZn1-xO(여기서 x> 0.55임) 구조를 형성하는 것을 포함한다.
구조는, MgO(111 및 001) 표면 배향, Ga2O3(-201) 및 (010) 표면 배향, Al2O3(c-평면 및 r-평면), 부르자이트 MgZnO(x < 0.45)와 함께 사용하기 위한 Si(111), MgZnO(x > 0.55)와 함께 사용하기 위한 Si(001), 희토류 산화물 버퍼 레이어, 및 MgZnO 초격자 버퍼 레이어와 같은, 다양한 기판 상에서 성장할 수 있다.
MgZnO 초격자 및 다중양자우물(MQW; multiple quantum wells)은 양자화 효과를 위해 더 두꺼운 층을 가능하게하고, AlGaN 또는 AlN/GaN 초격자보다 더 쉽게 성장한다.
개시된 발명의 실시형태에 대한 참조가 상세하게 이루어졌으며, 그 중 하나 이상의 실시예가 첨부한 도면에 도시되어있다. 각각의 실시예는 본 기술의 제한이 아니라, 본 기술에 대한 설명의 일환으로 제공된다. 실제로, 본 명세서에서 본 발명의 특정 실시형태에 대해 상세하게 설명하였지만, 통상의 기술자는 전술한 내용을 이해하면, 이들 실시형태에 대한 변경, 변형, 및 등가물을 생각할 수 있음을 이해할 것이다. 예를 들어, 일 실시형태의 일부로서 예시되거나 설명된 특징은 또 다른 실시형태와 함께 사용되어 또 다른 실시형태를 생성할 수 있다. 따라서, 본 발명 주제는 첨부된 청구 범위 및 그 균등물의 범위 내에서 이러한 모든 수정 및 변경을 포함하는 것으로 의도된다. 본 발명에 대한 이들 및 다른 수정 및 변경은 첨부된 청구범위에서 더 구체적으로 설정된, 본 발명의 범위를 벗어나지 않고 통상의 기술자에 의해 실시될 수 있다. 또한, 통상의 기술자는 전술한 설명은 단지 예시의 일환일 뿐이며, 본 발명을 제한하려는 의도가 아님을 이해할 것이다.

Claims (53)

  1. 광전자 디바이스로서,
    기판; 및
    상기 기판 상에 에피택셜하게(epitaxially) 증착된 다중-영역 스택을 포함하고,
    여기서 상기 다중-영역 스택은 성장 방향을 따라 산소-극성 결정 구조 또는 금속-극성 결정 구조를 갖는 결정 극성을 포함하고, 상기 다중-영역 스택은,
    버퍼 레이어를 포함하는 제1 영역;
    결정 구조 개선 레이어를 포함하는 제2 영역;
    제1 전도도 타입을 포함하는 제3 영역;
    고유 전도도 타입 레이어를 포함하는 제4 영역; 및
    제2 전도도 타입을 포함하는 제5 영역을 포함하며, 상기 제2 전도도 타입은 상기 제1 전도도 타입과 상반되고;
    상기 다중-영역 스택의 적어도 하나의 영역은 Mg(x)Zn(1-x)O를 포함하는 벌크 반도체 재료이고;
    상기 다중-영역 스택의 적어도 하나의 영역은 ZnO, MgO 및 Mg(x)Zn(1-x)O 중 적어도 2종 이상을 포함하는 초격자인, 광전자 디바이스.
  2. 제1항에 있어서, 상기 제3 영역 또는 상기 제5 영역 중 적어도 하나는, 실리콘, 게르마늄, 질소, 알루미늄, 갈륨, 니켈, 또는 인 중 적어도 1종을 상기 산소-극성 결정 구조 또는 금속 극성 결정 구조 내로 도입함으로써 형성되는 것인, 디바이스.
  3. 제1항에 있어서, 상기 제3 영역 또는 상기 제5 영역 중 적어도 하나는, x가 공간적으로 종속적이고 성장 방향에 따라 달라지는 Mg(x)Zn(1-x)O 형태의 벌크 조성물의 조성 등급(compositional grading)을 사용하여 형성되는, 디바이스.
  4. 제1항에 있어서,
    상기 제3 영역 또는 상기 제5 영역 중 적어도 하나는 초격자를 포함하고, 상기 초격자는 Mg(x)Zn(1-x)O 및 Mg(y)Zn(1-y)O로 형성된 복수의 바이레이어(bilayer) 쌍을 가지며, 여기서 x ≠ y이고;
    상기 초격자는 초격자의 유효 합금 조성의 조성 등급을 사용하여 형성된 것이고;
    상기 초격자의 유효 합금 조성은 성장 방향을 따라 공간적으로 달라지는, 디바이스.
  5. 광전자 디바이스로서,
    기판; 및
    상기 기판 상에 에피택셜하게 증착된 다중-영역 스택을 포함하고, 여기서 상기 다중-영역 스택은 성장 방향을 따라 비-극성 결정성 재료 구조를 포함하고, 여기서 상기 다중-영역 스택은,
    버퍼 레이어를 포함하는 제1 영역;
    결정 구조 개선 레이어를 포함하는 제2 영역;
    제1 전도도 타입을 포함하는 제3 영역;
    고유 전도도 타입 레이어를 포함하는 제4 영역; 및
    제2 전도도 타입을 포함하는 제5 영역을 포함하며, 상기 제2 전도도 타입은 상기 제1 전도도 타입과 상반되고;
    상기 다중-영역 스택의 적어도 하나의 영역은 Mg(x)Zn(1-x)O를 포함하는 벌크 반도체 재료이고;
    상기 다중-영역 스택의 적어도 하나의 영역은 ZnO, MgO 및 Mg(x)Zn(1-x)O 중 적어도 2종을 포함하는 초격자인, 광전자 디바이스.
  6. 제5항에 있어서, 상기 제3 영역 또는 상기 제5 영역 중 적어도 하나는, 실리콘, 게르마늄, 질소, 알루미늄, 갈륨, 니켈, 또는 인 중 적어도 하나를 상기 비극성 결정 물질 구조 내로 도입함으로써 형성되는 것인, 디바이스.
  7. 제5항에 있어서,
    상기 제3 영역 또는 상기 제5 영역 중 적어도 하나는 초격자를 포함하고, 상기 초격자는 Mg(x)M(1-x)O 및 Mg(y)M(1-y)O로 형성된 복수의 바이레이어 쌍을 가지며, 여기서 x ≠ y이고, M은 Zn, Al, Ga, Ni, N, 및 P 중에서 선택되며;
    상기 초격자는 유효 합금 조성물의 조성 등급을 사용하여 형성되고;
    상기 초격자의 유효 합금 조성물은 성장 방향에 따라 달라지는, 디바이스.
  8. 제5항에 있어서, 상기 다중-영역 스택은 Mg(x)M(1-x)O 조성으로 구성되고, 여기서 0.55 <x≤1.0이고, M은 Zn, Al, Ga, Ni, N, 및 P 중에서 선택되는, 디바이스.
  9. 반도체 레이어를 형성하는 방법으로서, 상기 방법은,
    기판의 기판 증착면의 중심 축을 중심으로 기판을 회전시키는 단계;
    상기 기판을 가열하는 단계;
    재료를 상기 기판에 공급하는 재료 소스를 제공하는 단계로서, 여기서 상기 재료 소스는 i) 출구 개구면이 있는 출구 개구 및 ii) 상기 출구 개구면으로부터의 미리결정된 재료 배출 공간 분포를 가지며, 상기 미리결정된 재료 배출 공간 분포는 상기 중심 축으로부터 오프셋(offset)된 지점에서 상기 기판과 교차하는 대칭축을 가지고, 여기서 상기 출구 개구는 상기 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 위치하는, 단계;
    상기 기판 및 상기 재료 소스를 진공 환경 내에 포함하는 단계; 및
    상기 재료 소스로부터 상기 재료를 방출하여 상기 기판 상에 반도체 레이어를 형성하는 단계를 포함하고;
    상기 출구 개구는 i) 상기 기판 상의 상기 반도체 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 설정된 경사 각도에 대해 직교 거리 및 측면 거리가 최소화되도록, 또는 ii) 상기 기판 상의 상기 반도체 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 설정된 직교 거리 및 설정된 측면 거리에 대해 상기 경사 각도가 결정되도록 위치되는, 방법.
  10. 제9항에 있어서, 상기 재료 소스는 코사인 N 소스이고, N ≥ 2인, 방법.
  11. 제9항에 있어서, 상기 기판은 6 인치(150 mm) 이상의 직경을 갖는, 방법.
  12. 제9항에 있어서,
    상기 재료 소스는 활성 질소를 방출하는 질소 플라스마 소스이고;
    상기 방법은 산소 플라스마 소스를 제공하는 단계를 추가로 포함하는, 방법.
  13. 제12항에 있어서,
    상기 방법은 마그네슘(Mg) 소스 및 아연(Zn) 소스를 제공하는 단계를 추가로 포함하고;
    상기 반도체 레이어는, x > 0 인, MgXZn1-XO 레이어인, 방법.
  14. 제13항에 있어서, 상기 반도체 레이어는 a) MgO 및 ZnO, b) MgZnO 및 ZnO 또는 c) MgZnO 및 MgO의 서브레이어를 포함하는 초격자인, 방법.
  15. 제9항에 있어서,
    상기 재료 소스는 마그네슘(Mg) 소스이고,
    상기 방법은 아연(Zn) 소스를 제공하는 단계를 추가로 포함하며;
    상기 반도체 레이어는 MgZnON 레이어인, 방법.
  16. 제9항에 있어서, 상기 반도체 레이어는 p-타입 도핑된 Mg-기반 레이어인, 방법.
  17. 산화물-기반 반도체 레이어를 형성하는 방법으로서, 상기 방법은,
    기판의 기판 증착면의 중심 축을 중심으로 상기 기판을 회전시키는 단계;
    상기 기판을 가열하는 단계;
    상기 기판을 향하는, 마그네슘(Mg) 소스와 질소 또는 산소의 플라스마 소스를 포함하는 것인 복수의 재료 소스를 배치하는 단계로서, 여기서 상기 복수의 재료 소스 각각은 i) 출구 개구면이 있는 출구 개구 및 ii) 상기 출구 개구면으로부터의 미리결정된 재료 배출 공간 분포를 가지며, 상기 재료 배출 공간 분포는 중심 축으로부터 오프셋된 지점에서 상기 기판과 교차하는 대칭 축을 가지며, 여기서 상기 출구 개구는 상기 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도으로 위치하는, 단계;
    상기 복수의 재료 소스로부터의 상기 재료를 상기 기판 상으로 방출하여 기판 상에 산화물-기반 레이어를 형성하는 단계를 포함하고;
    상기 출구 개구는 i) 상기 기판 상의 산화물-기반 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 설정된 경사 각도에 대해 상기 직교 거리 및 측면 거리가 최소화되도록, 또는 ii) 상기 기판 상의 산화물-기반 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 설정된 직교 거리 및 설정된 측면 거리에 대해 상기 경사 각도가 결정되도록 위치되는, 방법.
  18. 제17항에 있어서,
    상기 복수의 재료 소스는 아연(Zn) 소스를 더 포함하고;
    상기 산화물-기반 레이어는, x > 0인, MgXZn1-XO인, 방법.
  19. 제17항에 있어서, 상기 산화물-기반 레이어는 p-타입 도핑된 Mg-기반 레이어인, 방법.
  20. 제17항에 있어서,
    산화물-기반 레이어는 p-타입 도핑 레이어이고;
    상기 방출은 활성 질소 플라스마, 아산화질소(N2O), 암모니아(NH3), 인, 산소 플라스마, 또는 결함있는 Mg 또는 Zn 중 하나를 사용하는 것을 포함하는, 방법.
  21. 제17항에 있어서, 상기 산화물-기반 레이어는 0 ≤ x < 0.45인 부르차이트(wurtzitic) MgXZn1-XO를 포함하는 극성 구조인, 방법.
  22. 제21항에 있어서, 상기 극성 구조가 0 ≤ x <0.45인, MgXZn1-XO의 등급화된 조성물에 의해 유도되는 p-타입 또는 n-타입인, 방법.
  23. 제17항에 있어서, 상기 산화물-기반 레이어는 a) MgXZn1-XO, 0 ≤ x ≤ 1, b) MgYZn1-YO, 0 ≤ y ≤ 1(여기서 x ≠ y임)의 초격자인, 방법.
  24. 제17항에 있어서, 상기 산화물-기반 레이어는 a) MgO 및 ZnO, b) MgZnO 및 ZnO 또는 c) MgZnO 및 MgO의 서브레이어를 포함하는 초격자인, 방법.
  25. 제17항에 있어서, 상기 산화물-기반 레이어는 MgZnON인, 방법.
  26. 제17항에 있어서, 상기 산화물-기반 레이어는 x > 0.55인, 비-극성 MgXZn1-XO 구조인, 방법.
  27. 제17항에 있어서, 상기 기판이 6 인치(150 mm) 이상의 직경을 갖는 것인, 방법.
  28. p-타입 도핑된 반도체 레이어를 형성하는 방법으로서, 상기 방법은,
    기판 증착면의 중심 축을 중심으로 상기 기판의 기판 증착면을 회전시키는 단계;
    상기 기판을 가열하는 단계;
    상기 기판을 향하는, 마그네슘(Mg) 소스, 아연(Zn) 소스, 및 질소 또는 산소의 플라스마 소스를 포함하는 것인 복수의 재료 소스를 배치하는 단계로서, 여기서 상기 복수의 재료 소스 각각은 i) 출구 개구면이 있는 출구 개구 및 ii) 출구 개구면으로부터의 미리결정된 재료 배출 공간 분포를 가지며, 상기 재료 배출 공간 분포는 중심 축으로부터 오프셋된 지점에서 상기 기판과 교차하는 대칭 축을 가지고, 여기서 출구 개구는 상기 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 대해 위치하는, 단계; 및
    상기 기판 상에 p-타입 도핑 레이어를 형성하기 위해 상기 복수의 재료 소스로부터 상기 기판 상으로 상기 재료를 방출하는 단계를 포함하고;
    상기 출구 개구는 i) 상기 기판 상의 p-타입 도핑된 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 설정된 경사 각도에 대해 상기 직교 거리 및 측면 거리가 최소화되도록, 또는 ii) 상기 기판 상의 p-타입 도핑된 레이어의 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 설정된 직교 거리 및 설정된 측면 거리에 대해 상기 경사 각도가 결정되도록 위치되는, 방법.
  29. 제28항에 있어서, 상기 복수의 재료 소스는 p-타입 도펀트로서 인을 제공하기 위해 인 소스를 더 포함하는, 방법.
  30. 제28항에 있어서, 상기 p-타입 도핑된 레이어는 산화물 레이어이고, 상기 p-타입 도핑된 레이어를 형성하기 위한 상기 방출 재료는 i) 산소 원자를 질소로 대체하거나 ii) Mg 또는 Zn 원자를 Al 또는 Ga로 대체하는 단계를 포함하는, 방법.
  31. 제28항에 있어서, 상기 p-타입 도핑된 레이어는 MgZnO를 포함하는, 방법.
  32. 제28항에 있어서, 상기 복수의 재료 소스는 p-타입 도핑 레이어의 p-타입 도핑을 달성하기 위해 아산화질소(N2O) 또는 암모니아(NH3)를 추가로 포함하는, 방법.
  33. 재료 증착 시스템을 구성하는 방법으로서, 상기 방법은,
    기판의 기판 증착면의 중심 축을 중심으로 기판을 회전시키는 회전 메커니즘을 제공하는 단계;
    재료를 상기 기판에 공급하는 재료 소스를 선택하는 단계로서, 여기서 재료 소스는 i) 출구 개구면이 있는 출구 개구 및 ii) 출구 개구면으로부터의 미리결정된 재료 배출 공간 분포를 가지며, 상기 미리결정된 재료 배출 공간 분포는 중심 축으로부터 오프셋된 지점에서 상기 기판과 교차하는 대칭축을 가지며, 여기서 출구 개구는 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 위치하는, 단계;
    i) 경사 각도 또는 ii) 재료 소스의 출구 개구에 대한 직교 거리 및 측면 거리를 설정하는 단계;
    원하는 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해 상기 기판 상에 원하는 재료 축적을 선택하는 단계; 및
    i) 설정된 경사 각도를 이용하여 원하는 레이어 증착 균일성을 달성하기 위해 직교 거리 및 측면 거리에 대한 최소값 또는 ii) 설정된 직교 거리 및 설정된 측면 거리를 이용하여 원하는 레이어 증착 균일성을 달성하기 위해 경사 각도를 결정하는 단계를 포함하고;
    상기 기판 및 상기 재료 소스는 진공 환경 내에 포함되는, 방법.
  34. 제33항에 있어서,
    i) 상기 직교 거리 및 상기 측면 거리의 결정된 최소값 또는 ii) 상기 결정된 경사 각도를 물리적으로 시험하는 단계; 및
    상기 시험이 원하는 레이어 증착 균일성을 충족하지 않는 경우, 상기 경사 각도, 상기 원하는 성장 속도, 상기 측면 거리, 및 상기 직교 거리 중 적어도 하나를 변경하는 단계를 추가로 포함하는, 방법.
  35. 제33항에 있어서, 상기 경사 각도, 상기 직교 거리, 및 상기 측면 거리는 동적으로 조정가능한, 방법.
  36. 제35항에 있어서, 상기 경사 각도, 상기 직교 거리, 및 상기 측면 거리는 상기 기판의 위치를 조정함으로써 동적으로 조정가능한, 방법.
  37. 제33항에 있어서, 상기 출구 개구는 출구 개구 기하구조(geometry)를 갖고, 상기 방법은 상기 출구 개구 기하구조를 선택하는 단계를 더 포함하는, 방법.
  38. 제33항에 있어서,
    상기 회전 메커니즘과 상기 재료 소스는 반응 챔버에 수용되고;
    상기 기판의 반경 RSUB에 대한 상기 측면 거리 및 상기 직교 거리의 관계는 반응 챔버의 크기를 스케일링하는 데 사용되는, 방법.
  39. 제33항에 있어서, 상기 재료 소스는 코사인 N 소스이고 N ≥ 2인, 방법.
  40. 제33항에 있어서, 상기 기판이 6 인치(150 mm) 이상의 직경을 갖는 것인, 방법.
  41. 제33항에 있어서, 추가 재료 소스를 더 포함하고;
    상기 결정 단계는 상기 재료 소스와 상기 추가 재료 소스가 함께 사용되는 시기를 고려하는, 방법.
  42. 제33항에 있어서,
    상기 재료 소스는 활성 질소를 방출하는 질소 플라스마 소스이고;
    상기 방법은 산소 플라스마 재료 소스를 제공하는 단계를 더 포함하는, 방법.
  43. 제33항에 있어서, 상기 기판 증착면으로부터의 상기 결정된 직교 거리 및 상기 재료 소스의 상기 결정된 측면 거리는 상기 재료 소스로부터 방출된 재료의 평균 자유 경로와 같거나 그보다 작은, 방법.
  44. 재료 증착 시스템으로서,
    기판 증착면의 중심 축을 중심으로 기판의 기판 증착면을 회전시키는 회전 메커니즘;
    상기 기판을 가열하도록 구성된 히터;
    재료를 상기 기판에 공급하는 재료 소스로서, 상기 재료 소스가 i) 출구 개구면이 있는 출구 개구 및 ii) 출구 개구면으로부터의 미리결정된 재료 배출 공간 분포를 가지며, 상기 미리결정된 재료 배출 공간 분포는 중심 축으로부터 오프셋된 지점에서 기판과 교차하는 대칭축을 가지며, 여기서 상기 출구 개구는 기판의 중심 축에 대해 직교 거리, 측면 거리, 및 경사 각도에 위치하는, 재료 소스; 및
    상기 직교 거리, 상기 측면 거리, 또는 상기 경사 각도의 동적 조정을 가능하게 하는 위치결정 메커니즘을 포함하는, 시스템.
  45. 제44항에 있어서, 상기 출구 개구는 원하는 레이어 성장 속도에 대해 원하는 레이어 증착 균일성을 달성하기 위해, 상기 직교 거리 및 상기 측면 거리가 최소화되도록 위치되는, 시스템.
  46. 제44항에 있어서, 상기 회전 메카니즘 및 상기 재료 소스가 수용되는 반응 챔버를 더 포함하고;
    상기 반응 챔버의 크기는 상기 기판의 반경 RSUB에 대한 측면 거리 및 직교 거리의 관계에 기초하여 스케일링되는, 시스템.
  47. 제44항에 있어서, 상기 위치결정 메커니즘은 상기 재료 소스에 결합되는, 시스템.
  48. 제44항에 있어서, 상기 위치결정 메커니즘은 상기 회전 메커니즘에 결합되는, 시스템.
  49. 제44항에 있어서, 상기 재료 소스는 코사인 N 소스이고 N ≥ 2인, 시스템.
  50. 제44항에 있어서, 상기 기판은 6 인치(150 mm) 이상의 직경을 갖는 것인, 시스템.
  51. 제44항에 있어서,
    상기 재료 소스는 활성 질소를 방출하는 질소 플라스마 소스이고;
    상기 시스템은 산소 플라스마 소스를 더 포함하는, 시스템.
  52. 제44항에 있어서, Mg, P, Al, 또는 Zn의 하나 이상의 소스를 포함하는 추가 재료 소스를 더 포함하는, 시스템.
  53. 제44항에 있어서, 상기 기판 및 재료 소스는 진공 환경 내에 포함되는, 시스템.
KR1020207037705A 2018-06-07 2019-05-29 반도체 레이어 형성을 위한 방법 및 재료 증착 시스템 KR20210008427A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862682005P 2018-06-07 2018-06-07
US62/682,005 2018-06-07
PCT/IB2019/054463 WO2019234557A1 (en) 2018-06-07 2019-05-29 Methods and material deposition systems for forming semiconductor layers

Publications (1)

Publication Number Publication Date
KR20210008427A true KR20210008427A (ko) 2021-01-21

Family

ID=68769282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207037705A KR20210008427A (ko) 2018-06-07 2019-05-29 반도체 레이어 형성을 위한 방법 및 재료 증착 시스템

Country Status (7)

Country Link
US (4) US10964537B1 (ko)
EP (2) EP4258325A3 (ko)
JP (2) JP7314181B2 (ko)
KR (1) KR20210008427A (ko)
CN (1) CN112262463A (ko)
TW (2) TW202405990A (ko)
WO (1) WO2019234557A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8275435B2 (en) 2009-01-22 2012-09-25 Medtronic, Inc. Co-location of emitters and detectors and method of operation
US8666466B2 (en) 2009-06-10 2014-03-04 Medtronic, Inc. Device and method for monitoring of absolute oxygen saturation and tissue hemoglobin concentration
CA3188379A1 (en) * 2020-07-09 2022-01-13 Flightsafety International Inc. Energetically bonded aluminum and oleophobic/hydrophobic coatings for substrate
CN113502535B (zh) * 2021-09-09 2021-12-10 材料科学姑苏实验室 样品生长装置、样品生长方法及分子束外延系统
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
WO2023084283A1 (en) * 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
CN118202476A (zh) 2021-11-10 2024-06-14 斯兰纳Uv科技有限公司 包括镁锗氧化物的超宽带隙半导体装置
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
KR20240095343A (ko) 2021-11-10 2024-06-25 실라나 유브이 테크놀로지스 피티이 리미티드 에피택셜 산화물 물질, 구조 및 소자

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3442460A1 (de) * 1984-11-22 1986-05-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur dotierung von halbleitermaterial
JPH02252691A (ja) * 1989-03-27 1990-10-11 Nippon Telegr & Teleph Corp <Ntt> 分子線エピタキシ成長装置
JP2664250B2 (ja) * 1989-06-19 1997-10-15 株式会社日立製作所 分子線エピタキシ装置
JP3232754B2 (ja) * 1993-03-23 2001-11-26 明彦 吉川 Ｉｉ−ｖｉ族化合物半導体の成長方法
JP2000208256A (ja) * 1999-01-13 2000-07-28 Tdk Corp 有機ｅｌ表示装置の製造装置および製造方法
US6364956B1 (en) * 1999-01-26 2002-04-02 Symyx Technologies, Inc. Programmable flux gradient apparatus for co-deposition of materials onto a substrate
JP3424814B2 (ja) 1999-08-31 2003-07-07 スタンレー電気株式会社 ＺｎＯ結晶構造及びそれを用いた半導体装置
JP2001237460A (ja) 2000-02-23 2001-08-31 Matsushita Electric Ind Co Ltd 発光素子
JP4447755B2 (ja) 2000-08-28 2010-04-07 独立行政法人産業技術総合研究所 ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法
JP3512734B2 (ja) * 2000-11-27 2004-03-31 シャープ株式会社 分子線エピタキシャル成長装置およびそれを用いた半導体素子の製造方法
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
SG102013A1 (en) * 2001-11-09 2004-02-27 Inst Data Storage Manufacturing method for high-density magnetic data storage media
EP1532288B1 (en) * 2002-08-28 2010-11-17 Moxtronics, Inc. Hybrid beam deposition system and method for fabricating zno films
TWI277363B (en) * 2002-08-30 2007-03-21 Semiconductor Energy Lab Fabrication system, light-emitting device and fabricating method of organic compound-containing layer
JP4287698B2 (ja) * 2003-05-26 2009-07-01 シャープ株式会社 酸化物半導体発光素子およびその製造方法
JP3964367B2 (ja) * 2003-08-25 2007-08-22 シャープ株式会社 分子線エピタキシャル成長装置及びその制御方法
JP2005340765A (ja) * 2004-04-30 2005-12-08 Sumitomo Electric Ind Ltd 半導体発光素子
US7404986B2 (en) * 2004-05-07 2008-07-29 United Technologies Corporation Multi-component deposition
JP4716277B2 (ja) * 2004-11-26 2011-07-06 国立大学法人京都大学 薄膜形成方法、蒸着源基板、および蒸着源基板の製造方法
JP4210665B2 (ja) 2005-03-24 2009-01-21 ローム株式会社 酸化亜鉛系化合物半導体発光素子
JP4212105B2 (ja) * 2005-03-24 2009-01-21 ローム株式会社 酸化亜鉛系化合物半導体素子
DE112006002133B4 (de) 2005-08-09 2017-10-12 Stanley Electric Co. Ltd. ZnO-Kristall, sein Aufwuchsverfahren und ein Herstellungsverfahren für eine Leuchtvorrichtung
JP5396579B2 (ja) 2005-08-18 2014-01-22 国立大学法人山梨大学 酸化亜鉛薄膜の製造方法及び製造装置
JP4953879B2 (ja) 2007-03-29 2012-06-13 スタンレー電気株式会社 半導体装置とその製造方法、及びテンプレート基板
JP2008258388A (ja) * 2007-04-04 2008-10-23 Rohm Co Ltd 酸化物薄膜及び酸化物薄膜デバイス
JP2009021540A (ja) 2007-06-13 2009-01-29 Rohm Co Ltd ＺｎＯ系薄膜及びＺｎＯ系半導体素子
KR100925704B1 (ko) * 2007-12-11 2009-11-10 우리엘에스티 주식회사 화합물 반도체를 이용한 발광소자
JP5205114B2 (ja) * 2008-04-16 2013-06-05 スタンレー電気株式会社 半導体素子の製造方法
WO2009143226A1 (en) 2008-05-21 2009-11-26 Lumenz, Inc. Zinc-oxide based epitaxial layers and devices
US8362476B2 (en) 2009-03-18 2013-01-29 University Of Central Florida Research Foundation, Inc. Cubic semiconductor alloys for deep UV applications
US20100247747A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Film Deposition Apparatus, Method for Depositing Film, and Method for Manufacturing Lighting Device
JP2011049448A (ja) * 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法
JP5739765B2 (ja) 2011-01-20 2015-06-24 スタンレー電気株式会社 ＺｎＯ系半導体層の製造方法及びＺｎＯ系半導体発光素子の製造方法
US20140199493A1 (en) * 2011-09-30 2014-07-17 Shincron Co., LTD Film formation method and film formation apparatus
JP2013120829A (ja) * 2011-12-07 2013-06-17 Sharp Corp 窒化物半導体紫外発光素子
JP6017243B2 (ja) * 2012-09-26 2016-10-26 スタンレー電気株式会社 ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法
CN103456593B (zh) * 2013-09-02 2016-02-10 东莞市中镓半导体科技有限公司 一种改进多片式外延材料厚度分布均匀性的氢化物气相沉积装置与方法
EP2929319A4 (en) * 2013-12-31 2016-12-21 Halliburton Energy Services Inc FABRICATION OF INTEGRATED COMPUTER PROCESSING ELEMENTS USING A SHAPED SUBSTRATE CARRIER TO COINCIDE WITH THE SPATIAL PROFILE OF A DEPOSIT PANACHE
WO2015181648A1 (en) * 2014-05-27 2015-12-03 The Silanna Group Pty Limited An optoelectronic device
JP6553361B2 (ja) 2015-01-16 2019-07-31 スタンレー電気株式会社 紫外光源
KR20170095463A (ko) * 2016-02-12 2017-08-23 호서대학교 산학협력단 박막제조를 위한 이종 기상 증착방법 및 이종 기상 증착장치
JP2017204642A (ja) 2016-05-10 2017-11-16 株式会社Flosfia 深紫外発光素子及びその製造方法
CN106876504A (zh) 2017-01-16 2017-06-20 复旦大学 一种ZnO基p‑i‑n结构紫外探测器及其制备方法

Also Published As

Publication number Publication date
US20210074541A1 (en) 2021-03-11
US20230187206A1 (en) 2023-06-15
EP3803960C0 (en) 2023-11-08
JP2021525967A (ja) 2021-09-27
EP4258325A3 (en) 2024-01-24
JP2023145516A (ja) 2023-10-11
TWI831790B (zh) 2024-02-11
EP4258325A2 (en) 2023-10-11
EP3803960B1 (en) 2023-11-08
CN112262463A (zh) 2021-01-22
TW202013557A (zh) 2020-04-01
JP7498835B2 (ja) 2024-06-12
US10964537B1 (en) 2021-03-30
US11990338B2 (en) 2024-05-21
EP3803960A1 (en) 2021-04-14
US11670508B2 (en) 2023-06-06
US20210074542A1 (en) 2021-03-11
TW202405990A (zh) 2024-02-01
US20220270876A1 (en) 2022-08-25
EP3803960A4 (en) 2022-03-23
US11282704B2 (en) 2022-03-22
JP7314181B2 (ja) 2023-07-25
WO2019234557A1 (en) 2019-12-12

Similar Documents

Publication Publication Date Title
JP7498835B2 (ja) 半導体層を形成するための方法及び材料堆積システム
KR102383837B1 (ko) 3a족 질화물 성장 시스템 및 방법
JP5215658B2 (ja) 制御される新たな微細構造を有するαタンタルフィルムおよびマイクロエレクトロニクスデバイス
EP2487276A1 (en) Methods and systems for forming thin films
JP6450675B2 (ja) 多層基板構造を形成する方法
Becker et al. Materials processing using radio-frequency ion-sources: Ion-beam sputter-deposition and surface treatment
US7985713B2 (en) Superconducting magnesium boride thin-film and process for producing the same
CN106282917B (zh) 氮化镓基发光二极管及制备方法
Morresi Molecular beam epitaxy (MBE)
KR20120082863A (ko) 이온 빔 어시스트 스퍼터 장치 및 이온 빔 어시스트 스퍼터 방법
US20140205768A1 (en) Process and hardware for deposition of complex thin-film alloys over large areas
JP2011097041A (ja) 半導体素子の製造方法
KR20210030775A (ko) 금속 칼코게나이드 박막의 형성방법 및 이를 포함하는 전자 소자의 제조방법
Rangaswamy Epitaxial growth of p-type doped III-V nitride semiconductor on sapphire substrate using remote plasma metal organic chemical vapor deposition
US20230399767A1 (en) Systems and methods for pulsed beam deposition of epitaxial crystal layers
Azadmand PA-MBE Growth and Characterization of Nitride Semiconductors, from InGaN Thin-films to GaN and AlN Self-assembled Nanowires
Sai et al. Thin Film Fabrication Techniques
El-Hamshary Influence of reactive sputtering process parameters on the structure and properties of TiO {sub 2} thin films
Lüth et al. Preparation of Well-Defined Surfaces and Interfaces
CN117678348A (zh) 生产固态组件的方法、固态组件、量子组件及生产固态组件的设备
RU2473148C1 (ru) Способ изготовления полупроводниковой структуры молекулярно-лучевой эпитаксией и установка для сублимационной молекулярно-лучевой эпитаксии
Tot Low Temperature Epitaxial Growths of III-Nitride Semiconductors on ITO Glass Substrates
Zhang Nanoscale and macroscale aluminum nitride deposition via reactive magnetron sputtering method
Lüth et al. Preparation of Well-Defined Surfaces, Interfaces and Thin Films
Reason Structure and properties of dilute nitride gallium arsenic nitride alloy films

Legal Events

Date Code Title Description
E902 Notification of reason for refusal