CN112262463A - 用于形成半导体层的方法和材料沉积系统 - Google Patents

用于形成半导体层的方法和材料沉积系统 Download PDF

Info

Publication number
CN112262463A
CN112262463A CN201980038891.0A CN201980038891A CN112262463A CN 112262463 A CN112262463 A CN 112262463A CN 201980038891 A CN201980038891 A CN 201980038891A CN 112262463 A CN112262463 A CN 112262463A
Authority
CN
China
Prior art keywords
substrate
source
layer
region
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980038891.0A
Other languages
English (en)
Inventor
P.阿塔纳科维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silanna Group Pty Ltd
Silanna UV Technologies Pte Ltd
Original Assignee
Silanna Group Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silanna Group Pty Ltd filed Critical Silanna Group Pty Ltd
Publication of CN112262463A publication Critical patent/CN112262463A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0026Activation or excitation of reactive gases outside the coating chamber
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225Oblique incidence of vaporised material on substrate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • C23C14/243Crucibles for source material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • C23C14/542Controlling the film thickness or evaporation rate
    • C23C14/545Controlling the film thickness or evaporation rate using measurement on deposited material
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002Controlling or regulating
    • C30B23/005Controlling or regulating flux or flow of depositing species or vapour
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/52Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02469Group 12/16 materials
    • H01L21/02472Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02483Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0083Processes for devices with an active region comprising only II-VI compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/28Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01008Oxygen [O]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/28Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H01L33/285Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

公开了用于形成半导体层的系统和方法,所述半导体层包括基于氧化物的层,其中材料沉积系统具有旋转机构,所述旋转机构使基板绕着所述基板的基板沉积平面的中心轴旋转。向所述基板供应材料的材料源具有i)具有出口孔平面的出口孔以及ii)始于所述出口孔平面的预定材料喷射空间分布。所述出口孔相对于所述基板的所述中心轴以正交距离、横向距离和倾斜角来定位。所述系统可被配置成i)使用设定的倾斜角来找到所述正交距离和所述横向距离的最小值,以实现所要的层沉积均匀性,或ii)使用设定的正交距离和设定的横向距离来找到所述倾斜角,以实现所述所要的层沉积均匀性。

Description

用于形成半导体层的方法和材料沉积系统
相关申请
本申请要求于2018年6月7日提交且标题为“Material Deposition System andMethods”的美国临时专利申请No.62/682,005的优先权;所述美国临时专利申请在此出于所有目的通过引用并入。
背景技术
在半导体制造工艺中,在反应室中使用例如源材料来在平面沉积表面上沉积薄膜材料。分子束外延(MBE)是在反应室中沉积单晶薄膜的几种方法之一。分子束外延在高真空(HV)或超高真空(UHV)(例如,10-6至10-9Pa)中进行。MBE最重要的方面是(1)源材料物质选择的灵活性;(2)所沉积的异种膜之间的界面的突变;(3)所沉积的膜的杂质含量低;以及(4)所沉积的膜的精确而均匀的厚度。最后一个方面是通过使用比通常超过每小时10,000nm的其他常规沉积工艺(如化学气相沉积(CVD))的沉积速率相对较慢的沉积速率(通常小于每小时1,000nm)来实现。MBE的缓慢的沉积速率(或生长速率)有利地用于外延生长薄膜;然而,MBE需要按比例提高反应器真空度,以匹配其他沉积技术(例如CVD)所实现的低杂质含量。
在如MBE的沉积工艺中,高质量膜在整个沉积平面上可具有约99%或更大的厚度均匀性。换句话说,高质量膜在整个沉积平面上可能具有约1%或更小的厚度不均匀性。在当前的MBE工艺中,整个沉积平面的均匀性至关重要,因为生长速率与外延生长的膜的质量之间存在直接的相关性。也就是说,较慢的沉积速率使得能够在整个沉积平面上控制均匀的原子单层规模覆盖,以实现二维(2D)“逐层”(LbL)生长模式。使用LbL生长模式的薄膜沉积使得完整的2D层能够在后续层生长之前形成,这是单晶薄膜和多层异质膜的外延生长的最理想方法。通常,至少依照以下标准,针对技术上相关的半导体(例如,AlGaAs、AlGaN、SiGe等)来实现LbL生长模式:(i)高度非平衡的温度-压力条件;(ii)物质在整个沉积平面上的均匀的到达速率;以及(iii)可赋予生长表面的高度均匀的空间温度。
发明内容
在一些实施方案中,一种光电子装置包括基板和外延沉积在所述基板上的多区堆叠。所述多区堆叠包括沿着生长方向具有氧极性晶体结构或金属极性晶体结构的晶体极性。所述多区堆叠包括:包括缓冲层的第一区;包括晶体结构改善层的第二区;包括第一导电类型的第三区;包括本征导电类型层的第四区;以及包括第二导电类型的第五区,所述第二导电类型与所述第一导电类型相反。所述多区堆叠的至少一个区是包含Mg(x)Zn(1-x)O的块体半导体材料。所述多区堆叠的至少一个区是包含以下各者中的至少两者的超晶格:ZnO、MgO和Mg(x)Zn(1-x)O。
在一些实施方案中,一种光电子装置包括基板和外延沉积在所述基板上的多区堆叠。所述多区堆叠包括沿着生长方向的非极性晶体材料结构。所述多区堆叠包括:包括缓冲层的第一区;包括晶体结构改善层的第二区;包括第一导电类型的第三区;包括本征导电类型层的第四区;以及包括第二导电类型的第五区,所述第二导电类型与所述第一导电类型相反。所述多区堆叠的至少一个区是包含Mg(x)Zn(1-x)O的块体半导体材料。所述多区堆叠的至少一个区是包含以下各者中的至少两者的超晶格:ZnO、MgO和Mg(x)Zn(1-x)O。
在一些实施方案中,一种配置材料沉积系统的方法包括提供旋转机构,所述旋转机构使基板绕着所述基板的基板沉积平面的中心轴旋转。选择向所述基板供应材料的材料源,其中所述材料源具有i)具有出口孔平面的出口孔以及ii)始于所述出口孔平面的预定材料喷射空间分布。所述预定材料喷射空间分布具有对称轴,所述对称轴在偏离所述中心轴的点处与所述基板相交。所述出口孔相对于所述基板的所述中心轴以正交距离、横向距离和倾斜角来定位。所述方法还包括为所述材料源的所述出口孔设定i)所述倾斜角或ii)所述正交距离和所述横向距离。选择所述材料在所述基板上的所要累积以针对所要的生长速率实现所要的层沉积均匀性。所述方法i)使用所述设定的倾斜角来确定所述正交距离和所述横向距离的最小值以实现所述所要的层沉积均匀性或ii)使用所述设定的正交距离和所述设定的横向距离来确定所述倾斜角以实现所述所要的层沉积均匀性。所述基板和所述材料源容纳在真空环境内。
在一些实施方案中,一种用于形成半导体层的方法包括:使基板绕着所述基板的基板沉积平面的中心轴旋转;对所述基板加热;以及提供向所述基板供应材料的材料源。所述材料源具有i)具有出口孔平面的出口孔以及ii)始于所述出口孔平面的预定材料喷射空间分布,所述预定材料喷射空间分布具有对称轴,所述对称轴在偏离所述中心轴的点处与所述基板相交。所述出口孔相对于所述基板的所述中心轴以正交距离、横向距离和倾斜角来定位。所述方法还包括将所述基板和所述材料源容纳在真空环境内以及从所述材料源发射所述材料以在所述基板上形成半导体层。所述出口孔被定位,使得i)针对设定的倾斜角,所述正交距离和所述横向距离被最小化,以针对所述基板上的所述半导体层的所要的层生长速率实现所要的层沉积均匀性,或ii)针对设定的正交距离和设定的横向距离确定所述倾斜角,以针对所述基板上的所述半导体层的所述所要的层生长速率实现所述所要的层沉积均匀性。
在一些实施方案中,一种材料沉积系统具有:旋转机构,所述旋转机构使基板的基板沉积平面绕着所述基板沉积平面的中心轴旋转;加热器,所述加热器被配置成对所述基板加热;材料源,所述材料源向所述基板供应材料;以及定位机构。所述材料源具有i)具有出口孔平面的出口孔以及ii)始于所述出口孔平面的预定材料喷射空间分布。所述预定材料喷射空间分布具有对称轴,所述对称轴在偏离所述中心轴的点处与所述基板相交,其中所述出口孔相对于所述基板的所述中心轴以正交距离、横向距离和倾斜角来定位。所述定位机构允许动态地调整所述正交距离、所述横向距离或所述倾斜角。
在一些实施方案中,一种用于形成基于氧化物的半导体层的方法包括:使基板绕着所述基板的基板沉积平面的中心轴旋转;对所述基板加热;以及将多个材料源面朝所述基板放置。所述多个材料源包括镁(Mg)源和氮或氧的等离子体源。所述多个材料源中的每一者具有i)具有出口孔平面的出口孔以及ii)始于所述出口孔平面的预定材料喷射空间分布,所述材料喷射空间分布具有对称轴,所述对称轴在偏离所述中心轴的点处与所述基板相交。所述出口孔相对于所述基板的所述中心轴以正交距离、横向距离和倾斜角来定位。所述方法还包括从所述多个材料源将材料发射到所述基板上以在所述基板上形成基于氧化物的层。所述出口孔被定位,使得i)针对设定的倾斜角,所述正交距离和所述横向距离被最小化,以针对所述基板上的所述基于氧化物的层的所要的层生长速率实现所要的层沉积均匀性,或ii)针对设定的正交距离和设定的横向距离确定所述倾斜角,以针对所述基板上的所述基于氧化物的层的所述所要的层生长速率实现所要的层沉积均匀性。
在一些实施方案中,一种用于形成半导体层的方法包括:使基板的基板沉积平面绕着所述基板沉积平面的中心轴旋转;对所述基板加热;以及将多个材料源面朝所述基板放置。所述多个材料源包括镁(Mg)源、锌(Zn)源和氮或氧的等离子体源,其中所述多个材料源中的每一者具有i)具有出口孔平面的出口孔以及ii)始于所述出口孔平面的预定材料喷射空间分布。所述材料喷射空间分布具有对称轴,所述对称轴在偏离所述中心轴的点处与所述基板相交。所述出口孔相对于所述基板的所述中心轴以正交距离、横向距离和倾斜角来定位。从所述多个材料源将材料发射到所述基板上以在所述基板上形成p型掺杂层。所述出口孔被定位,使得i)针对设定的倾斜角,所述正交距离和所述横向距离被最小化,以针对所述基板上的所述p型掺杂层的所要的层生长速率实现所要的层沉积均匀性,或ii)针对设定的正交距离和设定的横向距离确定所述倾斜角,以针对所述基板上的所述p型掺杂层的所述所要的层生长速率实现所要的层沉积均匀性。
附图说明
图1是常规高真空反应室的等角视图。
图2是根据一些实施方案的材料沉积系统的等角视图。
图3是根据一些实施方案的与材料源的某些余弦N因子对应的束通量剖面的实例的曲线图。
图4至图7是根据一些实施方案的针对材料源相对于形成表面的某些位置的配置空间的曲线图的实例,其中根据材料源的坐标X和Z绘制所计算的膜非均匀性。
图8是根据一些实施方案的在高真空反应室中配置离轴源以改善膜质量与膜生长速率之间的平衡的方法的实例的流程图。
图9是根据一些实施方案的用于形成诸如高质量的基于氧化物的膜的半导体层的等离子体处理系统的实例的侧视图。
图10A至图10B是根据一些实施方案的基于氧化物的LED装置结构的剖视图。
图11是根据一些实施方案的形成图10A至图10B中所示的LED装置结构的方法的实例的流程图。
具体实施方式
本公开总体上涉及半导体制造工艺,并且更具体地涉及在高真空反应室中具有离轴材料源以改善膜质量与膜生长速率之间的平衡的材料沉积系统。公开了用于通过确定材料源的位置并且还根据材料源的位置缩放整个反应室的尺寸来配置材料沉积系统的方法。本公开还涉及高质量的基于氧化物的半导体结构,诸如发光二极管(LED),以及用于形成此类结构的系统和方法。
与其他成熟的高压CVD半导体制造工艺相比,传统上通过大大增加工艺时间来实现使用UHV沉积技术可实现的高质量膜。遗憾的是,最佳实践的常规UHV沉积方法(诸如MBE)不能充分满足硅基半导体制造商所要求的高产量处理。另外,当前的MBE工艺限于在面积相对较小的沉积表面(诸如6英寸直径和更小的基板)上生长高均匀性的膜。硅基半导体产业强调将制造工艺扩大到更大的沉积表面(诸如8英寸、12英寸且甚至18英寸的沉积表面)以保持足够低的单位面积沉积成本($/m2)的重要性。因此,需要新的方法将MBE工艺扩大到更大的沉积表面以及以高沉积速率提供高的膜质量。
在半导体装置制造中,通常认为III族氮化物(III-N)半导体(例如氮化铝、氮化镓、氮化铝镓、氮化铟)属于用于制造宽带隙半导体的最有希望的半导体家族之一,所述宽带隙半导体用于制造深紫外线(DUV)光学装置,诸如LED和激光二极管(LD)。遗憾的是,常规制造设备和方法固有的一些挑战限制了高质量III-N族膜的制造。
例如,如上所述,对于直径大于4英寸的基板,难以控制高质量膜沉积所必需的生长温度和前驱气体水平。膜形成表面上的不均匀的温度剖面可能会产生低质量或不可用的装置。此外,常规的III-N族膜的形成是相对低效、低产量且昂贵的工艺,对昂贵的源材料的利用率较低。最后,常规III-N族膜的装置带隙调谐能力受到限制。这降低了半导体装置设计和应用的灵活性,特别是在DUV LED的制造中。由于半导体产业越来越强调在较大基板上生产高质量的膜、提高生产产量并降低制造成本,因此需要用于装置制造的新方法。
在本公开中,提供为了改善膜质量与膜生长速率之间的平衡而在高真空反应室中配置偏置材料源的方法。例如,使用实施方案来确定在高真空反应室中材料源(例如,努森隙透池、气体注入器源、远程等离子体源、离子束源、溅射源、带电粒子束、热蒸发源或烧蚀源)相对于膜形成表面的位置,与传统技术相比,这在膜质量与膜生长速率之间提供了改善的平衡。更具体地说,对于具有某些属性或特性的给定材料源以及所述材料源的给定的倾斜角设置,所述方法用于确定材料源相对于形成表面的横向距离和正交距离,以改善膜质量与膜生长速率之间的平衡。在其他实施方案中,可设定材料源的横向距离和正交距离,并且可确定倾斜角以获得所要的膜质量和膜生长速率。
还公开了用于形成高质量的基于氧化物的DUV LED的系统和方法。基于氧化物的半导体是分类为II-VI半导体组的宽带隙半导体。通常,它们在室温下具有良好的透明度、高电子迁移率、宽带隙和强发光性。基于氧化物的半导体本质上是n型;传统上,难以完成氧化物的p型掺杂。在本发明的实施方案中,这些半导体的P型掺杂是使用活性原子氮(N*)或分子氮(N2*)的等离子体来实现。本文公开的方法利用等离子体反应室并在由诸如氟化钙的材料制成的基板上形成膜。在一些实施方案中,在基板上形成氧化镁锌(MgZnO)的缓冲层,并且在所述缓冲层的顶部上形成MgO-MgZnO多层。随后在MgO-MgZnO多层的顶部上形成n型MgZnO,并且在n型MgZnO层的顶部上形成MgZnO或MgO的非故意掺杂(NID)层。随后使用p型掺杂由N*或N2*的等离子体形成p型MgZnO层。最后,使用常规的光刻和金属化工艺在装置结构上形成金属触点。在操作的一个实例中,n型MgZnO层产生移动到NID层中的电子,其中电荷载流子相互作用并再结合以从LED装置结构发出在约100nm至约280nm的UV波长范围内的光。
用于形成高质量的基于氧化物的DUVLED的方法和材料展现出优于常规方法和材料的优势。例如,用常规方法控制III-N族膜的高质量膜沉积所必需的生长温度和前驱气体含量是困难的,尤其是对于直径大于4英寸的基板来说。此外,常规的III-N族膜的形成是相对低效、低产量且昂贵的工艺,对昂贵的源材料的利用率低。最后,常规的III-N族膜具有有限的带隙调谐能力。这限制了半导体装置设计和应用的灵活性,特别是在DUV LED的生产中。相比之下,本文公开的方法强调在较大基板上生产高质量的膜、更大的装置应用灵活性、更高的生产产量以及降低的制造成本。
MBE只是在高真空环境中外延生长多个晶体薄膜的方法的一个实例。这样的膜由例如选自元素周期表的复合半导体组成。例如,IIIA-VA半导体可包括选自Al、Ga和In中的至少一者的IIIA族金属以及选自As、P和N的VA族物质,以形成AlxGa1-xAsyP1-y和AlxGa1-xN的化学计量组成。在另一个实例中,II-VI半导体可包括选自Cd和Zn的II族金属以及选自Te、S和Se的VI族物质以形成化合物ZnxCd1-xTe。其他实例包括IV-IV(例如,SixGeyCz)和金属氧化物MOx。金属氧化物的其他实例是RE-氧化物和RE-氮氧化物(其中RE选自稀土元素族中的至少一种物质,即,镧系金属物质或碱土金属物质)或具有形式IIA-IB-VIA的混合氧化物(例如,MgxZn1-xO),所述氧化物和氮氧化物或混合氧化物也是使用本文公开的MBE方法制造的示例材料。本发明的方法可利用其他材料,诸如非晶体氮氧化物和金属合金,以产生生长速率提高的高均匀性的膜。也就是说,本文公开的物理原理独立于对吸附原子和基板特定的表面化学。
此外,在沉积工艺中使用复合半导体材料提供了制造顺序地沉积在沉积表面上的多个异质外延层的能力。这允许针对特定的电光和电子应用(例如,LED、激光器、功率晶体管和射频装置)来定制和优化量子工程结构。
因此,在本发明的方法和系统中,为了改善膜质量与膜生长速率之间的平衡而相对于形成表面布置的材料源适合于支持使用MBE系统的连续、高产量的膜形成工艺。本公开提供了对现有系统和方法的改进,所述现有系统和方法常规上由以下各者中的至少一者表征:由材料源的物理布置导致的慢生长速率和低沉积均匀性,所述物理布置由MBE系统的制造商决定。
常规的材料沉积系统
图1是本领域已知的高真空反应室10的一部分的等角视图,所述高真空反应室包括材料源18,所述材料源相对于基板22的膜形成表面26离轴并且成角度地布置。高真空反应室10可为MBE系统5的反应室。通过真空泵16在高真空反应室10内维持真空环境14。例如,真空环境14可在约10-12托至约10-7托、约10-11托至约10-9托或约10-11托至10-5的范围内。准备充分且基本无泄漏的反应器具有与反应器的泵抽速度和由所述源产生的入射束压力直接相关的基本压力和生长压力(即,在沉积期间)。
在高真空反应室10内部相对于基板22布置材料源18。基板22可为可在其上形成材料膜或材料层的任何基底材料。基板22可绕中心旋转轴AX旋转。基板22的面向材料源18的一侧提供膜形成表面26。基板22具有半径RSUB
形成表面26是从材料源18输送的材料的标靶。也就是说,形成表面26是基板22的可诸如通过外延在上面形成膜的那侧。外延是指在晶体基板上沉积晶体覆盖层,其中覆盖层与基板对准。换句话说,覆盖层相对于基板必须要具有一个或多个优选的晶体取向,才能被称为外延生长。覆盖层称为外延膜或外延层,并且有时称为epi层。
材料源18可为元素和纯物质的任何源,可在形成表面26上由所述元素和纯物质形成膜。例如,图1中所示的材料源18可为努森隙透池。典型的努森隙透池包括成型坩埚(由高纯度热解氮化硼、熔融石英、钨或石墨制成)、多根电阻加热丝、水冷系统、隔热板以将热量容纳在坩埚主体内、坩埚孔口和孔口挡板,以上各者均未示出,但为本领域技术人员众所周知的。材料源18包括出口孔30。在努森隙透池的情况下,出口孔30是坩埚的面向形成表面26的那端中的开口。由于坩埚加热,坩埚内部的材料(例如,液体)也被加热,并且材料原子被蒸发(例如,从液体表面蒸发)。通过控制坩埚温度,可很好地控制每单位时间每单位面积蒸发的原子数。蒸发物原子或物质在压力下从出口孔30输送出去、以明确地限定的排出速度和超过源到基板的距离(由反应器中的高真空水平保持)的平均自由程行进,并朝向形成表面26引导,在所述形成表面处,所述蒸发物原子或物质与形成表面26的材料发生碰撞和/或相互作用。也就是说,从材料源18的出口孔30离开的材料(或物质)的羽状流34被朝向形成表面26引导。羽状流34具有对称轴SA。
常规的、可市售的MBE沉积系统利用多个材料源,所述材料源在空间上进行配置以在相对较小的沉积平面面积上获得足够的材料通量均匀性,而没有首要考虑同时优化通量均匀性和生长速率。图1示意性地描绘了基板的中心旋转轴AX。材料源18被定位为与基板22的中心旋转轴AX相距某一横向距离X、与形成表面26的平面相距某一正交(垂直)距离Z,并且相对于形成表面26的平面成虚拟通量平面(VFP)倾斜角度α。因此,材料源18是“离轴”材料源。横向距离X和正交距离Z是材料源18相对于基板沉积平面26的中心的坐标。
实际上,通过增加基板到源的距离RSrc-Sub(即,通过将源放置得比最佳放置原本所需的更远)来凭经验补偿常规MBE系统中材料源的非最佳空间放置。此增加的基板到源的距离直接导致生长速率的降低,所述生长速率降低与基板到源的距离的平方成反比,并且降低了排出的源材料的利用率。另外,在常规MBE系统中,来自材料源的物质的羽状流通常指向形成表面26的中心。
常规MBE系统可被概括且归纳为具有由以下各者指定的配置空间的反应器系统:
(i)材料源羽状流的对称轴SA,所述材料源羽状流被布置为以沉积平面的绝对旋转中心为目标;
(ii)源到基板的距离Rsrc-sub和源VFP质心相对于基板旋转轴AX的横向距离X,所述基板旋转轴相对于沉积平面的中心成圆柱或球形对称;
(iii)反应器尺寸,使反应器尺寸成比例使得X≤Rsrc-sub且β=tan-1(X/Rsrc-sub)≤45°,其中β是垂直轴Z与对称轴SA之间的角度;和
(iv)虚拟通量平面倾斜角,所述虚拟通量平面倾斜角限制在0<α<45°的范围内。
源放置被优化的材料沉积系统
图2是根据一些实施方案的材料沉积系统50的一部分的等角视图。材料沉积系统50是分子束外延系统,具有高真空反应室100。材料沉积系统50包括材料源118,所述材料源相对于基板122的基板沉积平面126离轴地且成角度地布置,并且也偏移了量R偏移。也就是说,材料源118具有对称轴SA,所述对称轴对准一个点,这个点相对于基板122的绝对中心偏离了量R偏移而不是处于绝对中心。材料源118将材料沉积在基板沉积平面126的区域122P上。通过真空泵116在高真空反应室100内维持真空环境114。例如,真空环境114在一个实例中可在约10-12托至约10-7托的范围内,在另一个实例中在约10-11托至约10-9托的范围内,或在又一个实例中在约10-11托到10-5托的范围内。
在高真空反应室100内部相对于基板122布置材料源118,以在维持高产量的同时产生具有高均匀性的沉积层。基板122可为可在其上形成材料膜或材料层的任何基底材料。例如,基板122可为具有清洁原子表面的硅(例如,单晶)、蓝宝石、MgO或Ga2O3的晶片。基板122可绕中心旋转轴AX旋转。基板沉积平面126是基板122的诸如通过外延可在上面形成膜的那侧(例如,前表面)。基板122具有某一半径RSUB。例如,8英寸的基板122具有4英寸的RSUB;12英寸的基板122具有6英寸(约150mm)的RSUB;等等。尽管在图1中所示的基板122是圆形的,但是本发明的系统和方法不限于此。例如,基板122可以是正方形或某一其他非圆形形状。在另一个实施方案中,相对于在上面安装了一个或多个基板的压板等来布置材料源118。
本领域技术人员将认识到,高真空反应室100可包括其他部件(例如,基板加热器、材料源孔、感测装置、额外的真空泵抽系统部件等),这些部件未在图2中示出。
材料源118可为元素和纯物质的任何源,可在基板沉积平面126上由所述元素和纯物质形成膜。在一些实施方案中,材料源可为氮或氧的等离子体源。材料源118的实例包括:气体前驱物注射器;预热的气体注射器;用于容纳升华的固体材料或蒸发的液体材料的努森型热驱动坩埚(即,努森隙透池);加热源材料的电子束蒸发器;以及用于气体原料的远程等离子体活化源(即,等离子体区完全容纳在所述源内并且不从所述源向基板表面延伸的源)。在一个实例中,当铝(Al)为将要在基板沉积平面126上外延生长的材料时,材料源118可为努森隙透池,所述努森隙透池容纳在基本上不相互作用的坩埚中包含的基本上纯的铝。
材料源118包括出口孔130和材料源118中的材料的材料水平132。在努森隙透池的情况下,出口孔130是坩埚的面向基板沉积平面126的那端中的开口。从材料源118的出口孔130离开的材料(或物质)的羽状流134被引导朝向基板沉积平面126。在另一个实施方案中,材料源118包括多个出口(出口孔130)。
材料源118相对于基板122的位置是动态可调整的,使得可在生产运行之间改变材料源118相对于基板122的倾斜角、横向距离和/或正交距离,以实现所要的层沉积均匀性和所要的层生长速率。倾斜角、横向距离和正交距离的设置将取决于材料源的材料喷射空间分布。也可同时使用彼此发射不同材料的多个材料源来影响定位。在一些实施方案中,可首先设定材料源的倾斜角,并且可使用所设定的倾斜角来确定正交距离和横向距离的最小值。在其他实施方案中,可首先设定正交距离和横向距离,并且可确定倾斜角以针对所要的生长速率实现所要的层沉积均匀性。在一些实施方案中,材料源118的位置是可移动的,而基板122是固定的;或者,代替材料源118或除了材料源118之外,基板122也可以是可移动的。例如,定位机构可联接到材料源、基板,或材料源与基板两者。定位机构可为例如沿着槽固定的支架、具有可调整长度的臂或柱、线性致动器或以上各者的组合。
材料(或物质)的羽状流134是基本上不相互作用的粒子的通量,所述通量具有空间束通量分布(BFP),所述空间束通量分布可由从材料源118向前发射的物质的角度分布来表征。BFP也可称为材料源的预定材料喷射空间分布。束通量分布由BFP角度θ与羽状流134的对称轴SA的关系来表征。因此,可通过具有某一余弦N因子来近似和表征材料源118。参看图3来更详细地描述余弦N因子。
图3是对应于材料源的某些余弦N因子的束通量分布的实例的曲线图200。曲线图200示出了某些束通量分布的角束色散随着BFP角度θ而变。例如,曲线图200示出了BFP210,所述BFP具有余弦N因子1,基本上是球形的,并且被认为是各向同性的点源。如图3中所示,具有cosN(θ)(N>1)的BFP是更有方向性的。例如,曲线图200示出了BFP214,所述BFP的余弦N因子为6并且是狭长的且比BFP 210窄而不是球形的束通量分布。曲线图200还示出了在BFP 210与BFP 214之间的余弦N因子介于1与6之间的其他BFP的实例。例如,余弦N因子为1且余弦N因子为6的源的区别在于80%的前向投射束分别被包含在±36.4°和±15.5°的角度范围内。因此,通过明智地选择余弦N因子材料源和相对于旋转沉积平面的相对配置位置,可实现改善的通量利用率。例如,使用具有余弦N因子的源更具方向性,从而减少了浪费的材料量。
材料源118可为由余弦N因子表征的任何源。此余弦N因子表征与源的类型无关,无论材料源118是使材料蒸发的液体源、使材料升华的升华源、气体源还是类似源。
常规MBE系统利用具有约1至约2的余弦N因子的材料源。本领域技术人员广泛认为,基本球形的羽状流对于高通量均匀性是有利的。此外,在常规材料源中,有效余弦N因子可根据源材料损耗而变化。随着源材料损耗,这导致整个沉积平面上的空间通量不均匀性发生变化,并且如果将材料源配置为相对于沉积平面处于次佳位置,则会加剧此问题。因此,在本发明的实施方案中,期望设计具有可容忍有效余弦N因子的变化的最佳源配置的沉积反应器。
另外,在常规MBE系统中,将材料源放置在与形成表面相距相对较长的距离处,并且所述距离通常远远超过最佳距离。现有技术的系统通常采用完全超过沉积平面直径的Rsrc-sub(即,对于α<45°,Rsrc-sub>>2Rsub)。常规材料源的典型BFP的特征在于余弦N因子1<N≤2,再加上构成源束的物质必须行进的长距离,导致以下至少一项:(1)次佳生长速率;(2)整个沉积平面的通量均匀性差;(3)大量残留的本底杂质物质,这可能会有害地影响沉积膜;和(4)通量利用率差,如按照从源发出的总通量与与沉积平面相交的通量之比来测量。也就是说,在常规系统中,来自材料源的物质倾向于在室的相当大的体积内发射,而不是被引导朝向形成表面。
在本发明的方法和系统中,由材料源118产生的羽状流134的对称轴SA指向基板122的基板沉积平面126外围的明确地限定的部分。具体地,羽状流134的对称轴SA偏移,指向与基板沉积平面126的旋转中心间隔开的点。也就是说,材料源118具有对称轴SA,所述对称轴在与旋转轴AX间隔开量R偏移的点处与基板122相交。
另外,将代表材料源118的位置的与基板122的基板沉积平面的中心旋转轴AX相距的横向距离X和正交距离Z缩放为RSUB。横向距离X和垂直距离Z与RSUB的关系可用于缩放高真空反应室100的尺寸。使反应室100中的材料源118更接近基板122允许反应系统(材料沉积系统50)的整体尺寸较小,从而降低成本。
如图2的细节A所示,作为材料源118的出口的出口孔130具有有效面积Asrc。有效面积Asrc可由半径Rsrc限定。具有有效面积ASRC的出口孔130可被表征或设计为多个独立的余弦N元素源。例如,由i={1,…,j,…,m}编索引的整数m个元素源(其中m>1)各自由预定的材料喷射空间分布(BFP)表征,所述BFP由cosNii)给出。可选择元素源,使得Ni对于所有i值都是恒定的,或者可选择至少两个不相似的元素源,其中Ni≠Nj。
在确定材料源在材料沉积系统中的放置的一个实例中,具有半径RSUB=1.5的圆形基板沉积平面126可用于表示300mm直径的基板122。具有由半径RSRC=0.2限定的圆形面积的复合源(即,材料源)位于相对于基板沉积平面126的正z方向半空间中,其中心位于S0(S0x、S0y、S0z),并且VFP倾斜角α=45°。源按三个径向步长ΔρSRC=0.1来离散化,其中离散化元素按ΔθSRC=36°的角度间隔来放置,从而形成具有21种元素的复合源平面。所述元素的每个源都建模为改进的余弦发射体
Figure BDA0002821878310000151
VFP上的每个源元素均发射平行于VFP的表面法线
Figure BDA0002821878310000152
被引导朝向基板沉积平面126的通量。随后,计算定向通量段与基板沉积平面126上的一般点P的交点以及欧几里德距离
Figure BDA0002821878310000153
基板122或基板沉积平面126类似地以ΔRSUB=0.1和ΔθSUB=10°的径向和角增量来离散化,从而提供具有笛卡尔坐标P(xSUB、ySUB、ZSUB)的541个点的采样网格。
材料沉积系统的真空环境足以保证平均自由程长度,以使从源孔喷射出的材料的弹道微粒状态维持大于或等于材料源出口孔与沉积平面与材料喷射空间分布的对称轴相交的点之间的欧几里德距离。提供适当高的真空条件,其中反应室内的残留本底杂质物质显著减少。对于给定的真空度,材料源的余弦N因子也直接影响反应室内的残留本底杂质物质的量。假设源材料由足够高纯度的材料组成,那么随后可用于掺入生长膜中的杂质浓度(即,以形成所要材料源通量的额外非所要杂质通量分量)将主要取决于沉积速率以及在沉积期间保持的真空度。也就是说,对于在引入源材料通量之前反应器中的给定的基础真空度,存在可量化的时间量,在所述时间量期间,准备充分和清洁的沉积表面将累积非所要的杂质表面覆盖。因此,期望同时实现小的通量不均匀性、高的生长速率和低的本底杂质浓度。
在本公开中,与常规MBE系统相比,作为偏移源的材料源118既改善了整个基板沉积平面126上的通量不均匀性,又减小了源到基板的距离。也就是说,与常规MBE系统相比,针对给定的材料源类型确定最佳位置,所述最佳位置对于给定的基板沉积平面126面积实现减小的通量不均匀性和增大的生长速率。
此外,本发明的实施方案提供了在高真空反应器中利用的材料源的最佳配置空间,明确地用于大面积沉积平面用途。另外,可通过明智地选择材料源特性,诸如有效余弦N因子(N≥2)和源VFP面积,根据所述方法进一步优化大沉积面积的反应器。
在一些实施方案中,材料源118的余弦N因子在0<N≤10的范围内,诸如在2≤N≤6的范围内。另外,在实施方案中,与现有技术的非最佳配置相比,材料源118被最佳地定位并且靠近基板沉积平面126。结果,与常规MBE系统中的情况相比,沉积物质的喷射羽状流134以较高的效率沉积在基板沉积平面126上。源材料物质的行进距离明显缩短使沉积物质在沉积表面处的累积速率成平方反比增加。这导致从材料源喷射出的沉积物质所需的平均自由程明显降低,因此使得能够在较高的工作压力下(即,在较低的真空度下)维持基本无碰撞的状态。提高生长速率的又一个有利性质是降低了沉积膜内的残留本底杂质物质的影响。
“源利用率”是指实际上从材料源118喷射出的与基板沉积平面126相交的材料的量(即,就体积而言)。常规的离轴MBE反应器配置最多可达到约25%的源利用率。相反,由于本发明的实施方案提供了为了实现优化的目标通量不均匀性而进行空间配置的羽状流134,因此实现了最大化的累积率并因此实现了更高的通量利用率。此外,本发明的实施方案使用比常规MBE(例如,余弦N因子约为1至2)中更具方向性的材料源(例如,余弦N因子高达约6)。因此,当最佳地配置时,本发明的实施方案使源利用率进一步提高。例如,使用本发明的实施方案的源利用率可为约30%到约50%。因此,本发明的实施方案导致比常规MBE更有效的膜形成工艺,并且与常规MBE相比,以最高的累积速率实现最佳的目标通量不均匀性。
此外,本发明的实施方案提供了用于维持膜形成物质的足够大的平均自由程的最佳高真空条件,这使得能够形成高质量的外延膜。平均自由程是运动粒子(例如,原子、分子、光子)在连续的撞击(或碰撞)之间覆盖的平均距离,所述距离会改变其方向、能量或其他性质。更具体地,所述实施方案提供了用于维持膜形成物质的平均自由程的高真空条件,所述平均自由程大于材料源118与基板沉积平面126相距的距离。例如,为了针对只包括产生通量ΦAl=5 x 1019原子·m-2·s-1的元素Al原子的材料源束的示例情况提供Al原子的平均自由程LMFP=1米,其中所述Al原子被引导到在300°K下均匀地完全充满惰性分子氮(N2)的反应器中,最大的工作室压力被限制为10-6托并且优选是较小的。实际上,原子从源行进到沉积平面所需要的最长无阻碍的光程长度应至多为LMFP/2。另一个限制是待沉积的膜的类型特定的本底杂质类型和含量的影响。如果期望生长速率(即,用于在沉积平面上累积所要材料的一个单层的时间τML)比累积杂质物质的等效单层所需的时间τimp(即,τimp≥λ·τML)快至少λ≥103-104倍,那么本发明的实施方案可实现高质量的膜。这将反应器内的可接受的残留杂质压力的上限设置为约10-9-10-10托。
因此,由材料源产生的喷射物质的平均自由程被假定为在与沉积平面相互作用之前都是弹道的且无碰撞。此外,反应器的基本压力被假定为不含杂质物质并且对在沉积平面处产生的通量剖面没有贡献。
再次参看图2和图3,配置材料沉积系统的方法包括为了改善膜质量与膜生长速率之间的平衡而确定材料源的位置。可优化一个以上的材料源,其中每个材料源的对称轴都指向偏离基板的旋转轴的点。例如,实施方案包括针对给定的材料源和倾斜角确定最小横向距离X和最小正交距离Z,其中材料源具有给定参数,诸如出口孔和材料喷射空间分布(例如,给定的余弦N因子)。在另一个实例中,实施方案包括针对给定的材料源以及给定的横向距离X和正交距离Z确定倾斜角,其中所述材料源具有给定参数,例如出口孔和材料喷射空间分布(例如,给定的余弦N因子)。在一些实施方案中,可测试所推荐的材料源位置(和/或角度),并且可在测试之后动态地修改倾斜角α、横向距离、正交距离、所要的生长速率和出口孔几何形状中的一者或多者,以满足所要的层均匀性。在一些实施方案中,如果未满足所要的层均匀性(例如,认为不能达到),那么可将所要的层均匀性改变为新值,随后确定新的材料源位置参数以满足新值。在一些实施方案中,可对一起使用的多个材料源执行材料源与基板之间的相对位置的计算。也就是说,在一些实施方案中,确定材料源的位置考虑了材料源与额外的材料源何时一起使用。参看图8更详细地描述本发明的方法。
材料源放置的优化
图4至图7是针对材料源118相对于基板沉积平面126的某些位置的配置空间的曲线图的实例,其中,根据材料源118的坐标X和Z绘制所计算的膜不均匀性。相对于某一VFP倾斜角α、材料源118的某一余弦N因子以及基板沉积平面126的某一RSUB(指示膜形成的面积),图4至图7的相应曲线图中所示的配置空间是唯一的。所述方法不仅限于图4至图7的曲线图中所示的那些配置空间;这些配置空间只是实例。对于VFP倾斜角α、余弦N因子和RSUB值的任何组合,存在适合于支持使用MBE的连续、高产量的膜形成工艺的配置空间。表1示出了与图4至图7中所示的曲线图对应的配置空间。
表1:示例配置空间
Figure BDA0002821878310000181
Figure BDA0002821878310000191
在图4中,曲线图300示出了当余弦N因子=2、VFP倾斜角α=45°且RSUB=1.5时材料源118的位置的配置空间。注意,曲线图300中的X坐标、Z坐标和RSUB是无量纲的。曲线图300示出了>15%膜不均匀性区域、10%膜不均匀性区域、5%膜不均匀性区域、2%膜不均匀性区域、1%膜不均匀性区域、0.5%膜不均匀性区域和0.3%膜不均匀性区域,以上各不均匀性区域是根据材料源118相对于基板沉积平面126的距离X和Z来绘制。曲线310形成了>15%与10%膜不均匀性区域之间的边界。曲线312形成了10%与5%膜不均匀性区域之间的边界。曲线314形成了5%与2%膜不均匀性区域之间的边界。曲线316形成了2%与1%膜不均匀性区域之间的边界。曲线318形成了1%与0.5%膜不均匀性区域之间的边界。曲线320形成了0.5%与0.3%膜不均匀性区域之间的边界。注意,在2%膜不均匀性区域中可能存在1%膜不均匀性的某些岛317(即,在曲线316的顶点附近)。同样,在1%膜不均匀性区域中可能存在0.5%膜不均匀性的某些岛(即,在曲线318的顶点附近)。同样,在0.5%膜不均匀性区域中可能存在0.3%膜不均匀性的某些岛(即,在曲线320的顶点附近)。
对于给定的不均匀性值,可通过提供从材料源118的出口孔130到基板沉积平面126的尽可能短的距离来实现最快的生长速率。因此,可通过在给定的不均匀性区域中选择提供尽可能短的X和Z距离(即,其中Rsrc-sub=(X2+Z2)1/2最小)的点来实现最快的生长速率。短的X和Z距离是所要的,因为源到形成表面的距离越短,生长速率越高,即,MBE系统的产量越高。举例来说并参考曲线图300,如果2%的不均匀性是膜形成工艺的目标并且尽可能高的生长速率是所要的,那么选择在顶点附近且仅在曲线314内侧的点A来实现尽可能短的距离X和Z,从而又实现了尽可能高的生长速率。在此实例中且对应于点A,具有VFP倾斜角α=45°的材料源118(其余弦N因子=2)被设置为距离X约为2.4且距离Z约为2,以实现约2%的不均匀性。在另一个实例中且对应于点B,具有VFP倾斜角α=45°的材料源118(其余弦N因子=2)被设置为距离X约为3且距离Z约为2.6,以在约1%的不均匀性时实现尽可能高的生长速率。
在图5中,曲线图400示出了当材料源118的余弦N因子=3、VFP倾斜角α=45°且RSUB=1.5时材料源118的位置的配置空间。注意,曲线图400中的X坐标、Z坐标和RSUB是无量纲的。曲线图400示出了>15%膜不均匀性区域、10%膜不均匀性区域、5%膜不均匀性区域、2%膜不均匀性区域、1%膜不均匀性区域和0.5%膜不均匀性区域,所述区域是根据材料源118的坐标X和Z来绘制。曲线410形成了>15%与10%膜不均匀性区域之间的边界。曲线412形成了10%与4%膜不均匀性区域之间的边界。曲线414形成了4%与2%膜不均匀性区域之间的边界。曲线416形成了2%与1%膜不均匀性区域之间的边界。曲线418形成了1%与0.5%膜不均匀性区域之间的边界。注意,在1%膜不均匀性区域中可能存在0.5%膜不均匀性的某些岛(即,在曲线418的顶点附近)。
在一个实例中且对应于曲线图400的点A,具有VFP倾斜角α=45°的材料源118(其余弦N因子=3)被设置为距离X约为3.2且距离Z约为2.6,以实现约1%的不均匀性。在另一个实例中且对应于曲线图400的点B,具有VFP倾斜角α=45°的材料源118(其余弦N因子=3)被设置为距离X约为4.2且距离Z约为3.5,以实现约0.5%的不均匀性。因此,对于1%的不均匀性,在余弦因子为3时(曲线图400的点A)材料源118所处位置的X距离应比余弦因子为2时(曲线图300的点B)大。
在图6中,曲线图500示出了当材料源118的余弦N因子=6、VFP倾斜角α=45°且RSUB=1.5时材料源118的位置的配置空间。注意,曲线图500中的X坐标、Z坐标和RSUB是无量纲的。曲线图500示出了>15%膜不均匀性区域、10%膜不均匀性区域、5%膜不均匀性区域、2%膜不均匀性区域、1%膜不均匀性区域和0.5%膜不均匀性区域,所述区域是根据材料源118的坐标X和Z来绘制。曲线510形成了>15%与10%膜不均匀性区域之间的边界。曲线512形成了10%与5%膜不均匀性区域之间的边界。曲线514形成了5%与2%膜不均匀性区域之间的边界。曲线516形成了2%与1%膜不均匀性区域之间的边界。曲线518形成了1%与0.5%膜不均匀性区域之间的边界。注意,在10%膜不均匀性区域中可能存在5%膜不均匀性的某些岛(即,在曲线512的顶点附近)。同样,在5%膜不均匀性区域中可能存在2%膜不均匀性的某些岛(即,在曲线514的顶点附近)。同样,在2%膜不均匀性区域中可能存在1%膜不均匀性的某些岛(即,在曲线516的顶点附近)。同样,在1%膜不均匀性区域中可能存在0.5%膜不均匀性的某些岛(即,在曲线518的顶点附近)。
在一个实例中且对应于曲线图500的点A,具有VFP倾斜角α=45°的材料源118(其余弦N因子=6)被设置为距离X约为3.6且距离Z约为2.6,以实现约1%的不均匀性。在另一个实例中且对应于曲线图500的点B,具有VFP倾斜角α=45°的材料源118(其余弦N因子=6)被设置为距离X约为3.7且距离Z约为2.7,以也实现约1%的不均匀性,但生长速率略低于点A的生长速率。因此,对于1%的不均匀性,在余弦因子N=6时(曲线500的点A或B)材料源118所处位置的X距离应比余弦因子为3时(曲线400的点A)大,更比余弦因子为2时(曲线300的B点)大。
在图7中,曲线图600示出了当VFP倾斜角α=30°、材料源118的余弦N因子=3且RSUB=1.5时材料源118的位置的配置空间。注意,曲线图600中的X坐标、Z坐标和RSUB是无量纲的。曲线图600示出了>15%膜不均匀性区域、10%膜不均匀性区域、5%膜不均匀性区域、2%膜不均匀性区域、1%膜不均匀性区域和0.5%膜不均匀性区域,所述区域是根据材料源118的坐标X和Z来绘制。曲线610形成了>15%与10%膜不均匀性区域之间的边界。曲线612形成了10%与5%膜不均匀性区域之间的边界。曲线614形成了5%与2%膜不均匀性区域之间的边界。曲线616形成了2%与1%膜不均匀性区域之间的边界。曲线618形成了1%与0.5%膜不均匀性区域之间的边界。注意,在2%膜不均匀性区域中可能存在1%膜不均匀性的某些岛(即,在曲线616的顶点附近)。同样,在1%膜不均匀性区域中可能存在0.5%膜不均匀性的某些岛(即,在曲线618的顶点附近)。
在一个实例中且对应于曲线图600的点A,具有VFP倾斜角α=30°的材料源118(其余弦N因子=3)被设置为距离X约为3且距离Z约为3.3,以实现约1%的不均匀性。在另一个实例中且对应于曲线图600的点B,具有VFP倾斜角α=30°的材料源118(其余弦N因子=3)被设置为距离X约为3.05且距离Z约为3.35,以也实现约1%的不均匀性,但生长速率略低于点A的生长速率。将曲线图600的点A或B与曲线图400的点A进行比较,可看到,对于相同的余弦因子N=3,将倾斜角α从30°更改为45°会影响X和Z距离,以实现1%的不均匀性目标。
图8是在材料沉积系统中配置偏移材料源以改善膜质量与膜生长速率之间的平衡的方法700的实例的流程图。所述方法的实施方案包括选择某些变量的值,并且对材料沉积工艺进行数学建模以优化其他变量。例如,对于给定的材料源类型和倾斜角,可优化横向距离X和正交距离Z,诸如最小化X和Z以针对所要的层生长速率实现所要的层沉积均匀性。在其他示例实施方案中,距离X和Z可为固定的,并且可确定倾斜角以针对所要的生长速率实现所要的层沉积均匀性。在其他实施方案中,可改变基板的尺寸(RSUB)或余弦N源的类型,以满足所要的沉积均匀性和生长速率。
常规MBE系统的特征在于使用相对较慢的生长速率作为手段来实现精确的epi层厚度、高均匀性通量、异质epi层之间的突变界面、高均匀性膜、高结构性膜和高电子质量的晶体膜。例如,常规MBE系统中的生长速率可为约0.1单层每秒(ML/s)至约10ML/s。此外,MBE系统通常需要专门的但简单的高真空制备方法,以达到在沉积膜中低含量地非故意掺入杂质所需的低的残留基础压力。在与高压CVD反应器进行比较时,为实现适合于高质量外延的真空状态而在反应器准备方面的此前期投资是关键的区别之处。此外,材料源(诸如固体-液体隙透型源)需要将前端气氛预先载入到反应器中,并且一旦再次获得反应器真空,所述材料源随后将变得不可接近。因此,高产量的膜形成工艺需要高的通量利用效率,以针对材料源活动的给定寿命和总沉积膜厚度来管理epi层的每单位面积成本($/m2)。另一个所要性质是反应器尺寸的可缩放性,以针对给定的沉积周期使总沉积面积增大,同时维持低通量不均匀性。这使得单位面积的成本(例如,$/m2)和拥有成本得以进一步降低。应当理解,增大的沉积表面积可包含单个大面积基板或有利地跨沉积平面定位的多个较小基板。
在常规MBE系统中,生长速率与材料源与形成表面之间的距离(以下称为源到形成表面的距离)之间存在直接的相关性。更具体地说,源到形成表面的距离越短,潜在的生长速率就越快。源到形成表面的距离越长,生长速率就越慢。因此,为了获得高均匀性的膜,常规MBE系统通过将材料源放置成与形成表面相距一段长距离而超过如本文所教导的最佳位置来实现缓慢的生长速率。因此,为了在常规MBE系统中实现高生长速率,必须显著地减小源到形成表面的距离,但是这样做通常损害了沉积平面上的膜均匀性并限制了最大沉积表面积(即,限制了工艺的可缩放性)。
相比之下,根据一些实施方案,方法700提供了一种用于在MBE工艺中实现高生长速率同时仍实现高质量膜的技术。在一个实例中,方法700提供在沉积平面上具有约≥95%的厚度均匀性(即,约≤5%的不均匀性)的膜。在另一个实例中,方法700提供具有约≥99%均匀性(即,约≤1%不均匀性)的膜。方法700可包括以下步骤。
在步骤710,提供旋转机构。所述旋转机构使基板绕着基板的基板沉积平面的中心轴旋转。在一些实施方案中,基板的直径等于或大于6英寸(150mm)。
在步骤714,选择材料源,包括材料的元素物质和材料源的类型。材料源和基板被容纳在真空环境内。在选择材料源的一个实例中,如果要形成的膜包含镓,那么所选择的物质是镓物质。在另一个实例中,如果要形成的膜包含铝,那么所选择的物质是铝物质。随后,基于所选择的物质来选择材料源118的类型(即,气体、液体和固体)。在一个实例中,如果所选择的物质是镓,那么选择用于镓的液体蒸发的努森隙透池。在一些实施方案中,材料源可为具有例如约N=1至约N=6的束通量剖面的余弦N源,使用常规MBE则不可能实现所述束通量剖面。可包括额外的(即,多个)材料源,其中材料源与额外的材料源一起使用;也就是说,用于同时将不同的材料沉积到基板上。在一些实施方案中,材料源包括发射活性氮的氮等离子体源和氧等离子体材料源。
每个材料源118具有:具有出口孔平面的出口孔130;以及始于出口孔平面的预定材料喷射空间分布。如果要使用一个以上材料源,那么获取每个材料源的预定的材料喷射空间分布。在一些实施方案中,出口孔具有出口孔几何形状,并且所述方法还包括选择出口孔几何形状。预定的材料喷射空间分布具有对称轴,所述对称轴在偏离中心轴的点处与基板相交,其中出口孔相对于基板的中心轴以正交距离、横向距离和倾斜角来定位。对于余弦N因子材料源,可从所选材料源118的供应商获取预定(例如,凭经验)的余弦N因子和材料喷射空间分布。在一个实例中,所选材料源118的余弦N因子大于或等于2,诸如约3,或直至约6。
在步骤718,或者i)设定安装所选材料源118时的VFP倾斜角α,或者ii)设定材料源的出口孔的正交距离和横向距离。所选材料源118的VFP倾斜角α在一个实例中可为约30°至小于90°,在另一个实例中为约30°至约60°,或者在另一个实例中为约45°。在一个实例中,所选择的VFP倾斜角α为45°。以与常规MBE不同的倾斜角来提供材料源118的羽状流134,在常规MBE中,材料源118的羽状流134是基本上正交于基板沉积平面126而提供。
在步骤726,选择材料在基板上的所要累积以针对所要的生长速率实现所要的层沉积均匀性。在一些实施方案中,目标(所要)均匀性(或非均匀性)值可表示为通量。在一些实施方案中,通量或膜均匀性可表示为容限值。在一个实例中,基板沉积平面126上的所选目标厚度均匀性为99%(或等效地,为1%不均匀性)。在本公开中,目标值也可被称为所要值。在确定用于所要的层均匀性和所要的生长速率的参数时,考虑沉积表面积(即,基板沉积平面126的面积)。在一个实例中,基板122是3英寸的晶片(RSUB=1.5)。在另一个实例中,基板122是6英寸的晶片(RSUB=3)。在又一个实例中,基板122是8英寸的晶片(RSUB=4)。在又一个实例中,基板122是12英寸(300mm)的晶片(即,RSUB=6)。
在步骤730,如果在步骤718中设定了倾斜角,那么确定用于实现所要的层沉积均匀性的正交距离和横向距离的最小值。也就是说,使用与在步骤714、718和726中的每一者中做出的选择相对应的配置空间的曲线图来确定用于对材料源118定位的最短距离X和Z。例如,图5的曲线图400示出了针对RSUB=1.5的与余弦N因子=3(在步骤714中选择)、VFP倾斜角α=45°(在步骤718中选择)以及目标不均匀性=1%(在步骤726中选择)相对应的配置空间。通过确定与所选目标均匀性相对应的最短距离X和Z来提高膜的生长速率。在一些实施方案中,材料源与基板沉积平面相距的所确定的正交距离和所确定的横向距离等于或小于从材料源发射的材料的平均自由程。
在步骤730,如果在步骤718中设定了正交距离和横向距离,那么使用所设定的正交距离和所设定的横向距离来确定倾斜角以实现所要的层沉积均匀性。
在一些实施方案中,可使用额外的材料源,并且步骤730包括确定当所有材料源一起使用时的倾斜角或正交距离和横向距离。
在一些实施方案中,配置材料沉积系统的方法在步骤730之后完成,例如,如果所确定的正交和垂直距离能实现所要的层沉积均匀性和生长速率。在一个示例场景中,在曲线图400的1%膜不均匀性区域内选择一个点,所述点对应于最短或几乎最短的可能距离X和Z。在一个实例中,选择曲线图400的曲线416的顶点附近的点A。点A对应于约3.2的距离X和约2.6的距离Z。曲线图400的1%膜不均匀性区域内的其他点可能导致较长的距离X和Z,从而得到较慢的生长速率。因此,通过在曲线图400中选择在曲线416的顶点附近的点A,利用最短或几乎最短的可能距离X和Z来设定材料源118相对于基板沉积平面126的位置。由于材料源118越靠近基板沉积平面126,生长速率将越高,因此生长速率得以提高。
在其他实施方案中,可测试所确定的倾斜角或正交距离和横向距离的所确定的最小值,以查看是否需要进一步的优化。在步骤734,在物理上实现并测试在步骤714、718、726和730中确定的材料源118相对于基板沉积平面126的配置,以确定是否实现了目标膜不均匀性,并结合合适的生长速率以支持高产量的膜形成工艺。举例来说并参看图2,具有某一余弦N因子(如在步骤714中确定)的材料源118是以在步骤730中确定的与基板沉积平面126相距的距离X和Z并且以在步骤718中选择的VFP倾斜角α=45°来定位。将高真空反应室100的真空环境114泵抽到某一真空压力(例如,约10-11托至约10-7托),使用步骤710的旋转机构来旋转基板122,并且激活材料源118。定期地,沿着基板沉积平面126在多个采样点处测量外延生长膜的厚度。可例如使用指向基板沉积平面126的反射高能电子衍射(RHEED)系统来执行该测量。
在判断步骤738,基于在步骤734中进行的测量,确定是否已达到在步骤726中选择的所要的非均匀性和适当高到支持高产量膜形成工艺的生长速率。如果达到目标不均匀性和生长速率,那么方法700结束。材料源118相对于基板沉积平面126的任何配置是膜质量与膜生长速率之间的平衡。因此,如果没有达到目标不均匀性和生长速率,那么可稍微放松所要的膜质量或所要的膜生长速率。在一个实例中,如果未达到目标不均匀性,那么方法700可前进到步骤742。
在步骤742,如果测试不满足所要的层沉积均匀性,那么改变倾斜角、所要的生长速率、横向距离和正交距离中的至少一者。例如,可针对该特定应用(半导体产品、制造/成本目标)降低所要的生长速率。方法700随后返回到步骤730,在所述步骤中,在配置空间的某个曲线图的所要的膜不均匀性区域内选择另一个点,其中新点对应于稍大的距离X或Z,或两者兼有,并且,因此生长速率略有降低。在另一个实例中,调整横向和/或正交距离,诸如如果较慢的生长速率是可接受的,那么增大所述横向和/或正交距离的值。在另一个实例中,改变倾斜角或出口孔几何形状,并且执行方法700的另一次重复,其中使用与新的倾斜角或出口孔几何形状对应的材料喷射空间分布来重新确定正交距离和横向距离。
在一些实施方案中,如果未达到所要的目标,那么可在步骤746改变膜的所要的层沉积均匀性。例如,对于某一应用,降低膜的所要均匀性或增加膜的不均匀性是可接受的。方法700返回到步骤726,在所述步骤中,减小均匀性值(即,增加非均匀性值),随后,方法700的另一次重复开始。
在一些实施方案中,旋转机构和材料源被容纳在反应室中,并且方法700还可包括使用横向距离和正交距离与基板的半径RSUB的关系来缩放反应室的尺寸的步骤750。例如,一旦确定了用于对材料源进行定位的最小距离,就可以缩小反应室的尺寸。减小反应室的尺寸可提供一些好处,诸如降低室的制造成本以及在制造设施中占据更少空间。
方法700还可包括发射材料以形成半导体层的步骤760。在将材料发射到基板上的同时加热基板。步骤760可包括使用材料源相对于基板的最佳定位,如在步骤710至步骤738中确定的。倾斜角、正交距离和横向距离是动态可调整的,使得可根据使用的材料源来调整位置,这些材料源可在运行之间变化。可通过调整基板的位置或通过调整材料源的位置来动态地调整倾斜角、正交距离和横向距离。
可在步骤718中先验地参考所选择的材料源118的类型来选择VFP倾斜角。例如,如果材料源118是液体隙透源的单个、开放式孔口坩埚,那么针对给定的材料体积容量和熔体表面相对于出口孔130(其为出口孔口)的位置,材料源的倾斜角受相对于坩埚的垂直方向(如果置于重力场中)的倾斜度所限制。通常,如果熔体表面从出口孔130充分移位,那么在由主体直径为DC的圆柱形坩埚的单个出口孔130限定的出口平面处产生明确地限定的VFP。此外,出口孔130处的VFP可由孔直径DO和孔深度LO表征,使得DO/LO<1并且DO<DC。因此,实际上,在0°<α<70°时,并且更优选在30°<α<60°时,并且通常在40°<α<50°时,液体源是合适的。这种大容量材料源的标准配置为α=45°。相比之下,气体注射器材料源不受源的内部细节约束并且可在0°≤α<90°时使用。显然,一种气体注射器材料源类型能够进行掠入射应用,其中70°<α<90°。
在高真空反应室100的操作中,其中已根据方法700相对于基板沉积平面126改善了材料源118的位置,在一个实例中,基板沉积平面126(即,基板122)正在旋转。存在从材料源118喷射物质的速度,因此,存在物质到达基板沉积平面126的速率。到达速率可例如以每单位时间每单位面积的原子或物质的数量表示。当高真空反应室100工作时,基板122的旋转速度可为例如约1rpm到约1000rpm。然而,基板122的最小旋转速度由每单位时间每单位面积的物质的到达速率确定。也就是说,在基板122的周围旋转一圈所花费的时间与物质的到达速率之间存在相关性。相对于基板122的一转对材料累积求平均。对于适合于支持高产量系统的高生长速率,基板122的旋转速度可例如大约为约几十rpm至约几百rpm。尽管相对于最小的物质入射到达速率,基础沉积平面旋转速度有下限,但是通常更快的旋转速度可能是有利的。
总之,方法700配置材料源118相对于基板沉积平面126的位置,从而以适合于支持连续的、高产量的膜形成工艺(诸如适合于连续的、高产量的半导体制造工艺)的生长速率来外延生长高质量膜。对于适当地高到支持高产量膜形成工艺的膜生长速率,材料源118与基板沉积平面126相距的距离适当地短,使用常规MBE则不可能这样;例如,所述方法可使膜生长速率相较于常规MBE至少提高了每秒1埃。
基于氧化物的半导体结构
可使用上述系统来生产基于氧化物的半导体装置,在上述系统中,材料源放置的位置和角度均经过专门设计来以高产量生长速率实现高均匀性的膜层。也可实现各种材料的P型掺杂,包括P型掺杂的Mg基层。例如,可形成镁基和锌基氧化物,包括MgxZn1-xO的基于氧化物的层,其中x>0,p型掺杂MgxZn1-xO层,其中0≤x<0.45,或MgZnON层。在一些实施方案中,基于氧化物的层是包含以下各者的子层的超晶格:a)MgO和ZnO,b)MgZnO和ZnO,或c)MgZnO和MgO。在一些实施方案中,基于氧化物的层是p型掺杂层,并且使用以下至少一者来发射材料:活性氮等离子体、氧化氮(N2O)、氨(NH3)、磷、氧等离子体,或有缺陷的Mg或Zn。在本公开中,将描述DUV LED;然而,可使用相同的技术来制造其他类型的半导体。
图9是等离子体处理系统900的实例的剖视图,所述等离子体处理系统可用于在基板901上形成高质量的基于氧化物的膜。等离子体处理系统900包括:反应室904;加热器908;产生氮物质916的氮等离子体源912;产生Mg物质924的Mg(镁)源920;产生P物质932的P(磷)源928;产生Al物质940的Al(铝)源936;产生Zn物质948的Zn(锌)源944;以及产生氧物质956的氧等离子体源952。Mg物质924的发射由挡板960控制。Zn物质948的发射由挡板964控制。氮等离子体源912、P源928、Al源936和氧等离子体源952的发射各自类似地由挡板控制,为清楚起见未在图9中示出所述挡板。等离子体处理系统900还包括真空泵972,所述真空泵流体地联接到反应室904。定位机构(未示出)可联接到材料源912、920、928、936、944和952中的每一者,以调整材料源相对于基板901的位置(横向距离、正交距离和倾斜角)以满足所要的层沉积规范。定位机构(未示出)也可联接到基板901以水平地(沿基板的平面的方向)或垂直地(垂直于基板的平面)调整和移动基板的位置。
等离子体处理系统900还可包括光学检测器(未示出)和/或反射高能电子衍射(RHEED)系统(未示出)。等离子体处理系统900包括控制器(未示出),所述控制器可为任何计算装置,诸如手持计算机、平板计算机,膝上型计算机、桌上型计算机、集中式服务器、移动计算装置等。
将基板901放置在反应室904中,在其中对基板进行等离子体处理工艺以在基板901上产生无缺陷的基于氧化物的膜。基板901可绕着中心旋转轴AX旋转。可使用例如晶片装卸系统(未示出)来固持或操纵基板901。基板901具有某一半径RSUB。例如,6英寸的基板901的半径RSUB为3英寸,8英寸的基板901的半径RSUB为4英寸,12英寸的基板901的半径RSUB为6英寸,等等。基板901的面向材料源的一侧是膜形成表面906。膜形成表面906是基板901的一个表面,将对所述表面进行等离子体处理工艺以为随后的膜形成过程作准备。基板901还可具有用于吸收来自加热器908的热的背面涂层(未示出)。
尽管材料源位于基板901的膜形成表面906侧上,但是加热器908位于基板901的相对侧上。加热器908用于加热基板901,并且转而将基板901的膜形成表面906加热至适于膜生长的生长温度Tg,诸如约300℃至约700℃的生长温度Tg。在一个实例中,加热器908是具有由铼制成的加热元件的辐射加热器。
氮等离子体源912是例如发射由N*或N2*(示出为氮物质916)形成的等离子体的电感耦合等离子体(ICP)源。活性氮是氮的同素异形体,并且通过放电通过氮流而形成。不同于常规膜形成中使用的非活性氮,非活性氮具有很高的键能,所述键能仅在高达2,700开尔文(K)的温度下才能解离,而活性氮可在相对较低的温度下解离(例如,700-800K)。氮等离子体源912包括激发设备(未示出)和减压孔板(未示出)。此外,示出为MFC 976的一个或多个质量流量控制器(MFC)经由气体管线980流体联接到氮等离子体源912。MFC 976控制从含有例如N2的气体源(未示出)流出的气体流速。在操作中,N2原料气经由MFC 976供应到氮等离子体源912,随后通过激发设备(未示出)提供的能量进行解离,从而产生氮物质916。氮物质916进入去离子器/孔(未示出),其中基本上所有处于激发(即,电离)状态的氮物质916在离开去离子器/孔(未示出)之前都会被中性化。在一个实例中,氮物质916的束压力为10-8托,这是适于掺杂外延膜的束压力。
Mg源920是例如发射Mg物质924的隙透池,可使用挡板960来控制所述隙透池。在另一个实例中,Mg源920产生Mg物质924作为前驱气体。利用隙透池和前驱气体产生Mg物质924降低了与等离子体处理系统900相关联的复杂性和处理成本。通过使Mg源920中的固体镁升华而发射Mg物质924。Mg物质924的通量表示为Φ(Mg)。通量是每秒撞击基板表面的原子数的量度,并表示为束压力。在一个实例中,Φ(Mg)约为10-7托。
P源928是发射P物质932的隙透池,可使用挡板(未示出)来控制所述隙透池。P物质932可为元素磷或磷的同素异形体,例如通过使用常规裂化器升华磷化镓(GaP)或裂化四磷(P4)而产生的二磷(P2)。P物质932在膜形成期间用作p型掺杂剂,并且有助于形成高度均匀的基于氧化物的膜。P物质932的通量表示为Φ(P)。在一个实例中,Φ(P)约为10-7托。
Al源936是例如发射Al物质940的隙透池,可使用挡板(未示出)来控制所述隙透池。在另一个实例中,Al源936产生Al物质940作为前驱气体。利用隙透池和前驱气体产生Al物质940降低了与等离子体处理系统900相关联的复杂性和处理成本。Al物质940是例如铝单物质(例如,纯铝)。Al物质940的通量表示为Φ(Al)。在一个实例中,Φ(Al)约为10-7托。在另一个实施方案中,使用铟单物质或镓单物质,代替铝物质。
Zn源944是例如发射Zn物质948的隙透池,可使用挡板964来控制所述隙透池。在另一个实例中,Zn源944产生Zn物质948作为前驱气体。利用隙透池和前驱气体来生产Zn物质948降低了与等离子体处理系统900相关联的复杂性和处理成本。在Zn源944是隙透池的实例中,通过使Zn源944内的固体锌升华而形成Zn物质948。锌物质948的通量表示为Φ(Zn)。在一个实例中,Φ(Zn)约为10-7托。
氧等离子体源952是例如ICP源,所述ICP源发射由选自由以下各者组成的组中的一种或多种气体形成的等离子体:活性原子氧(O*)、分子氧(O2*)、氧氮(ON)、N*和N2*。所得的等离子体显示为氧物质956。在另一个实例中,氧源952是供应到反应室904的纯氧的源。在氧等离子体源952是等离子体源的实例中,氧等离子体源952包括激发设备(未示出)和去离子器/孔(未示出)。此外,示出为MFC 984、MFC 988和MFC 992的一个或多个质量流量控制器(MFC)经由气体管线996流体联接到氧等离子体源952。MFC 984、MFC 988和MFC 992控制从含有(例如)N2、O2或N2O的气体源(未示出)流出的气体流速。在一个操作实例中,N2和O2以固定的比例组合并供给氧等离子体源952,随后以其组合形式通过激发设备(未示出)施加的能量解离以产生氧物质956。氧物质956进入去离子器/孔(未示出),其中基本上所有处于激发(即,电离)状态的氧物质956在离开去离子器/孔(未示出)之前都被中性化。在一个实例中,将99%的O2与1%的N2混合以产生氧物质956的等离子体,随后在膜形成表面906上产生p型掺杂膜。氧物质956通过降低等离子体处理系统900的所需的处理温度水平和操作成本来提高等离子体处理系统900的操作效率。在一些实施方案中,通过以下方式唯一地实现氧化物的p型掺杂(即,形成p型氧化物层):i)用氮替换(即,取代)半导体晶体结构中的一些氧原子(例如,每1000个中有1个氧原子),ii)用Al或Ga替换(即,取代)所述晶体结构中的一些Mg或Zn原子(例如,每10个有1个Mg或Zn原子),或(i)与(ii)。
在一个实例中,等离子体处理系统900中的基于氧化物的膜的膜沉积在约500℃至约700℃下发生,并且在另一个实例中在约600℃下发生。在氧等离子体源952就位以增强系统效率的情况下,等离子体处理系统900中的膜生长可在低至350℃的温度下发生。相比之下,III-N族材料的常规膜沉积温度在约900℃至约1,200℃的范围内,并且生长温度容限必须控制在5℃以内。与常规系统相比,本发明的实施方案的等离子体处理系统900所支持的较低沉积温度使得能够(1)实现降低复杂度和降低成本的处理设备,(2)减少处理能量的使用以及(3)更大的生长温度容限。较低的生长温度和较大的生长温度容限有助于在较大的基板上进行高质量的膜生长,从而提高生产产量。
通过真空泵972在反应室904内维持真空环境968。真空泵972可为常规的变速真空泵,所述变速真空泵可以以被称为泵抽速度的某一速率排空反应室904。阀(未示出)可与真空泵972相关联。可提供压力传感器(未示出)以监测反应室904内部的真空压力。真空泵972用于在反应室904内维持足够的真空压力。在膜形成期间反应室904内的真空压力是(例如)约10-11托至约10-5托。
在等离子体处理系统900的另一个实施方案中,纯氧(O2)通过加热的管(未示出)而不是氧等离子体源952供应到反应室904。进入反应室904的氧的温度为例如约200℃至约300℃。在一个实例中,加热的管(未示出)由蓝宝石形成。
基板901的膜形成表面906是从氮等离子体源912、Mg源920,P源928、Al源936、Zn源944和氧等离子体源952输送的材料的目标。挡板960位于从Mg源920发射的Mg物质924的路径中。当打开时,挡板960允许Mg物质924撞击基板901的膜形成表面906。当关闭时,挡板960防止Mg物质924撞击基板901的膜形成表面906。挡板964位于从Zn源944发射的Zn物质948的路径中。当打开时,挡板964允许Zn物质948撞击基板901的膜形成表面906。当关闭时,挡板964防止Zn物质948撞击基板901的膜形成表面906。其他挡板(未示出)类似地控制氮物质916、P物质932、Al物质940和氧物质956对基板901的膜形成表面906的撞击。
当反应室904处于所要的膜生长温度Tg和真空压力下时,氮等离子体源912、Mg源920、P源928、Al源936、Zn源944和氧等离子体源952打开。氮物质916、Mg物质924、P物质932、Al物质940、Zn物质948和氧物质956对基板901的膜形成表面906的组合撞击在膜形成表面906上形成基于氧化物的层。
图9示出了Mg源920和Zn源944位于与基板901的中心旋转轴AX相距某一横向距离X和与膜形成表面906的平面相距某一垂直距离Z处。出于示例目的示出了此定位。横向距离X和垂直距离Z是Mg源920和Zn源944相对于膜形成表面906的中心的坐标。此外,Mg源920和Zn源944相对于膜形成表面906的平面以虚拟通量平面(VFP)倾斜角α定位。氮等离子体源912、P源928、Al源936和氧等离子体源952各自类似地位于与基板901的中心旋转轴AX相距横向距离X和与膜形成表面906的平面相距垂直距离Z处。因此,Mg源920、Zn源944、氮等离子体源912、P源928、Al源936和氧等离子体源952是“离轴”材料源。
图10A是LED装置结构1000的实例的截面图,所述LED装置结构是将根据一些实施方案制造的基于氧化物的结构的实例。LED装置结构1000可用于形成例如DUV LED。DUV LED可在约100nm至约280nm的UVC波长范围内操作。LED装置结构1000可用于形成单个完整的装置,或者可作为大批量、高产量的生产过程的一部分用于形成多个装置。LED装置结构1000包括基板1004,在所述基板上沉积多个基于氧化物的层。具体地,LED装置结构1000包括基板1004,在所述基板上依次沉积有MgZnO缓冲层1008、MgO-MgZnO多层1012、n型MgZnO层1016、NID层1020和p型MgZnO层1024。
LED装置结构1000是横向PIN二极管的实例。NID层1020用作n型MgZnO层1016与p型MgZnO层1024之间的本征异质结。异质结被定义为带隙不相等的两层不同晶体半导体之间的界面。
在一个实例中,基板1004由光(例如,光1028)基本上能透过的蓝宝石、氯化钙或氧化镁形成。在此实例中,基板1004的厚度为约500μm至约1,000μm;此外,基板1004的直径为约4英寸至约12英寸。在另一个实例中,基板1004由吸收光并且因此光1028不能透过的碳化硅、硅或氮化镓(GaN)形成。
MgZnO缓冲层1008由MgZnO形成,并且具有例如约200nm至约1μm的厚度。MgZnO缓冲层1008用于使螺纹位错最小化,并因此减小在MgZnO缓冲层1008之上形成的膜中的缺陷密度。
MgO-MgZnO多层1012是由多个交替的MgO子层1013a和MgZnO子层1013b形成的超晶格层,其中为了简单起见子层1013a和1013b各示出两个,但是可包含更多的子层。MgO-MgZnO多层1012用于进一步最小化螺纹位错,并因此减小在MgO-MgZnO多层1012之上形成的膜中的缺陷密度。
n型MgZnO层1016由MgZnO形成,并且n型掺杂有例如铝、镓或铟。例如,铝是III族金属,具有极易蒸发的所要性质。n型MgZnO层1016具有例如约200nm至约1μm的厚度。
NID层1020是交替的子层1021a和1021b的超晶格层,其中为了简单起见子层1021a和1021b各示出两个,但是可包含更多的子层。一些子层可由例如本征MgZnO或MgO形成。另外,NID层1020可包含由窄带隙材料形成的一个或多个量子阱结构。在一个实例中,NID层1020主要由用于子层1021a的MgO(即,障壁材料)形成,并且包含一个或多个窄带隙ZnO量子阱子层1021b。NID层1020具有例如约10nm至约50nm的厚度。在另一个实例中,使用MgZnO或MgZnO-ZnO合金将NID层1020形成为超晶格结构。
p型MgZnO层1024由例如氮掺杂的MgZnO形成,并且具有例如约200nm的最小厚度。p型MgZnO层1024的p型掺杂是例如使用N*或N2*的等离子体根据下面参看图11描述的方法来实现。在另一个实例中,使用独立的氧化氮(N2O)或氨(NH3)源来实现p型MgZnO层1024的p型掺杂。p型MgZnO层1024提供了跨宽的波长范围调谐装置的带隙的能力,而常规的III-N族膜的带隙调谐能力受到限制。例如,仅使用AlN来制作在190nm(即,6eV)或以下工作的UV LED极其困难。在某些情况下,可使用硼-AlN化合物。然而,这种材料需要高含量的氮和高沉积温度,这两者都可能是成本极高的、技术上不可行的和/或商业上不可行的。此外,将硼-AlN化合物掺杂成导电类型是非常成问题的。相反,可在容易达到的沉积温度下生产p型MgZnO膜,并且可通过容易达到的氮含量将所述膜掺杂成p型导电性。
在形成p型MgZnO层1024之后,使用标准的金属化和光刻处理来形成电触点(例如,阳极和阴极;未示出)。电触点由例如镍(Ni)、钯(Pd)、钛(Ti)、铝(Al)、氮化钛(TiN)或钛铝(TiAl)形成。
在一个实例中,沉积LED装置结构1000的外延层,使得电荷载流子(即,电子和空穴)垂直地移动并且在图10A中示出为光1028的光(即,光子)也垂直地发射。在另一个实例中,沉积LED装置结构1000的外延层,使得电荷载流子横向地移动,并且光也横向地发射。图10A中的“横向”是指基本上沿着层生长平面的方向,而“垂直”是指基本上垂直于或正交于层生长平面的方向。
在操作中,n型MgZnO层1016产生垂直地移动到NID层1020中的电子。继续所述实例,p型MgZnO层1024发射垂直地移动到NID层1020中的空穴。电荷载流子在NID层1020内相互作用并再结合,并且作为光1028从LED装置结构1000发射。在LED装置结构1000是UVC LED的实例中,NID层1020被设计为发射在约100nm至约280nm的波长范围内的光。在光基本上能透过基板1004的实例中,从NID层1020发射的光中的某一百分比的光是直接透过基板1004发射。
图10B是体现为LED装置结构1030的光电子装置的截面图,其中多区堆叠1031包括沿生长方向1032具有氧极性晶体结构或金属极性晶体结构的晶体极性。生长方向1032在图10B中是垂直于多区堆叠1031的层的水平面。LED装置结构1030可用于形成例如DUV LED。DUV LED可在约100nm至约280nm的UVC波长范围内操作。LED装置结构1030可用于形成单个完整的装置,或者可作为大批量、高产量的生产过程的一部分用于形成多个装置。LED装置结构1030具有基板1034,在所述基板上外延沉积具有至少五个区的晶体极性多区堆叠1031。多区堆叠1031包括区(即,层)1038、1042、1046、1050和1054。
在一个实施方案中,基板1034由光(例如,光1058)基本上能透过的蓝宝石、氯化钙或氧化镁形成。在此实例中,基板1034的厚度可为约500μm至约1,000μm。基板1034的直径可为约4英寸至约12英寸。在另一个实例中,基板1034由吸收光并且因此光1058不能透过的碳化硅、硅或氮化镓(GaN)形成。
多区堆叠1031的第一区1038是形成在基板1034的表面上的缓冲层。第一区1038用于通过使螺纹位错最小化来改善基板1034的原子表面质量,从而减小在第一区1038之上形成的膜中的缺陷密度。缓冲层1038上的第二区1042用作晶体结构改善层。第二区1042进一步使螺纹位错最小化,并因此减小了在第二区1042之上形成的膜中的缺陷密度。
第二区1042上的第三区1046具有第一导电类型,例如n型或p型导电性。第五区1054具有第二导电类型,第四区1050是在第三区1046与第五区1054之间的本征导电类型(NID)层。第二导电类型与第一导电类型相反。例如,如果第三区1046是n型,那么第五区1054是p型。相反,如果第三区1046是p型,那么第五区1054是n型。
多区堆叠1031包括:至少一个区(即,层),所述至少一个区是包含Mg(x)Zn(1-x)O的块体半导体材料;以及为超晶格的至少一个区,其中所述超晶格包含选自ZnO、MgO和Mg(x)Zn(1-x)O中的至少两种组合物。在一个实施方案中,缓冲层(第一区1038)可由MgZnO制成,其厚度例如为约200nm至约1μm。在一个实施方案中,第二区1042是由多个交替的MgO子层1043a和MgZnO子层1043b形成的超晶格层,其中为了清楚起见子层1043a和1043b各示出两个,但是可包含更多的子层。
在一些实施方案中,通过将硅、锗、氮、铝、镓、镍或磷中的至少一者引入到多区堆叠1031的氧极性或金属极性晶体结构中来形成第三区1046或第五区1054中的至少一者(n型或p型导电层)。在一些实施方案中,使用Mg(x)Zn(1-x)O形式的块体或块状组合物的组成分级来形成第三区1046或第五区1054中的至少一者。X是沿着生长方向变化的空间相关值。也就是说,第三区1046或第五区1054可包含沿着氧极性或金属极性(图10B中为垂直)生长方向1032变化的空间相关组合物Mg(x)Zn(1-x)O。组成分级的实例由图10B中的第三区1046中的渐变阴影表示。
在一些实施方案中,使用超晶格的有效合金组合物的组成分级来形成第三区1046或第五区1054中的至少一者(n型或p型导电性层)。所述超晶格具有由交替的Mg(x)Zn(1-x)O和Mg(y)Zn(1-y)O层形成的多个双层对,其中x≠y。超晶格的有效合金组合物在空间上沿着生长方向变化。也就是说,由x和y决定的超晶格的空间相关有效合金沿着氧极或金属极生长方向1032变化。超晶格的组成分级的实例由图10B中的第五区1054表示,其中子层1055a1和1055a2可为Mg(x)Zn(1-x)O,并且子层1055b1和1055b2可为Mg(y)Zn(1-y)O。交替的Mg(x)Zn(1-x)O和Mg(y)Zn(1-y)O子层形成双层。对于子层1055a1和1055a2,x沿着生长方向1032变化。类似地,对于子层1055b1和1055b2,y沿着生长方向1032变化。
在其他实施方案中,图10B还可表示具有非极性晶体材料结构的光电子装置,诸如LED。在此类实施方案中,多区堆叠1031包括沿着生长方向1032的非极性晶体材料结构。与上述极性晶体结构类似,用于非极性晶体结构的多区堆叠1031包括区(即,层)1038、1042、1046、1050和1054。多区堆叠1031的第一区1038是形成在基板1034的表面上的缓冲层。缓冲层1038上的第二区1042用作晶体结构改善层。第二区1042上的第三区1046具有第一导电类型,诸如n型或p型导电性。第四区1050是本征导电类型(NID)层。第五区1054具有与第一导电类型相反的第二导电类型。多区堆叠1031的至少一个区是包含Mg(x)Zn(1-x)O的块体或块状半导体材料。多区堆叠1031的至少一个区是超晶格,其中所述超晶格包含选自ZnO、MgO和Mg(x)Zn(1-x)O的至少两种组合物。
在图10B的非极性晶体结构的一些实施方案中,通过将硅、锗、氮、铝、镓、镍或磷中的至少一者引入到非极性晶体材料结构中来形成第三区1046或第五区1054中的至少一者。在一些实施方案中,使用超晶格的选择性合金组合物的组成分级来形成第三区1046或第五区1054中的至少一者(n型或p型导电性区),其中超晶格具有由Mg(x)M(1-x)O/Mg(y)M(1-y)O形成的多个双层对,其中x≠y,并且M选自Zn、Al、Ga、Ni、N和P。超晶格的有效合金组合物沿着生长方向变化(即,x和y在生长方向上是空间相关的)。例如,对于第五区1054,子层1055a1和1055a2可为Mg(x)M(1-x)O,而子层1055b1和1055b2可为Mg(y)M(1-y)O。在一些实施方案中,多区堆叠1031由(即,多区堆叠1031的所有组成选自)Mg(x)M(1-x)O组合物,其中0.55<x≤1.0,并且M选自Zn、Al、Ga、Ni、N和P。
图11是使用例如图9的等离子体处理系统900来形成高质量的、基于氧化物的LED装置结构的方法1100的实例的流程图。方法1100包括以下步骤,将使用图10A的装置结构1000来描述以下步骤,但是所述步骤也可应用于图10B的装置结构和其他氧化物装置。
步骤1110包括使基板绕着基板的基板沉积平面的中心轴旋转以及对基板加热。将基板装载到反应室中以为生产高质量的基于氧化物的LED作准备。基板由例如氟化钙、MgO(111)和(001)表面取向、Ga2O3(-201)和(010)表面取向、Al2O3(c平面和r平面)、Si(111),Si(001)、稀土氧化物缓冲层或MgZnO超晶格缓冲层形成。使用真空泵,将反应室内部的真空压力抽至约10-5托或更低,以抽空反应室,使得基板容纳在真空环境中。此外,激活加热器以在基板的膜形成表面处提供所要的生长温度Tg
步骤1115包括提供至少一个材料源,所述材料源向基板供应材料。材料源容纳在反应室的真空环境内。每个材料源具有:i)具有出口孔平面的出口孔;以及ii)始于出口孔平面的预定材料喷射空间分布。所述预定材料喷射空间分布具有对称轴,所述对称轴在偏离中心轴的点处与基板相交。出口孔相对于基板的中心轴以正交距离、横向距离和倾斜角来定位。在挡板保持关闭时,激活等离子体反应室中的所有材料源。材料源可包括例如氮等离子体源、Mg源、P源、Al源、Zn源、氧化氮(N2O)源、氨(NH3)源和氧等离子体源中的一者或多者,所述源是在其相关联的挡板保持关闭时被激活,因此没有任何物质撞击基板的膜形成表面。
步骤1120包括从材料源发射材料以在基板上形成半导体层,诸如基于氧化物的层和p型掺杂层。步骤1120可包括用于形成半导体装置的各个层的步骤1122、1125、1130、1135、1140和1145。在发射步骤1120期间,对至少一个材料源的出口孔进行定位,使得i)针对设定的倾斜角,正交距离和横向距离被最小化,以针对基板上的半导体层的所要的层生长速率来实现所要的层沉积均匀性,或ii)针对设定的正交距离和设定的横向距离,确定倾斜角,以针对基板上的半导体层的所要的层生长速率来实现所要的层沉积均匀性。
现在将使用图10A的装置结构1000的层来描述图11的步骤;然而,可使用本文公开的方法和系统来形成其他层。在步骤1122,将MgZnO缓冲层(例如,层1008)形成为所要的厚度。即,打开与氧等离子体源、Mg物质(例如,挡板960)和Zn物质(例如,挡板964)相关联的挡板,由此氧物质撞击基板的膜形成表面。在一个实例中,所形成的MgZnO缓冲层的厚度约为200nm。在膜生长期间,经由真空泵将反应室内的真空压力保持为约10-5托或更小,以确保Mg物质、Zn物质和氧物质向基板的膜形成表面的弹道输送。
在步骤1125,将MgO-MgZnO多层(例如,层1012)形成为所要的厚度。即,打开与氧等离子体源、Mg物质和Zn物质相关联的挡板,由此氧物质撞击基板的膜形成表面,以形成MgO-MgZnO多层的MgZnO组分(子层)。随后关闭用于Zn物质的挡板(例如,挡板964)以形成MgO-MgZnO多层的MgO组分(子层)。在形成超晶格MgO-MgZnO多层的多个相应子层期间,Zn挡板交替地打开和关闭,直到达到所要的层厚度为止。
在步骤1130,将n型MgZnO层(例如,层1016)形成为所要的厚度。即,打开与氧等离子体源、Mg物质和Zn物质相关联的挡板,由此氧物质撞击基板的膜形成表面,以形成n型MgZnO层的MgZnO组分。同时,打开控制Al源的挡板,并且Al物质撞击基板的膜形成表面,以用作n型MgZnO层中的n型掺杂剂。
在步骤1135,将NID层(例如,层1020)形成为所要的厚度。在NID层含有由窄带隙氧化锌(ZnO)量子阱子层形成的一个或多个量子阱结构的实例中,通过打开Mg挡板(例如,挡板260)和与氧气等离子体源相关联的挡板以允许Mg物质和氧物质撞击基板的膜形成表面而形成MgO障壁材料。通过同时关闭Mg挡板并打开Zn挡板(例如,挡板264)以允许Zn物质撞击基板的膜形成表面来形成ZnO量子阱子层。在NID层的多个相应子层的形成期间,Mg和Zn挡板交替地打开和关闭,直到达到所要的层厚度为止。在一个实例中,NID层的厚度约为25nm。
在步骤1140,将p型MgZnO层(例如,层1024)形成为所要的厚度。即,打开与氧等离子体源、Mg物质和Zn物质相关联的挡板,由此氧物质撞击基板的膜形成表面,以形成p型MgZnO层的MgZnO组分。同时,打开与氮等离子体源相关联的挡板,由此氮物质撞击基板的膜形成表面。氮物质为例如N*或N2*并用作p型MgZnO层中的p型掺杂剂。可使用束通量监测器,诸如RHEED系统,来监测氮物质的通量。
在步骤1145,使用常规的光刻和金属化工艺在LED装置结构(例如,装置1000)上形成电触点。LED装置结构是垂直导电LED,其中电荷载流子在NID层内相互作用并再结合以产生从LED装置结构发射的光。在另一个实例中,方法1100用于形成横向导电LED,其中光发射是在横向发生。
总之,等离子体处理系统和形成高质量的基于氧化物的装置(例如DUV LED)的方法相对于使用外延生长形成III-N族膜的常规系统和方法表现出优势。常规的半导体制造设备和外延工艺无法维持高质量的膜沉积所必需的膜生长温度容限和前驱气体水平,特别是对于直径大于4英寸的基板。这种局限性可能会在整个膜形成表面上导致不均匀的温度剖面,从而得到低质量或不可用的装置。最后,常规III-N族膜的装置带隙调谐能力受到限制。这限制了半导体装置设计和应用的灵活性,特别是在DUV LED的制造中。相反,本文公开的本发明的等离子体处理系统和方法着重于在更大的基板上生产高质量的膜、更大的装置应用灵活性、更高的生产产量以及降低的制造成本。
本发明的方法和系统通常可用于形成具有一个或多个MgZnO层的结构,从而提供富金属和/或富氧的组合物。这些组合物被归类为非化学计量的材料,并且表现出氧和/或金属空位,所述氧和/或金属空位可被工程化以表现出过量的电子或空穴,这取决于在晶体中引入的晶体学缺陷。在一些实施方案中,所述结构是MgyZn1-yO/MgxZn1-xO超晶格或MgZn(O,N)氮氧化物组合物。例如,半导体层可为包括以下各者的子层的超晶格:a)MgO和ZnO,b)MgZnO和ZnO,或c)MgZnO和MgO。
根据本发明的实施方案生长的MgZnO结构的实例包含作为层和基板的MgO;MgxZn1-xO层,x>0.5(岩盐);和MgO/MgxZn1-xO,x>0.55(非极性岩盐)。在一些实施方案中,可制造包含纤锌矿MgxZn1-xO的极性结构,x<0.45,诸如MgxZn1-xO的超晶格,其中0≤x<0.45;[MgxZn1-xO,0≤x<0.45]/[MgyZn1-yO,0≤y<0.45]的超晶格,其中x≠y;和块体MgxZn1-xO的分级组成,0≤x<0.45。块体MgxZn1-xO的分级组成可包括所引发的p型或n型掺杂。例如,一些方法可通过对于基本上C平面取向的O极从WBG至NBG分级或通过对于基本上C平面取向的金属极从NBG至WBG分级来引发p型。在其他实例中,方法可通过对于基本上C平面取向的金属极从WBG至NBG分级或通过对于基本上C平面取向的O极从NBG至WBG分级来引发n型。在一些实施方案中,可通过使用针对块体MgxZn1-xO所述的块体标准对超晶格单元晶胞进行分级来产生分级有效合金组合物。
除了前段所述的极化型掺杂以外,还可使用杂质型掺杂。在一些实施方案中,可使用杂质型与极化型掺杂。
其他实施方案包括对于组成x<0.45使用MgZnO的极化掺杂来形成装置。其他实施方案包括形成混合型超晶格,所述混合型超晶格包含MgO/ZnO或包含[MgxZn1-xO,0≤x≤1]/[MgyZn1-yO,0≤y≤1]的超晶格,其中x≠y。其他实施方案包括形成非极性的MgxZn1-xO结构,其中x>0.55。
所述结构可在各种基板上生长,诸如:MgO(111)和(001)表面取向、Ga2O3(-201)和(010)表面取向、Al2O3(c平面和r平面))、Si(111)与纤锌矿MgZnO x<0.45一起使用、Si(001)与MgZnO x>0.55一起使用、稀土氧化物缓冲层和MgZnO超晶格缓冲层。
MgZnO超晶格和多量子阱(MQW)使较厚的层能够具有量化效果,并且比AlGaN或AlN/GaN超晶格更容易生长。
已详细参考了所公开的发明的实施方案,在附图中已示出所述实施方案的一个或多个实例。每个实例已经通过说明本技术的方式提供,而不是对本技术进行限制。实际上,尽管已经关于本发明的特定实施方案详细地描述了本说明书,但应了解,本领域技术人员在理解前述内容之后,可容易地想到对这些实施方案的替代、变型和等同物。例如,作为一个实施方案的一部分而示出或描述的特征可与另一个实施方案一起使用以产生又一实施方案。因此,意图是本主题涵盖所附权利要求及其等同物的范围内的所有此类修改和变型。在不脱离所附权利要求书中更特定阐述的本发明的范围的情况下,本领域的普通技术人员可实践本发明的这些和其他修改和变型。此外,本领域的普通技术人员将了解,前述描述仅仅是示例,并且不意图限制本发明。

Claims (53)

1.一种光电子装置,所述光电子装置包括:
基板;以及
多区堆叠,所述多区堆叠外延地沉积在所述基板上,其中所述多区堆叠包括沿着生长方向具有氧极性晶体结构或金属极性晶体结构的晶体极性,并且其中所述多区堆叠包括:
包括缓冲层的第一区;
包括晶体结构改善层的第二区;
包括第一导电类型的第三区;
包括本征导电类型层的第四区;以及
包括第二导电类型的第五区,所述第二导电类型与所述第一导电类型相反;
其中所述多区堆叠的至少一个区是包含Mg(x)Zn(1-x)O的块体半导体材料;并且
其中所述多区堆叠的至少一个区是包含以下各者中的至少两者的超晶格:ZnO、MgO和Mg(x)Zn(1-x)O。
2.如权利要求1所述的装置,其中所述第三区或所述第五区中的至少一者是通过将硅、锗、氮、铝、镓、镍或磷中的至少一者引入到所述氧极性晶体结构或金属极性晶体结构中而形成。
3.如权利要求1所述的装置,其中所述第三区或所述第五区中的至少一者是使用Mg(x)Zn(1-x)O形式的块体组合物的组成分级而形成,其中x是空间相关的并且沿着所述生长方向变化。
4.如权利要求1所述的装置,其中:
所述第三区或所述第五区中的至少一者包括所述超晶格,所述超晶格具有由Mg(x)Zn(1-x)O和Mg(y)Zn(1-y)O形成的多个子层对,其中x≠y;
所述超晶格是使用所述超晶格的有效合金组合物的组成分级而形成;并且
所述超晶格的所述有效合金组合物在空间上沿着所述生长方向变化。
5.一种光电子装置,所述光电子装置包括:
基板;以及
多区堆叠,所述多区堆叠外延地沉积在所述基板上,其中所述多区堆叠包括沿着生长方向的非极性晶体材料结构,其中所述多区堆叠包括:
包括缓冲层的第一区;
包括晶体结构改善层的第二区;
包括第一导电类型的第三区;
包括本征导电类型层的第四区;以及
包括第二导电类型的第五区,所述第二导电类型与所述第一导电类型相反;
其中所述多区堆叠的至少一个区是包括Mg(x)Zn(1-x)O的块体半导体材料;并且
其中所述多区堆叠的至少一个区是包括以下各者中的至少两者的超晶格:ZnO、MgO和Mg(x)Zn(1-x)O。
6.如权利要求5所述的装置,其中所述第三区或所述第五区中的至少一者是通过将硅、锗、氮、铝、镓、镍或磷中的至少一者引入到所述非极性晶体材料结构中而形成。
7.如权利要求5所述的装置,其中:
所述第三区或所述第五区中的至少一者包括所述超晶格,所述超晶格具有由Mg(x)M(1-x)O和Mg(y)M(1-y)O形成的多个子层对,其中x≠y并且M选自Zn、Al、Ga、Ni、N和P;
所述超晶格是使用所述超晶格的有效合金组合物的组成分级而形成;并且
所述超晶格的所述有效合金组合物沿着所述生长方向变化。
8.如权利要求5所述的装置,其中所述多区堆叠由Mg(x)M(1-x)O组合物组成,其中0.55<x≤1.0,并且M选自Zn、Al、Ga、Ni、N和P。
9.一种用于形成半导体层的方法,所述方法包括:
使基板绕着所述基板的基板沉积平面的中心轴旋转;
对所述基板加热;
提供向所述基板供应材料的材料源,其中所述材料源具有i)具有出口孔平面的出口孔以及ii)始于所述出口孔平面的预定材料喷射空间分布,所述预定材料喷射空间分布具有对称轴,所述对称轴在偏离所述中心轴的点处与所述基板相交,其中所述出口孔相对于所述基板的所述中心轴以正交距离、横向距离和倾斜角来定位;
将所述基板和所述材料源容纳在真空环境内;以及
从所述材料源发射所述材料以在所述基板上形成半导体层;
其中所述出口孔被定位,使得i)针对设定的倾斜角,所述正交距离和所述横向距离被最小化,以针对所述基板上的所述半导体层的所要的层生长速率实现所要的层沉积均匀性,或ii)针对设定的正交距离和设定的横向距离确定所述倾斜角,以针对所述基板上的所述半导体层的所述所要的层生长速率实现所述所要的层沉积均匀性。
10.如权利要求9所述的方法,其中所述材料源是余弦N源并且N≥2。
11.如权利要求9所述的方法,其中所述基板的直径等于或大于6英寸(150mm)。
12.如权利要求9所述的方法,其中:
所述材料源是发射活性氮的氮等离子体源;并且
所述方法还包括提供氧等离子体源。
13.如权利要求12所述的方法,其中:
所述方法还包括提供镁(Mg)源和锌(Zn)源;并且
其中所述半导体层是MgxZn1-xO层,其中x>0。
14.如权利要求13所述的方法,其中所述半导体层是包括以下各者的子层的超晶格:a)MgO和ZnO,b)MgZnO和ZnO,或c)MgZnO和MgO。
15.如权利要求9所述的方法,其中:
所述材料源是镁(Mg)源;
所述方法还包括提供锌(Zn)源;并且
所述半导体层是MgZnON层。
16.如权利要求9所述的方法,其中所述半导体层是p型掺杂的Mg基层。
17.一种用于形成基于氧化物的半导体层的方法,所述方法包括:
使基板绕着所述基板的基板沉积平面的中心轴旋转;
对所述基板加热;
将多个材料源面朝所述基板放置,所述多个材料源包括镁(Mg)源和氮或氧的等离子体源,其中所述多个材料源中的每一者具有i)具有出口孔平面的出口孔和ii)始于所述出口孔平面的预定材料喷射空间分布,所述材料喷射空间分布具有对称轴,所述对称轴在偏离所述中心轴的点处与所述基板相交,其中所述出口孔相对于所述基板的所述中心轴以正交距离、横向距离和倾斜角来定位;以及
从所述多个材料源将材料发射到所述基板上以在所述基板上形成基于氧化物的层;
其中所述出口孔被定位,使得i)针对设定的倾斜角,所述正交距离和所述横向距离被最小化,以针对所述基板上的所述基于氧化物的层的所要的层生长速率实现所要的层沉积均匀性,或ii)针对设定的正交距离和设定的横向距离确定所述倾斜角,以针对所述基板上的所述基于氧化物的层的所述所要的层生长速率实现所述所要的层沉积均匀性。
18.如权利要求17所述的方法,其中:
所述多个材料源还包括锌(Zn)源;并且
所述基于氧化物的层是MgxZn1-xO,其中x>0。
19.如权利要求17所述的方法,其中所述基于氧化物的层是p型掺杂的Mg基层。
20.如权利要求17所述的方法,其中:
所述基于氧化物的层是p型掺杂层;并且
所述发射包括使用以下各者中的一者:活性氮等离子体、氧化氮(N2O)、氨(NH3)、磷、氧等离子体或有缺陷的Mg或Zn。
21.如权利要求17所述的方法,其中所述基于氧化物的层是包含纤维锌矿MgxZn1-xO的极性结构,其中0≤x<0.45。
22.如权利要求21所述的方法,其中所述极性结构是由所述MgxZn1-xO的分级组成引发的p型或n型,其中0≤x<0.45。
23.如权利要求17所述的方法,其中所述基于氧化物的层是以下各者的超晶格:a)MgxZn1-xO,0≤x≤1,与b)MgYZn1-YO,0≤y≤1,其中x≠y。
24.如权利要求17所述的方法,其中所述基于氧化物的层是包括以下各者的子层的超晶格:a)MgO和ZnO,b)MgZnO和ZnO,或c)MgZnO和MgO。
25.如权利要求17所述的方法,其中所述基于氧化物的层是MgZnON。
26.如权利要求17所述的方法,其中所述基于氧化物的层是非极性MgxZn1-xO结构,其中x>0.55。
27.如权利要求17所述的方法,其中所述基板的直径等于或大于6英寸(150mm)。
28.一种用于形成p型掺杂半导体层的方法,所述方法包括:
使基板的基板沉积平面绕着所述基板沉积平面的中心轴旋转;
对所述基板加热;
将多个材料源面朝所述基板放置,所述多个材料源包括镁(Mg)源、锌(Zn)源和氮或氧的等离子体源,其中所述多个材料源中的每一者具有i)具有出口孔平面的出口孔以及ii)始于所述出口孔平面的预定材料喷射空间分布,所述材料喷射空间分布具有对称轴,所述对称轴在偏离所述中心轴的点处与所述基板相交,其中所述出口孔相对于所述基板的所述中心轴以正交距离、横向距离和倾斜角来定位;以及
从所述多个材料源将材料发射到所述基板上以在所述基板上形成p型掺杂层;
其中所述出口孔被定位,使得i)针对设定的倾斜角,所述正交距离和所述横向距离被最小化,以针对所述基板上的所述p型掺杂层的所要的层生长速率实现所要的层沉积均匀性,或ii)针对设定的正交距离和设定的横向距离确定所述倾斜角,以针对所述基板上的所述p型掺杂层的所述所要的层生长速率实现所述所要的层沉积均匀性。
29.如权利要求28所述的方法,其中所述多个材料源还包括磷源以提供磷作为p型掺杂剂。
30.如权利要求28所述的方法,其中所述p型掺杂层是氧化物层,并且所述发射材料以形成所述p型掺杂层包括i)用氮替换氧原子或ii)用Al或Ga替换Mg或Zn原子。
31.如权利要求28所述的方法,其中所述p型掺杂层包括MgZnO。
32.如权利要求28所述的方法,其中所述多个材料源还包括氧化氮(N2O)或氨(NH3)以实现所述p型掺杂层的p型掺杂。
33.一种配置材料沉积系统的方法,所述方法包括:
提供旋转机构,所述旋转机构使基板绕着所述基板的基板沉积平面的中心轴旋转;
选择向所述基板供应材料的材料源,其中所述材料源具有i)具有出口孔平面的出口孔以及ii)始于所述出口孔平面的预定材料喷射空间分布,所述预定材料喷射空间分布具有对称轴,所述对称轴在偏离所述中心轴的点处与所述基板相交,其中所述出口孔相对于所述基板的所述中心轴以正交距离、横向距离和倾斜角来定位;
为所述材料源的所述出口孔设定i)所述倾斜角或ii)所述正交距离和所述横向距离;
选择所述材料在所述基板上的所要累积以针对所要的生长速率实现所要的层沉积均匀性;以及
i)使用所述设定的倾斜角来确定所述正交距离和所述横向距离的最小值以实现所述所要的层沉积均匀性或ii)使用所述设定的正交距离和所述设定的横向距离来确定所述倾斜角以实现所述所要的层沉积均匀性;
其中所述基板和所述材料源容纳在真空环境内。
34.如权利要求33所述的方法,所述方法还包括:
在物理上测试i)所述正交距离和所述横向距离的所述所确定的最小值,或ii)所述所确定的倾斜角;以及
如果所述测试不满足所述所要的层沉积均匀性,那么改变所述倾斜角、所述所要生长速率、所述横向距离和所述正交距离中的至少一者。
35.如权利要求33所述的方法,其中所述倾斜角、所述正交距离和所述横向距离是动态可调整的。
36.如权利要求35所述的方法,其中能够通过调整所述基板的位置而动态地调整所述倾斜角、所述正交距离和所述横向距离。
37.如权利要求33所述的方法,其中所述出口孔具有出口孔几何形状,并且所述方法还包括选择所述出口孔几何形状。
38.如权利要求33所述的方法,其中:
所述旋转机构和所述材料源容纳在反应室中;并且
使用所述横向距离和所述正交距离与所述基板的半径RSUB的关系来缩放所述反应室的尺寸。
39.如权利要求33所述的方法,其中所述材料源是余弦N源并且N≥2。
40.如权利要求33所述的方法,其中所述基板的直径等于或大于6英寸(150mm)。
41.如权利要求33所述的方法,所述方法还包括额外的材料源;
其中所述确定步骤考虑了所述材料源与所述额外的材料源何时一起使用。
42.如权利要求33所述的方法,其中:
所述材料源是发射活性氮的氮等离子体源;并且
所述方法还包括提供氧等离子体材料源。
43.如权利要求33所述的方法,其中所述材料源与所述基板沉积平面相距的所述所确定的正交距离和所述所确定的横向距离等于或小于从所述材料源发射的所述材料的平均自由程。
44.一种材料沉积系统,所述材料沉积系统包括:
旋转机构,所述旋转机构使基板的基板沉积平面绕着所述基板沉积平面的中心轴旋转;
加热器,所述加热器被配置成对所述基板加热;
材料源,所述材料源向所述基板供应材料,其中所述材料源具有i)具有出口孔平面的出口孔以及ii)始于所述出口孔平面的预定材料喷射空间分布,所述预定材料喷射空间分布具有对称轴,所述对称轴在偏离所述中心轴的点处与所述基板相交,其中所述出口孔相对于所述基板的所述中心轴以正交距离、横向距离和倾斜角来定位;以及
定位机构,所述定位机构允许动态地调整所述正交距离、所述横向距离或所述倾斜角。
45.如权利要求44所述的系统,其中所述出口孔被定位,使得所述正交距离和所述横向距离被最小化,以针对所要的层生长速率实现所要的层沉积均匀性。
46.如权利要求44所述的系统,所述系统还包括反应室,所述旋转机构和所述材料源容纳在所述反应室中;并且
其中基于所述横向距离和所述正交距离与所述基板的半径RSUB的关系来缩放所述反应室的尺寸。
47.如权利要求44所述的系统,其中所述定位机构联接到所述材料源。
48.如权利要求44所述的系统,其中所述定位机构联接到所述旋转机构。
49.如权利要求44所述的系统,其中所述材料源是余弦N源并且N≥2。
50.如权利要求44所述的系统,其中所述基板的直径等于或大于6英寸(150mm)。
51.如权利要求44所述的系统,其中:
所述材料源是发射活性氮的氮等离子体源;并且
所述系统还包括氧等离子体源。
52.如权利要求44所述的系统,所述系统还包括额外的材料源,所述额外的材料源包括Mg、P、Al或Zn的一个或多个源。
53.如权利要求44所述的系统,其中所述基板和所述材料源容纳在真空环境内。
CN201980038891.0A 2018-06-07 2019-05-29 用于形成半导体层的方法和材料沉积系统 Pending CN112262463A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862682005P 2018-06-07 2018-06-07
US62/682,005 2018-06-07
PCT/IB2019/054463 WO2019234557A1 (en) 2018-06-07 2019-05-29 Methods and material deposition systems for forming semiconductor layers

Publications (1)

Publication Number Publication Date
CN112262463A true CN112262463A (zh) 2021-01-22

Family

ID=68769282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980038891.0A Pending CN112262463A (zh) 2018-06-07 2019-05-29 用于形成半导体层的方法和材料沉积系统

Country Status (7)

Country Link
US (4) US10964537B1 (zh)
EP (2) EP4258325A3 (zh)
JP (2) JP7314181B2 (zh)
KR (1) KR20210008427A (zh)
CN (1) CN112262463A (zh)
TW (2) TWI831790B (zh)
WO (1) WO2019234557A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113502535A (zh) * 2021-09-09 2021-10-15 材料科学姑苏实验室 样品生长装置、样品生长方法及分子束外延系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2389639B1 (en) 2009-01-22 2013-07-03 Medtronic, Inc Co-location of emitters and detectors and method of operation
US8666466B2 (en) 2009-06-10 2014-03-04 Medtronic, Inc. Device and method for monitoring of absolute oxygen saturation and tissue hemoglobin concentration
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
WO2023084283A1 (en) * 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
US11522103B1 (en) 2021-11-10 2022-12-06 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1021071A1 (en) * 1999-01-13 2000-07-19 TDK Corporation System and method for fabricating organic electroluminescent display devices
US20030106790A1 (en) * 1999-01-26 2003-06-12 Symyx Technologies Programmable flux gradient apparatus for co-deposition of materials onto a substrate
JP2004349600A (ja) * 2003-05-26 2004-12-09 Sharp Corp 酸化物半導体発光素子およびその製造方法
US20050045091A1 (en) * 2003-08-25 2005-03-03 Sharp Kabushiki Kaisha Molecular beam epitaxy growth apparatus and method of controlling same
CN1693534A (zh) * 2004-05-07 2005-11-09 联合工艺公司 多组分沉积
US20090034568A1 (en) * 2005-03-24 2009-02-05 Rohm Co., Ltd. Zinc Oxide Based Compound Semiconductor Device
US20100247747A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Film Deposition Apparatus, Method for Depositing Film, and Method for Manufacturing Lighting Device
CN103154299A (zh) * 2011-09-30 2013-06-12 株式会社新柯隆 成膜方法和成膜装置
CN103456593A (zh) * 2013-09-02 2013-12-18 东莞市中镓半导体科技有限公司 一种改进多片式外延材料厚度分布均匀性的氢化物气相沉积装置与方法
US20160298230A1 (en) * 2013-12-31 2016-10-13 Halliburton Energy Services, Inc. Fabrication of integrated computational elements using cylindrical substrate support shaped to match a cross-section of a spatial profile of a deposition plume

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3442460A1 (de) * 1984-11-22 1986-05-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur dotierung von halbleitermaterial
JPH02252691A (ja) * 1989-03-27 1990-10-11 Nippon Telegr & Teleph Corp <Ntt> 分子線エピタキシ成長装置
JP2664250B2 (ja) * 1989-06-19 1997-10-15 株式会社日立製作所 分子線エピタキシ装置
JP3232754B2 (ja) * 1993-03-23 2001-11-26 明彦 吉川 Ii−vi族化合物半導体の成長方法
JP3424814B2 (ja) 1999-08-31 2003-07-07 スタンレー電気株式会社 ZnO結晶構造及びそれを用いた半導体装置
JP4447755B2 (ja) 2000-08-28 2010-04-07 独立行政法人産業技術総合研究所 ZnO系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法
JP3512734B2 (ja) 2000-11-27 2004-03-31 シャープ株式会社 分子線エピタキシャル成長装置およびそれを用いた半導体素子の製造方法
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
SG102013A1 (en) 2001-11-09 2004-02-27 Inst Data Storage Manufacturing method for high-density magnetic data storage media
AU2003262981A1 (en) * 2002-08-28 2004-03-19 Moxtronics, Inc. A hybrid beam deposition system and methods for fabricating zno films, p-type zno films, and zno-based ii-vi compound semiconductor devices
TWI277363B (en) * 2002-08-30 2007-03-21 Semiconductor Energy Lab Fabrication system, light-emitting device and fabricating method of organic compound-containing layer
JP2005340765A (ja) * 2004-04-30 2005-12-08 Sumitomo Electric Ind Ltd 半導体発光素子
JP4716277B2 (ja) 2004-11-26 2011-07-06 国立大学法人京都大学 薄膜形成方法、蒸着源基板、および蒸着源基板の製造方法
CN101283122B (zh) 2005-08-09 2011-02-09 斯坦雷电气株式会社 氧化锌晶体,它的生长方法和发光器件的生产方法
JP5396579B2 (ja) 2005-08-18 2014-01-22 国立大学法人山梨大学 酸化亜鉛薄膜の製造方法及び製造装置
JP4953879B2 (ja) 2007-03-29 2012-06-13 スタンレー電気株式会社 半導体装置とその製造方法、及びテンプレート基板
JP2008258388A (ja) * 2007-04-04 2008-10-23 Rohm Co Ltd 酸化物薄膜及び酸化物薄膜デバイス
KR100925704B1 (ko) * 2007-12-11 2009-11-10 우리엘에스티 주식회사 화합물 반도체를 이용한 발광소자
JP5205114B2 (ja) * 2008-04-16 2013-06-05 スタンレー電気株式会社 半導体素子の製造方法
JP2011521477A (ja) 2008-05-21 2011-07-21 ルーメンズ, インコーポレイテッド 酸化亜鉛系エピタキシャルの層およびデバイス
JP2011049448A (ja) 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法
JP2013120829A (ja) * 2011-12-07 2013-06-17 Sharp Corp 窒化物半導体紫外発光素子
JP6017243B2 (ja) * 2012-09-26 2016-10-26 スタンレー電気株式会社 ZnO系半導体素子、及び、ZnO系半導体素子の製造方法
KR102439708B1 (ko) * 2014-05-27 2022-09-02 실라나 유브이 테크놀로지스 피티이 리미티드 광전자 디바이스
KR20170095463A (ko) * 2016-02-12 2017-08-23 호서대학교 산학협력단 박막제조를 위한 이종 기상 증착방법 및 이종 기상 증착장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1021071A1 (en) * 1999-01-13 2000-07-19 TDK Corporation System and method for fabricating organic electroluminescent display devices
US20030106790A1 (en) * 1999-01-26 2003-06-12 Symyx Technologies Programmable flux gradient apparatus for co-deposition of materials onto a substrate
JP2004349600A (ja) * 2003-05-26 2004-12-09 Sharp Corp 酸化物半導体発光素子およびその製造方法
US20050045091A1 (en) * 2003-08-25 2005-03-03 Sharp Kabushiki Kaisha Molecular beam epitaxy growth apparatus and method of controlling same
CN1693534A (zh) * 2004-05-07 2005-11-09 联合工艺公司 多组分沉积
US20090034568A1 (en) * 2005-03-24 2009-02-05 Rohm Co., Ltd. Zinc Oxide Based Compound Semiconductor Device
US20100247747A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Film Deposition Apparatus, Method for Depositing Film, and Method for Manufacturing Lighting Device
CN103154299A (zh) * 2011-09-30 2013-06-12 株式会社新柯隆 成膜方法和成膜装置
CN103456593A (zh) * 2013-09-02 2013-12-18 东莞市中镓半导体科技有限公司 一种改进多片式外延材料厚度分布均匀性的氢化物气相沉积装置与方法
US20160298230A1 (en) * 2013-12-31 2016-10-13 Halliburton Energy Services, Inc. Fabrication of integrated computational elements using cylindrical substrate support shaped to match a cross-section of a spatial profile of a deposition plume

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113502535A (zh) * 2021-09-09 2021-10-15 材料科学姑苏实验室 样品生长装置、样品生长方法及分子束外延系统

Also Published As

Publication number Publication date
JP7314181B2 (ja) 2023-07-25
JP2021525967A (ja) 2021-09-27
EP3803960A4 (en) 2022-03-23
US20210074542A1 (en) 2021-03-11
EP3803960B1 (en) 2023-11-08
KR20210008427A (ko) 2021-01-21
TW202013557A (zh) 2020-04-01
EP4258325A2 (en) 2023-10-11
JP2023145516A (ja) 2023-10-11
US20210074541A1 (en) 2021-03-11
TW202405990A (zh) 2024-02-01
US11670508B2 (en) 2023-06-06
US20220270876A1 (en) 2022-08-25
US20230187206A1 (en) 2023-06-15
EP3803960C0 (en) 2023-11-08
US11282704B2 (en) 2022-03-22
TWI831790B (zh) 2024-02-11
WO2019234557A1 (en) 2019-12-12
US10964537B1 (en) 2021-03-30
EP4258325A3 (en) 2024-01-24
EP3803960A1 (en) 2021-04-14
US11990338B2 (en) 2024-05-21

Similar Documents

Publication Publication Date Title
TWI831790B (zh) 用於形成半導體層之方法及材料沈積系統
CN109119518B (zh) 用于led制造的pvd缓冲层
US8143147B1 (en) Methods and systems for forming thin films
KR20070114361A (ko) 고밀도 저에너지의 플라즈마 인헨스드 기상 에피택시를위한 시스템 및 공정
Morresi Molecular beam epitaxy (MBE)
US10354868B2 (en) Method for formation of a transition metal dichalcogenide (TMDC) material layer
US20090047427A1 (en) Ultrahigh vacuum process for the deposition of nanotubes and nanowires
Herman et al. Molecular beam epitaxy
Horikoshi General Description of MBE
Motomura et al. Influence of nitrogen gas flow ratio on gallium nitride film growth using high-density convergent plasma sputtering device at room temperature
Kreis et al. Organic Vapor Phase Deposition (OVPD) for efficient OLED manufacturing: The specific advantages and possibilities of carrier-gas enhanced vapor phase deposition for the manufacturing of organic thin film devices
US20230399767A1 (en) Systems and methods for pulsed beam deposition of epitaxial crystal layers
RU2769751C1 (ru) Устройство для нанесения сверхтолстых слоев поликристаллического кремния
Rangaswamy Epitaxial growth of p-type doped III-V nitride semiconductor on sapphire substrate using remote plasma metal organic chemical vapor deposition
US12000062B1 (en) Method for the deposition of monocrystalline or polycrystalline tin alloys on crystallographcially mis-matched or amorphous substrates
Shyju et al. Review on indium zinc oxide films: material properties and preparation techniques
Azadmand PA-MBE Growth and Characterization of Nitride Semiconductors, from InGaN Thin-films to GaN and AlN Self-assembled Nanowires
Hu Production technology and application of thin film materials in micro fabrication
JP3385228B2 (ja) 結晶成長装置および結晶成長方法
Sai et al. Thin Film Fabrication Techniques
Tot Low Temperature Epitaxial Growths of III-Nitride Semiconductors on ITO Glass Substrates
Lüth et al. Preparation of Well-Defined Surfaces and Interfaces
Lüth et al. Preparation of Well-Defined Surfaces, Interfaces and Thin Films
Trifan et al. Ion Beam Study of Early Stages of Growth of GaN films on Sapphire
JP2003324220A (ja) レーザ蒸着法による酸化物系熱電変換薄膜の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination