JP7314181B2 - 半導体層を形成するための方法及び材料堆積システム - Google Patents

半導体層を形成するための方法及び材料堆積システム Download PDF

Info

Publication number
JP7314181B2
JP7314181B2 JP2020567913A JP2020567913A JP7314181B2 JP 7314181 B2 JP7314181 B2 JP 7314181B2 JP 2020567913 A JP2020567913 A JP 2020567913A JP 2020567913 A JP2020567913 A JP 2020567913A JP 7314181 B2 JP7314181 B2 JP 7314181B2
Authority
JP
Japan
Prior art keywords
substrate
source
uniformity
distance
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020567913A
Other languages
English (en)
Other versions
JP2021525967A (ja
Inventor
アタナコビク，ペタル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silanna UV Technologies Pte Ltd
Original Assignee
Silanna UV Technologies Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silanna UV Technologies Pte Ltd filed Critical Silanna UV Technologies Pte Ltd
Publication of JP2021525967A publication Critical patent/JP2021525967A/ja
Priority to JP2023114349A priority Critical patent/JP7498835B2/ja
Application granted granted Critical
Publication of JP7314181B2 publication Critical patent/JP7314181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0026—Activation or excitation of reactive gases outside the coating chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/243—Crucibles for source material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C30B23/005—Controlling or regulating flux or flow of depositing species or vapour
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01008—Oxygen [O]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H01L33/285—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

関連出願
本出願は、２０１８年６月７日に出願された「材料堆積システム及び方法」という表題の米国仮特許出願第６２／６８２，００５号に基づく優先権を主張し、この出願は、あらゆる目的のために参照により本明細書に組み込まれる。
半導体製造プロセスでは、薄膜材料は、例えば反応チャンバー内の供給源材料を使用して、平面状の堆積面上に堆積される。分子線エピタキシー（ＭＢＥ）は、反応チャンバー内で単結晶薄膜を堆積させるいくつかの方法のうちの１つである。分子線エピタキシーは、高真空（ＨＶ）または超高真空（ＵＨＶ）（例えば１０－６～１０－９Ｐａ）で行われる。ＭＢＥの最も重要な特徴は、（１）供給源材料種の選択における柔軟性、（２）堆積された異種膜間の界面の急峻性、（３）堆積された膜の低い不純物レベル、及び（４）堆積された膜の正確かつ均一な厚さである。最後の特徴は、典型的には１時間あたり１０，０００ｎｍを超える化学蒸着（ＣＶＤ）などの他の従来の堆積プロセスよりも比較的遅い（典型的には１時間あたり１，０００ｎｍ未満）堆積速度を使用することによって得られる。ＭＢＥの遅い堆積速度（または成長速度）は、薄膜をエピタキシャル成長させるために有利に使用される。しかしながら、ＭＢＥでは、他の堆積技術（例えばＣＶＤ）で達成される低い不純物レベルに合わせるために、それに比例した反応器のより高い真空が必要とされる。
ＭＢＥのような堆積プロセスでは、高品質の膜は、堆積面全体で約９９％以上の厚さ均一性を有することができる。別の言い方をすると、高品質の膜は、堆積面全体で約１％以下の厚さ不均一性を有し得る。成長速度とエピタキシャル成長した膜の品質との間には直接的な相関関係が存在するため、現行のＭＢＥプロセスでは堆積面全体の均一性が重要である。すなわち、堆積速度が遅いと、堆積面全体にわたって均一な原子単層スケールの被覆性が制御されて、２次元（２Ｄ）の「レイヤー・バイ・レイヤー」（ＬｂＬ）成長モードを実現することができる。ＬｂＬ成長モードを使用した薄膜堆積により、後続の層の成長の前に完全な２Ｄ層を形成することができ、これは単結晶薄膜及び多層異種膜のエピタキシャル成長に最も望ましい方法である。典型的には、ＬｂＬ成長モードは、少なくとも以下の基準：（ｉ）高度に非平衡な温度－圧力条件、（ｉｉ）堆積面全体での種の均一な到達率、（ｉｉｉ）成長表面に付与できる高度に均一な空間温度、の下、技術的に関連する半導体（例えばＡｌＧａＡｓ、ＡｌＧａＮ、ＳｉＧｅなど）で実現される。
いくつかの実施形態では、光電子デバイスは、基板と、基板上にエピタキシャル堆積された多領域積層体とを含む。多領域積層体は、成長方向に沿って酸素極性結晶構造または金属極性結晶構造を有する結晶極性を含む。多領域積層体は、バッファ層を含む第１の領域、結晶構造改善層を含む第２の領域、第１の導電型を含む第３の領域、真性導電型層を含む第４の領域、及び第２の導電型を含む第５の領域を含み、第２の導電型は第１の導電型の反対である。多領域積層体の少なくとも１つの領域は、Ｍｇ（ｘ）Ｚｎ（１－ｘ）Ｏを含むバルク半導体材料である。多領域積層体の少なくとも１つの領域は、ＺｎＯ、ＭｇＯ、及びＭｇ（ｘ）Ｚｎ（１－ｘ）Ｏのうちの少なくとも２つを含む超格子である。
いくつかの実施形態では、光電子デバイスは、基板と、基板上にエピタキシャル堆積された多領域積層体とを含む。多領域積層体は、成長方向に沿って非極性結晶材料構造を含む。多領域積層体は、バッファ層を含む第１の領域、結晶構造改善層を含む第２の領域、第１の導電型を含む第３の領域、真性導電型層を含む第４の領域、及び第２の導電型を含む第５の領域を含み、第２の導電型は第１の導電型の反対である。多領域積層体の少なくとも１つの領域は、Ｍｇ（ｘ）Ｚｎ（１－ｘ）Ｏを含むバルク半導体材料である。多領域積層体の少なくとも１つの領域は、ＺｎＯ、ＭｇＯ、及びＭｇ（ｘ）Ｚｎ（１－ｘ）Ｏのうちの少なくとも２つを含む超格子である。
いくつかの実施形態では、材料堆積システムを構成する方法は、基板の基板堆積面の中心軸の周りで基板を回転させる回転機構を準備することを含む。基板に材料を供給する材料供給源が選択され、この材料供給源は、ｉ）出口開口面を有する出口開口部、及びｉｉ）出口開口面からの既定の材料放出空間分布、を有する。既定の材料放出空間分布は、中心軸からずれた地点で基板と交差する対称軸を有する。出口開口部は、基板の中心軸に対して、ある直交方向距離、ある横方向距離、及びある傾斜角で配置される。方法は、ｉ）傾斜角、またはｉｉ）材料供給源の出口開口部の直交方向距離及び横方向距離、のいずれかを設定することも含む。基板上への材料の望まれる堆積は、望まれる成長速度での望まれる層の堆積均一性を実現するように選択される。方法は、ｉ）設定された傾斜角を使用して望まれる層の堆積均一性を実現するための直交方向距離及び横方向距離の最小値、またはｉｉ）設定された直交方向距離及び設定された横方向距離を使用して望まれる層の堆積均一性を実現するための傾斜角、のいずれかを決定する。基板及び材料供給源は、真空環境内に含まれる。
いくつかの実施形態では、半導体層の形成方法は、基板の基板堆積面の中心軸の周りで基板を回転させること、基板を加熱すること、及び基板に材料を供給する材料供給源を準備することを含む。この材料供給源は、ｉ）出口開口面を有する出口開口部、及びｉｉ）出口開口面からの既定の材料放出空間分布、を有し、既定の材料放出空間分布は、中心軸からずれた地点で基板と交差する対称軸を有する。出口開口部は、基板の中心軸に対して、ある直交方向距離、ある横方向距離、及びある傾斜角で配置される。方法は、真空環境内に基板及び材料供給源を収容すること、及び材料供給源から材料を放出して基板上に半導体層を形成することを含む。出口開口部は、ｉ）設定された傾斜角に対して直交方向距離及び横方向距離を最小化することで基板上の半導体層の望まれる層成長速度での望まれる層の堆積均一性を実現するように、またはｉｉ）設定された直交方向距離及び設定された横方向距離に対して傾斜角を決定することで基板上の半導体層の望まれる層成長速度での望まれる層の堆積均一性を実現するように、配置される。
いくつかの実施形態では、材料堆積システムは、基板堆積面の中心軸の周りで基板の基板堆積面を回転させる回転機構、基板を加熱するように構成されたヒーター、基板に材料を供給する材料供給源、及び位置調整機構を有する。材料供給源は、ｉ）出口開口面を有する出口開口部、及びｉｉ）出口開口面からの既定の材料放出空間分布を有する。既定の材料放出空間分布は、中心軸からずれた地点で基板と交差する対称軸を有し、この出口開口部は、基板の中心軸に対して、ある直交方向距離、ある横方向距離、及びある傾斜角で配置される。位置調整機構により、直交方向距離、横方向距離、または傾斜角を動的に調整することができる。
いくつかの実施形態では、酸化物に基づく半導体層の形成方法は、基板の基板堆積面の中心軸の周りで基板を回転させること、基板を加熱すること、及び基板に面する複数の材料供給源を配置することを含む。複数の材料供給源は、マグネシウム（Ｍｇ）源及び窒素または酸素のプラズマ源を含む。複数の材料供給源のそれぞれは、ｉ）出口開口面を有する出口開口部、及びｉｉ）出口開口面からの既定の材料放出空間分布を有し、材料放出空間分布は、中心軸からずれた地点で基板と交差する対称軸を有する。出口開口部は、基板の中心軸に対して、ある直交方向距離、ある横方向距離、及びある傾斜角で配置される。方法は、複数の材料供給源から基板上に材料を放出して、基板上に酸化物に基づく層を形成することも含む。出口開口部は、ｉ）設定された傾斜角に対して直交方向距離及び横方向距離を最小化することで基板上の酸化物に基づく層の望まれる層成長速度での望まれる層の堆積均一性を実現するように、またはｉｉ）設定された直交方向距離及び設定された横方向距離に対して傾斜角を決定することで基板上の酸化物に基づく層の望まれる層成長速度での望まれる層の堆積均一性を実現するように、配置される。
いくつかの実施形態では、半導体層の形成方法は、基板堆積面の中心軸の周りで基板の基板堆積面を回転させること、基板を加熱すること、及び基板に面する複数の材料供給源を配置することを含む。複数の材料供給源は、マグネシウム（Ｍｇ）源、亜鉛（Ｚｎ）源、及び窒素または酸素のプラズマ源を含み、複数の材料供給源のそれぞれは、ｉ）出口開口面を有する出口開口部、及びｉｉ）出口開口面からの既定の材料放出空間分布を有する。材料放出空間分布は、中心軸からずれた地点で基板と交差する対称軸を有する。出口開口部は、基板の中心軸に対して、ある直交方向距離、ある横方向距離、及びある傾斜角で配置される。複数の材料供給源からの材料は、基板上に放出されて基板上にｐ型ドープ層を形成する。出口開口部は、ｉ）設定された傾斜角に対して直交方向距離及び横方向距離を最小化することで基板上のｐ型ドープ層の望まれる層成長速度での望まれる層の堆積均一性を実現するように、またはｉｉ）設定された直交方向距離及び設定された横方向距離に対して傾斜角を決定することで基板上のｐ型ドープ層の望まれる層成長速度での望まれる層の堆積均一性を実現するように、配置される。
従来の高真空反応チャンバーの等角図である。 いくつかの実施形態による、材料堆積システムの等角図である。 いくつかの実施形態による、材料供給源の特定の余弦Ｎ係数に対応するビームフラックスプロファイルの例のプロットである。 いくつかの実施形態による、形成面に対する材料供給源の特定の位置の構成空間のプロットの例であり、計算された膜の不均一性が、材料供給源の座標Ｘ及びＺの関数としてプロットされている。 いくつかの実施形態による、形成面に対する材料供給源の特定の位置の構成空間のプロットの例であり、計算された膜の不均一性が、材料供給源の座標Ｘ及びＺの関数としてプロットされている。 いくつかの実施形態による、形成面に対する材料供給源の特定の位置の構成空間のプロットの例であり、計算された膜の不均一性が、材料供給源の座標Ｘ及びＺの関数としてプロットされている。 いくつかの実施形態による、形成面に対する材料供給源の特定の位置の構成空間のプロットの例であり、計算された膜の不均一性が、材料供給源の座標Ｘ及びＺの関数としてプロットされている。 いくつかの実施形態による、膜品質と膜成長速度との間のバランスを改善するために高真空反応チャンバー内に軸外供給源を構成する方法の一例の流れ図である。 いくつかの実施形態による、酸化物に基づく高品質膜などの半導体層を形成するために使用されるプラズマ処理システムの一例の側面図である。 いくつかの実施形態による酸化物系ＬＥＤデバイス構造の断面図である。 いくつかの実施形態による酸化物系ＬＥＤデバイス構造の断面図である。 いくつかの実施形態による、図１０Ａ～１０Ｂに示されているＬＥＤデバイス構造を形成する方法の一例の流れ図である。
本開示は、該して、半導体製造プロセス、より詳しくは、膜品質と膜成長速度との間のバランスを改善するために高真空反応チャンバー内に軸外材料供給源を有する材料堆積システムに関する。材料供給源の位置を決定を行い、材料供給源の配置に応じた反応チャンバー全体のサイズのスケーリングも行うことによる、材料堆積システムを構成する方法が開示される。本開示は、発光ダイオード（ＬＥＤ）などの高品質な酸化物系半導体構造、並びにそのような構造を形成するためのシステム及び方法にも関する。
ＵＨＶ堆積技術を使用して実現することができる高い膜品質は、従来、他の成熟した高圧ＣＶＤ半導体製造プロセスと比較して大幅に増加した処理時間をかけることにより実現される。残念なことに、最善の事例であるＭＢＥなどの従来のＵＨＶ堆積方法では、シリコン系半導体の製造業者が要求する高スループット処理に適切に対応することができない。加えて、現行のＭＢＥプロセスは、直径６インチ以下の基板など、比較的小さな面積の堆積面での高均一性膜の成長に限定されている。シリコン系半導体業界では、単位面積あたりの堆積コスト（＄／ｍ２）を十分に低く維持するために、製造プロセスを８インチ、１２インチ、更には１８インチの堆積面などのより大きな堆積面にスケーリングすることの重要性が強調されている。したがって、ＭＢＥプロセスをより大きな堆積面にスケーリングし、かつ高い堆積速度で高膜品質を提供するために、新しいアプローチが求められている。
半導体デバイスの製造では、ＩＩＩ族窒化物（ＩＩＩ－Ｎ）半導体（例えば窒化アルミニウム、窒化ガリウム、窒化アルミニウム－窒化ガリウム、窒化インジウム）は、ＬＥＤやレーザーダイオード（ＬＤ）などの深紫外（ＤＵＶ）光学デバイスの製造に使用されるワイドバンドギャップ半導体を製造するための最も有望な半導体群のうちの１つに属すると広く認識されている。残念なことに、従来の製造装置及び方法に固有のいくつかの課題のため、高品質のＩＩＩ族－Ｎ膜の製造が制限されている。
例えば、高品質の膜堆積に必要な成長温度及び前駆体ガスレベルを制御することは、上述したように、直径が４インチを超える基板では困難である。膜形成面全体での不均一な温度プロファイルは、低品質であったり使用できなかったりするデバイスを生じさせる可能性がある。更に、従来のＩＩＩ族－Ｎ膜形成は、比較的非効率であり、低スループットであり、高コスト供給源材料の利用効率が低い費用がかかるプロセスである。最後に、従来のＩＩＩ族－Ｎ膜は、デバイスのバンドギャップ調整能力に限界を有している。このため、半導体デバイスの設計と利用、特にＤＵＶ ＬＥＤの製造における設計と利用についての柔軟性が低下する。半導体業界が、より大きな基板上での高品質膜の製造、製造スループットの増加、及び製造コストの削減をますます重要視していくのに伴って、デバイス製造のための新しいアプローチが必要とされている。
本開示では、膜品質と膜成長速度との間のバランスを改善することに関して、高真空反応チャンバー内にオフセット材料供給源を設定する方法が提供される。例えば、複数の実施形態は、従来の技術と比較して膜品質と膜成長速度との間の改善されたバランスを提供する高真空反応チャンバー内の膜形成面に対して、材料供給源（例えばクヌーセン蒸発セル、ガス注入源、リモートプラズマ源、イオンビーム源、スパッタリング源、荷電粒子ビーム、熱蒸発源、またはアブレーション源）の位置を決定するために使用される。より具体的には、膜品質と膜成長速度との間のバランスを改善するために、特定の特性または特徴を有する所定の材料供給源について、及び材料供給源の所定の傾斜角設定について、形成面に対する材料供給源の横方向距離及び直交方向距離を決定するために方法が使用される。他の実施形態では、材料供給源の横方向距離及び直交方向距離を設定することができ、望まれる膜品質及び膜成長速度を実現するために傾斜角を決定することができる。
高品質の酸化物系ＤＵＶ ＬＥＤを形成するためのシステム及び方法も開示される。酸化物系半導体は、ＩＩ－ＶＩ半導体群に分類されるワイドバンドギャップ半導体である。一般に、これらは、優れた透明性、高い電子移動度、広いバンドギャップ、及び室温での強い発光を示す。酸化物系半導体は本質的にｎ型であり、従来の方式では酸化物のｐ型ドーピングは達成が困難である。本実施形態におけるこれらの半導体のＰ型ドーピングは、活性原子状窒素（Ｎ＊）または分子状窒素（Ｎ２＊）のプラズマを使用して行われる。本明細書に開示の方法は、プラズマ反応チャンバーを利用し、フッ化カルシウムなどの材料から作られた基板上に膜を形成する。いくつかの実施形態では、酸化マグネシウム亜鉛（ＭｇＺｎＯ）のバッファ層が基板上に形成され、ＭｇＯ－ＭｇＺｎＯ多重層がバッファ層の上に形成される。次いで、ｎ型のＭｇＺｎＯが、ＭｇＯ－ＭｇＺｎＯ多重層の上に形成され、ＭｇＺｎＯまたはＭｇＯの非意図的にドープされた（ＮＩＤ）層が、ｎ型ＭｇＺｎＯ層の上に形成される。その後、Ｎ＊またはＮ２＊のプラズマからのｐ型ドーピングを使用して、ｐ型ＭｇＺｎＯ層が形成される。最後に、従来のリソグラフィー及びメタライゼーションプロセスを使用して、デバイス構造上に金属接点が形成される。動作の一例では、ｎ型ＭｇＺｎＯ層は、ＮＩＤ層に移動する電子を生成し、そこで電荷キャリアが相互作用し、再結合して、約１００ｎｍ～約２８０ｎｍのＵＶ波長範囲でＬＥＤデバイス構造から光を放出する。
高品質の酸化物系ＤＵＶ ＬＥＤを形成するために使用される方法及び材料は、従来の方法及び材料よりも優れた利点を示す。例えば、ＩＩＩ族－Ｎ膜の高品質な膜堆積に必要な成長温度と前駆体ガスレベルを従来の方法で制御することは、特に直径が４インチを超える基板では困難である。更に、従来のＩＩＩ族－Ｎ膜形成は、比較的非効率であり、低スループットであり、高コスト供給源材料の利用効率が低い費用がかかるプロセスである。最後に、従来のＩＩＩ族－Ｎ膜は、限定的なバンドギャップ調整能力しか有していない。これは、特にＤＵＶ ＬＥＤの製造において、半導体デバイスの設計と利用の柔軟性を制限する。対照的に、本明細書に開示の方法は、より大きな基板上での高品質膜の製造、デバイス利用のより大きな柔軟性、製造スループットの増加、及び製造コストの削減を重視している。
ＭＢＥは、複数の薄い結晶膜が高真空環境でエピタキシャル成長されるプロセスの一例にすぎない。このような膜は、例えば元素の周期表から選択された化合物半導体から構成される。例えば、ＩＩＩＡ－ＶＡ半導体は、Ａｌ、Ｇａ、及びＩｎのうちの少なくとも１つから選択されるＩＩＩＡ族金属と、Ａｓ、Ｐ、及びＮから選択されるＶＡ族種とを含むことで、化学量論組成のＡｌｘＧａ１－ｘＡｓｙＰ１－ｙ及びＡｌｘＧａ１－ｘＮを形成することができる。別の例では、ＩＩ－ＶＩ半導体は、Ｃｄ及びＺｎから選択されるＩＩ族金属と、Ｔｅ、Ｓ、及びＳｅから選択されるＶＩ族種とを含むことで、化合物ＺｎｘＣｄ１－ｘＴｅを形成することができる。更なる例としては、ＩＶ－ＩＶ（例えばＳｉｘＧｅｙＣｚ）及び金属酸化物ＭＯｘが挙げられる。金属酸化物の他の例は、ＲＥ－酸化物及びＲＥ－酸窒化物（ＲＥは希土類元素の群からの少なくとも１つの種、すなわちランタニド系列金属種またはアルカリ土類金属種から選択される）またはＩＩＡ－ＩＢ－ＶＩＡ（例えばＭｇｘＺｎ１－ｘＯ）の形態の混合酸化物であり、これらも本明細書に開示のＭＢＥ法を使用して製造される例示的な材料である。本発明の方法は、改善された成長速度で高均一性膜を形成するために、アモルファス酸窒化物及び金属合金などの他の材料も利用することができる。すなわち、本明細書に開示の物理的原理は、アドアトム及び基板に固有の表面化学とは無関係である。
更に、堆積プロセスにおいて化合物半導体材料を使用すると、堆積面上に逐次的に堆積される複数の異種のエピ層を製造する能力が付与される。これにより、量子工学による構造を具体的な電気光学及び電子用途（例えばＬＥＤ、レーザー、パワートランジスタ、及び高周波デバイス）に合わせて調整及び最適化することができる。
したがって、本発明の方法及びシステムにおいて、膜品質と膜成長速度との間のバランスを改善するために形成面に対して配置される材料供給源は、ＭＢＥシステムを使用する連続的な高スループット膜形成プロセスの支援に適している。本開示は、ＭＢＥシステムの製造業者によって固定された材料供給源の物理的配置に起因する遅い成長速度及び低い堆積均一性のうちの少なくとも１つを従来特徴としていた既存のシステム及び方法に対する改善を提供する。
従来の材料堆積システム
図１は、当該技術分野で公知の高真空反応チャンバー１０の一部の等角図であり、これは、基板２２の膜形成面２６に対して軸外にあり、かつある角度で配置されている材料供給源１８を含む。高真空反応チャンバー１０は、ＭＢＥシステム５の反応チャンバーであってもよい。真空環境１４は、真空ポンプ１６によって高真空反応チャンバー１０内で維持される。例えば、真空環境１４は、約１０－１２ｔｏｒｒ～約１０－７ｔｏｒｒ、約１０－１１ｔｏｒｒ～約１０－９ｔｏｒｒ、または約１０－１１ｔｏｒｒ～１０－５ｔｏｒｒの範囲であってもよい。十分に準備され、実質的に漏れのない反応器は、反応器のポンピング速度と供給源によって生成する入射ビーム圧力とに直接関連するベース圧力及び成長圧力（すなわち堆積中）を有する。
材料供給源１８は、高真空反応チャンバー１０の内側の基板２２に対して配置される。基板２２は、その上に材料の膜または層が形成され得る任意のベース材料であってもよい。基板２２は、回転中心軸ＡＸを中心に回転可能である。材料供給源１８に面している基板２２の側は、膜形成面２６を提供する。基板２２は、半径ＲＳＵＢを有する。
形成面２６は、材料供給源１８から運ばれる材料の標的である。すなわち、形成面２６は、エピタキシーなどによって膜が形成され得る基板２２の側である。エピタキシーとは、結晶性基板上に結晶性の被覆層を堆積させることを指し、被覆層は基板に記録される。言い換えると、エピタキシャル成長と呼ばれるためには、基板に関して被覆層の１つ以上の好ましい結晶配向が存在しなければならない。被覆層はエピタキシャル膜またはエピタキシャル層と呼ばれ、エピ層と呼ばれる場合もある。
材料供給源１８は、形成面２６上に膜を形成することができる任意の元素供給源または純粋種であってもよい。例えば、図１に示されている材料供給源１８はクヌーセン蒸発セルであってもよい。典型的なクヌーセン蒸発セルは、成形るつぼ（高純度の熱分解窒化ホウ素、溶融石英、タングステン、または黒鉛製）、複数の抵抗加熱フィラメント、水冷システム、るつぼ本体内に熱を封じ込めるための熱シールド、るつぼオリフィス、及びオリフィスシャッターを含む。これらはいずれも図示されていないものの、当業者には周知である。材料供給源１８は、出口開口部３０を含む。クヌーセン蒸発セルの場合、出口開口部３０は形成面２６に面したるつぼの端部の開口部である。るつぼの加熱の結果として、るつぼ内の材料（例えば液体）も加熱され、材料原子が蒸発する（例えば液体表面から）。単位時間あたりの単位面積あたりに蒸発する原子の数は、るつぼの温度を制御することによってよく制御することができる。蒸発する原子または種は、出口開口部３０から加圧下で運ばれ、明確に規定された出口速度かつ供給源から基板までの距離を超える平均自由工程（反応器内の高真空レベルによって維持される）で移動し、形成面２６の材料とこれらが衝突及び／または相互作用する場所である形成面２６に向けられる。すなわち、材料供給源１８の出口開口部３０を出る材料（または種）のプルーム３４が形成面２６に向けられる。プルーム３４は対称軸ＳＡを有する。
従来の市販のＭＢＥ堆積システムは、フラックス均一性と成長速度の両方の同時最適化を最初に考慮せずに、比較的小さな堆積面領域上で適切な材料フラックス均一性のために空間的に構成された材料供給源を利用する。図１は、基板の回転中心軸ＡＸを概略的に示している。材料供給源１８は、基板２２の回転中心軸ＡＸからの特定の横方向距離Ｘ、形成面２６の平面からの特定の直交（垂直）方向距離Ｚ、かつ形成面２６の平面に対して仮想フラックス面（ＶＦＰ）傾斜角αに位置している。したがって、材料供給源１８は「軸外」材料供給源である。横方向距離Ｘ及び直交方向距離Ｚは、基板堆積面２６の中心に対する材料供給源１８の座標である。
実際には、従来のＭＢＥシステムにおける材料供給源の最適ではない空間配置は、基板から供給源までの距離ＲＳｒｃ－Ｓｕｂを増加させることによって（すなわち、最適な配置に必要な距離よりも大幅に遠くに供給源を配置することによって）経験的に補われる。この増加した基板から供給源までの距離は、基板から供給源までの距離の二乗に反比例する成長速度の低下、及び放出された供給材料の利用率の低下を直接もたらす。加えて、従来のＭＢＥシステムでは、材料供給源からの種のプルームは、典型的には形成面２６の中心に向けられる。
従来のＭＢＥシステムは、以下によって規定される構成空間を有する反応器システムとして一般化及びまとめることができる：
（ｉ）堆積面の絶対回転中心を標的にするように配置された材料供給源プルームの対称軸ＳＡ、
（ｉｉ）供給源から基板までのＲｓｒｃ－ｓｕｂ、及び堆積面の中心に対して円筒対称または球対称で構成される基板回転軸ＡＸに対する供給源ＶＦＰ重心の横方向距離Ｘ、
（ｉｉｉ）Ｘ≦Ｒｓｒｃ－ｓｕｂかつβ＝ｔａｎ－１（Ｘ／Ｒｓｒｃ－ｓｕｂ）≦４５°（βは垂直軸Ｚと対称軸ＳＡの間の角度である）となるような割合の反応器寸法、及び
（ｉｖ）０≦α≦４５°の範囲に制限された仮想フラックス面傾斜角。
供給源の配置が最適化された材料堆積システム
図２は、いくつかの実施形態による、材料堆積システム５０の一部の等角図である。分子線エピタキシーシステムである材料堆積システム５０は、高真空反応チャンバー１００を有する。材料堆積システム５０は、軸外に、基板１２２の基板堆積面１２６に対してある角度で、かつ量Ｒｏｆｆｓｅｔだけずらされて配置されている材料供給源１１８を含む。すなわち、材料供給源１１８は、絶対中心ではなく、量Ｒｏｆｆｓｅｔだけ基板１２２の絶対中心からずらされた地点に向けられた対称軸ＳＡを有する。材料供給源１１８は、基板堆積面１２６の領域１２２Ｐ上に材料を堆積する。真空環境１１４は、真空ポンプ１１６によって高真空反応チャンバー１１０内で維持される。例えば、真空環境１１４は、一例では約１０－１２ｔｏｒｒ～約１０－７ｔｏｒｒ、別の例では約１０－１１ｔｏｒｒ～約１０－９ｔｏｒｒ、または更に別の例では約１０－１１ｔｏｒｒ～１０－５ｔｏｒｒの範囲であってもよい。
材料供給源１１８は、高真空反応チャンバー１００内部の基板１２２に対して配置されて、高スループットを維持しながらも高い均一性を有する堆積層を生成する。基板１２２は、材料の膜または層を上に形成することができる任意のベース材料であってもよい。例えば、基板１２２は、きれいな原子面を有するシリコン（例えば単結晶）、サファイア、ＭｇＯ、またはＧａ２Ｏ３のウェーハであってもよい。基板１２２は、回転の中心軸ＡＸの周りで回転可能である。基板堆積面１２６は、エピタキシーなどによって膜が形成され得る側の基板１２２の面、例えば前面である。基板１２２は、特定の半径ＲＳＵＢを有する。例えば、８インチの基板１２２は４インチのＲＳＵＢを有し、１２インチの基板１２２は６インチ（約１５０ｍｍ）のＲＳＵＢを有する、などである。図１で示されている基板１２２は円形であるが、本発明のシステム及び方法はこれに限定されない。例えば、基板１２２は、正方形またはその他の円形ではない形状であってもよい。別の実施形態では、材料供給源１１８は、１枚以上の基板が上に取り付けられているプラテンなどに対して配置される。
当業者は、高真空反応チャンバー１００が、図２に示されていない他の構成要素（例えば基板ヒーター、材料供給源開口部、感知装置、追加の真空ポンプシステム構成要素など）を含み得ることを認識するであろう。
材料供給源１１８は、基板堆積面１２６上に膜を形成することができる任意の元素または純粋種の供給源であってもよい。いくつかの実施形態では、材料供給源は窒素または酸素のプラズマ源であってもよい。材料供給源１１８の例としては、ガス状前駆体インジェクター、予熱されたガスインジェクター、昇華した固体材料または蒸発した液体材料を収容するためのクヌーセンタイプの熱駆動るつぼ（すなわちクヌーセン蒸発セル）、供給源材料の電子ビーム蒸発器による加熱、及びガス状原料用のリモートプラズマ活性化源（すなわち、プラズマ領域が完全に供給源の中に含まれ、供給源から基板表面に向かって延びていない供給源）が挙げられる。一例では、アルミニウム（Ａｌ）が基板堆積面１２６上にエピタキシャル成長される材料である場合、材料供給源１１８は、実質的に相互作用しないるつぼの中に含まれる実質的に純粋なアルミニウムを含むクヌーセン蒸発セルであってもよい。
材料供給源１１８は、出口開口部１３０及び材料供給源１１８内の材料の材料レベル１３２を含む。クヌーセン蒸発セルの場合、出口開口部１３０は、基板堆積面１２６に面しているるつぼの端部の開口部である。材料供給源１１８の出口開口部１３０を出る材料（または種）のプルーム１３４は、基板堆積面１２６に向けられる。別の実施形態では、材料供給源１１８は複数の出口（出口開口部１３０）を含む。
基板１２２に対する材料供給源１１８の位置は、望まれる層堆積の均一性と望まれる層成長速度を実現するために基板１２２に対する材料供給源１１８の傾斜角、横方向距離、及び／または直交方向距離を製造実施の合間に変更できるように動的に調整可能である。傾斜角、横方向距離、及び直交方向距離の設定は、材料供給源の材料放出空間分布に依存する。位置調整は、互いに異なる材料を放出する複数の材料供給源を同時に使用することによっても影響を受ける場合がある。いくつかの実施形態では、材料供給源の傾斜角を最初に設定することができ、直交方向距離及び横方向距離の最小値は、設定された傾斜角を使用して決定することができる。他の実施形態では、直交方向距離及び横方向距離を最初に設定することができ、傾斜角は、望まれる成長速度で望まれる層堆積の均一性が得られるように決定することができる。いくつかの実施形態では、基板１２２が固定されている間、材料供給源１１８の位置は移動可能であり、あるいは基板１２２は、材料供給源１１８の代わりに、または材料供給源１１８に加えて移動可能であってもよい。例えば、位置調整機構は、材料供給源、基板、または材料供給源と基板の両方と連結されていてもよい。位置調整機構は、例えば、スロットに沿って固定されるブラケット、調節可能な長さを有するアームもしくはポスト、リニアアクチュエータ、またはこれらの組み合わせであってもよい。
材料（または種）のプルーム１３４は、実質的に相互作用しない粒子のフラックスであり、これは、材料供給源１１８から前方向に放出される種の角度分布によって特徴付けることができる空間ビームフラックスプロファイル（ＢＦＰ）を有する。ＢＦＰは、材料供給源の既定の材料放出空間分布と呼ばれる場合もある。ビームフラックスプロファイルは、プルーム１３４の対称軸ＳＡに対するＢＦＰ角度θの関係によって特徴付けられる。したがって、材料供給源１１８は、特定の余弦Ｎ係数で近似することができ、またこれを有することにより特徴付けられる。余弦Ｎ係数は、図３を参照してより詳しく説明される。
図３は、材料供給源の特定の余弦Ｎ係数に対応するビームフラックスプロファイルの例のプロット２００である。プロット２００は、ＢＦＰ角度θの関数としての特定のビームフラックスプロファイルの角度ビーム分散を示している。例えば、プロット２００には、余弦Ｎ係数が１であり、実質的に球形であり、等方性の点源とみなされるＢＦＰ２１０が示されている。Ｎ＞１のｃｏｓＮ（θ）を有するＢＦＰは、図３に示されているように、より指向性を有している。例えば、プロット２００には、余弦Ｎ係数が６であり、球形ではなく、ＢＦＰ２１０よりも細長くて狭いビームフラックスプロファイルであるＢＦＰ２１４が示されている。プロット２００には、余弦Ｎ係数が１から６の間であるＢＦＰ２１０とＢＦＰ２１４との間の他のＢＦＰの例も示されている。例として、余弦Ｎ係数が１及び余弦Ｎ係数が６の光源は、前方に投影されたビームの８０％がそれぞれ±３６．４°及び±１５．５°の角度範囲内に含まれるという点で異なる。したがって、余弦Ｎ係数材料供給源及び回転堆積面に対する相対的な構成配置の賢明な選択によって、フラックス利用率の改善を実現することができる。例えば、余弦Ｎ係数を有する供給源を使用すると、より指向性が得られ、そのため無駄になる材料の量が減らされる。
材料供給源１１８は、余弦Ｎ因子によって特徴付けられる任意の供給源であってもよい。この余弦Ｎ因子の特徴付けは、材料供給源１１８が材料を蒸発させる液体供給源であるか、昇華材料である昇華供給源であるか、ガス供給源であるかなどの供給源のタイプとは無関係である。
従来のＭＢＥシステムは、約１～約２の範囲の余弦Ｎ係数を有する材料供給源を利用する。実質的に球形のプルームが高いフラックス均一性に有利であると当業者には広く考えられている。更に、従来の材料供給源では、有効な余弦Ｎ係数は、供給源材料の減少に応じて変化する可能性がある。これは、供給源材料が減少するのに伴い堆積面全体の空間フラックスの不均一性の変化をもたらし、材料供給源が堆積面に対して最適ではない位置に構成されている場合、この問題は悪化する。したがって、本実施形態では、有効な余弦Ｎ係数の変動に耐える最適な供給源構成を有する堆積反応器を設計することが望ましい。
更に、従来のＭＢＥシステムでは、材料供給源は形成面から比較的長い距離に配置され、典型的には最適距離をはるかに超えている。従来技術のシステムは、典型的には、堆積面の直径をはるかに超えるＲｓｃｒ－ｓｕｂを使用する（すなわちα＜４５°でＲｓｃｒ－ｓｕｂ＞＞２Ｒｓｕｂ）。余弦Ｎ係数が１＜Ｎ≦２であることを特徴とする従来の材料供給源の典型的なＢＦＰは、供給源ビームを構成する種が移動しなければならない長い距離と相まって、（１）最適ではない成長速度、（２）堆積面全体にわたるフラックスの不十分な均一性、（３）堆積された膜に悪影響を与え得る多量の残留バックグラウンド不純物種、及び（４）堆積面を横断するフラックスに対する供給源から放出された合計のフラックスの比率により測定される不十分なフラックス利用率、うちの少なくとも１つをもたらす。すなわち、従来のシステムにおける材料供給源からの種は、形成面に向けられるのとは対照的に、チャンバーのかなりの体積全体に放出される傾向がある。
本方法及びシステムでは、材料供給源１１８によって生成されるプルーム１３４の対称軸ＳＡは、基板１２２の基板堆積面１２６の周囲の明確に規定された部分に向けられる。具体的には、プルーム１３４の対称軸ＳＡはずらされ、基板堆積面１２６の回転中心から離れた地点に向けられる。すなわち、材料供給源１１８は、回転軸ＡＸから量Ｒｏｆｆｓｅｔだけ離れた地点で基板１２２と交差する対称軸ＳＡを有する。
更に、基板１２２の基板堆積面の回転中心軸ＡＸからの材料供給源１１８の配置を表す横方向距離Ｘ及び直交方向距離Ｚは、ＲＳＵＢにスケーリングされる。ＲＳＵＢに対する横方向距離Ｘ及び垂直距離Ｚの関係は、高真空反応チャンバー１００のサイズをスケーリングするために使用することができる。反応チャンバー１００内の材料供給源１１８を基板１２２に近づけることを可能にすることにより、反応システム（材料堆積システム５０）の全体のサイズをより小さくすることができ、結果としてコストを削減することができる。
材料供給源１１８の出口である出口開口部１３０は、図２の詳細図Ａに示されているように有効面積Ａｓｒｃを有する。有効面積Ａｓｒｃは、半径Ｒｓｒｃで定義することができる。有効面積ＡＳＲＣを有する出口開口部１３０は、複数の独立した余弦Ｎ元素供給源として特徴付けまたは設計することができる。例えば、ｉ＝｛１、…、ｊ、…、ｍ｝の添え字が付けられた元素供給源の整数ｍ（ｍ＞１）は、ｃｏｓＮｉ（θｉ）で示される既定の材料放出空間分布（ＢＦＰ）によってそれぞれ特徴付けられる。元素供給源は、Ｎｉがｉの全ての値について一定であるように選択することができ、あるいは少なくとも２種の異種の元素供給源をＮｉ≠Ｎｊで選択することができる。
材料堆積システムにおける材料供給源の配置を決定する一例では、半径ＲＳＵＢ＝１．５である円形の基板堆積面１２６を使用して、直径３００ｍｍの基板１２２を表すことができる。半径ＲＳＲＣ＝０．２によって定義される円形領域の化合物供給源（すなわち材料供給源）は、基板堆積面１２６に対して正のｚ方向の半空間に配置され、中心はＳ０（Ｓ０ｘ、Ｓ０ｙ、Ｓ０ｚ）に配置され、ＶＦＰ傾斜角α＝４５°である。供給源は、ΔρＳＲＣ＝０．１の３つの半径方向のステップで離散化され、離散化された要素はΔθＳＲＣ＝３６°の角度間隔で配置され、それにより２１の元素で化合物供給源平面が形成される。元素の各供給源は、修正された余弦エミッタ
Figure 0007314181000001
としてモデル化される。ＶＦＰ上の各供給源元素は、ＶＦＰの表面法線
Figure 0007314181000002
に平行な基板堆積面１２６に向けられたフラックスを放出する。その後、方向付けられたフラックスセグメントと基板堆積面１２６上の一般的な点Ｐとの交点が、ユークリッド距離ノルム
Figure 0007314181000003
と共に計算される。基板１２２または基板堆積面１２６は、同様に、ΔＲＳＵＢ＝０．１及びΔθＳＵＢ＝１０°の半径方向及び角度の増分で離散化され、それにより、デカルト座標Ｐ（ｘＳＵＢ、ｙＳＵＢ、ｚＳＵＢ）を有する５４１点のサンプリングメッシュが得られる。
材料堆積システムの真空環境は、供給源開口部から放出された材料の弾道粒子形態を、材料供給源出口開口部と、材料放出空間分布の対称軸と交差する堆積面上の地点との間をユークリッド距離以上に維持するための平均自由行程の長さに対して十分である。反応チャンバー内の残留バックグラウンド不純物種が大幅に減少する、適切な高真空条件が提供される。材料供給源の余弦Ｎ係数は、所定の真空レベルでの反応チャンバー内の残留バックグラウンド不純物種の量にも直接影響する。供給源材料が十分に高純度の材料から構成されていると仮定すると、成長膜に組み込むためにその後利用される（すなわち望ましい材料供給源フラックスに追加の望ましくない不純物フラックス成分を形成する）不純物濃度は、堆積中に維持される堆積速度と真空レベルに主に依存する。すなわち、供給源材料フラックスの導入前の反応器内の所定のベース真空レベルに対し、十分に準備された清浄な堆積面が望ましくない不純物表面被覆を堆積する定量可能な時間量が存在する。そのため、小さなフラックスの不均一性、高い成長速度、及び低いバックグラウンド不純物濃度を同時に達成することが望ましい。
本開示では、ずらされた供給源である材料供給源１１８は、従来のＭＢＥシステムと比較して、基板堆積面１２６全体にわたる改善されたフラックス不均一性と、短縮された供給源から基板までの距離の両方を提供する。すなわち、最適な位置は、従来のＭＢＥシステムと比較して、所定の基板堆積面１２６領域に対して低減されたフラックス不均一性及び増加した成長速度を実現する所定の材料供給源のタイプについて決定される。
更に、本実施形態は、大面積の堆積面の実用性のために明確に高真空反応器内で利用される材料供給源（複数可）の最適な構成空間を提供する。加えて、大きい堆積面積の反応器は、Ｎ≧２の有効余弦Ｎ係数や供給源ＶＦＰ面積などの、材料供給源の特徴を適切に選択することにより、本方法に従って更に最適化することができる。
いくつかの実施形態では、材料供給源１１８は、２≦Ｎ≦６の範囲などの０＜Ｎ≦１０の範囲の余弦Ｎ係数を有する。更に、複数の実施形態では、材料供給源１１８は、従来技術の最適ではない構成と比較して、基板堆積面１２６に最適かつ近くに配置される。結果として、堆積種の放出されたプルーム１３４は、従来のＭＢＥシステムの場合よりも高い効率で基板堆積面１２６に堆積される。供給源材料種の移動距離が大幅に短いと、堆積面での堆積種の堆積速度が逆二乗で増加する。これにより、材料供給源から放出される堆積種に必要とされる平均自由行程が大幅に小さくなり、したがって、実質的に衝突のない領域をより高い作動圧力（すなわちより低い真空レベル）で維持することができる。成長速度が改善されるという更に有利な特性は、堆積された膜内の残留バックグラウンド不純物種の影響が低減されることである。
「供給源利用率」は、基板堆積面１２６を横断する材料供給源１１８から物理的に放出される材料の量（すなわち体積単位）を指す。従来の軸外ＭＢＥ反応器の構成は、最大でも２５％の供給源使用率しか得られない。対照的に、本実施形態は、最適化された標的フラックスの不均一性のために空間的に構成されたプルーム１３４を提供することから、最大化された堆積速度、したがってより高いフラックス利用率が実現される。更に、本実施形態は、従来のＭＢＥ（例えば約１～２の余弦Ｎ係数）よりも高い指向性材料供給源（例えば最大約６の余弦Ｎ係数）を使用する。したがって、最適に構成された場合、本実施形態は、供給源利用率を更に増加させる。例えば、本実施形態を使用する供給源利用率は、約３０％～約５０％とすることができる。したがって、本実施形態により、従来のＭＢＥよりも効率的であり、従来のＭＢＥと比較して最も速い堆積速度で最適な標的フラックスの不均一性を実現する膜形成プロセスが得られる。
更に、本実施形態は、膜形成種の十分に大きな平均自由行程を維持するための最適な高真空条件を提供し、これにより、高品質のエピタキシャル膜を形成することができる。平均自由行程は、移動する粒子（例えば原子、分子、光子）が連続する衝撃（または衝突）間で進む平均距離であり、これはその方向、エネルギー、またはその他の特性を変更する。より具体的には、複数の実施形態は、基板堆積面１２６からの材料供給源１１８の距離よりも大きい膜形成種の平均自由行程を維持する高真空条件を提供する。例えば、３００°Ｋの不活性分子窒素（Ｎ２）で完全に均一に満たされた反応器に向けられたΦＡｌ＝５×１０１９ａｔｏｍｓ・ｍ－２・ｓ－１のフラックスを生成する単体Ａｌ原子のみから構成された材料供給源ビームの例の場合、ＬＭＦＰ＝１メートルのＡｌ原子の平均自由行程を得るためには、最大作動チャンバー圧力は１０－６ｔｏｒｒに制限され、好ましくはそれ未満である。実際には、原子が供給源から堆積面まで移動するのに必要な、妨げられない最長の光路長は、最大でＬＭＦＰ／２である必要がある。それに加えた更なる制限は、堆積される膜のタイプに特有のバックグラウンド不純物の種類及び量の影響である。本実施形態は、成長速度（すなわち堆積面上に目的材料の１つの単分子層を堆積するための時間τＭＬ）が、不純物種の同等の単分子層を堆積するのに必要な時間τｉｍｐよりも少なくとも係数λ≧１０３～１０４倍速いことが望まれる場合（すなわちτｉｍｐ≧λ・τＭＬ）に、高品質の膜を得ることができる。これにより、反応器内の許容可能な残留不純物圧力の上限が１０－９～１０－１０ｔｏｒｒほどにされる。
したがって、材料供給源によって生成された放出される種の平均自由行程は、堆積面との相互作用まで弾道的であり衝突がないとみなされる。更に、反応器のベース圧力は、不純物種を含んでおらず、堆積面で生成されるフラックスプロファイルに寄与しないとみなされる。
再び図２及び図３を参照すると、材料堆積システムを構成する方法は、膜品質と膜成長速度との間のバランスを改善する目的で材料供給源の位置を決定することを含む。２種以上の材料供給源を最適化することができ、各材料供給源の対称軸は、基板の回転軸からずれた地点に向けられる。例えば、複数の実施形態は、所定の材料供給源についての最小横方向距離Ｘ及び最小直交方向距離Ｚ並びに傾斜角を決定することを含み、材料供給源は、出口開口部及び材料放出空間分布などの所定のパラメータ（例えば所定の余弦Ｎ係数）を有する。別の例では、複数の実施形態は、所定の材料供給源の傾斜角並びに所定の横方向距離Ｘ及び直交方向距離Ｚを決定することを含み、材料供給源は、出口開口部及び材料放出空間分布などの所定のパラメータ（例えば所定の余弦Ｎ係数）を有する。いくつかの実施形態では、提案された材料供給源の位置（及び／または角度）を試験することができ、望まれる層の均一性を満たすために、試験後に傾斜角α、横方向距離、直交方向距離、望まれる成長速度、及び出口開口部形状のうちの１つ以上を動的に変更することができる。いくつかの実施形態では、望まれる層の均一性が満たされない場合、例えば達成できないとみなされる場合、望まれる層の均一性を新しい値に変更することができ、その後、新しい材料供給源の位置パラメータが、新しい値を満たすように決定される。いくつかの実施形態では、材料供給源と基板との間の相対位置の計算は、一緒に使用される複数の材料供給源について行うことができる。すなわち、いくつかの実施形態では、材料供給源の位置の決定は、材料供給源と追加の材料供給源が一緒に使用される場合を考慮する。本発明の方法は、図８を参照してより詳しく説明される。
材料供給源配置の最適化
図４～図７は、基板堆積面１２６に対する材料供給源１１８の特定の位置の構成空間のプロットの例であり、計算された膜の不均一性は、材料供給源１１８の座標Ｘ及びＺの関数としてプロットされている。図４～図７のそれぞれのプロットで示されている構成空間は、特定のＶＦＰ傾斜角α、材料供給源１１８の特定の余弦Ｎ係数、及び基板堆積面１２６の特定のＲＳＵＢ（膜形成の領域を示す）に対して一意である。方法は、図４～図７のプロットに示されている構成空間のみに限定されず、これらの構成空間は例示にすぎない。ＭＢＥを使用した連続的な高スループット膜形成プロセスの支援に適した、ＶＦＰ傾斜角α、余弦Ｎ係数、及びＲＳＵＢ値の任意の組み合わせについての構成空間が存在する。表１は、図４～図７に示されているプロットに対応する構成空間を示す。
Figure 0007314181000004
図４では、プロット３００は、余弦Ｎ係数＝２、ＶＦＰ傾斜角α＝４５°、かつＲＳＵＢ＝１．５である場合の材料供給源１１８の位置の構成空間を示している。プロット３００のＸ座標、Ｚ座標、及びＲＳＵＢは無次元であることに留意されたい。プロット３００は、＞１５％の膜不均一領域、１０％の膜不均一領域、５％の膜不均一領域、２％の膜不均一領域、１％の膜不均一領域、０．５％の膜不均一領域、及び０．３％の膜不均一領域を示しており、これらのそれぞれは、基板堆積面１２６に対する材料供給源１１８の距離Ｘ及びＺの関数としてプロットされている。曲線３１０は、＞１５％と１０％の膜不均一領域の間の境界を形成する。曲線３１２は、１０％と５％の膜不均一領域の間の境界を形成する。曲線３１４は、５％と２％の膜不均一領域の間の境界を形成する。曲線３１６は、２％と１％の膜不均一領域の間の境界を形成する。曲線３１８は、１％と０．５％の膜不均一領域の間の境界を形成する。曲線３２０は、０．５％と０．３％の膜不均一領域の間の境界を形成する。１％の膜不均一性の特定の島３１７が、２％の膜不均一領域（すなわち曲線３１６の頂点の近く）に存在し得ることに留意されたい。同様に、０．５％の膜不均一性の特定の島が、１％の膜不均一領域（すなわち曲線３１８の頂点の近く）に存在し得る。同様に、０．３％の膜不均一性の特定の島が、０．５％の膜不均一領域（すなわち曲線３２０の頂点の近く）に存在し得る。
所定の不均一性値に対して、材料供給源１１８の出口開口部１３０から基板堆積面１２６までの可能な最短距離を提供することによって、最も速い成長速度を達成することができる。したがって、できるだけ短いＸとＺの距離を与える所定の不均一領域内の地点（すなわちＲｓｒｃ－ｓｕｂ＝（Ｘ２＋Ｚ２）１／２が最小化される場所）を選択することによって最も速い成長速度を達成することができる。供給源から形成面までの距離が短いほど成長速度が速くなる、すなわちＭＢＥシステムのスループットが高くなるため、短いＸとＺの距離が望ましい。例として、プロット３００を参照すると、２％の不均一性が膜形成プロセスの目標であり、かつできるだけ速い成長速度が望まれる場合、頂点に近く、曲線３１４のすぐ内側にある点Ａは、できるだけ短い距離Ｘ及びＺが得られるように、ひいてはできるだけ速い成長速度が得られるように選択される。この例では、点Ａに対応して、ＶＦＰ傾斜角α＝４５°を有する材料供給源１１８（余弦Ｎ係数＝２を有する）が、約２％の不均一性を達成するために約２．４の距離Ｘ及び約２の距離Ｚに設定される。別の例では、点Ｂに対応して、ＶＦＰ傾斜角α＝４５°を有する材料供給源１１８（余弦Ｎ係数＝２を有する）が、約１％の不均一性でできるだけ速い成長速度が得られるように約３の距離Ｘ及び約２．６の距離Ｚに設定される。
図５では、プロット４００は、材料供給源１１８が余弦Ｎ係数＝３、ＶＦＰ傾斜角α＝４５°、かつＲＳＵＢ＝１．５である場合の材料供給源１１８の位置の構成空間を示している。プロット４００のＸ座標、Ｚ座標、及びＲＳＵＢは無次元であることに留意されたい。プロット４００は、材料供給源１１８の座標Ｘ及びＺの関数としてプロットされている、＞１５％の膜不均一領域、１０％の膜不均一領域、５％の膜不均一領域、２％の膜不均一領域、１％の膜不均一領域、及び０．５％の膜不均一領域を示している。曲線４１０は、＞１５％と１０％の膜不均一領域の間の境界を形成する。曲線４１２は、１０％と４％の膜不均一領域の間の境界を形成する。曲線４１４は、４％と２％の膜不均一領域の間の境界を形成する。曲線４１６は、２％と１％の膜不均一領域の間の境界を形成する。曲線４１８は、１％と０．５％の膜不均一領域の間の境界を形成する。０．５％の膜不均一性の特定の島が、１％の膜不均一領域（すなわち曲線４１８の頂点の近く）に存在し得ることに留意されたい。
一例では、プロット４００の点Ａに対応して、ＶＦＰ傾斜角α＝４５°を有する材料供給源１１８（余弦Ｎ係数＝３を有する）が、約１％の不均一性を達成するために約３．２の距離Ｘ及び約２．６の距離Ｚに設定される。別の例では、プロット４００の点Ｂに対応して、ＶＦＰ傾斜角α＝４５°を有する材料供給源１１８（余弦Ｎ係数＝３を有する）が、約０．５％の不均一性を達成するために約４．２の距離Ｘ及び約３．５の距離Ｚに設定される。したがって、１％の不均一性では、材料供給源１１８は、余弦係数２（プロット３００の点Ｂ）よりも余弦係数３（プロット４００の点Ａ）の場合でより大きいＸ距離に配置する必要がある。
図６では、プロット５００は、材料供給源が余弦Ｎ係数＝６、ＶＦＰ傾斜角α＝４５°、かつＲＳＵＢ＝１．５である場合の材料供給源１１８の位置の構成空間を示している。プロット５００のＸ座標、Ｚ座標、及びＲＳＵＢは無次元であることに留意されたい。プロット５００は、材料供給源１１８の座標Ｘ及びＺの関数としてプロットされている、＞１５％の膜不均一領域、１０％の膜不均一領域、５％の膜不均一領域、２％の膜不均一領域、１％の膜不均一領域、及び０．５％の膜不均一領域を示している。曲線５１０は、＞１５％と１０％の膜不均一領域の間の境界を形成する。曲線５１２は、１０％と５％の膜不均一領域の間の境界を形成する。曲線５１４は、５％と２％の膜不均一領域の間の境界を形成する。曲線５１６は、２％と１％の膜不均一領域の間の境界を形成する。曲線５１８は、１％と０．５％の膜不均一領域の間の境界を形成する。５％の膜不均一性の特定の島が、１０％の膜不均一領域（すなわち曲線５１２の頂点の近く）に存在し得ることに留意されたい。同様に、２％の膜不均一性の特定の島が、５％の膜不均一領域（すなわち曲線５１４の頂点の近く）に存在し得る。同様に、１％の膜不均一性の特定の島が、２％の膜不均一領域（すなわち曲線５１６の頂点の近く）に存在し得る。
同様に、０．５％の膜不均一性の特定の島が、１％の膜不均一領域（すなわち曲線５１８の頂点の近く）に存在し得る。
一例では、プロット５００の点Ａに対応して、ＶＦＰ傾斜角α＝４５°を有する材料供給源１１８（余弦Ｎ係数＝６を有する）が、約１％の不均一性を達成するために約３．６の距離Ｘ及び約２．６の距離Ｚに設定される。別の例では、プロット５００の点Ｂに対応して、ＶＦＰ傾斜角α＝４５°を有する材料供給源１１８（余弦Ｎ係数＝６を有する）が、同様に約１％の不均一性であるが点Ａよりもわずかに遅い成長速度を達成するために約３．７の距離Ｘ及び約２．７の距離Ｚに設定される。したがって、１％の不均一性では、材料供給源１１８は、余弦係数２（プロット３００の点Ｂ）よりも余弦係数３（プロット４００の点Ａ）よりも余弦係数６（プロット５００の点ＡまたはＢ）の場合で更に大きなＸ距離に配置する必要がある。
図７を参照すると、プロット６００は、ＶＦＰ傾斜角α＝３０°、材料供給源１１８余弦Ｎ係数＝３、かつＲＳＵＢ＝１．５である場合の材料供給源１１８の位置の構成空間を示している。プロット６００のＸ座標、Ｚ座標、及びＲＳＵＢは無次元であることに留意されたい。プロット６００は、材料供給源１１８の座標Ｘ及びＺの関数としてプロットされている、＞１５％の膜不均一領域、１０％の膜不均一領域、５％の膜不均一領域、２％の膜不均一領域、１％の膜不均一領域、及び０．５％の膜不均一領域を示している。曲線６１０は、＞１５％と１０％の膜不均一領域の間の境界を形成する。曲線６１２は、１０％と５％の膜不均一領域の間の境界を形成する。曲線６１４は、５％と２％の膜不均一領域の間の境界を形成する。曲線６１６は、２％と１％の膜不均一領域の間の境界を形成する。曲線６１８は、１％と０．５％の膜不均一領域の間の境界を形成する。１％の膜不均一性の特定の島が、２％の膜不均一領域（すなわち曲線６１６の頂点の近く）に存在し得ることに留意されたい。同様に、０．５％の膜不均一性の特定の島が、１％の膜不均一領域（すなわち曲線６１８の頂点の近く）に存在し得る。
一例では、プロット６００の点Ａに対応して、ＶＦＰ傾斜角α＝３０°を有する材料供給源１１８（余弦Ｎ係数＝３を有する）が、約１％の不均一性を達成するために約３の距離Ｘ及び約３．３の距離Ｚに設定される。別の例では、プロット６００の点Ｂに対応して、ＶＦＰ傾斜角α＝３０°を有する材料供給源１１８（余弦Ｎ係数＝３を有する）が、同様に約１％の不均一性であるが点Ａよりもわずかに遅い成長速度を達成するために約３．０５の距離Ｘ及び約３．３５の距離Ｚに設定される。プロット６００の点ＡまたはＢをプロット４００の点Ａと比較すると、同じ余弦係数＝３では、傾斜角αの３０°から４５°への変更が、１％の不均一性の目標を達成するためのＸ距離とＺ距離に影響を及ぼすことが分かる。
図８は、膜品質と膜成長速度との間のバランスを改善するために、材料堆積システムにおいてずらして材料供給源を構成する方法７００の例の流れ図である。方法の実施形態は、特定の変数の値を選択し、他の変数を最適化するために材料堆積プロセスを数学的にモデル化することを含む。例えば、望まれる層成長速度で望まれる層堆積の均一性を実現するためにＸとＺを最小化するなど、所定の材料供給源のタイプと傾斜角に対して、横方向距離Ｘと直交方向距離Ｚを最適化することができる。他の例示的な実施形態では、距離Ｘ及びＺは固定されてもよく、傾斜角は、望まれる成長速度で望まれる層の堆積均一性を実現するために決定することができる。更に他の実施形態では、望まれる堆積均一性及び成長速度を満たすために、基板（ＲＳＵＢ）のサイズまたは余弦Ｎ供給源のタイプを変更することができる。
従来のＭＢＥシステムは、正確なエピ層の厚さ、高均一性のフラックス、異種のエピ層間の急峻な界面、高均一性の膜、高構造膜、及び高い電子品質の結晶膜を実現するための手段として、比較的遅い成長速度を使用することを特徴とする。例えば、従来のＭＢＥシステムにおける成長速度は、約０．１単層／秒（ＭＬ／秒）から約１０ＭＬ／秒である場合がある。更に、ＭＢＥシステムは、典型的には、堆積膜への意図しない不純物の取り込みを少なくするために必要とされる低い残留ベース圧力を得るために、特殊であるが簡単な高真空準備方法を要する。高品質のエピタキシーに適した真空状態の実現に向けた反応器準備におけるこの先行投資は、高圧ＣＶＤ反応器と比較した場合の重要な差別化要因である。更に、材料供給源（固液蒸発型の供給源など）は、反応器へのフロントエンドの大気予圧を必要とし、その後、反応器が再度真空になると、材料供給源にアクセスできなくなる。したがって、高スループットの膜形成プロセスでは、材料供給源の機能（ｃａｍｐａｉｇｎ）の所定の寿命と総堆積膜厚についての単位面積あたりのエピ層コスト（＄／ｍ２）を管理するために高いフラックス利用効率が必要とされる。更に望ましい特性は、低いフラックスの不均一性を維持しながら所定の堆積サイクルの総堆積面積を増加させるための反応器サイズのスケーラビリティである。これにより、面積あたりのコスト（例えば＄／ｍ２）及び所有コストを更に削減することができる。増加した堆積表面積には、単一の大面積基板または有利には堆積面を横切るように配置された複数のより小さな基板が含まれ得ることが理解される。
従来のＭＢＥシステムでは、成長速度と、材料供給源と形成面との間の距離（以下供給源から形成面までの距離と呼ぶ）との間に直接的な相関関係が存在する。より具体的には、供給源から形成面までの距離が短いほど、潜在的な成長速度は速くなる。供給源から形成面までの距離が長いほど、成長速度は遅くなる。したがって、高い均一性の膜を得るために、従来のＭＢＥシステムは、本明細書で教示される最適位置を超えて形成面から遠い距離に材料供給源を配置することによって遅い成長速度を満たす。結果として、従来のＭＢＥシステムで高い成長速度を実現するためには、供給源から形成面までの距離を大幅に短くする必要があるが、そのようにすると、通常、堆積面全体の膜の均一性が損なわれ、最大堆積表面積が制限される（すなわちプロセスのスケーラビリティが制限される）。
対照的に、方法７００は、いくつかの実施形態によれば、高品質の膜を実現しながらも、ＭＢＥプロセスにおいて高い成長速度を満たすための技術を提供する。一例では、方法７００は、堆積面全体で約≧９５％の厚さの均一性を有する（すなわち約≦５％不均一である）膜を提供する。別の例では、方法７００は、約≧９９％の均一性（すなわち約≦１％の不均一性）を有する膜を提供する。方法７００は、以下のステップを含み得る。
ステップ７１０において、回転機構が設けられる。回転機構は、基板の基板堆積面の中心軸の周りで基板を回転させる。いくつかの実施形態では、基板は、６インチ（１５０ｍｍ）以上の直径を有する。
ステップ７１４では、材料の元素種や材料供給源のタイプなど、材料供給源が選択される。材料供給源と基板は真空環境内に含まれる。材料供給源を選択する一例では、形成される膜がガリウムを含む場合、選択される種はガリウム種である。別の例では、形成される膜がアルミニウムを含む場合、選択される種はアルミニウム種である。次いで、材料供給源１１８のタイプ（すなわち気体、液体、及び固体）が、選択された種に基づいて選択される。一例では、選択された種がガリウムである場合、ガリウムの液体蒸発のためのクヌーセン蒸発セルが選択される。いくつかの実施形態では、材料供給源は、例えば約Ｎ＝１から約Ｎ＝６までの範囲のビームフラックスプロファイルを有する余弦Ｎ供給源であってもよく、これは、従来のＭＢＥを使用する他の方法では不可能である。材料供給源と追加の材料供給源が一緒に使用される場合には、すなわち異なる材料を同時に基板に堆積するために使用される場合には、追加の（すなわち複数の）材料供給源が含まれていてもよい。いくつかの実施形態では、材料供給源は、活性窒素を放出する窒素プラズマ源、及び酸素プラズマ材料源を含む。
各材料供給源１１８は、出口開口面を備えた出口開口部１３０、及び出口開口面からの既定の材料放出空間分布を有する。２種以上の材料供給源が使用される場合には、各材料供給源の既定の材料放出空間分布が取得される。いくつかの実施形態では、出口開口部は、出口開口部形状を有し、この方法は、出口開口部形状を選択することを更に含む。既定の材料放出空間分布は、中心軸からずれた地点で基板と交差する対称軸を有しており、出口開口部は、ある直交方向距離、ある横方向距離、及び基板の中心軸に対するある傾斜角で配置されることになる。余弦Ｎ係数材料供給源については、（例えば経験的に）あらかじめ定められた余弦Ｎ係数及び材料放出空間分布は、選択された材料供給源１１８の供給業者から入手することができる。一例では、選択された材料供給源１１８の余弦Ｎ係数は、約３または最大約６などの２以上である。
ステップ７１８では、ｉ）選択された材料供給源１１８を設置するためのＶＦＰ傾斜角αが設定されるか、ｉｉ）材料供給源の出口開口部の直交方向距離及び横方向距離が設定される。選択された材料供給源１１８のＶＦＰ傾斜角αは、一例では約３０°から９０°未満、別の例では約３０°から約６０°、更に別の例では約４５°であってもよい。一例では、選択されたＶＦＰ傾斜角αは４５°である。材料供給源１１８のプルーム１３４が基板堆積面１２６に実質的に直交して供給される従来のＭＢＥとは異なり、材料供給源１１８のプルーム１３４は傾斜した角度で供給される。
ステップ７２６では、望まれる成長速度で望まれる層の堆積均一性を実現するための、基板上の材料の望まれる堆積が選択される。いくつかの実施形態では、目標とする（望まれる）均一性（または不均一性）値は、フラックスとして表すことができる。いくつかの実施形態では、フラックスまたは膜の均一性は、許容値として表すことができる。一例では、基板堆積面１２６にわたる選択された目標とされる厚さの均一性は、９９％（すなわち１％の不均一性に相当）である。本開示では、目標値は、望まれる値と呼ばれることもある。堆積表面積（すなわち基板堆積面１２６の面積）は、望まれる層の均一性及び望まれる成長速度のためのパラメータの決定において考慮される。一例では、基板１２２は３インチのウェーハ（ＲＳＵＢ＝１．５）である。別の例では、基板１２２は６インチのウェーハ（ＲＳＵＢ＝３）である。更に別の例では、基板１２２は８インチのウェーハ（ＲＳＵＢ＝４）である。更に別の例では、基板１２２は１２インチ（３００ｍｍ）のウェーハ（すなわちＲＳＵＢ＝６）である。
ステップ７３０では、傾斜角がステップ７１８で設定された場合には、望まれる層の堆積均一性を実現するための直交方向距離及び横方向距離の最小値が決定される。すなわち、材料供給源１１８を配置するための最短距離Ｘ及びＺが、ステップ７１４、７１８、及び７２６のそれぞれで行われた選択に対応する構成空間のプロットを使用して決定される。例えば、図５のプロット４００は、ＲＳＵＢ＝１．５での、余弦Ｎ係数＝３（ステップ７１４で選択される）、ＶＦＰ傾斜角α＝４５°（ステップ７１８で選択される）、及び目標不均一性＝１％（ステップ７２６で選択される）に対応する構成空間を示している。膜の成長速度は、選択された目標均一性に対応する最短距離Ｘ及びＺを決定することにより改善される。いくつかの実施形態では、基板堆積面からの材料供給源の決定された直交方向距離及び決定された横方向距離は、材料供給源から放出された材料の平均自由行程以下である。
ステップ７３０では、直交方向距離及び横方向距離がステップ７１８で設定された場合には、設定された直交方向距離及び設定された横方向距離を使用して、望まれる層の堆積均一性を実現するために傾斜角が決定される。
いくつかの実施形態では、追加の材料供給源が使用されてもよく、ステップ７３０は、全ての材料供給源が一緒に使用される場合の傾斜角または直交方向距離及び横方向距離のいずれかを決定することを含む。
いくつかの実施形態では、材料堆積システムを構成する方法は、例えば、決定された直交方向距離及び垂直距離が望まれる層の堆積均一性及び成長速度を達成する場合、ステップ７３０の後に完了する。例示的な状況では、プロット４００の１％の膜不均一領域内で、最短またはほぼ最短の可能な距離Ｘ及びＺに対応する点が選択される。一例では、プロット４００の曲線４１６の頂点近くの点Ａが選択される。点Ａは、約３．２の距離Ｘ及び約２．６の距離Ｚに対応する。プロット４００の１％の膜不均一領域内の他の点は、より長い距離Ｘ及びＺをもたらし、それにより遅い成長速度になる可能性がある。したがって、曲線４１６の頂点に近いプロット４００内の点Ａを選択することによって、基板堆積面１２６に対する材料供給源１１８の位置を設定するために、最短またはほぼ最短の可能な距離Ｘ及びＺが利用される。それにより、材料供給源１１８が基板堆積面１２６に近いほど成長速度が速くなるため、成長速度が改善される。
更なる実施形態では、更に最適化を行うことが必要か否かを確認するために、決定された傾斜角または直交方向距離及び横方向距離の決定された最小値を試験することができる。ステップ７３４では、ステップ７１４、７１８、７２６、及び７３０で決定された基板堆積面１２６に対する材料供給源１１８の構成を物理的に実施及び試験することで、高スループット膜形成プロセスを支援するための適切な成長速度と組み合わされた目標とする膜の不均一性が得られるか否かを決定する。例えば、図２を参照すると、（ステップ７１４で決定される）特定の余弦Ｎ係数を有する材料供給源１１８は、ステップ７３０で決定された基板堆積面１２６からの距離Ｘ及びＺ、並びにステップ７１８で選択されたＶＦＰ傾斜角α＝４５°で配置される。高真空反応チャンバー１００の真空環境１１４は、ポンプで特定の真空圧力（例えば約１０－１１ｔｏｒｒ～約１０－７ｔｏｒｒ）にされ、ステップ７１０の回転機構が基板１２２を回転させるために使用され、材料供給源１１８が活性化される。定期的に、基板堆積面１２６に沿った複数のサンプル点でエピタキシャル成長膜の厚さが測定される。この測定は、例えば、基板堆積面１２６に向けられた反射高速電子線回折（ＲＨＥＥＤ）システムを使用して行うことができる。
決定ステップ７３８では、ステップ７３４で行われた測定に基づいて、ステップ７２６で選択された望まれる不均一性と、高スループット膜形成プロセスを支援するのに適切に高い成長速度の両方が得られたか否かが決定される。目標とする不均一性と成長速度の両方が達成された場合、方法７００は終了する。基板堆積面１２６に対する材料供給源１１８のいずれの構成も、膜品質と膜成長速度との間のバランスである。したがって、目標とする不均一性及び成長速度が得られない場合、望まれる膜品質または望まれる膜成長速度のいずれかがわずかに緩和されてもよい。一例では、目標とする不均一性が得られない場合、方法７００は、ステップ７４２に進むことができる。
ステップ７４２では、望まれる層の堆積均一性を試験が満たさない場合、傾斜角、望まれる成長速度、横方向距離、及び直交方向距離のうちの少なくとも１つが変更される。例えば、その具体的な用途（半導体製品、製造／コストの目標）で望まれる成長速度を下げることができる。次に、方法７００は、構成空間の特定のプロットの望まれる膜不均一領域内で別の点が選択されるステップ７３０に戻り、ここでの新しい点は、わずかに大きい距離ＸもしくはＺ、またはその両方に、したがってわずかに低下した成長速度に対応する。別の例では、より遅い成長速度が許容される場合には値を増加させるなど、横方向及び／または直交方向距離が調整される。更なる例では、傾斜角または出口開口部形状が変更され、方法７００の別の反復が実行され、ここで新しい傾斜角または出口開口部形状に対応する材料放出空間分布を使用して直交方向距離及び横方向の距離が再び決定される。
いくつかの実施形態では、膜の望まれる層の堆積均一性は、望まれる目標が達成されていない場合、ステップ７４６で変更することができる。例えば、膜の望まれる均一性を減らすこと、または特定の用途のための膜の不均一性を増やすことが許容されてもよい。方法７００は、均一性の値が減らされた（すなわち不均一性の値が増やされた）ステップ７２６に戻り、その後、方法７００の別の反復が開始される。
いくつかの実施形態では、回転機構及び材料供給源は反応チャンバー内に収容され、方法７００は、反応チャンバーのサイズをスケーリングするために基板の半径ＲＳＵＢに対する横方向距離及び直交方向距離の関係を使用する、ステップ７５０も含むことができる。例えば、材料供給源を配置するための最小距離が決定された後、反応チャンバーのサイズを小型化することができる。反応チャンバーのサイズを小さくすると、チャンバーの製造コストが削減され、製造施設で占有するスペースが少なくなるなどの利点を得ることができる。
方法７００は、半導体層を形成するために材料を放出するステップ７６０も含んでいてもよい。材料が基板上に放出される間、基板は加熱される。ステップ７６０は、ステップ７１０からステップ７３８で決定される基板に対する材料供給源の最適な配置を使用することを含むことができる。傾斜角、直交方向距離、及び横方向距離は、実行ごとに異なっていてもよい使用される材料供給源（複数可）に応じて配置を調整できるように動的に調整可能である。傾斜角、直交方向距離、及び横方向距離は、基板の位置を調整することにより、または材料供給源の配置を調整することにより、動的に調整可能であってもよい。
ＶＦＰ傾斜角は、選択された材料供給源１１８のタイプを事前に参照して、ステップ７１８で選択することができる。例えば、材料供給源１１８が液体蒸発源の単一の開放端のオリフィスのるつぼである場合、その傾斜角は、出口オリフィスである出口開口部１３０に対する所定の材料体積容量及び溶融表面位置に関して、るつぼの垂直方向（重力場に配置されている場合）に対する傾斜によって制限される。通常、溶融表面が出口開口部１３０から十分にずれている場合、明確に定義されたＶＦＰは、本体直径ＤＣの円筒形るつぼの単一の出口開口部１３０によって規定される出口平面で形成される。更に、出口開口部１３０でのＶＦＰは、ＤＯ／ＬＯ＜１かつＤＯ＜ＤＣとなるような開口部直径ＤＯ及び開口部深さＬＯによって特徴付けることができる。したがって、実際には、液体供給源は、０°＜α＜７０°の場合、より好ましくは３０°＜α＜６０°の場合、典型的には４０°＜α＜５０°の場合に適している。このタイプの大容量材料供給源の標準的な構成はα＝４５°である。対照的に、ガスインジェクター材料供給源は、供給源の内部詳細構造によっては制約されず、０°≦α＜９０°の場合に使用することができる。明らかに、ガスインジェクター材料供給源のタイプは、７０°＜α＜９０°の斜入射の利用が可能である。
方法７００に従って材料供給源１１８の位置が基板堆積面１２６に対して改善された高真空反応チャンバー１００の運転では、一例では、基板堆積面１２６（すなわち、基板１２２）が回転している。種が材料供給源１１８から放出される速度が存在し、したがって、基板堆積面１２６への種の到着率が存在する。到着率は、例えば、単位時間あたりの単位面積あたりの原子または種の数で表すことができる。高真空反応チャンバー１００が作動している時に、基板１２２の回転速度は、例えば約１ｒｐｍ～約１０００ｒｐｍであってもよい。しかしながら、基板１２２の最小回転速度は、単位面積あたりの単位時間あたりの種の到着率によって決定される。すなわち、基板１２２の周りを１回転するのに要する時間と種の到着率との間には相関関係が存在する。材料の堆積は、基板１２２の１回転に対して平均化される。高スループットシステムを支援するのに適した速い成長速度では、基板１２２の回転速度は、例えば、約数十ｒｐｍから約数百ｒｐｍ程度とすることができる。種の最小入射到着率に対する基本堆積面回転速度には下限が存在するが、通常は速い回転速度ほど有利であろう。
まとめると、方法７００は、基板堆積面１２６に対する材料供給源１１８の位置を構成して、連続的な高スループット半導体製造プロセスなどの連続的な高スループット膜形成プロセスを支援するのに適した成長速度で高品質の膜をエピタキシャル成長させる。基板堆積面１２６からの材料供給源１１８の距離は、従来のＭＢＥを使用する他の方法では不可能な高スループットの膜形成プロセスを支援するのに適切な高い膜成長速度に対して適切に短い。例えば、この方法は、従来のＭＢＥよりも少なくとも１オングストローム／秒の膜成長速度の改善を提供することができる。
酸化物系半導体の構造
高スループットの成長速度で高度に均一な膜層を得るために材料供給源が特別に設計された位置及び角度に配置された上述のシステムは、酸化物系半導体デバイスを製造するために使用することができる。ｐ型にドープされたＭｇ系層などの、様々な材料のｐ型ドープを行うこともできる。例えば、ＭｇｘＺｎ１－ｘＯ（ｘ＞０）の酸化物に基づく層、ｐ型にドープされたＭｇｘＺｎ１－ｘＯ層（０≦ｘ＜０．４５）、またはＭｇＺｎＯＮ層などのマグネシウム系及び亜鉛系の酸化物を形成することができる。いくつかの実施形態では、酸化物に基づく層は、ａ）ＭｇＯ及びＺｎＯ、ｂ）ＭｇＺｎＯ及びＺｎＯ、またはｃ）ＭｇＺｎＯ及びＭｇＯの副層を含む超格子である。いくつかの実施形態では、酸化物に基づく層は、ｐ型ドープ層であり、材料は、活性窒素プラズマ、亜酸化窒素（Ｎ２Ｏ）、アンモニア（ＮＨ３）、リン、酸素プラズマ、または欠陥のあるＭｇもしくはＺｎのうちの少なくとも１つを使用して放出される。本開示は、ＤＵＶ ＬＥＤを説明するものとされているが、他のタイプの半導体も同じ技術を使用して製造することができる。
図９は、基板９０１上に酸化物に基づく高品質膜を形成するために使用され得るプラズマ処理システム９００の一例の側面図である。プラズマ処理システム９００は、反応チャンバー９０４、ヒーター９０８、窒素種９１６を生成する窒素プラズマ源９１２、Ｍｇ種９２４を生成するＭｇ（マグネシウム）源９２０、Ｐ種９３２を生成するＰ（リン）源９２８、Ａｌ種９４０を生成するＡｌ（アルミニウム）源９３６、Ｚｎ種９４８を生成するＺｎ（亜鉛）供給源９４４、及び酸素種９５６を生成する酸素プラズマ源９５２を含む。Ｍｇ種９２４の放出は、シャッター９６０により制御される。Ｚｎ種９４８の放出は、シャッター９６４により制御される。窒素プラズマ源９１２、Ｐ源９２８、Ａｌ源９３６、及び酸素プラズマ源９５２の放出は、明確にする目的で図９には示されていないシャッターによってそれぞれ同様に制御される。プラズマ処理システム９００は、反応チャンバー９０４に流体連結された真空ポンプ９７２も備えている。望まれる層堆積の仕様を満たすために、位置調整機構（図示せず）を材料供給源９１２、９２０、９２８、９３６、９４４、及び９５２のそれぞれに連結して、基板９０１に対する材料供給源の位置（横方向距離、直交方向距離、及び傾斜角）を調整することができる。位置調整機構（図示せず）を基板９０１に連結して、基板の位置を水平に（基板の平面方向に）または垂直に（基板の平面に直交方向に）調整及び移動することもできる。
プラズマ処理システム９００は、光学検出器（図示せず）及び／または反射高速電子線回折（ＲＨＥＥＤ）システム（図示せず）も含んでいてもよい。プラズマ処理システム９００は、コントローラ（図示せず）を含み、これは、携帯式コンピュータ、タブレットコンピュータ、ラップトップコンピュータ、デスクトップコンピュータ、集中型サーバ、モバイルコンピュータデバイスなどの任意のコンピュータデバイスであってもよい。
基板９０１は、反応チャンバー９０４の中に配置され、そこでプラズマ処理プロセスを受けて基板９０１上に欠陥のない酸化物に基づく膜を形成する。基板９０１は、回転中心軸ＡＸの周りで回転可能である。基板９０１は、例えば、ウェーハハンドリングシステム（図示せず）を使用して保持または操作することができる。基板９０１は、特定の半径ＲＳＵＢを有する。例えば、６インチの基板９０１は３インチの半径ＲＳＵＢを有し、８インチの基板９０１は４インチの半径ＲＳＵＢを有し、１２インチの基板９０１は６インチの半径ＲＳＵＢを有するなどである。材料供給源に面する基板９０１の側は、膜形成面９０６である。膜形成面９０６は、後続の膜形成プロセスの準備においてプラズマ処理プロセスを受けることになる基板９０１の表面である。基板９０１は、ヒーター９０８から熱を吸収するための裏側コーティング（図示せず）も有していてもよい。
材料供給源が基板９０１の膜形成面９０６側に配置されている一方で、ヒーター９０８は、基板９０１の反対側に配置されている。ヒーター９０８は、基板９０１を加熱し、次いで基板９０１の膜形成面９０６を約３００℃～約７００℃の成長温度Ｔｇなどの膜成長に適した成長温度Ｔｇまで加熱するために使用される。一例では、ヒーター９０８は、レニウム製の加熱要素を有する輻射式ヒーターである。
窒素プラズマ源９１２は、例えば、窒素種９１６として示される、Ｎ＊またはＮ２＊から形成されるプラズマを放出する誘導結合プラズマ（ＩＣＰ）源である。活性窒素は窒素の同素体であり、窒素の流れを通る放電の通過によって形成される。結合エネルギーが非常に高く、２，７００ケルビン（Ｋ）もの高温でしか解離できない従来の膜形成で使用される非活性窒素とは異なり、活性窒素は比較的低温（例えば７００～８００Ｋ）で解離し得る。窒素プラズマ源９１２は、励起装置（図示せず）及び減圧開口部プレート（図示せず）を備える。更に、ＭＦＣ９７６として示されている１つ以上のマスフローコントローラ（ＭＦＣ）が、ガスライン９８０を介して窒素プラズマ源９１２に流体連結される。ＭＦＣ９７６は、例えばＮ２を含むガス源（図示せず）からのガス流量を制御する。作動中、Ｎ２原料ガスは、ＭＦＣ９７６を介して窒素プラズマ源９１２に供給され、その後励起装置（図示せず）により付与されるエネルギーによって解離されて、窒素種９１６を生成する。窒素種９１６は、脱イオン装置／開口部（図示せず）に入り、ここで、励起（すなわちイオン化）状態にある実質的に全ての窒素種９１６が、脱イオン装置／開口部（図示せず）を出る前に中和される。一例では、窒素種９１６のビーム圧力は１０－８Ｔｏｒｒであり、これはエピタキシャル膜のドーピングに適したビーム圧力である。
Ｍｇ源９２０は、例えば、シャッター９６０を使用して制御できるＭｇ種９２４を放出する蒸発セルである。別の例では、Ｍｇ源９２０は、前駆体ガスとしてのＭｇ種９２４を生成する。蒸発セル及び前駆体ガスを利用してＭｇ種９２４を生成することにより、プラズマ処理システム９００に関連する煩雑さ及び処理コストが低減される。Ｍｇ種９２４は、Ｍｇ源９２０内の固体マグネシウムの昇華によって放出される。Ｍｇ種９２４のフラックスはΦ（Ｍｇ）として表される。フラックスは、基板表面に衝突する１秒あたりの原子数の尺度であり、ビーム圧力として表される。一例では、Φ（Ｍｇ）は約１０－７Ｔｏｒｒである。
Ｐ源９２８は、シャッター（図示せず）を使用して制御することができるＰ種９３２を放出する蒸発セルである。Ｐ種９３２は、リン単体もしくはリンの同素体、例えばリン化ガリウム（ＧａＰ）を昇華させるか、従来のクラッカーを使用して四リン（Ｐ４）をクラッキングすることによって生成する二リン（Ｐ２）であってもよい。Ｐ種９３２は、膜形成中にｐ型ドーパントとして機能し、非常に均一な酸化物に基づく膜の形成に寄与する。Ｐ種９３２のフラックスはΦ（Ｐ）として表される。一例では、Φ（Ｐ）は約１０－７Ｔｏｒｒである。
Ａｌ源９３６は、例えば、シャッター（図示せず）を使用して制御できるＡｌ種９４０を放出する蒸発セルである。別の例では、Ａｌ源９３６は、前駆体ガスとしてＡｌ種９４０を生成する。蒸発セル及び前駆体ガスを利用してＡｌ種９４０を生成することにより、プラズマ処理システム９００に関連する煩雑さ及び処理コストが低減される。Ａｌ種９４０は、例えばアルミニウム単一種（例えば純アルミニウム）である。Ａｌ種９４０のフラックスは、Φ（Ａｌ）として表される。一例では、Φ（Ａｌ）は約１０－７Ｔｏｒｒである。別の実施形態では、アルミニウム種の代わりに、インジウム単種またはガリウム単種が使用される。
Ｚｎ源９４４は、例えば、シャッター９６４を使用して制御することができるＺｎ種９４８を放出する蒸発セルである。別の例では、Ｚｎ源９４４は、前駆体ガスとしてＺｎ種９４８を生成する。蒸発セル及び前駆体ガスを利用してＺｎ種９４８を生成することにより、プラズマ処理システム９００に関連する煩雑さ及び処理コストが低減される。Ｚｎ源９４４が蒸発セルの例では、Ｚｎ種９４８は、Ｚｎ源９４４内の固体亜鉛の昇華によって形成される。Ｚｎ種９４８のフラックスは、Φ（Ｚｎ）として表される。一例では、Φ（Ｚｎ）は約１０－７Ｔｏｒｒである。
酸素プラズマ源９５２は、例えば、活性原子酸素（Ｏ＊）、分子酸素（Ｏ２＊）、酸素－窒素（ＯＮ）、Ｎ＊、及びＮ２＊からなる群から選択される１種以上のガスから形成されるプラズマを放出するＩＣＰ源である。得られたプラズマは、酸素種９５６として示されている。別の例では、酸素源９５２は、反応チャンバー９０４に供給される純粋な酸素の供給源である。酸素プラズマ源９５２がプラズマ源である例では、酸素プラズマ供給源９５２は、励起装置（図示せず）、及び脱イオン装置／開口部（図示せず）を備える。更に、ＭＦＣ９８４、ＭＦＣ９８８、及びＭＦＣ９９２として示されている、１つ以上のマスフローコントローラ（ＭＦＣ）は、ガスライン９９６を介して酸素プラズマ源９５２に流体連結されている。ＭＦＣ９８４、ＭＦＣ９８８、ＭＦＣ９９２は、例えば、Ｎ２、Ｏ２、またはＮ２Ｏを含むガス源（図示せず）からのガス流量を制御する。運転の一例では、Ｎ２及びＯ２は、固定比率で混合され、酸素プラズマ源９５２に供給され、その後、励起装置（図示せず）により付与されたエネルギーによってそれらの混合形態で解離されて酸素種９５６を生成する。酸素種９５６は、脱イオン装置／開口部（図示せず）に入り、励起（すなわちイオン化）状態にある実質的に全ての酸素種９５６は、ここで中和されてから脱イオン装置／開口部（図示せず）を出る。一例では、９９％のＯ２が１％のＮ２と混合されて酸素種９６５のプラズマを生成し、次いでこれが膜形成面９０６上にｐ型ドープ膜を生成する。酸素種９５６は、プラズマ処理システム９００の必要とされる処理温度レベル及び運転コストを下げることにより、プラズマ処理システム９００の運転効率を高める。いくつかの実施形態では、酸化物のｐ型ドーピング（すなわちｐ型酸化物層の形成）は、ｉ）半導体結晶構造中の一部の酸素原子（例えば１０００個に１個の酸素原子）を窒素に置換する（すなわち置き換える）ことにより、ｉｉ）結晶構造中の一部のＭｇもしくはＺｎ原子（例えば１０個に１個のＭｇまたはＺｎ原子）をＡｌもしくはＧａに置換する（すなわち置き換える）ことにより、または（ｉ）と（ｉｉ）の両方により、独自に達成される。
プラズマ処理システム９００における酸化物に基づく膜の膜堆積は、一例では約５００℃～約７００℃で起こり、別の例では約６００℃で起こる。システム効率を高めるために酸素プラズマ源９５２が適切な場所にあると、プラズマ処理システム９００における膜成長は、３５０℃の低い温度でも起こり得る。対照的に、ＩＩＩ族－Ｎ材料の従来の膜堆積温度は約９００℃～約１，２００℃の範囲であり、成長温度の許容誤差を５℃以内に制御しなければならない。本実施形態のプラズマ処理システム９００によって支援されるより低い堆積温度は、従来のシステムよりも（１）煩雑さが少なく低コストな処理装置、（２）低いプロセスエネルギーの使用、及び（３）大きな成長温度許容誤差、を可能にする。成長温度が低いことと成長温度許容誤差が大きいことにより、より大きな基板上での高品質の膜成長が促進され、そのためより高い製造スループットが促進される。
真空環境９６８は、真空ポンプ９７２によって反応チャンバー９０４内で維持される。真空ポンプ９７２は、ポンピング速度として知られる特定の速度で反応チャンバー９０４を排気することができる従来の可変速度の真空ポンプであってもよい。バルブ（図示せず）が真空ポンプ９７２に関連付けられてもよい。反応チャンバー９０４内の真空圧力を監視するために圧力センサ（図示せず）が設けられてもよい。真空ポンプ９７２は、反応チャンバー９０４内を適切な真空圧力に維持するために使用される。膜形成中の反応チャンバー９０４内の真空圧力は、例えば約１０－１１ｔｏｒｒ～約１０－５ｔｏｒｒである。
プラズマ処理システム９００の別の実施形態では、純酸素（Ｏ２）は、酸素プラズマ源９５２ではなく、加熱された配管（図示せず）を介して反応チャンバー９０４に供給される。反応チャンバー９０４に入る酸素の温度は、例えば約２００℃～約３００℃である。一例では、加熱された配管（図示せず）はサファイアから形成される。
基板９０１の膜形成面９０６は、窒素プラズマ源９１２、Ｍｇ源９２０、Ｐ源９２８、Ａｌ源９３６、Ｚｎ源９４４、及び酸素プラズマ供給源９５２から供給される材料の標的である。シャッター９６０は、Ｍｇ源９２０から放出されるＭｇ種９２４の経路に配置される。シャッター９６０は、開いている際にＭｇ種９２４が基板９０１の膜形成面９０６に衝突することを可能にする。シャッター９６０は、閉じている際にＭｇ種９２４が基板９０１の膜形成面９０６に衝突するのを防止する。シャッター９６４は、Ｚｎ源９４４から放出されるＺｎ種９４８の経路に配置される。シャッター９６４は、開いている際にＺｎ種９４８が基板９０１の膜形成面９０６に衝突することを可能にする。シャッター９６４は、閉じている際にＺｎ種９４８が基板９０１の膜形成面９０６に衝突するのを防止する。他のシャッター（図示せず）も同様に、基板９０１の膜形成面９０６上への窒素種９１６、Ｐ種９３２、Ａｌ種９４０、及び酸素種９５６の衝突を制御する。
反応チャンバー９０４が望まれる膜成長温度Ｔｇ及び真空圧力にある際に、窒素プラズマ源９１２、Ｍｇ源９２０、Ｐ源９２８、Ａｌ源９３６、Ｚｎ源９４４、及び酸素プラズマ源９５２が作動する。基板９０１の膜形成面９０６への窒素種９１６、Ｍｇ種９２４、Ｐ種９３２、Ａｌ種９４０、Ｚｎ種９４８、及び酸素種９５６の組み合わされた衝突により、膜形成面９０６上に酸化物に基づく層が形成される。
図９は、Ｍｇ源９２０及びＺｎ源９４４が、基板９０１の回転中心軸ＡＸから一定の横方向距離Ｘ、及び膜形成面９０６の平面から一定の垂直方向距離Ｚに位置していることを示している。この位置調整は例示の目的で示されている。横方向距離Ｘ及び垂直距離Ｚは、膜形成面９０６の中心に対するＭｇ源９２０及びＺｎ源９４４の座標である。更に、Ｍｇ源９２０及びＺｎ源９４４は、膜形成面９０６の平面に対する仮想フラックス面（ＶＦＰ）の傾斜角αに配置されている。窒素プラズマ源９１２、Ｐ源９２８、Ａｌ源９３６、及び酸素プラズマ源９５２は、基板９０１の回転中心軸ＡＸからの横方向距離Ｘ及び膜形成面９０６の平面からの垂直方向距離Ｚでそれぞれ同様に配置されている。したがって、Ｍｇ源９２０、Ｚｎ源９４４、窒素プラズマ源９１２、Ｐ源９２８、Ａｌ源９３６、及び酸素プラズマ源９５２は、「軸外」材料供給源である。
図１０Ａは、ＬＥＤデバイス構造１０００の一例の断面図であり、これはいくつかの実施形態に従って製造される酸化物に基づく構造の一例である。ＬＥＤデバイス構造１０００は、例えば、ＤＵＶ ＬＥＤの形成に有用である。ＤＵＶ ＬＥＤは、約１００ｎｍ～約２８０ｎｍのＵＶＣ波長範囲で作動することができる。ＬＥＤデバイス構造１０００は、単一の完成デバイスを形成するために使用されてもよく、あるいは大容量高スループットの製造プロセスの一部としてマルチデバイスを形成するために使用されてもよい。ＬＥＤデバイス構造１０００は、基板１００４を含み、その上に、酸化物に基づく複数の層が堆積される。具体的には、ＬＥＤデバイス構造１０００は、ＭｇＺｎＯバッファ層１００８、ＭｇＯ－ＭｇＺｎＯ多重層１０１２、ｎ型ＭｇＺｎＯ層１０１６、ＮＩＤ層１０２０、ｐ型ＭｇＺｎＯ層１０２４の順にこれらが上に堆積された基板１００４を含む。
ＬＥＤデバイス構造１０００は、横型ＰＩＮダイオードの一例である。ＮＩＤ層１０２０は、ｎ型ＭｇＺｎＯ層１０１６とｐ型ＭｇＺｎＯ層１０２４との間の真性のヘテロ接合として機能する。ヘテロ接合は、同等でないバンドギャップを特徴とする異種結晶半導体の２つの層の間の界面として定義される。
一例では、基板１００４は、光（例えば光１０２８）に対して実質的に透明なサファイア、塩化カルシウム、または酸化マグネシウムから形成される。この例では、基板１００４の厚さは約５００μｍ～約１，０００μｍであり、更に基板１００４の直径は約４インチ～約１２インチである。別の例では、基板１００４は、炭化ケイ素、シリコン、または窒化ガリウム（ＧａＮ）から形成され、これは光を吸収し、そのため光１０２８を透過しない。
ＭｇＺｎＯバッファ層１００８は、ＭｇＺｎＯから形成され、例えば約２００ｎｍ～約１μｍの厚さを有する。ＭｇＺｎＯバッファ層１００８は、貫通転位を最小限に抑えるように機能し、そのため、ＭｇＺｎＯバッファ層１００８の上に形成された膜の欠陥密度を低減する。
ＭｇＯ－ＭｇＺｎＯ多重層１０１２は、複数の交互のＭｇＯ副層１０１３ａとＭｇＺｎＯ副層１０１３ｂとから形成される超格子層であり、簡略化のために各副層１０１３ａと１０１３ｂのうちの２つが示されているが、これよりも多くの副層を含んでいてもよい。ＭｇＯ－ＭｇＺｎＯ多重層１０１２は、貫通転位を更に最小化するように機能し、そのため、ＭｇＯ－ＭｇＺｎＯ多重層１０１２の上に形成された膜の欠陥密度を低減する。
ｎ型ＭｇＺｎＯ層１０１６は、ＭｇＺｎＯから形成され、例えば、アルミニウム、ガリウム、またはインジウムがドープされたｎ型である。アルミニウムは、例えば、高度に蒸発しやすいという望ましい特性を有するＩＩＩ族金属である。ｎ型ＭｇＺｎＯ層１０１６は、例えば約２００ｎｍ～約１μｍの厚さを有する。
ＮＩＤ層１０２０は、交互の副層１０２１ａと１０２１ｂとの超格子層であり、簡略化のために各副層１０２１ａと１０２１ｂのうちの２つが示されているが、これよりも多くの副層を含んでいてもよい。一部の副層は、例えば真性のＭｇＺｎＯまたはＭｇＯから形成されていてもよい。更に、ＮＩＤ層１０２０は、狭いバンドギャップの材料から形成された１つ以上の量子井戸構造を含んでいてもよい。一例では、ＮＩＤ層１０２０は、主に副層１０２１ａのＭｇＯ（すなわちバリア材料）から形成され、１つ以上の狭いバンドギャップのＺｎＯ量子井戸の副層１０２１ｂを含む。ＮＩＤ層１０２０は、例えば約１０ｎｍ～約５０ｎｍの厚さを有する。別の例では、ＮＩＤ層１０２０は、ＭｇＺｎＯまたはＭｇＺｎＯ－ＺｎＯ合金を使用して超格子構造として形成される。
ｐ型ＭｇＺｎＯ層１０２４は、例えば窒素ドープされたＭｇＺｎＯから形成され、例えば約２００ｎｍの最小厚みを有する。ｐ型ＭｇＺｎＯ層１０２４のｐ型ドーピングは、例えば、図１１を参照して以下で説明する方法に従って、Ｎ＊またはＮ２＊のプラズマを使用して達成される。別の例では、ｐ型ＭｇＺｎＯ層１０２４のｐ型ドーピングは、亜酸化窒素（Ｎ２Ｏ）またはアンモニア（ＮＨ３）の独立した供給源を使用して達成される。ｐ型ＭｇＺｎＯ層１０２４は、広い波長範囲にわたってデバイスのバンドギャップを調整する能力を備えているが、従来のＩＩＩ族－Ｎ膜はバンドギャップ調整能力が限定的である。例えば、ＡｌＮのみを使用して１９０ｎｍ（すなわち６ｅＶ）以下で作動するＵＶ ＬＥＤを形成することは非常に困難である。場合によっては、ホウ素－ＡｌＮ化合物が使用されることもある。しかしながら、この材料は、高レベルの窒素及び高い堆積温度を必要とし、これらは共に非常にコストがかかり、技術的に実行不可能であり、及び／または商業的に実行不可能な場合がある。更に、ホウ素－ＡｌＮ化合物を導電型にドープすることは非常に問題がある。対照的に、ｐ型ＭｇＺｎＯ膜は、容易に達成できる堆積温度で製造することができ、容易に達成できるレベルの窒素でｐ型導電型にドープすることができる。
ｐ型ＭｇＺｎＯ層１０２４の形成に続いて、電気接点（例えばアノード及びカソード、図示せず）が、標準的なメタライゼーション及びリソグラフィープロセスを使用して形成される。電気接点は、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）、またはチタンアルミニウム（ＴｉＡｌ）から形成される。
一例では、電荷キャリア（すなわち電子及び正孔）が垂直に移動し、図１０Ａで光１０２８として示されている光（すなわち光子）も垂直方向に放出されるように、ＬＥＤデバイス構造１０００のエピタキシャル層が堆積される。別の例では、電荷キャリアが横方向に移動し、光も横方向に放出されるようにＬＥＤデバイス構造１０００のエピタキシャル層が堆積される。図１０Ａにおける「横方向」は、層成長の面に実質的に沿った方向を指し、一方「垂直方向」は、層成長の面に実質的に直交するまたは垂直な方向を指す。
作動中、ｎ型ＭｇＺｎＯ層１０１６は、ＮＩＤ層１０２０の中に垂直に移動する電子を生成する。例を続けると、ｐ型ＭｇＺｎＯ層１０２４は、ＮＩＤ層１０２０の中に垂直に移動する正孔を放出する。電荷キャリアはＮＩＤ層１０２０の中で相互作用及び再結合し、ＬＥＤデバイス構造１０００から光１０２８として放出される。ＬＥＤデバイス構造１０００がＵＶＣ ＬＥＤである例では、ＮＩＤ層１０２０は、約１００ｎｍ～約２８０ｎｍの波長範囲の光を放出するように設計される。基板１００４が光に対して実質的に透明である例では、ＮＩＤ層１０２０から放出された光の一定割合が、基板１００４を通して直接放出される。
図１０Ｂは、ＬＥＤデバイス構造１０３０として具体化された光電子デバイスの断面図であり、この中の多領域積層体１０３１は、成長方向１０３２に沿って酸素極性結晶構造または金属極性結晶構造のいずれかを有する結晶極性を含む。図１０Ｂでは、成長方向１０３２は、多領域積層体１０３１の層の水平面に対して垂直である。ＬＥＤデバイス構造１０３０は、例えばＤＵＶ ＬＥＤの形成に有用である。ＤＵＶ ＬＥＤは、約１００ｎｍ～約２８０ｎｍのＵＶＣ波長範囲で作動することができる。ＬＥＤデバイス構造１０３０は、単一の完成デバイスを形成するために使用されてもよく、あるいは大容量高スループットの製造プロセスの一部としてマルチデバイスを形成するために使用されてもよい。ＬＥＤデバイス構造１０３０は、基板１０３４を有し、その上に、少なくとも５つの領域の結晶極性多領域積層体１０３１がエピタキシャル堆積される。多領域積層体１０３１は、領域（すなわち層）１０３８、１０４２、１０４６、１０５０、及び１０５４を含む。
一実施形態では、基板１０３４は、光（例えば光１０５８）に対して実質的に透明であるサファイア、塩化カルシウム、または酸化マグネシウムから形成される。この例では、基板１０３４の厚さは、約５００μｍ～約１，０００μｍであってもよい。基板１０３４の直径は、約４インチ～約１２インチであってもよい。別の例では、基板１０３４は、炭化ケイ素、シリコン、または窒化ガリウム（ＧａＮ）から形成されており、これは、これは光を吸収し、そのため光１０５８を透過しない。
多領域積層体１０３１の第１の領域１０３８は、基板１０３４の表面上に形成されるバッファ層である。第１の領域１０３８は、貫通転位を最小限に抑えることにより基板１０３４の原子表面品質を改善するように機能し、そのため、第１の領域１０３８の上に形成される膜の欠陥密度を低減する。バッファ層１０３８上の第２の領域１０４２は、結晶構造改善層として機能する。第２の領域１０４２は、貫通転位を更に最小化し、したがって第２の領域１０４２の上に形成される膜の欠陥密度を低減する。
第２の領域１０４２上の第３の領域１０４６は、ｎ型またはｐ型の導電型などの第１の導電率型を有する。第５の領域１０５４は、第２の導電型を有し、第４の領域１０５０は、第３の領域１０４６と第５の領域１０５４との間の真性の導電型（ＮＩＤ）層である。第２の導電型は、第１の導電型の反対である。例えば、第３の領域１０４６がｎ型である場合には第５の領域１０５４はｐ型である。逆に、第３の領域１０４６がｐ型である場合には第５の領域１０５４はｎ型である。
多領域積層体１０３１は、Ｍｇ（ｘ）Ｚｎ（１－ｘ）Ｏを含むバルク半導体材料である少なくとも１つの領域（すなわち層）と、超格子である少なくとも１つの領域とを含み、この超格子は、ＺｎＯ、ＭｇＯ、及びＭｇ（ｘ）Ｚｎ（１－ｘ）Ｏから選択される少なくとも２つの組成を含む。一実施形態では、バッファ層（第１の領域１０３８）は、例えば、約２００ｎｍ～約１μｍの厚さを有するＭｇＺｎＯから製造することができる。一実施形態では、第２の領域１０４２は複数の交互のＭｇＯ副層１０４３ａとＭｇＺｎＯ副層１０４３ｂとから形成される超格子層であり、分かりやすくするために各副層１０４３ａと１０４３ｂのうちの２つが示されているが、これよりも多くの副層を含んでいてもよい。
いくつかの実施形態では、第３の領域１０４６または第５の領域１０５４（ｎ型またはｐ型導電層）のうちの少なくとも１つは、シリコン、ゲルマニウム、窒素、アルミニウム、ガリウム、ニッケル、またはリンのうちの少なくとも１つを多領域積層体１０３１の酸素極性結晶構造または金属極性結晶構造の中に導入することによって形成される。いくつかの実施形態では、第３の領域１０４６または第５の領域１０５４のうちの少なくとも１つは、Ｍｇ（ｘ）Ｚｎ（１－ｘ）Ｏの形態のバルクまたはバルク状の組成の組成勾配を使用して形成される。Ｘは、成長方向に沿って変化する空間依存値である。すなわち、第３の領域１０４６または第５の領域１０５４は、酸素極性または金属極性（図１０Ｂの垂直）の成長方向１０３２に沿って変化するＭｇ（ｘ）Ｚｎ（１－ｘ）Ｏの空間依存組成から構成することができる。組成勾配の例は、図１０Ｂの第３の領域１０４６の勾配が付けられた濃淡によって表されている。
いくつかの実施形態では、第３の領域１０４６または第５の領域１０５４（ｎ型またはｐ型導電層）のうちの少なくとも１つは、超格子の有効合金組成の組成勾配を使用して形成される。超格子は、Ｍｇ（ｘ）Ｚｎ（１－ｘ）ＯとＭｇ（ｙ）Ｚｎ（１－ｙ）Ｏ（ｘ≠ｙ）の交互の層から形成された複数の二重層対を有している。超格子の有効合金組成は、成長方向に沿って空間的に変化する。すなわち、ｘ及びｙによって決定される超格子の空間依存有効合金は、酸素極性または金属極性の成長方向１０３２に沿って変化する。超格子の組成勾配の例は、図１０Ｂの第５の領域１０５４により表され、この中の副層１０５５ａ１及び１０５５ａ２は、Ｍｇ（ｘ）Ｚｎ（１－ｘ）Ｏであってもよく、副層１０５５ｂ１及び１０５５ｂ２はＭｇ（ｙ）Ｚｎ（１－ｙ）Ｏであってもよい。Ｍｇ（ｘ）Ｚｎ（１－ｘ）ＯとＭｇ（ｙ）Ｚｎ（１－ｙ）Ｏの交互の副層は二重層を形成する。副層１０５５ａ１及び１０５５ａ２では、ｘは成長方向１０３２に沿って変化する。同様に、副層１０５５ｂ１及び１０５５ｂ２では、ｙは成長方向１０３２に沿って変化する。
別の実施形態では、図１０Ｂは、非極性結晶材料構造を有するＬＥＤなどの光電子デバイスを表すこともできる。そのような実施形態では、多領域積層体１０３１は成長方向１０３２に沿った非極性結晶材料構造を含む。上述した極性結晶構造と同様に、非極性結晶構造の多領域積層体１０３１は、領域（すなわち層）１０３８、１０４２、１０４６、１０５０、及び１０５４を含む。多領域積層体１０３１の第１の領域１０３８は、基板１０３４の表面に形成されるバッファ層である。バッファ層１０３８上の第２の領域１０４２は、結晶構造改善層として機能する。第２の領域１０４２上の第３の領域１０４６は、ｎ型またはｐ型導電型などの第１の導電型を有する。第４の領域１０５０は、真性導電型（ＮＩＤ）層である。第５の領域１０５４は、第１の導電型と反対の第２の導電型を有する。多領域積層体１０３１の少なくとも１つの領域は、Ｍｇ（ｘ）Ｚｎ（１－ｘ）Ｏを含むバルクまたはバルク状の半導体材料である。多領域積層体１０３１の少なくとも１つの領域は超格子であり、超格子は、ＺｎＯ、ＭｇＯ、及びＭｇ（ｘ）Ｚｎ（１－ｘ）Ｏから選択される少なくとも２つの組成を含む。
図１０Ｂの非極性結晶構造のいくつかの実施形態では、第３の領域１０４６または第５の領域１０５４のうちの少なくとも１つは、シリコン、ゲルマニウム、窒素、アルミニウム、ガリウム、ニッケル、またはリンのうちの少なくとも１つを非極性結晶材料構造に導入することによって形成される。いくつかの実施形態では、第３の領域１０４６または第５の領域１０５４（ｎ型またはｐ型導電性領域）のうちの少なくとも１つは、超格子の選択的合金組成の組成勾配を使用して形成され、この超格子は、Ｍｇ（ｘ）Ｍ（１－ｘ）Ｏ／Ｍｇ（ｙ）Ｍ（１－ｙ）Ｏ（ｘ≠ｙであり、Ｍは、Ｚｎ、Ａｌ、Ｇａ、Ｎｉ、Ｎ、及びＰから選択される）から形成される複数の二重層対を有する。超格子の有効合金組成は、成長方向に沿って変化する（つまり、ｘとｙは成長方向に空間的に依存する）。例えば、第５の領域１０５４では、副層１０５５ａ１及び１０５５ａ２はＭｇ（ｘ）Ｍ（１－ｘ）Ｏとすることができる一方で、副層１０５５ｂ１及び１０５５ｂ２はＭｇ（ｙ）Ｍ（１－ｙ）Ｏとすることができる。いくつかの実施形態では、多領域積層体１０３１は、Ｍｇ（ｘ）Ｍ（１－ｘ）Ｏ組成（０．５５＜ｘ≦１．０であり、Ｍは、Ｚｎ、Ａｌ、Ｇａ、Ｎｉ、Ｎ、及びＰから選択される）からなる（すなわち多領域積層体１０３１の全ての組成がこれらから選択される）。
図１１は、例えば、図９のプラズマ処理システム９００を使用して高品質の酸化物系ＬＥＤデバイス構造を形成するための方法１１００の一例の流れ図である。方法１１００は、図１０Ａのデバイス構造１０００を使用して説明される以下のステップを含むが、これは図１０Ｂ及びその他の酸化物デバイスのデバイス構造にも適用することができる。
ステップ１１１０は、基板の基板堆積面の中心軸の周りで基板を回転させ、基板を加熱することを含む。高品質の酸化物系ＬＥＤを製造する準備として、基板は反応チャンバーにロードされる。基板は、例えばフッ化カルシウム、ＭｇＯ（１１１）及び（００１）表面配向、Ｇａ２Ｏ３（－２０１）及び（０１０）表面配向、Ａｌ２Ｏ３（ｃ面及びｒ面）、Ｓｉ（１１１）、Ｓｉ（００１）、希土類酸化物バッファ層、またはＭｇＺｎＯ超格子バッファ層から形成される。真空ポンプを使用して、反応チャンバー内の真空圧力が約１０－５Ｔｏｒｒ以下までポンプで下げられ、基板が真空環境内に含まれるようにチャンバーが排気される。更に、基板の膜形成面を望まれる成長温度Ｔｇにするためにヒーターが起動される。
ステップ１１１５は、基板に材料を供給する少なくとも１つの材料供給源を準備することを含む。材料供給源は、反応チャンバーの真空環境内に含まれている。各材料供給源は、ｉ）出口開口面を有する出口開口部、及びｉｉ）出口開口面からの既定の材料放出空間分布を有する。既定の材料放出空間分布は、中心軸からずれた地点で基板と交差する対称軸を有する。出口開口部は、基板の中心軸に対してある直交方向距離、ある横方向距離、及びある傾斜角で配置される。プラズマ反応チャンバー内の全ての材料供給源は、シャッターが閉じたままの状態で活性化される。材料供給源は、例えば基板の膜形成面に衝突する種がないように関連するシャッターが閉じたままで活性化された、窒素プラズマ源、Ｍｇ源、Ｐ源、Ａｌ源、Ｚｎ源、亜酸化窒素（Ｎ２Ｏ）源、アンモニア（ＮＨ３）源、及び酸素プラズマ源のうちの１つ以上を含むことができる。
ステップ１１２０は、材料供給源から材料を放出して、基板上に酸化物に基づく層及びｐ型ドープ層などの半導体層を形成することを含む。ステップ１１２０は、半導体デバイスの個々の層を形成するためのステップ１１２２、１１２５、１１３０、１１３５、１１４０、及び１１４５を含んでいてもよい。ステップ１１２０の放出中、少なくとも１つの材料供給源の出口開口部は、ｉ）基板上の半導体層の望まれる層成長速度での望まれる層の堆積均一性を実現するために、設定された傾斜角に対して直交方向距離及び横方向距離が最小化されるように、またはｉｉ）基板上の半導体層の望まれる層成長速度での望まれる層の堆積均一性を実現するために、設定された直交方向距離及び設定された横方向距離に対して傾斜角が決定されるように配置される。
図１１の工程を説明するために図１０Ａのデバイス構造１０００の層を以降で使用するが、本明細書に開示の方法及びシステムを使用して他の層を形成することもできる。ステップ１１２２では、ＭｇＺｎＯバッファ層（例えば１００８）が望まれる厚さに形成される。すなわち、酸素プラズマ源、Ｍｇ種（例えばシャッター９６０）、及びＺｎ種（例えばシャッター９６４）に関連するシャッターが開けられ、それにより酸素種が基板の膜形成面に衝突する。一例では、形成されるＭｇＺｎＯバッファ層の厚さは約２００ｎｍである。膜の成長中、反応チャンバー内の真空圧力は、Ｍｇ種、Ｚｎ種、及び酸素種を基板の膜形成面に確実に弾道輸送するために、真空ポンプにより約１０－５Ｔｏｒｒ以下に維持される。
ステップ１１２５では、ＭｇＯ－ＭｇＺｎＯ多重層（例えば層１０１２）が、望まれる厚さに形成される。すなわち、酸素プラズマ源、Ｍｇ種、及びＺｎ種に関連するシャッターが開けられ、それにより酸素種が基板の膜形成面に衝突して、ＭｇＯ－ＭｇＺｎＯ多重層のＭｇＺｎＯ成分（副層）を形成する。次いで、Ｚｎ種のシャッター（例えばシャッター９６４）が閉じられて、ＭｇＯ－ＭｇＺｎＯ多重層のＭｇＯ成分（副層）が形成される。望まれる層の厚さが得られるまで、超格子ＭｇＯ－ＭｇＺｎＯ多重層の複数のそれぞれの副層の形成中にＺｎシャッターが交互に開閉される。
ステップ１１３０では、ｎ型ＭｇＺｎＯ層（例えば層１０１６）が望まれる厚さに形成される。すなわち、酸素プラズマ源、Ｍｇ種、及びＺｎ種に関連するシャッターが開けられ、それにより酸素種が基板の膜形成面に衝突して、ｎ型ＭｇＺｎＯ層のＭｇＺｎＯ成分を形成する。それと同時に、Ａｌ供給源を制御するシャッターが開けられ、Ａｌ種が基板の膜形成面に衝突して、ｎ型ＭｇＺｎＯ層のｎ型ドーパントとして機能する。
ステップ１１３５では、ＮＩＤ層（例えば層１０２０）が望まれる厚さに形成される。狭いバンドギャップの酸化亜鉛（ＺｎＯ）量子井戸副層から形成された１つ以上の量子井戸構造をＮＩＤ層が含む例では、ＭｇＯバリア材料は、Ｍｇ種及び酸素種が基板の膜形成面に衝突できるようにＭｇシャッター（例えばシャッター２６０）及び酸素プラズマ源に関連するシャッターを開けることによって形成される。ＺｎＯ量子井戸副層は、Ｍｇシャッターを閉じると同時にＺｎ種が基板の膜形成面に衝突できるようにＺｎシャッター（例えばシャッター２６４）を開けることによって形成される。望まれる層の厚さが得られるまで、ＮＩＤ層の複数のそれぞれの副層の形成中にＭｇシャッターとＺｎシャッターが交互に開閉される。一例では、ＮＩＤ層の厚さは約２５ｎｍである。
ステップ１１４０では、ｐ型ＭｇＺｎＯ層（例えば層１０２４）が、望まれる厚さまで形成される。すなわち、酸素プラズマ源、Ｍｇ種、及びＺｎ種に関連するシャッターが開けられ、それにより酸素種が基板の膜形成面に衝突してｐ型ＭｇＺｎＯ層のＭｇＺｎＯ成分を形成する。同時に、窒素プラズマ源に関連するシャッターが開けられ、それにより窒素種が基板の膜形成面に衝突する。窒素種は、例えばＮ＊またはＮ２＊であり、ｐ型ＭｇＺｎＯ層においてｐ型ドーパントとして機能する。窒素種のフラックスを監視するために、ＲＨＥＥＤシステムなどのビームフラックスモニターが使用されてもよい。
ステップ１１４５では、従来のリソグラフィー及びメタライゼーションプロセスを使用して、ＬＥＤデバイス構造（例えばデバイス１０００）上に電気接点が形成される。ＬＥＤデバイス構造は、電荷キャリアがＮＩＤ層内で相互作用及び再結合してＬＥＤデバイス構造から放出される光を生成する垂直伝導ＬＥＤである。別の例では、発光が横方向に生じる横方向導電型のＬＥＤを形成するために方法１１００が使用される。
まとめると、高品質の酸化物に基づくデバイス（例えばＤＵＶ ＬＥＤ）を形成するプラズマ処理システム及び方法は、エピタキシャル成長を使用してＩＩＩ族－Ｎ膜を形成するための従来のシステム及び方法よりも優れた利点を示す。従来の半導体製造装置及びエピタキシャルプロセスでは、特に直径４インチを超える基板の場合、高品質の膜堆積に必要な膜成長温度の許容誤差と前駆体ガスレベルを維持することができない。この制約のため、膜形成面全体で温度プロファイルが不均一になり、そのため低品質であるか使用できないデバイスが生成される可能性がある。最後に、従来のＩＩＩ族－Ｎ膜は、デバイスのバンドギャップ調整能力に限界がある。このため、半導体デバイスの設計及び利用における柔軟性、特にＤＵＶ ＬＥＤの製造における柔軟性が制限される。対照的に、本明細書に開示の本発明のプラズマ処理システム及び方法は、より大きな基板上での高品質膜の製造、デバイス利用のより大きな柔軟性、製造スループットの増加、及び製造コストの削減を重視している。
本発明の方法及びシステムは、１つ以上のＭｇＺｎＯ層を有する構造を形成するために通常使用することができ、そのため、金属を多く含む及び／または酸素を多く含む組成を提供する。これらは非化学量論材料として分類され、結晶に導入された結晶学的欠陥に応じて過剰な電子または正孔を示すように設計できる酸素及び／または金属の空孔を示す。いくつかの実施形態では、構造は、ＭｇｙＺｎ１－ｙＯ／ＭｇｘＺｎ１－ｘＯ超格子またはＭｇＺｎ（Ｏ、Ｎ）酸窒化物組成である。例えば、半導体層は、ａ）ＭｇＯ及びＺｎＯ、ｂ）ＭｇＺｎＯ及びＺｎＯ、またはｃ）ＭｇＺｎＯ及びＭｇＯの副層を含む超格子であってもよい。
本実施形態に従って成長するＭｇＺｎＯ構造の例としては、層及び基板としてのＭｇＯ、ＭｇｘＺｎ１－ｘＯ（ｘ＞０．５）の層（岩塩）、及びＭｇＯ／ＭｇｘＺｎ１－ｘＯ（ｘ＞０．５５）の層（非極性岩塩）が挙げられる。いくつかの実施形態では、ＭｇｘＺｎ１－ｘＯ（０≦ｘ＜０．４５）の超格子、［ＭｇｘＺｎ１－ｘＯ、０≦ｘ＜０．４５］／［ＭｇｙＺｎ１－ｙＯ、０≦ｙ＜０．４５］（ｘ≠ｙ）の超格子、及びバルクＭｇｘＺｎ１－ｘＯ（０≦ｘ＜０．４５）の勾配組成などのウルツ鉱型ＭｇｘＺｎ１－ｘＯ（ｘ＜０．４５）を含む極性構造を製造することができる。バルクＭｇｘＺｎ１－ｘＯの勾配組成には、誘導されるｐ型またはｎ型のドーピングを含めることができる。例えばいくつかの方法は、実質的なＣ面配向上でＯ極性についてＷＢＧからＮＢＧに勾配を付けることにより、または実質的なＣ面配向上で金属極性についてＮＢＧからＷＢＧに勾配を付けることにより、ｐ型を誘導することができる。別の例では、方法は、実質的なＣ面配向上で金属極性についてＷＢＧからＮＢＧに勾配を付けることにより、または実質的なＣ面配向上でＯ極性についてＮＢＧからＷＢＧに勾配を付けることにより、ｎ型を誘導することができる。いくつかの実施形態では、勾配付けされた有効合金組成は、バルクＭｇｘＺｎ１－ｘＯについて記載したバルク基準を使用して超格子ユニットセルに勾配を付けることによって形成することができる。
前段落で説明した分極型ドーピングに加えて、不純物型ドーピングも使用することができる。いくつかの実施形態では、不純物及と分極の両方のタイプのドーピングを使用することができる。
別の実施形態は、組成ｘ＜０．４５のＭｇＺｎＯの分極ドーピングを使用してデバイスを形成することを含む。また別の実施形態は、ＭｇＯ／ＺｎＯまたは［ＭｇｘＺｎ１－ｘＯ、０≦ｘ≦１］／［ＭｇｙＺｎ１－ｙＯ、０≦ｙ≦１］（ｘ≠ｙ）の超格子を含む混合型超格子を形成することを含む。更に別の実施形態は、非極性ＭｇｘＺｎ１－ｘＯ構造（ｘ＞０．５５）を形成することを含む。
構造は、ＭｇＯ（１１１）及び（００１）表面配向、Ｇａ２Ｏ３（－２０１）及び（０１０）表面配向、Ａｌ２Ｏ３（ｃ面及びｒ面）、ウルツ鉱型ＭｇＺｎＯ（ｘ＜０．４５）で使用するためのＳｉ（１１１）、ＭｇＺｎＯ（ｘ＞０．５５）で使用するためのＳｉ（００１）、希土類酸化物バッファ層、及びＭｇＺｎＯ超格子バッファ層などの様々な基板上で成長させることができる。
ＭｇＺｎＯ超格子及び多重量子井戸（ＭＱＷ）は、量子化効果のためのより厚い層を可能にし、またＡｌＧａＮまたはＡｌＮ／ＧａＮの超格子よりも成長しやすい。
開示された発明の実施形態を詳細に言及してきたが、その１つ以上の例が添付の図面に示されている。それぞれの例は、本発明の技術の限定としてではなく、本発明の技術の説明として提供されている。実際、本明細書は本発明の特定の実施形態に関して詳しく説明してきたが、前述の事項を理解することで、当業者がこれらの実施形態の変更、変形、及び均等物を容易に想到できることが理解されるであろう。例えば、１つの実施形態の一部として図示または説明された特徴を、別の実施形態と共に使用して、更に別の実施形態を得ることができる。したがって、本発明の主題は、添付の特許請求の範囲及びその均等物の範囲内の全てのそのような修正及び変形を網羅することが意図されている。本発明に対するこれら及び他の修正及び変形は、本発明の範囲から逸脱することなく当業者が実施することができ、本発明の範囲は、添付の特許請求の範囲の中により具体的に記載されている。更に、当業者は、前述した説明が例示にすぎず、本発明を限定することを意図するものではないことを理解するであろう。

Claims (14)

  1. 基板堆積面の中心軸の周りで基板の前記基板堆積面を回転させる回転機構、
    前記基板を加熱するように構成されたヒーター、
    前記基板に材料を供給する材料供給源であって、ｉ）出口開口面を有する出口開口部、及びｉｉ）前記出口開口面からの既定の材料放出空間分布を有し、前記既定の材料放出空間分布が、前記中心軸からずれた地点で前記基板と交差する対称軸を有し、前記出口開口部が、前記中心軸に対して、ある直交方向距離、ある横方向距離、及びある傾斜角で配置される、前記材料供給源、並びに
    前記直交方向距離、前記横方向距離、または前記傾斜角を動的に調整することができる位置調整機構、を含む材料堆積システム。
  2. 前記出口開口部が、望まれる層成長速度での望まれる層の堆積均一性を実現するために前記直交方向距離及び前記横方向距離を最小化するように配置される、請求項１に記載のシステム。
  3. 前記回転機構及び前記材料供給源が収容される反応チャンバーを更に含み、
    前記反応チャンバーのサイズが、前記基板の半径ＲＳＵＢに対する前記横方向距離及び前記直交方向距離の関係に基づいてスケーリングされる、請求項１に記載のシステム。
  4. 前記反応チャンバーのサイズが、前記材料供給源を配置するための最小距離に基づいて小型化され、前記最小距離は前記横方向距離および前記直交方向距離である、請求項３に記載のシステム。
  5. 前記位置調整機構が前記材料供給源に連結されている、請求項１に記載のシステム。
  6. 前記位置調整機構が前記回転機構に結合されている、請求項１に記載のシステム。
  7. 前記材料供給源が余弦Ｎ供給源であり、Ｎ≧２である、請求項１に記載のシステム。
  8. 前記基板が６インチ（１５０ｍｍ）以上の直径を有する、請求項１に記載のシステム。
  9. 前記材料供給源が活性窒素を放出する窒素プラズマ源であり、
    前記システムが酸素プラズマ源を更に含む、請求項１に記載のシステム。
  10. Ｍｇ、Ｐ、Ａｌ、ＺｎまたはＧａのうちの１つ以上の供給源を含む追加の材料供給源を更に含む、請求項１に記載のシステム。
  11. 前記基板及び前記材料供給源が１０－１１ｔｏｒｒから１０－５ｔｏｒｒの真空環境に含まれ、前記真空環境はベース圧力より高い成長圧力を膜形成中に有し、
    前記基板堆積面からの前記材料供給源の前記直交方向距離および前記横方向距離は前記材料供給源から放出された材料の平均自由行程以下である、請求項１に記載のシステム。
  12. 前記位置調整機構は、製造実施の合間に動的な調整が行われることを可能にし、前記直交方向距離、前記横方向距離または前記傾斜角は使用される前記材料供給源の前記材料放出空間分布に依存する、請求項１に記載のシステム。
  13. 前記位置調整機構は、スロットに沿って固定されるブラケット、リニアアクチュエータ、調整可能な長さを有するアーム、または調整可能な長さを有するポストを備える、請求項１に記載のシステム。
  14. 前記材料供給源が余弦Ｎ供給源でありＮ≧２であり、
    前記基板が６インチ（１５０ｍｍ）以上の直径を有し、
    前記基板及び前記材料供給源が１０－１１ｔｏｒｒから１０－５ｔｏｒｒの真空環境に含まれ、
    前記基板堆積面からの前記材料供給源の前記直交方向距離および前記横方向距離は前記材料供給源から放出された材料の平均自由行程以下である、請求項１に記載のシステム。
JP2020567913A 2018-06-07 2019-05-29 半導体層を形成するための方法及び材料堆積システム Active JP7314181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023114349A JP7498835B2 (ja) 2018-06-07 2023-07-12 半導体層を形成するための方法及び材料堆積システム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862682005P 2018-06-07 2018-06-07
US62/682,005 2018-06-07
PCT/IB2019/054463 WO2019234557A1 (en) 2018-06-07 2019-05-29 Methods and material deposition systems for forming semiconductor layers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023114349A Division JP7498835B2 (ja) 2018-06-07 2023-07-12 半導体層を形成するための方法及び材料堆積システム

Publications (2)

Publication Number Publication Date
JP2021525967A JP2021525967A (ja) 2021-09-27
JP7314181B2 true JP7314181B2 (ja) 2023-07-25

Family

ID=68769282

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020567913A Active JP7314181B2 (ja) 2018-06-07 2019-05-29 半導体層を形成するための方法及び材料堆積システム
JP2023114349A Active JP7498835B2 (ja) 2018-06-07 2023-07-12 半導体層を形成するための方法及び材料堆積システム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023114349A Active JP7498835B2 (ja) 2018-06-07 2023-07-12 半導体層を形成するための方法及び材料堆積システム

Country Status (7)

Country Link
US (4) US10964537B1 (ja)
EP (2) EP4258325A3 (ja)
JP (2) JP7314181B2 (ja)
KR (1) KR20210008427A (ja)
CN (1) CN112262463A (ja)
TW (2) TW202405990A (ja)
WO (1) WO2019234557A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8275435B2 (en) 2009-01-22 2012-09-25 Medtronic, Inc. Co-location of emitters and detectors and method of operation
US8666466B2 (en) 2009-06-10 2014-03-04 Medtronic, Inc. Device and method for monitoring of absolute oxygen saturation and tissue hemoglobin concentration
CA3188379A1 (en) * 2020-07-09 2022-01-13 Flightsafety International Inc. Energetically bonded aluminum and oleophobic/hydrophobic coatings for substrate
CN113502535B (zh) * 2021-09-09 2021-12-10 材料科学姑苏实验室 样品生长装置、样品生长方法及分子束外延系统
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
WO2023084283A1 (en) * 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
CN118202476A (zh) 2021-11-10 2024-06-14 斯兰纳Uv科技有限公司 包括镁锗氧化物的超宽带隙半导体装置
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
KR20240095343A (ko) 2021-11-10 2024-06-25 실라나 유브이 테크놀로지스 피티이 리미티드 에피택셜 산화물 물질, 구조 및 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164284A (ja) 2000-11-27 2002-06-07 Sharp Corp 分子線エピタキシャル成長装置およびそれを用いた半導体素子の製造方法
JP2006152352A (ja) 2004-11-26 2006-06-15 Kyoto Univ 薄膜形成方法
JP2011049448A (ja) 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3442460A1 (de) * 1984-11-22 1986-05-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur dotierung von halbleitermaterial
JPH02252691A (ja) * 1989-03-27 1990-10-11 Nippon Telegr & Teleph Corp <Ntt> 分子線エピタキシ成長装置
JP2664250B2 (ja) * 1989-06-19 1997-10-15 株式会社日立製作所 分子線エピタキシ装置
JP3232754B2 (ja) * 1993-03-23 2001-11-26 明彦 吉川 Ｉｉ−ｖｉ族化合物半導体の成長方法
JP2000208256A (ja) * 1999-01-13 2000-07-28 Tdk Corp 有機ｅｌ表示装置の製造装置および製造方法
US6364956B1 (en) * 1999-01-26 2002-04-02 Symyx Technologies, Inc. Programmable flux gradient apparatus for co-deposition of materials onto a substrate
JP3424814B2 (ja) 1999-08-31 2003-07-07 スタンレー電気株式会社 ＺｎＯ結晶構造及びそれを用いた半導体装置
JP2001237460A (ja) 2000-02-23 2001-08-31 Matsushita Electric Ind Co Ltd 発光素子
JP4447755B2 (ja) 2000-08-28 2010-04-07 独立行政法人産業技術総合研究所 ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
SG102013A1 (en) * 2001-11-09 2004-02-27 Inst Data Storage Manufacturing method for high-density magnetic data storage media
EP1532288B1 (en) * 2002-08-28 2010-11-17 Moxtronics, Inc. Hybrid beam deposition system and method for fabricating zno films
TWI277363B (en) * 2002-08-30 2007-03-21 Semiconductor Energy Lab Fabrication system, light-emitting device and fabricating method of organic compound-containing layer
JP4287698B2 (ja) * 2003-05-26 2009-07-01 シャープ株式会社 酸化物半導体発光素子およびその製造方法
JP3964367B2 (ja) * 2003-08-25 2007-08-22 シャープ株式会社 分子線エピタキシャル成長装置及びその制御方法
JP2005340765A (ja) * 2004-04-30 2005-12-08 Sumitomo Electric Ind Ltd 半導体発光素子
US7404986B2 (en) * 2004-05-07 2008-07-29 United Technologies Corporation Multi-component deposition
JP4210665B2 (ja) 2005-03-24 2009-01-21 ローム株式会社 酸化亜鉛系化合物半導体発光素子
JP4212105B2 (ja) * 2005-03-24 2009-01-21 ローム株式会社 酸化亜鉛系化合物半導体素子
DE112006002133B4 (de) 2005-08-09 2017-10-12 Stanley Electric Co. Ltd. ZnO-Kristall, sein Aufwuchsverfahren und ein Herstellungsverfahren für eine Leuchtvorrichtung
JP5396579B2 (ja) 2005-08-18 2014-01-22 国立大学法人山梨大学 酸化亜鉛薄膜の製造方法及び製造装置
JP4953879B2 (ja) 2007-03-29 2012-06-13 スタンレー電気株式会社 半導体装置とその製造方法、及びテンプレート基板
JP2008258388A (ja) * 2007-04-04 2008-10-23 Rohm Co Ltd 酸化物薄膜及び酸化物薄膜デバイス
JP2009021540A (ja) 2007-06-13 2009-01-29 Rohm Co Ltd ＺｎＯ系薄膜及びＺｎＯ系半導体素子
KR100925704B1 (ko) * 2007-12-11 2009-11-10 우리엘에스티 주식회사 화합물 반도체를 이용한 발광소자
JP5205114B2 (ja) * 2008-04-16 2013-06-05 スタンレー電気株式会社 半導体素子の製造方法
WO2009143226A1 (en) 2008-05-21 2009-11-26 Lumenz, Inc. Zinc-oxide based epitaxial layers and devices
US8362476B2 (en) 2009-03-18 2013-01-29 University Of Central Florida Research Foundation, Inc. Cubic semiconductor alloys for deep UV applications
US20100247747A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Film Deposition Apparatus, Method for Depositing Film, and Method for Manufacturing Lighting Device
JP5739765B2 (ja) 2011-01-20 2015-06-24 スタンレー電気株式会社 ＺｎＯ系半導体層の製造方法及びＺｎＯ系半導体発光素子の製造方法
US20140199493A1 (en) * 2011-09-30 2014-07-17 Shincron Co., LTD Film formation method and film formation apparatus
JP2013120829A (ja) * 2011-12-07 2013-06-17 Sharp Corp 窒化物半導体紫外発光素子
JP6017243B2 (ja) * 2012-09-26 2016-10-26 スタンレー電気株式会社 ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法
CN103456593B (zh) * 2013-09-02 2016-02-10 东莞市中镓半导体科技有限公司 一种改进多片式外延材料厚度分布均匀性的氢化物气相沉积装置与方法
EP2929319A4 (en) * 2013-12-31 2016-12-21 Halliburton Energy Services Inc FABRICATION OF INTEGRATED COMPUTER PROCESSING ELEMENTS USING A SHAPED SUBSTRATE CARRIER TO COINCIDE WITH THE SPATIAL PROFILE OF A DEPOSIT PANACHE
WO2015181648A1 (en) * 2014-05-27 2015-12-03 The Silanna Group Pty Limited An optoelectronic device
JP6553361B2 (ja) 2015-01-16 2019-07-31 スタンレー電気株式会社 紫外光源
KR20170095463A (ko) * 2016-02-12 2017-08-23 호서대학교 산학협력단 박막제조를 위한 이종 기상 증착방법 및 이종 기상 증착장치
JP2017204642A (ja) 2016-05-10 2017-11-16 株式会社Flosfia 深紫外発光素子及びその製造方法
CN106876504A (zh) 2017-01-16 2017-06-20 复旦大学 一种ZnO基p‑i‑n结构紫外探测器及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164284A (ja) 2000-11-27 2002-06-07 Sharp Corp 分子線エピタキシャル成長装置およびそれを用いた半導体素子の製造方法
JP2006152352A (ja) 2004-11-26 2006-06-15 Kyoto Univ 薄膜形成方法
JP2011049448A (ja) 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法

Also Published As

Publication number Publication date
US20210074541A1 (en) 2021-03-11
US20230187206A1 (en) 2023-06-15
EP3803960C0 (en) 2023-11-08
JP2021525967A (ja) 2021-09-27
EP4258325A3 (en) 2024-01-24
JP2023145516A (ja) 2023-10-11
TWI831790B (zh) 2024-02-11
EP4258325A2 (en) 2023-10-11
EP3803960B1 (en) 2023-11-08
CN112262463A (zh) 2021-01-22
TW202013557A (zh) 2020-04-01
JP7498835B2 (ja) 2024-06-12
US10964537B1 (en) 2021-03-30
US11990338B2 (en) 2024-05-21
EP3803960A1 (en) 2021-04-14
US11670508B2 (en) 2023-06-06
US20210074542A1 (en) 2021-03-11
TW202405990A (zh) 2024-02-01
US20220270876A1 (en) 2022-08-25
EP3803960A4 (en) 2022-03-23
US11282704B2 (en) 2022-03-22
KR20210008427A (ko) 2021-01-21
WO2019234557A1 (en) 2019-12-12

Similar Documents

Publication Publication Date Title
JP7314181B2 (ja) 半導体層を形成するための方法及び材料堆積システム
TWI603499B (zh) 用於ｌｅｄ製造之ｐｖｄ緩衝層
US8143147B1 (en) Methods and systems for forming thin films
US20090062128A1 (en) Superconducting magnesium boride thin-film and process for producing the same
US9793433B2 (en) UV light emitting devices and systems and methods for production
Chebotarev et al. Obtaining and doping of InAs-QD/GaAs (001) nanostructures by ion beam sputtering
Köhl The influence of energetic bombardment on the structure formation of sputtered zinc oxide films. Development of an atomistic growth model and its application to tailor thin film properties
US10354868B2 (en) Method for formation of a transition metal dichalcogenide (TMDC) material layer
Horikoshi General Description of MBE
Rangaswamy Epitaxial growth of p-type doped III-V nitride semiconductor on sapphire substrate using remote plasma metal organic chemical vapor deposition
Azadmand PA-MBE Growth and Characterization of Nitride Semiconductors, from InGaN Thin-films to GaN and AlN Self-assembled Nanowires
JP3385228B2 (ja) 結晶成長装置および結晶成長方法
Lüth et al. Preparation of Well-Defined Surfaces and Interfaces
Zhang Nanoscale and macroscale aluminum nitride deposition via reactive magnetron sputtering method
Lüth et al. Preparation of Well-Defined Surfaces, Interfaces and Thin Films
Trifan et al. Ion Beam Study of Early Stages of Growth of GaN films on Sapphire
Lee et al. Optical study of SiO2/nanocrystalline-Si multilayers using ellipsometry

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230712

R150 Certificate of patent or registration of utility model

Ref document number: 7314181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150