TWI831790B - 用於形成半導體層之方法及材料沈積系統 - Google Patents

用於形成半導體層之方法及材料沈積系統 Download PDF

Info

Publication number
TWI831790B
TWI831790B TW108119353A TW108119353A TWI831790B TW I831790 B TWI831790 B TW I831790B TW 108119353 A TW108119353 A TW 108119353A TW 108119353 A TW108119353 A TW 108119353A TW I831790 B TWI831790 B TW I831790B
Authority
TW
Taiwan
Prior art keywords
substrate
source
layer
distance
uniformity
Prior art date
Application number
TW108119353A
Other languages
English (en)
Other versions
TW202013557A (zh
Inventor
比塔 亞坦艾柯維克
Original Assignee
新加坡商西拉娜Ｕｖ科技私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商西拉娜Ｕｖ科技私人有限公司 filed Critical 新加坡商西拉娜Ｕｖ科技私人有限公司
Publication of TW202013557A publication Critical patent/TW202013557A/zh
Application granted granted Critical
Publication of TWI831790B publication Critical patent/TWI831790B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0026—Activation or excitation of reactive gases outside the coating chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/243—Crucibles for source material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C30B23/005—Controlling or regulating flux or flow of depositing species or vapour
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01008—Oxygen [O]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H01L33/285—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

揭示了用於形成半導體層之系統及方法，該等半導體層包括基於氧化物之層，其中一材料沈積系統具有一旋轉機構，該旋轉機構使一基板繞著該基板之一基板沈積平面之一中心軸線旋轉。向該基板供應一材料之一材料源具有：i)具有一排出孔平面之一排出孔及ii)來自該排出孔平面之一預定材料噴射空間分佈。該排出孔相對於該基板之該中心軸線位於一正交距離、一橫向距離處且成一傾斜角。該系統可經組態以i)使用一設定之傾斜角來確定用於達成一所要之層沈積均一性的該正交距離及該橫向距離之最小值或ii)使用一設定之正交距離及一設定之橫向距離來確定用於達成該所要之層沈積均一性之該傾斜角。

Description

用於形成半導體層之方法及材料沈積系統
相關申請案
本申請案主張2019年5月29日申請且標題為「Methods and Material Deposition Systems for Forming Semiconductor Layers」之PCT專利申請案第PCT/IB2019/054463號之優先權，該申請案主張2018年6月7日申請且標題為「Material Deposition System and Methods」之美國臨時專利申請案第62/682,005號之優先權；該申請案特此出於所有目的以引用方式併入。
本發明係有關於用於形成半導體層之方法及材料沈積系統。
在半導體製造製程中，在反應腔室中使用(例如)原材料來將薄膜材料沈積於平面沈積表面上。分子束磊晶(MBE)為在反應腔室中沈積單晶薄膜之若干方法中的一種。分子束磊晶在高真空(HV)或超高真空(UHV) (例如10–6 至10−9 Pa)中發生。MBE之最重要態樣為(1)原材料物質之選擇的靈活性；(2)所沈積之不同膜之間的界面之突變；(3)所沈積之膜的低不純度；及(4)所沈積之膜的精確及均一之厚度。最後一個態樣係藉由使用比其他習知沈積製程(像通常超過10,000 nm每小時之化學氣相沈積(CVD))之沈積速率相對較慢之沈積速率(通常小於1,000 nm每小時)來達成。MBE之慢沈積速率(或生長速率)有利地用於使薄膜磊晶地生長；然而，MBE需要相應較高之反應器真空來匹配藉由其他沈積技術(例如，CVD)達成之低不純度。
在像MBE之沈積製程中，高品質之膜在沈積平面上可具有約99%或更大之厚度均一性。換言之，高品質之膜在沈積平面上可具有約1%或更小之厚度非均一性。沈積平面上之均一性在當前MBE製程中為重要的，因為生長速率與磊晶地生長之膜的品質之間存在直接相關。亦即，較慢之沈積速率使得能夠在整個沈積平面上控制均一原子單層規模覆蓋以達成二維(2D)「逐層」(LbL)生長模式。使用LbL生長模式之薄膜沈積使得整個2D層能夠在後續層生長之前形成，此為單晶薄膜及多層異質膜之磊晶生長的最理想之方法。通常，至少依據以下標準為技術上相關之半導體(例如，AlGaAs、AlGaN、SiGe及其類似者)達成LbL生長模式：(i)高度非平衡溫度-壓力條件；(ii)物質在沈積平面上之均一到達速率；及(iii)可給予生長表面的高度均一之空間溫度。
在一些實施例中，一種光電裝置包括一基板及一多區堆疊，該多區堆疊磊晶地沈積於該基板上。該多區堆疊包括沿著一生長方向具有一氧-極性晶體結構或一金屬-極性晶體結構的一晶體極性。該多區堆疊包括：一第一區，該第一區包括一緩衝層；一第二區，該第二區包括一晶體結構改良層；一第三區，該第三區包括一第一導電性類型；一第四區，該第四區包括一本徵導電性類型層；及一第五區，該第五區包括一第二導電性類型，其中該第二導電性類型與該第一導電性類型相反。該多區堆疊之至少一個區為包括Mg(x) Zn(1-x) O之一塊體半導體材料。該多區堆疊之至少一個區為一超晶格，該超晶格包括以下至少兩者：ZnO、MgO及Mg(x) Zn(1-x) O。
在一些實施例中，一種光電裝置包括一基板及一多區堆疊，該多區堆疊磊晶地沈積於該基板上。該多區堆疊包括沿著一生長方向之一非極性晶體材料結構。該多區堆疊包括：一第一區，該第一區包括一緩衝層；一第二區，該第二區包括一晶體結構改良層；一第三區，該第三區包括一第一導電性類型；一第四區，該第四區包括一本徵導電性類型層；及一第五區，該第五區包括一第二導電性類型，其中該第二導電性類型與該第一導電性類型相反。該多區堆疊之至少一個區為包括Mg(x) Zn(1-x) O之一塊體半導體材料。該多區堆疊之至少一個區為一超晶格，該超晶格包括以下至少兩者：ZnO、MgO及Mg(x) Zn(1-x) O。
在一些實施例中，一種組態一材料沈積系統之方法包括提供一旋轉機構，該旋轉機構使一基板繞著該基板之一基板沈積平面之一中心軸線旋轉。選擇一材料源，該材料源向該基板供應一材料，其中該材料源具有：i)具有一排出孔平面之一排出孔及ii)來自該排出孔平面之一預定材料噴射空間分佈。該預定材料噴射空間分佈具有一對稱軸線，該對稱軸線在偏離該中心軸線之一點處與該基板相交。該排出孔相對於該基板之該中心軸線位於一正交距離、一橫向距離處且成一傾斜角。該方法亦包括設定該材料源之該排出孔的i)該傾斜角或ii)該正交距離及該橫向距離。選擇該材料在該基板上之一所要積聚以針對一所要之生長速率達成一所要之層沈積均一性。該方法i)使用該設定之傾斜角來確定用於達成該所要之層沈積均一性的該正交距離及該橫向距離之最小值或ii)使用該設定之正交距離及該設定之橫向距離來確定用於達成該所要之層沈積均一性的該傾斜角。該基板及該材料源容納於一真空環境內。
在一些實施例中，一種用於形成半導體層之方法包括：使一基板繞著該基板之一基板沈積平面之一中心軸線旋轉；加熱該基板；及提供一材料源，該材料源向該基板供應材料。該材料源具有：i)具有一排出孔平面之一排出孔及ii)來自該排出孔平面之一預定材料噴射空間分佈，該預定材料噴射空間分佈具有一對稱軸線，該對稱軸線在偏離該中心軸線之一點處與該基板相交。該排出孔相對於該基板之該中心軸線位於一正交距離、一橫向距離處且成一傾斜角。該方法亦包括將該基板及該材料源容納於一真空環境內及自該材料源射出該材料以在該基板上形成一半導體層。該排出孔經定位，使得i)對於一設定之傾斜角使該正交距離及該橫向距離最小化，以針對該基板上之該半導體層的一所要之層生長速率達成一所要之層沈積均一性，或ii)對於一設定之正交距離及一設定之橫向距離，確定該傾斜角，以針對該基板上之該半導體層的該所要之層生長速率達成該所要之層沈積均一性。
在一些實施例中，一種材料沈積系統具有：一旋轉機構，該旋轉機構使一基板之一基板沈積平面繞著該基板沈積平面之一中心軸線旋轉；一加熱器，該加熱器經組態以加熱該基板；一材料源，該材料源向該基板供應一材料；及一定位機構。該材料源具有：i)具有一排出孔平面之一排出孔及ii)來自該排出孔平面之一預定材料噴射空間分佈。該預定材料噴射空間分佈具有一對稱軸線，該對稱軸線在偏離該中心軸線之一點處與該基板相交，其中該排出孔相對於該基板之該中心軸線位於一正交距離、一橫向距離且成一傾斜角。該定位機構允許動態地調整該正交距離、該橫向距離或該傾斜角。
在一些實施例中，一種用於形成基於氧化物之半導體層之方法包括：使一基板繞著該基板之一基板沈積平面之一中心軸線旋轉；加熱該基板；及將複數個材料源朝向該基板放置。該複數個材料源包括一鎂(Mg)源及氮或氧之一電漿源。該複數個材料源中之每一者具有i)具有一排出孔平面之一排出孔及ii)來自該排出孔平面之一預定材料噴射空間分佈，該材料噴射空間分佈具有一對稱軸線，該對稱軸線在偏離該中心軸線之一點處與該基板相交。該排出孔相對於該基板之該中心軸線位於一正交距離、一橫向距離處且成一傾斜角。該方法亦包括將材料自該複數個材料源射出至該基板上以在該基板上形成一基於氧化物之層。該排出孔經定位，使得i)對於一設定之傾斜角使該正交距離及該橫向距離最小化，以針對該基板上之該基於氧化物之層的一所要之層生長速率達成一所要之層沈積均一性，或ii)對於一設定之正交距離及一設定之橫向距離，確定該傾斜角，以針對該基板上之該基於氧化物之層的該所要之層生長速率達成一所要之層沈積均一性。
在一些實施例中，一種用於形成半導體層之方法包括：使一基板之一基板沈積平面繞著該基板沈積平面之一中心軸線旋轉；加熱該基板；及將複數個材料源面朝該基板放置。該複數個材料源包括一鎂(Mg)源、一鋅(Zn)源及氮或氧之一電漿源，其中該複數個材料源中之每一者具有i)具有一排出孔平面之一排出孔及ii)來自該排出孔平面之一預定材料噴射空間分佈。該材料噴射空間分佈具有一對稱軸線，該對稱軸線在偏離該中心軸線之一點處與該基板相交。該排出孔相對於該基板之該中心軸線位於一正交距離、一橫向距離處且成一傾斜角。自該複數個材料源將材料射出至該基板上以在該基板上形成一p型摻雜層。該排出孔經定位，使得i)對於一設定之傾斜角使該正交距離及該橫向距離最小化，以針對該基板上之該p型摻雜層的一所要之層生長速率達成一所要之層沈積均一性，或ii)對於一設定之正交距離及一設定之橫向距離，確定該傾斜角，以針對該基板上之該p型摻雜層的該所要之層生長速率達成一所要之層沈積均一性。
本揭示案大體上係關於半導體製造製程，且更明確言之，係關於在高真空反應腔室中具有離軸材料源以改良膜品質與膜生長速率之間的平衡的材料沈積系統。揭示藉由確定材料源之位置及亦根據該材料源之放置而縮放整個反應腔室之尺寸來組態該材料沈積系統的方法。本揭示案亦係關於高品質、氧化物基半導體結構(諸如發光二極體(LED))及用於形成此類結構之系統及方法。
可使用UHV沈積技術達成之高膜品質習知上係藉由使加工時間與其他成熟之高壓CVD半導體製造製程相比顯著增加來達成。遺憾的係，最佳方案之習知UHV沈積方法(諸如MBE)無法充分適應矽基半導體製造商所需要之高產出量處理。另外，當前MBE製程被限於在相對較小面積之沈積表面上(諸如在6吋直徑及更小之基板上)生長高均一性膜。矽基半導體產業強調了將製造製程擴展到較大沈積表面(諸如8吋、12吋及甚至18吋之沈積表面)以維持十分低之每單位面積沈積成本($/m2 )的重要性。因此，需要新方法以將MBE製程擴展到較大之沈積表面以及以較高沈積速率提供高之膜品質。
在半導體裝置製造中，III族-氮化物(III-N)半導體(例如，氮化鋁、氮化鎵、氮化鋁鎵、氮化銦)通常被認為屬於用於製造寬能隙半導體的最有前途之半導體家族之一，該等寬能隙半導體用於製造深紫外(DUV)光學裝置，諸如LED及雷射二極體(LD)。遺憾的係，習知製造設備及方法固有之若干挑戰限制了高品質III族-N膜之製造。
舉例而言，如上文所提到，對於直徑大於4吋之基板，控制高品質膜沈積所必需之生長溫度及前體氣體含量為困難的。膜形成表面上之非均一溫度分佈可能會得到低品質或不可用之裝置。另外，習知III族-N膜形成係對高成本之原材料之利用率較低的相對效率低下、低產出量及昂貴之製程。最後，習知III族-N膜在其裝置能隙調整能力方面係有限的。此減少了半導體裝置設計及應用之靈活性，尤其係DUV LED之製造的靈活性。由於半導體產業愈來愈強調在較大基板上生產高品質膜，因此需要生產產出量較高且製造成本降低的新的裝置製造方法。
在本揭示案中，提供相對於改良膜品質與膜生長速率之間的平衡來在高真空反應腔室中組態偏移材料源之方法。舉例而言，實施例用於確定材料源(例如，克努森滲出容器、氣體噴射源、遠端電漿源、離子束源、濺射源、帶電粒子束、熱蒸發源或消蝕源)在高真空反應腔室中相對於膜形成表面的位置，該位置提供了與習知技術相比得到改良的膜品質與膜生長速率之間的平衡。更具體言之，對於具有某些屬性或特性之給定材料源及該材料源之給定傾斜角設置，使用該等方法來確定材料源相對於形成表面之橫向距離及正交距離以改良膜品質與膜生長速率之間的平衡。在其他實施例中，可設定材料源之橫向距離及正交距離，且可確定傾斜角以達成所要之膜品質及膜生長速率。
亦揭示了用於形成高品質之氧化物基DUV LED之系統及方法。氧化物基半導體為被歸類在II-VI半導體族中之寬能隙半導體。大體而言，氧化物基半導體在室溫下提供良好之透明性、高電子移動性、寬能隙及強發光。氧化物基半導體本質上為n型；習知上，氧化物之p型摻雜難以完成。在當前實施例中此等半導體之p型摻雜係使用活性原子氮(N*)或分子氮(N2 *)之電漿來達成。本文中揭示之方法利用電漿反應腔室且在由多種材料(諸如氟化鈣)製成之基板上形成膜。在一些實施例中，在基板上形成氧化鋅鎂(MgZnO)之緩衝層，且在該緩衝層之頂上形成MgO-MgZnO多層。隨後在MgO-MgZnO多層之頂上形成n型MgZnO，且在該n型MgZnO層之頂上形成MgZnO或MgO之意外摻雜(NID)層。隨後使用p型摻雜由N*或N2 *之電漿形成p型MgZnO層。最後，在該裝置結構上使用習知之微影及金屬化製程來形成金屬接點。在操作之一個實例中，該n型MgZnO層產生移動至NID層中之電子，其中電荷載流子相互作用且重新結合以自LED裝置結構發出在約100 nm至約280 nm之UV波長範圍中的光。
用於形成高品質、氧化物基DUV LED之方法及材料展現出優於習知方法及材料之優點。舉例而言，使用習知方法來控制III族-N膜之高品質膜沈積所需的生長溫度及前體氣體含量為困難的，尤其對於直徑大於4吋之基板而言。另外，習知III族-N膜形成係對高成本之原材料之利用率較低的相對效率低下、低產出量及昂貴之製程。最後，習知III族-N膜具有有限之能隙調整能力。此限制了半導體裝置設計及應用之靈活性，尤其係DUV LED之製造的靈活性。相比之下，本文中揭示之方法強調了較大基板上之高品質膜的生產、較大之裝置應用靈活性、較高之生產產出量及降低之製造成本。
MBE僅為複數個薄結晶膜在高真空環境中磊晶地生長的製程之一個實例。此類膜由(例如)自元素週期表中選擇之複合半導體組成。舉例而言，IIIA-VA半導體可包括選自Al、Ga及In中之至少一者的IIIA族金屬及選自As、P及N之VA族物質，以產生Alx Ga1-x Asy P1-y 及Alx Ga1-x N之化學計量組合物。在另一個實例中，II-VI半導體可包括選自Cd及Zn之II族金屬及選自Te、S及Se之VI族物質，以形成化合物Znx Cd1-x Te。其他實施例包括IV-IV (例如，Six Gey Cz )及金屬氧化物MOx 。金屬氧化物之其他實例為RE氧化物及RE氮氧化物(其中RE為選自稀土族元素中之至少一種物質，亦即，鑭系金屬物質或鹼土金屬物質)或IIA-IB-VIA形式之混合氧化物(例如，Mgx Zn1-x O)，該等氧化物及氮化物或混合氧化物亦為使用本文中揭示之MBE方法製造的示例性材料。當前方法可利用其他材料(諸如無定形氮氧化物及金屬合金)來產生生長速率提高的高均一性之膜。亦即，本文中揭示之物理原理獨立於吸附原子及基板特定之表面化學性質。
此外，在沈積製程中使用複合半導體材料提供了製造順序地沈積於沈積表面上之複數個異質epi層的能力。如此允許針對特定之電光及電子應用(例如，LED、雷射、功率電晶體及射頻裝置)來定製及最佳化量子工程結構。
因此，在當前之方法及系統中，為了改良膜品質與膜生長速率之間的平衡而相對於形成表面來佈置之材料源適合於支持使用MBE系統的連續、高產出量之膜形成製程。本揭示案提供相較於現有系統及方法之改良，該等系統及方法習知上藉由由材料源之實體佈置所致的慢生長速率及低沈積均一性中之至少一項表徵，該材料源之實體佈置由MBE系統之製造商確定。習知之材料沈積系統
圖1為如本領域中所知的高真空反應腔室10之一部分的等角視圖，該高真空反應腔室包括材料源18，該材料源相對於基板22之膜形成表面26離軸且成角度來佈置。高真空反應腔室10可為MBE系統5之反應腔室。在高真空反應腔室10內藉由真空泵16維持真空環境14。舉例而言，真空環境14可在約10–12 托至約10–7 托、約10–11 托至約10–9 托或約10–11 托至10–5 托之範圍中。準備充分且實質上無洩漏之反應器具有基礎壓力及生長壓力(亦即，在沈積期間)，該基礎壓力及生長壓力與反應器之泵抽速度及藉由該等源產生之入射束壓力直接相關。
材料源18相對於基板22佈置於高真空反應腔室10內部。基板22可為可在上面形成材料之膜或層的任何基底材料。基板22可繞著中心旋轉軸線AX旋轉。基板22的面朝材料源18之側提供了膜形成表面26。基板22具有半徑R基板 。
形成表面26為自材料源18遞送之材料的標靶。亦即，形成表面26為基板22的可在上面形成膜(諸如藉由磊晶)之側。磊晶係指晶體覆層在晶體基板上之沈積，其中覆層與基板對齊。換言之，必定有覆層相對於基板之一或多個較佳晶體取向為此被稱作磊晶生長。覆層被稱作磊晶膜或磊晶層，且有時被稱作epi層。
材料源18可為在形成表面26上可用於形成膜之元素及純物質的任何源。舉例而言，圖1中所示之材料源18可為克努森滲出容器。典型克努森滲出容器包括成形坩堝(由高純度之熱分解氮化硼、熔融石英、鎢或石墨製成)、複數個電阻加熱絲、水冷卻系統、用於將熱圍堵在坩堝主體內之防熱板、坩堝孔及孔擋板，其中無一者被示出但為熟習此項技術者所熟知。材料源18包括排出孔30。在克努森滲出容器之情況中，排出孔30為坩堝的面朝形成表面26之端部中的開口。由於坩堝加熱，坩堝內部之材料(例如，液體)亦被加熱，且材料原子蒸發(例如，自液體表面)。可藉由控制坩堝溫度來很好地控制每單位時間每單位面積之蒸發原子數。蒸發物原子或物質在壓力下自排出孔30遞送、以確定之離開速度且以超過源至基板距離之平均自由路程(藉由反應器中之高真空度維持)行進，且朝向形成表面26引導，在形成表面處，該等蒸發物原子或物質與形成表面26之材料碰撞及/或相互作用。亦即，自材料源18之排出孔30離開之材料(或物質)的卷流34被朝向形成表面26引導。卷流34具有對稱軸線SA。
習知的、可市售之MBE沈積系統利用在空間上被組態用於在相對較小之沈積平面面積上達成足夠之材料通量均一性(未首要考慮通量均一性與生長速率之同時最佳化)的材料源。圖1示意性地繪示了基板之中心旋轉軸線AX。材料源18位於與基板22之中心旋轉軸線AX相距某一橫向距離X、與形成表面26之平面相距某一正交(垂直)距離Z處且相對於形成表面26之平面成虛擬通量平面(VFP)傾斜角α。因此，材料源18為「離軸」材料源。橫向距離X及正交距離Z為材料源18相對於基板沈積表面26之中心的座標。
實際上，習知MBE系統中之材料源的非最佳空間放置依據經驗藉由增加基板至源距離R源 - 基板 (亦即，藉由將該源放置成比達成最佳放置所需之其他情況實質上更遠)來進行補償。此增加之基板至源距離直接導致生長速率之減小及所噴出之原材料的利用率之減小，生長速率之減小與基板至源距離之平方成反比。另外，在習知MBE系統中，來自材料源之物質的卷流通常指向形成表面26之中心。
習知MBE系統可被概括及概述為具有組態空間之反應器系統，該組態空間藉由以下各項指定： (i)材料源卷流之對稱軸線SA，該對稱軸線經佈置以對準沈積平面之絕對旋轉中心； (ii) 源VFP坩堝相對於基板旋轉軸線AX之源至基板距離R源 - 基板 及橫向距離X，該基板旋轉軸線經組態而具有相對於沈積平面之中心的圓柱或球形對稱性； (iii) 按比例之反應器尺寸，使得X ≤ R源 - 基板 且β= tan–1 (X/R源 - 基板 ) ≤ 45o ，其中β為豎直軸線Z與對稱軸線SA之間的角度；及 (iv) 限制於範圍0 ≤α≤ 45o 中之虛擬通量平面傾斜角。具有最佳化之源放置的材料沈積系統
圖2為根據一些實施例的材料沈積系統50之一部分的等角視圖。材料沈積系統50—其為分子束磊晶系統—具有高真空反應腔室100。材料沈積系統50包括材料源118，該材料源被佈置成相對於基板122之基板沈積平面126離軸且成一角度，且亦偏移了量R偏移 。亦即，材料源118具有對稱軸線SA，該對稱軸線對準自基板122之絕對中心偏移了量R偏移 之點，而非對準該絕對中心。材料源118將材料沈積於基板沈積平面126之區域122p上。在高真空反應腔室100內藉由真空泵116來維持真空環境114。舉例而言，真空環境114在一個實例中可在約10–12 托至約10–7 托之範圍中、在另一個實例中在約10–11 托至約10–9 托之範圍中或在另一個實例中在約10–11 托至10–5 托之範圍中。
材料源118相對於基板122佈置於高真空反應腔室100內部以在維持高產出量之同時產生具有高均一性之沈積層。基板122可為可在上面形成材料之膜或層的任何基底材料。舉例而言，基板122可為具有清潔原子表面的矽(例如，單晶體)、藍寶石、MgO或Ga2 O3 之晶圓。基板122可繞著中心旋轉軸線AX旋轉。基板沈積平面126為基板122的可在上面形成膜(諸如藉由磊晶)之側—例如，前表面。基板122具有某一半徑R基板 。舉例而言，8吋基板122具有4吋之R基板 ；12吋基板122具有6吋(約150 mm)之R基板 等等。雖然圖1中所示之基板122為圓形，但當前之系統及方法不限於此。舉例而言，基板122可為正方形或某其他非圓形形狀。在另一個實施例中，材料源118相對於台板或類似者來佈置，一個或複數個基板安裝於該台板上。
熟習此項技術者將認識到高真空反應腔室100可包括其他部件(例如，基板加熱器、材料源孔、感測裝置、額外之真空泵抽系統部件等)，該等部件未示出於圖2中。
材料源118可為在基板沈積平面126上可用於形成膜之元素及純物質的任何源。在一些實施例中，該材料源可為氮或氧之電漿源。材料源118之實例包括：氣態前體噴射器；預熱氣體噴射器；用於容納昇華固態材料或蒸發液體材料之克努森型熱驅動坩堝(亦即，克努森滲出容器)；加熱原材料之電子束蒸發器；及用於氣態原料之遠端電漿激活源(亦即，多種源，其中電漿區完全容納於該源內且不會自該源朝向基板表面延伸)。在一個實例中，當鋁(Al)為將在基板沈積平面126上磊晶生長之材料時，材料源118可為克努森滲出容器，該克努森滲出容器容納實質上非相互作用之坩堝中所容納的實質上為純之鋁。
材料源118包括排出孔130及材料源118中之材料的料位132。在克努森滲出容器之情況中，排出孔130為坩堝的面朝基板沈積平面126之端部中的開口。自材料源118之排出孔130離開之材料(或物質)的卷流134被朝向基板沈積平面126引導。在另一個實施例中，材料源118包括複數個出口(排出孔130)。
材料源118相對於基板122之位置可動態地調整，使得可在生產輪次之間改變材料源118相對於基板122之傾斜角、橫向距離及/或正交距離以達成所要之層沈積均一性及所要之層生長速率。傾斜角、橫向距離及正交距離之設置將視材料源之材料噴射空間分佈而定。亦可同時使用多個材料源來影響定位，該等材料源噴出彼此不同之材料。在一些實施例中，可首先設定材料源之傾斜角，且可使用所設定之傾斜角來確定正交距離及橫向距離之最小值。在其他實施例中，可首先設定正交距離及橫向距離，且可確定傾斜角以針對所要之生長速率達成所要之層沈積均一性。在一些實施例中，材料源118之位置可移動，而基板122固定；或基板122可移動，替代或補充材料源118。舉例而言，定位機構可耦接至材料源、基板或材料源與基板。該定位機構可為(例如)沿著具有可調長度之狹槽、臂或柱緊固之托架、線性致動器或此等各者之組合。
材料(或物質)之卷流134為實質上不相互作用之粒子的通量，該通量具有一空間射束通量分佈(BFP)，該空間射束通量分佈可藉由自材料源118沿前向方向噴出之物質的角分佈來表徵。BFP亦可被稱作材料源之預定材料噴射空間分佈。射束通量分佈藉由BFP角θ與卷流134之對稱軸線SA的關係來表徵。因此，可藉由獲得某一餘弦N因數來近似及表徵材料源118。參看圖3更詳細地描述餘弦N因數。
圖3為與材料源之某些餘弦N因數對應的射束通量分佈之實例的圖示200。圖示200示出隨BFP角θ而變的某些射束通量分佈之角射束分散。舉例而言，圖示200示出了BFP 210，該BFP具有為1之餘弦N因數、為實質上球形的，且被認為係各向同性之點源。如圖3中所示，具有cosN (θ) (N > 1)之BFP更具方向性。舉例而言，圖示200示出BFP 214，該BFP具有為6之餘弦N因數且為狹長且比BFP 210窄而非球形之射束通量分佈。圖示200亦示出具有在1與6之間的餘弦N因數的在BFP 210與BFP 214之間的其他BFP之實例。舉例而言，具有為1之餘弦N因素及為6之餘弦N因數的源的不同之處在於前向射出之射束的80%分別被容納於±36.4o 及±15.5o 之角範圍內。因此，可藉由對餘弦N因數材料源及相對於旋轉沈積平面之相對組態位置的明智選擇來達成經改良之通量利用。舉例而言，具有餘弦N因數之源的使用更具方向性，因此減少浪費之材料的量。
材料源118可為藉由餘弦N因數表徵之任何源。此餘弦N因數表徵獨立於源之類型，不管材料源118是蒸發材料之液體源、昇華材料之昇華源、氣體源抑或類似者。
習知MBE系統利用具有約1至約2之餘弦N因數的材料源。熟習此項技術者廣泛地認為實質上球形之卷流對於高通量均一性為有利的。此外，在習知材料源中，有效餘弦N因數可隨著材料源耗盡而改變。此導致沈積平面上之空間通量非均一性隨著源材料耗盡而改變，且若材料源被組態於相對於沈積平面之次佳位置，則此問題激化。因此，在當前實施例中，希望設計具有最佳源組態之沈積反應器，該等沈積反應器能容忍有效餘弦N因數之變化。
另外，在習知MBE系統中，材料源放置於與形成表面相距相對長之距離處且通常完全超過最佳距離。先前技術之系統通常採用完全超過沈積平面直徑之R源 - 基板 (亦即，R源 - 基板 >> 2R基板， α > 45o )。藉由餘弦N因數1 > N ≤ 2表徵的習知材料源之典型BFP (與包括源射束之物質必須行進的長距離相關聯)導致以下至少一項：(1)次佳生長速率；(2)整個沈積平面上之不良通量均一性；(3)大量殘餘背景雜質物質，此可能會不利地影響所沈積之膜；及(4) 如藉由來自該源之總射出通量對與沈積平面相交之通量的比來量測之不良通量利用率。亦即，如與朝向形成表面引導相反，習知系統中來自材料源之物質傾向於在腔室之大部分體積內噴射。
在當前之方法及系統中，藉由材料源118產生之卷流134的對稱軸線SA被朝向基板122之基板沈積平面126之外周的確定部分引導。具體而言，卷流134之對稱軸線SA偏移，指向與基板沈積平面126之旋轉中心間隔開的點。亦即，材料源118具有在與旋轉軸線AX間隔開了量R偏移 之點處與基板122相交的對稱軸線SA。
另外，表示材料源118相對於基板122之基板沈積平面之中心旋轉軸線AX的放置的橫向距離X及正交距離Z被縮放到R基板 。橫向距離X及豎直距離Z與R基板 之關係可用於縮放高真空反應腔室100之尺寸。使反應腔室100中之材料源118能夠更接近於基板122允許反應系統(材料沈積系統50)之總尺寸較小，因此降低成本。
排出孔130 (其為材料源118之出口)具有有效面積A源 ，如圖2之詳情A中所示。有效面積A源 可藉由半徑R源 界定。排出孔130 (其具有有效面積A源 )可被表徵或設計為複數個獨立之餘弦N元素源。舉例而言，藉由i ={1,..., j,…, m} 索引之元素源的整數m 個(其中m>1 )各自藉由預定材料噴射空間分佈(BFP)表徵，該材料噴射空間分佈藉由cosNi ( θ i ) 給出。可選擇元素源，使得對於i 之所有值，Ni 為恆定的，或可選擇至少兩個不同之元素源，其中Ni≠Nj 。
在確定材料源在材料沈積系統中之放置的一個實例中，具有半徑R基板 = 1.5之圓形基板沈積平面126可用於表示300 mm直徑之基板122。藉由半徑R源 = 0.2 界定之圓形面積的複合源(亦即，材料源)相對於基板沈積平面126位於正z方向一半空間中，其中中心位於S0 (S0x , S0y , S0z )且VFP傾斜角α = 45º。該源按三個徑向步長Δρ源 = 0.1來離散化，其中離散化元件按Δθ源 = 36º之間隔角來放置，藉此形成具有21個元件之複合源平面。該等元件中之每一者被模型化為經修改之餘弦發射體。VFP上之每個源元件射出朝向基板沈積平面126引導之通量，該基板沈積平面平行於VFP之表面法線。隨後計算所引導之通量段與基板沈積平面126上之一般點P的交點以及歐幾裡得距離。按徑向增量及角增量ΔR基板 = 0.1及Δθ基板 = 10º來類似地離散化基板122或基板沈積平面126，藉此提供具有笛卡爾座標P(x基板 , y基板 , z基板 ) 的具有541點之取樣網。
材料沈積系統之真空環境足以使用於維持自源之孔噴射的材料之彈道粒子狀態的平均自由路程長度大於或等於材料源之排出孔與沈積平面上與材料噴射空間分佈之對稱軸線相交的點之間的歐幾里得距離。提供合適之高真空條件，其中顯著地減少反應腔室內之殘餘背景雜質物質。對於給定之真空度，材料源之餘弦N因數亦對反應腔室內之殘餘背景雜質物質的量具有直接影響。假定源材料由足夠高純度之材料組成，則隨後可用於結合至正生長之膜中的雜質濃度(亦即，以除了所要材料源通量外亦形成額外非所要雜質通量分量)將主要取決於在沈積期間維持之沈積速率及真空度。亦即，對於在源材料通量引入之前反應器中之給定基礎真空度，有可量化之量的時間來讓已作好準備且清潔之沈積表面積聚非所要之雜質表面覆蓋。因此，希望同時達成小通量非均一性、高生長速率及低背景雜質濃度。
在本揭示案中，如與習知MBE系統相比，材料源118 (其為偏移源)提供整個基板沈積平面126上之經改良通量非均一性及減少之源至基板距離。亦即，針對給定之材料源類型確定最佳位置，如與習知MBE系統相比，該等位置針對給定之基板沈積平面126面積達成減小之通量非均一性及增加之生長速率。
另外，當前實施例提供在高真空反應器中明確地使用之材料源的最佳組態空間以達成大面積沈積平面之效用。另外，可根據該等方法藉由明智地選擇材料源特性(諸如，有效餘弦N因數(N≥2)及源VFP面積)來進一步最佳化大沈積面積反應器。
在一些實施例，材料源118具有0> N ≤10 (諸如2≤ N ≤6)之餘弦N因數。另外，在多個實施例中，與先前技術之非最佳組態相比，材料源118最佳地定位且接近於基板沈積平面126。因此，沈積物質之噴射卷流134以比習知MBE系統中之效率高的效率沈積於基板沈積平面126上。源材料物質行進顯著較短之距離提供了沈積表面處之沈積物質積聚速率的平方反比增加。此導致自材料源噴射出之沈積物質所需的顯著較低之平均自由路程且因此使得能夠在較高之工作壓力下(亦即，處於較低之真空度)維持實質上無碰撞狀態。提高之生長速率的另一個有利性質為沈積膜內之殘餘背景雜質物質之影響降低。
「源利用率」係指與基板沈積平面126相交的自材料源118實體上噴射出之材料的量(亦即，就體積而言)。習知之離軸MBE反應器組態達成至多約25%之源利用率。相比之下，因為當前實施例提供在空間上針對最佳化之目標通量非均一性而組態之卷流134，因此實現最大化且因此較高之通量利用率下的積聚速率。此外，當前實施例使用與習知MBE (例如，具有約1至2之餘弦N因數)相比具有較高方向性之材料源(例如，具有直至約6之餘弦N因數)。因此，當最佳地組態時，當前實施例提供源利用率之進一步增加。舉例而言，使用當前實施例之源利用率可為約30%至約50%。因此，當前實施例導致比習知MBE更有效且與習知MBE相比達成具有最高積聚速率之最佳目標通量非均一性的膜形成製程。
此外，當前實施例提供用於維持膜形成物質之足夠大之平均自由路程的最佳之高真空條件，如此使得能夠形成高品質之磊晶膜。平均自由路程為連續之撞擊(或碰撞)之間藉由移動粒子(例如，原子、分子、光子)覆蓋之平均距離，該等連續撞擊修改了其方向、能量或其他性質。更具體而言，該等實施例提供用於維持膜形成物質之平均自由路程的高真空條件，該平均自由路程大於材料源118與基板沈積平面126相距之距離。舉例而言，為了針對只包含產生ФAl =5×1019 原子m–2 ·s–1 之通量(該通量被引導至在300°K下均勻地完全充滿惰性分子氮(N2 )之反應器中)之元素Al原子的材料源射束之示例性情況提供LMFP =1 米的Al原子之平均自由路程，最大之工作腔室壓力限於10–6 托且較佳更少。實際上，原子需要自源橫越至沈積平面的最長之無阻礙光路長度應為至多LMFP /2。另一個限制為將沈積之膜的類型特定之背景雜質類型及含量的影響。若希望生長速率(亦即，用於將所要材料之一個單層積聚在沈積平面上的時間τML )比積聚雜質物質之等效單層所需的時間τ雜質 (亦即，τ雜質 ≥λ·τML )快至少因數λ≥103 –104 倍，則當前實施例可達成高品質之膜。此將反應器內之可接受殘餘雜質壓力的上限置於約10–9 至10–10 托。
因此，藉由材料源產生之噴射物質的平均自由路程假定為彈道及無碰撞的，直至與沈積平面相交為止。此外，反應器之基礎壓力假定為無雜質物質且不會對在沈積平面處產生之通量分佈有貢獻。
再次參看圖2及圖3，組態材料沈積系統之方法涉及確定材料源之位置以改良膜品質與膜生長速率之間的平衡。可最佳化一個以上材料源，其中該等材料源中之每一者的對稱軸線指向偏離基板之旋轉軸線的點。舉例而言，實施例包括針對給定之材料源及傾斜角來確定最小橫向距離X及最小正交距離Z，其中該材料源具有給定參數，諸如排出孔及材料噴射空間分佈(例如，給定之餘弦N因數)。在另一個實例中，實施例包括針對給定材料源及給定之橫向距離X及正向距離Z來確定傾斜角，其中該材料源具有給定參數，諸如排出孔及材料噴射空間分佈(例如，給定之餘弦N因數)。在一些實施例中，可測試所提出之材料源位置(及/或角度)，且可在測試之後動態地修改傾斜角α、橫向距離、正交距離、所要之生長速率及排出孔幾何形狀中的一或多者，以滿足所要之層均一性。在一些實施例中，若所要之層均一性未滿足—例如，註定無法達成，則可將所要之層均一性變為新值且隨後確定新的材料源位置參數以滿足該新值。在一些實施例中，可針對一起使用之複數個材料源來執行材料源與基板之間的相對位置之計算。亦即，在一些實施例中，材料源之位置的確定考慮到該材料源與額外材料源何時一起使用。參看圖8更詳細地描述當前方法。材料源放置之最佳化
圖4至圖7為材料源118相對於基板沈積平面126之某些位置的組態空間之圖示的實例，其中計算出之膜非均一性被標繪為材料源118之座標X及Z的函數。圖4至圖7之各別圖示中所示的組態空間相對於某一VFP傾斜角α、材料源118之某一餘弦N因數及基板沈積平面126之某一R基板 (指示膜形成之面積)為獨特的。該等方法不僅限於圖4至圖7中之圖示中所示的彼等組態空間；此等組態空間僅為實例。對於VFP傾斜角α、餘弦N因數及R基板 值的任何組合，存在一組態空間，該組態空間適合於支持使用MBE之連續、高產出量之膜形成製程。表1示出對應於圖4至圖7中所示之圖示的組態空間。表 1 ： 示例性組態空間
在圖4中，圖示300示出在餘弦N因數= 2、VFP傾斜角α=45º且R基板 =1.5時材料源118之位置的組態空間。請注意，圖示300中之X座標、Z座標及R基板 為無因次的。圖示300示出a >15%之膜非均一性區域、10%之膜非均一性區域、5%之膜非均一性區域、2%之膜非均一性區域、1%之膜非均一性區域、0.5%之膜非均一性區域及0.3%之膜非均一性區域，其中每一者被標示為材料源118相對於基板沈積平面126之距離X及Z的函數。曲線310形成>15%與10%之膜非均一性區域之間的邊界。曲線312形成10%與5%之膜非均一性區域之間的邊界。曲線314形成5%與2%之膜非均一性區域之間的邊界。曲線316形成2%與1%之膜非均一性區域之間的邊界。曲線318形成1%與0.5%之膜非均一性區域之間的邊界。曲線320形成0.5%與0.3%之膜非均一性區域之間的邊界。請注意，1%膜非均一性之某些島317可存在於2%膜非均一性區域中(亦即，在曲線316之頂點附近)。同樣，0.5%膜非均一性之某些島可存在於1%膜非均一性區域中(亦即，在曲線318之頂點附近)。同樣，0.3%膜非均一性之某些島可存在於0.5%膜非均一性區域中(亦即，在曲線320之頂點附近)。
對於給定之非均一性值，可藉由提供自材料源118之排出孔130至基板沈積平面126之可能最短距離來達成最快之生長速率。因此，可藉由選擇該給定非均一性區域中的提供最短之可能X及Z距離(亦即，其中使R源 - 基板 = (X2 +Z2 )1/2 最小化)的點來達成最快之生長速率。最短之X及Z距離為所要的，因為源至形成表面距離愈短，生長速率愈高，即，MBE系統之產出量愈高。舉例而言且參看圖示300，若2%非均一性為膜形成製程之目標且最高之可能生長速率為所要的，則選擇點A (其在曲線314之頂點附近且剛好在曲線314內部)以達成最短之可能距離X及Z，此轉而達成最高之可能生長速率。在此實例中且對應於點A，將具有VFP傾斜角α=45º之材料源118 (其具有餘弦N因數=2)設置於約2.4之距離X及約2之距離Z處以達成約2%之非均一性。在另一個實例中且對應於點B，將具有VFP傾斜角α=45º之材料料源118 (其具有餘弦N因數=2)設置於約3之距離X及約2.6之距離Z處以達成約1%非均一性。
在圖5中，圖示400示出在材料源118之餘弦N因數= 3、VFP傾斜角α=45º且R基板 =1.5時材料源118之位置的組態空間。請注意，圖示400中之X座標、Z座標及R基板 為無因次的。圖示400示出a >15%之膜非均一性區域、10%之膜非均一性區域、5%之膜非均一性區域、2%之膜非均一性區域、1%之膜非均一性區域及0.5%之膜非均一性區域，該等非均一性區域被標示為材料源118之座標X及Z的函數。曲線410形成>15%與10%之膜非均一性區域之間的邊界。曲線412形成10%與4%之膜非均一性區域之間的邊界。曲線414形成4%與2%之膜非均一性區域之間的邊界。曲線416形成2%與1%之膜非均一性區域之間的邊界。曲線418形成1%與0.5%之膜非均一性區域之間的邊界。請注意，0.5%膜非均一性之某些島可存在於1%膜非均一性區域中(亦即，在曲線418之頂點附近)。
在一個實例中且對應於圖示400之點A，將具有VFP傾斜角α=45º之材料源118 (其具有餘弦N因數=3)設置於約3.2之距離X及約2.6之距離Z處以達成約1%之非均一性。在另一個實例中且對應於圖示400之點B，將具有VFP傾斜角α=45º之材料源118 (其具有餘弦N因數=3)設置於約4.2之距離X及約3.5之距離Z處以達成約0.5%之非均一性。因此，對於1%非均一性，材料源118在餘弦因數為3 (圖示400之點A)時比在餘弦因數為2 (圖示300之點B)時位於更大之X距離處。
在圖6中，圖示500示出在材料源118之餘弦N因數= 6、VFP傾斜角α=45º且R基板 =1.5時材料源118之位置的組態空間。請注意，圖示500中之X座標、Z座標及R基板 為無因次的。圖示500示出a >15%之膜非均一性區域、10%之膜非均一性區域、5%之膜非均一性區域、2%之膜非均一性區域、1%之膜非均一性區域及0.5%之膜非均一性區域，該等非均一性區域被標示為材料源118之座標X及Z的函數。曲線510形成>15%與10%之膜非均一性區域之間的邊界。曲線512形成10%與5%之膜非均一性區域之間的邊界。曲線514形成5%與2%之膜非均一性區域之間的邊界。曲線516形成2%與1%之膜非均一性區域之間的邊界。曲線518形成1%與0.5%之膜非均一性區域之間的邊界。請注意，5%膜非均一性之某些島可存在於10%膜非均一性區域中(亦即，在曲線512之頂點附近)。同樣，2%膜非均一性之某些島可存在於5%膜非均一性區域中(亦即，在曲線514之頂點附近)。同樣，1%膜非均一性之某些島可存在於2%膜非均一性區域中(亦即，在曲線516之頂點附近)。同樣，0.5%膜非均一性之某些島可存在於1%膜非均一性區域中(亦即，在曲線518之頂點附近)。
在一個實例中且對應於圖示500之點A，將具有VFP傾斜角α=45º之材料源118 (其具有餘弦N因數=6)設置於約3.6之距離X及約2.6之距離Z處以達成約1%之非均一性。在另一個實例中且對應於圖示500之點B，將具有VFP傾斜角α=45º之材料源118 (其具有餘弦N因數=6)設置於約3.7之距離X及約2.7之距離Z處以亦達成約1%之非均一性，但生長速率稍低於點A之生長速率。因此，對於1%非均一性，材料源118在餘弦因數N=6 (圖示500之點A或B)時比在餘弦因數為3 (圖示400之點A)時更比在餘弦因數為2 (圖示300之點B)時位於更大之X距離處。
在圖7中，圖示600示出在VFP傾斜角α=30º、材料源118之餘弦N因數= 3且R基板 =1.5時材料源118之位置的組態空間。請注意，圖示600中之X座標、Z座標及R基板 為無因次的。圖示600示出a >15%之膜非均一性區域、10%之膜非均一性區域、5%之膜非均一性區域、2%之膜非均一性區域、1%之膜非均一性區域及0.5%之膜非均一性區域，該等非均一性區域被標示為材料源118之座標X及Z的函數。曲線610形成>15%與10%之膜非均一性區域之間的邊界。曲線612形成10%與5%之膜非均一性區域之間的邊界。曲線614形成5%與2%之膜非均一性區域之間的邊界。曲線616形成2%與1%之膜非均一性區域之間的邊界。曲線618形成1%與0.5%之膜非均一性區域之間的邊界。請注意，1%膜非均一性之某些島可存在於2%膜非均一性區域中(亦即，在曲線616之頂點附近)。同樣，0.5%膜非均一性之某些島可存在於1%膜非均一性區域中(亦即，在曲線618之頂點附近)。
在一個實例中且對應於圖示600之點A，將具有VFP傾斜角α=30º之材料源118 (其具有餘弦N因數=3)設置於約3之距離X及約3.3之距離Z處以達成約1%之非均一性。在另一個實例中且對應於圖示600之點B，將具有VFP傾斜角α=30º之材料源118 (其具有餘弦N因數=3)設置於約3.05之距離X及約3.35之距離Z處以亦達成約1%之非均一性，但生長速率稍低於點A之生長速率。將圖示600之點A或B與圖示400之點A進行比較，可看出，對於相同之餘弦因數N=3，將傾斜角α自30º改變為45º會影響X及Z距離以達成1%非均一性目標。
圖8為組態材料沈積系統中之偏移材料源以改良膜品質與膜生長速率之間的平衡的方法700之實例的流程圖。該等方法之實施例涉及選擇某些變數之值及對材料沈積製程用數學方法模型化以最佳化其他變數。舉例而言，對於給定之材料源類型及傾斜角，可最佳化橫向距離X及正向距離Z—諸如使X及Z最小化，以針對所要之層生長速率達成所要之層沈積均一性。在其他示例性實施例中，距離X及Z可為固定的，且可確定傾斜角以針對所要之生長速率達成所要之層沈積均一性。在其他實施例中，可改變基板之尺寸(R基板 )或餘弦N源之類型以滿足所要之沈積均一性及生長速率。
藉由使用相對較慢之生長速率作為手段來達成精確之epi層厚度、高均一性通量、異質epi層之間的突變界面、高均一性膜、高結構膜及高電子品質晶體膜來表徵習知MBE系統。舉例而言，習知MBE系統中之生長速率可為約0.1單層每秒(ML/s)至約10 ML/s。此外，MBE系統通常需要專業但簡單之高真空製備方法來達成所沈積膜中之低意外雜質結合所需的低殘餘基礎壓力。為了達成適合於高品質磊晶之真空狀態而對反應器製備所做之此前期投資為在與高壓CVD反應器進行比較時之關鍵區別點。此外，材料源(諸如固體-液體滲出型源)需要至反應器中之前端大氣預載，且在再次實現反應器真空後，材料源隨後變成不可接近的。因此，高產出量之膜形成製程需要高之通量利用效率以針對材料源運轉期之給定使用期限及總沈積膜厚度來管理epi層每單位面積之成本($/m2 )。另一個所要性質為反應器尺寸之可縮放性以針對給定沈積週期增加總沈積面積，同時維持低通量非均一性。此使得進一步降低每面積成本(例如，$/m2 )及擁有成本。應理解，增加之沈積表面積可含有有利地定位於沈積平面上之單個大面積基板或複數個較小基板。
在習知MBE系統中，生長速率與材料源與形成表面之間的距離(下文被稱作源至形成表面距離)之間存在直接相關。更具體而言，源至形成表面距離愈短，可能之生長速率愈快。源至形成表面距離愈長，生長速率愈慢。因此，為了達成高均一性膜，習知MBE系統藉由將材料源放置於超過如本文中教示之最佳位置的與形成表面相距一段長距離處來實現慢生長速率。因此，為了在習知MBE系統中達成較高之生長速率，源至形成表面距離必須顯著減小，但如此做一般會有損沈積平面上之膜均一性且限制最大之沈積表面積(亦即，限制製程之可縮放性)。
相比之下，根據一些實施例，方法700提供用於在MBE製程中實現高生長速率同時仍達成高品質膜的技術。在一個實例中，方法700提供在沈積平面上具有約≥95%之厚度均一性(亦即，約≤5%非均一性)的膜。在另一個實例中，方法700提供具有約≥ 99%均一性(亦即，約≤1%非均一性)之膜。方法700可包括以下步驟。
在步驟710，提供旋轉機構。該旋轉機構使基板繞著該基板之基板沈積平面之中心軸線旋轉。在一些實施例中，該基板之直徑等於或大於6吋(150 mm)。
在步驟714，選擇材料源，包括材料之元素物質及材料源之類型。該材料源及基板容納於真空環境內。在選擇材料源之一個實例中，若將形成之膜包括鎵，則所選之物質為鎵物質。在另一個實例中，若將形成之膜包括鋁，則所選之物質為鋁物質。隨後，基於所選之物質來選擇材料源118之類型(亦即，氣體、液體及固體)。在一個實例中，若所選物質為鎵，則選擇用於鎵之液體蒸發的克努森滲出容器。在一些實施例中，材料源可為餘弦N源，具有(例如)約N = 1至約N = 6之射束通量分佈，使用習知MBE則不可能出現此種情況。可包括額外(亦即，多個)材料源，其中該材料源與該等額外材料源一起使用；亦即，用於將不同材料同時沈積至基板上。在一些實施例中，該等材料源包括噴出活性氮之氮電漿源及氧電漿材料源。
每個材料源118具有：具有排出孔平面之排出孔130；及來自該排出孔平面之預定材料噴射空間分佈。若將使用一個以上材料源，則獲取每個材料源之預定材料噴射空間分佈。在一些實施例中，該排出孔具有一排出孔幾何形狀，且該方法進一步包括選擇該排出孔幾何形狀。該預定材料噴射空間分佈具有在偏離中心軸之點處與基板相交的對稱軸線，其中該排出孔將相對於基板之中心軸線位於一正交距離、一橫向距離處且成傾斜角。對於餘弦N因數材料源，可自所選材料源118之供應商獲取預定(例如，依照經驗)之餘弦N因數及材料噴射空間分佈。在一個實例中，所選材料源118之餘弦N因數大於或等於2，諸如約3，或直至約6。
在步驟718，i)設定將安裝所選材料源118之VFP傾斜角α或ii)設定該材料源之排出孔的正交距離及橫向距離。所選材料源118之VFP傾斜角α在一個實例中可為約30º至小於90º、在另一個實例中為約30º至約60º，或在另一個實例中為約45º。在一個實例中，所選VFP傾斜角α為45º。材料源118之卷流134係以與習知MBE不同之傾斜角來提供，在習知MBE中材料源118之卷流134係實質上正交於基板沈積平面126來提供。
在步驟726，選擇用於針對所要之生長速率達成所要之層沈積均一性的材料在基板上之所要積聚。在一些實施例中，目標(所要)均一性(或非均一性)值可表達為通量。在一些實施例中，通量或膜均一性可表達為容差值。在一個實例中，基板沈積平面126上之所選目標厚度均一性為99% (或等效地，1%非均一性)。在本揭示案中，目標值亦可被稱作所要值。在確定所要層均一性及所要生長速率之參數的過程中考慮沈積表面積(亦即，基板沈積平面126之面積)。在一個實例中，基板122為3吋晶圓(R基板 = 1.5)。在另一個實例中，基板122為6吋晶圓(R基板 = 3)。在另一個實例中，基板122為8吋晶圓(R基板 = 4)。在另一個實例中，基板122為12吋(300 mm)晶圓(亦即，R基板 = 6)。
在步驟730，若在步驟718設定傾斜角，則確定用於達成所要之層沈積均一性的正交距離及橫向距離之最小值。亦即，使用與在步驟714、718及726中之每一者中做出的選擇對應的組態空間之圖示來確定用於定位材料源118之最短距離X及Z。舉例而言，圖5之圖示400示出與針對R基板 = 1.5之餘弦N因數=3 (在步驟714中選擇)、VFP傾斜角α=45º (在步驟718中選擇)及目標非均一性=1% (在步驟726中選擇)對應的組態空間。藉由確定與所選之目標均一性對應的最短距離X及Z來提高膜之生長速率。在一些實施例中，材料源與基板沈積平面相距的所確定之正交距離及所確定之橫向距離等於或小於自該材料源噴出之材料的平均自由路程。
在步驟730，若在步驟718中設定正交距離及橫向距離，則使用所設定之正交距離及所設定之橫向距離來確定傾斜角以達成所要之層沈積均一性。
在一些實施例中，可使用額外材料源，且步驟730涉及確定在所有材料源一起使用時之傾斜角或正交距離及橫向距離。
在一些實施例中，例如，若所確定之正交距離及豎直距離達成所要之層沈積均一性及生長速率，則組態材料沈積系統之方法在步驟730之後完成。在示例性情形中，在圖示400之1%膜非均一性區域內選擇一點，該點對應於最短或幾乎最短之可能距離X及Z。在一個實例中，選擇在圖示400之曲線416之頂點附近的點A。點A對應於約3.2之距離X及約2.6之距離Z。圖示400之1%膜非均一性區域內之其他點可導致較長之距離X及Z，藉此得到較慢之生長速率。因此，藉由選擇圖示400中之點A，該點在曲線416之頂點附近，利用最短或幾乎最短之可能距離X及Z來設定材料源118相對於基板沈積平面126之位置。生長速率藉此得到提高，因為材料源118愈接近於基板沈積平面126，生長速率將愈高。
在其他實施例中，可測試所確定之傾斜角或正交距離及橫向距離的所確定之最小值以查看是否需要進一步最佳化。在步驟734，在實體上實施及測試如在步驟714、718、726及730中確定的材料源118相對於基板沈積平面126之組態以確定是否達成目標膜非均一性與合適之生長速率以支持高產出量之膜形成製程。舉例而言且參看圖2，具有某一餘弦N因數(如步驟714中確定)之材料源118位於在步驟730中確定的與基板沈積平面126相距之距離X及Z處且以在步驟718中選擇之VFP傾斜角α=45º來定位。將高真空反應腔室100之真空環境114泵抽至某一真空壓力(例如，約10–11 托至約10–7 托)，使用步驟710之旋轉機構來使基板122旋轉，且激活材料源118。定期地，沿著基板沈積平面126在多個取樣點處量測磊晶生長膜之厚度。此量測可(例如)使用反射高能電子繞射(RHEED)系統來執行，該系統指向基板沈積平面126。
在判斷步驟738，基於在步驟734中取得之量測結果，確定是否已達成在步驟726中選擇之所要非均一性及適當地高以支持高產出量之膜形成製程的生長速率。若達成目標非均一性與生長速率，則方法700結束。材料源118相對於基板沈積平面126之任何組態為膜品質與膜生長速率之間的平衡。因此，若未達成目標非均一性及生長速率，則可稍稍放鬆所要之膜品質或所要之膜生長速率。在一個實例中，若未達成目標非均一性，則方法700可前進至步驟742。
在步驟742，若測試不滿足所要之層沈積均一性，則改變傾斜角、所要生長速率、橫向距離及正交距離中之至少一者。舉例而言，可針對該特定應用(半導體產品、製造/成本目標)來減小所要之生長速率。方法700隨後返回至步驟730，在該步驟中在組態空間之某一圖示之所要膜非均一性區域內選擇另一個點，其中該新點對應於稍大之距離X或Z或該兩者，且因此對應於稍稍減小之生長速率。在另一個實例中，調整橫向距離及/或正交距離，諸如若較慢之生長速率為可接受的則增加該等距離之值。在另一個實例中，改變傾斜角或排出孔幾何形狀，且執行方法700之另一個反復，其中使用對應於新的傾斜角或排出孔幾何形狀之材料噴射空間分佈來重新確定正交距離及橫向距離。
在一些實施例中，若未獲得所要目標，則可在步驟746改變膜的所要之層沈積均一性。舉例而言，對於某一應用減小膜之所要均一性或增加膜之非均一性可為可接受的。方法700返回至步驟726，在該步驟中減小均一性值(亦即，增加非均一性值)，且隨後開始方法700之另一次反復。
在一些實施例中，旋轉機構及材料源容納於反應腔室中，且方法700亦可包括使用橫向距離及正交距離與基板之半徑R基板 的關係來縮放反應腔室之尺寸的步驟750。舉例而言，在確定用於定位材料源之最小距離後，可縮小反應腔室之尺寸。減小反應腔室之尺寸可提供一些好處，諸如降低製造腔室之成本及佔用製造設施中之較少空間。
方法700亦可包括噴出材料以形成半導體層之步驟760。在材料噴出至基板上時，加熱該基板。步驟760可包括使用材料源相對於基板之最佳定位，如步驟710至步驟738中所確定。傾斜角、正交距離及橫向距離為動態可調的，使得可根據使用何種(哪些)材料源來調整定位，該(等)材料源可在輪次之間改變。傾斜角、正交距離及橫向距離可藉由調整基板之位置或藉由調整材料源之位置來動態地進行調整。
可在步驟718中藉由對所選之材料源118之類型的先驗參考來選擇VFP傾斜角。舉例而言，若材料源118為液體滲出源之單個開口坩堝，則其傾斜角受限於相對於給定材料體積容量之坩堝之豎直方向的傾斜(若放置於重力場中)及相對於排出孔130之熔化表面位置，該排出孔為出口。一般而言，若熔化表面自排出孔130充分地移位，則在藉由具有主體直徑DC 之圓柱形坩堝之單個排出孔130界定的出口平面處產生確定之VFP。此外，排出孔130處之VFP可藉由孔直徑DO 及孔深度LO 來表徵，使得DO /LO >1且DO >DC 。因此，實際上，在0o >α> 70o 時，且更佳在30o >α> 60o 時，且通常在40o >α> 50o 時，液體源為合適的。用於此類型之大容量材料源的標準組態為α=45o 。相比之下，氣體噴射器材料源不受該源之內部細節約束且可在0o ≤α > 90o 時使用。明顯地，氣體噴射器材料源類型能夠用於掠入射應用，其中70o >α > 90o 。
在高真空反應腔室100之操作中(其中已根據方法700相對於基板沈積平面126改良材料源118之位置)，在一個實例中，基板沈積平面126 (亦即，基板122)在旋轉。存在自材料源118噴射物質之速度，且因此，存在物質到達基板沈積平面126之到達速率。該到達速率可(例如)按每單位時間每單位面積之原子數或物質數來表達。當高真空反應腔室100工作時，基板122之旋轉速度可為(例如)約1 rpm至約1000 rpm。然而，基板122之最小旋轉速度藉由每單位面積每單位時間之物質到達速率來確定。亦即，在基板122之周邊進行一個旋轉所花之時間與物質之到達速率之間存在相關性。在基板122之一個旋轉內對材料積聚求平均。對於適合於支持高產出量系統之高生長速率，基板122之旋轉速度可(例如)約為約數十rpm至約數百rpm。雖然存在與物質之最小入射到達速率有關的基礎沈積平面旋轉速度之下限，但一般而言，較快之旋轉速度可為有利的。
總言之，方法700組態材料源118相對於基板沈積平面126之位置而以適合於支持連續、高產出量之膜形成製程(諸如適合於連續、高產出量之半導體製造製程)的生長速率來磊晶地生長高品質膜。材料源118距基板沈積平面126之距離，該距離較短以適合於膜生長速率，該等膜生長速率較高以適合於支持高產出量之膜形成製程，使用習知MBE則不可能實現此種情況；舉例而言，該方法可提供相較於習知MBE的至少1埃每秒之膜生長速率提高。氧化物基半導體結構
以上系統可用於產生氧化物基半導體裝置，在以上系統中，材料源放置於專門設計之位置處且以專門設計之角度來放置而以高產出量之生長速率達成非常均一之膜層。亦可達成各種材料之p型摻雜，包括p型摻雜之基於Mg之層。舉例而言，可形成基於鎂之及基於鋅之氧化物，包括MgX Zn1-X O之基於氧化物之層(x > 0)、p型摻雜Mgx Zn1-x O層(其中0≤ x > 0.45)或MgZnON層。在一些實施例中，基於氧化物之層為包括以下子層之超晶格：a) MgO及ZnO、b)MgZnO及ZnO或c) MgZnO及MgO。在一些實施例中，基於氧化物之層為p型摻雜層，且使用以下至少一者來噴射材料：活性氮電漿、氧化亞氮(N2 O)、氨(NH3 )、磷、氧電漿或缺陷Mg或Zn。在本揭示案中，將描述DUV LED；然而，可使用相同技術來製造其他類型之半導體。
圖9為可用於在基板901上形成高品質之氧化物基膜的電漿處理系統900之實例的側視圖。電漿處理系統900包括反應腔室904、加熱器908、產生氮物質916之氮電漿源912、產生Mg物質924之Mg (鎂)源920、產生P物質932之P (磷)源928、產生Al物質940之Al (鋁)源936、產生Zn物質948之Zn (鋅)源944及產生氧物質956之氧電漿源952。藉由擋板960來控制Mg物質924之噴射。藉由擋板964來控制Zn物質948之噴射。氮電漿源912、P源928、Al源936及氧電漿源952之噴射各自類似地藉由擋板來控制，為清楚起見，在圖9中未示出該等擋板。電漿處理系統900亦包括真空泵972，該真空泵流體地耦接至反應腔室904。定位機構(未圖示)可耦接至材料源912、920、928、936、944及952中之每一者以調整材料源相對於基板901之位置(橫向距離、正交距離及傾斜角)以滿足所要之層沈積規範。定位機構(未圖示)亦可耦接至基板901以水平地(在基板之平面的方向上)或豎直地(垂直於基板之平面)調整及移動基板之位置。
電漿處理系統900亦可包括光學偵測器(未圖示)及/或反射高能電子繞射(RHEED)系統(未圖示)。電漿處理系統900包括控制器(未圖示)，該控制器可為任何計算裝置，諸如手持式電腦、平板電腦、膝上型電腦、桌上型電腦、中央伺服器、移動計算裝置及類似者。
基板901放置於反應腔室904中，在該反應腔室中該基板經歷電漿處理製程以在基板901上產生無缺陷之氧化物基膜。基板901可繞著中心旋轉軸線AX旋轉。可使用(例如)晶圓裝卸系統(未圖示)來固持或操縱基板901。基板901具有某一半徑R基板 。舉例而言，6吋基板901具有3吋之半徑R基板 ，8吋基板901具有4吋之R基板 ，12吋基板901具有6吋之半徑R基板 等等。基板901的面向材料源之側為膜形成表面906。膜形成表面906為基板901的將經歷電漿處理製程以為隨後之膜形成製程作準備的表面。基板901亦可具有用於吸收來自加熱器908之熱的背面塗層(未圖示)。
雖然材料源位於基板901之膜形成表面906側上，但加熱器908位於基板901之相對側上。加熱器908用於加熱基板901且轉而將基板901之膜形成表面906加熱至適合於膜生長之生長溫度Tg ，諸如約300℃至約700℃之生長溫度Tg 。在一個實例中，加熱器908為具有由錸製成之加熱元件的輻射加熱器。
氮電漿源912為(例如)噴射由N*或N2 *形成之電漿(示出為氮物質916)的感應耦合電漿(ICP)源。活性氮為氮之同素異形體且藉由使放電通過氮流而形成。與習知膜形成中所使用之非活性氮(其具有僅可在高達2,700克耳文(K)之溫度下解離之極高鍵能)不同，活性氮可在相對較低之溫度(例如，700 K至800 K)下解離。氮電漿源912包括激發設備(未圖示)及減壓孔板(未圖示)。此外，一或多個質量流量控制器(MFC) (示出為MFC 976)經由氣體管線980流體地耦接至氮電漿源912。MFC 976控制自含有(例如) N2 之氣體源(未圖示)流出之氣體流率。在操作中，N2 原料氣體經由MFC 976供應至氮電漿源912且隨後藉由激發設備(未圖示)所賦予之能量而解離以產生氮物質916。氮物質916進入去離子器/孔(未圖示)，其中處於激發(亦即，游離)態之實質上所有氮物質916在離開去離子器/孔(未圖示)之前中性化。在一個實例中，氮物質916之射束壓力為10–8 托，其為適合於摻雜磊晶膜之射束壓力。
Mg源920為(例如)噴射Mg物質924之滲出容器，可使用擋板960來控制該Mg物質。在另一個實例中，Mg源920產生Mg物質924作為前體氣體。利用滲出容器及前體氣體產生Mg物質924會降低與電漿處理系統900相關聯之複雜性及處理成本。經由使Mg源920內之固體鎂昇華而噴射Mg物質924。Mg物質924之通量表達為Φ(Mg)。通量為每秒撞擊基板表面之原子數的量測值且表達為射束壓力。在一個實例中，Φ(Mg)為約10–7 托。
P源928為噴射P物質932之滲出容器，可使用擋板(未圖示)來控制該P物質。P物質932可為元素磷或磷之同素異形體，例如，藉由使磷化鎵(GaP)昇華或使用習知破碎機使四磷(P4 )破碎來產生之二磷(P2 )。P物質932在膜形成期間用作p型摻雜劑且有助於高度均一之氧化物基膜的形成。P物質932之通量表達為Φ(P)。在一個實例中，Φ(P)為約10–7 托。
Al源936為(例如)噴射Al物質940之滲出容器，可使用擋板(未圖示)來控制該Al物質。在另一個實例中，Al源936產生Al物質940作為前體氣體。利用滲出容器及前體氣體產生Al物質940會降低與電漿處理系統900相關聯之複雜性及處理成本。Al物質940為(例如)鋁單物質(例如，純鋁)。Al物質940之通量表達為Φ(Al)。在一個實例中，Φ(Al)為約10–7 托。在另一個實施例中，代替鋁物質，使用銦單物質或鎵單物質。
Zn源944為(例如)噴射Zn物質948之滲出容器，可使用擋板964來控制該Zn物質。在另一個實例中，Zn源944產生Zn物質948作為前體氣體。利用滲出容器及前體氣體產生Zn物質948會降低與電漿處理系統900相關聯之複雜性及處理成本。在Zn源944為滲出容器之實例中，經由使Zn源944內之固體鋅昇華而形成Zn物質948。Zn物質948之通量表達為Φ(Zn)。在一個實例中，Φ(Zn)為約10–7 托。
氧電漿源952為(例如)噴射電漿之ICP源，該電漿由選自由以下各項組成之群的一或多種氣體形成：活性原子氧(O*)、分子氧(O2 *)、氧氮(ON)、N*及N2 *。所得電漿示出為氧物質956。在另一個實例中，氧源952為供應至反應腔室904之純氧的源。在氧電漿源952為電漿源之實例中，氧電漿源952包括激發設備(未圖示)及去離子器/孔(未圖示)。此外，一或多個質量流量控制器(MFC) (示出為MFC 984、MFC 988及MFC 992)經由氣體管線996流體地耦接至氧電漿源952。MFC 984、MFC 988及MFC 992控制自含有(例如) N2 、O2 或N2 O之氣體源(未圖示)流出之氣體流率。在操作之一個實例中，N2 與O2 按固定比例組合且供應至氧電漿源952，且隨後藉由該激發設備(未圖示)賦予之能量以其組合形式解離以產生氧物質956。氧物質956進入去離子器/孔(未圖示)，其中處於激發(亦即，游離)態之實質上所有氧物質956在離開去離子器/孔(未圖示)之前中性化。在一個實例中，99%之O2 與1%之N2 混合以產生氧物質956之電漿，該氧物質隨後在膜形成表面906上產生p型摻雜膜。氧物質956藉由降低電漿處理系統900之所需處理溫度等級及操作成本來增強電漿處理系統900之操作效率。在一些實施例中，藉由以下操作來獨特地達成氧化物之p型摻雜(亦即，形成p型氧化物層)：i)用氮替換(亦即，取代)半導體晶體結構中之一些氧原子(例如，每1000個中1個氧原子)、ii)用Al或Ga替代(亦即，取代)該晶體結構中之一些Mg或Zn原子(例如，每10個中1個Mg或Zn原子)或(i)與(ii)。
在電漿處理系統900中氧化物基膜之膜沈積在一個實例中在約500℃至約700℃下且在另一個實例中在約600℃下進行。在氧電漿源952就位以增強系統效率之情況下，電漿處理系統900中之膜生長可在低至350℃之溫度下進行。相比之下，III族-N材料之習知膜沈積溫度為約900℃至約1,200℃，且生長溫度容差必須被控制在5℃之內。當前實施例之電漿處理系統900所支持的較低沈積溫度相較於習知系統中之情況實現了(1)較低複雜性及較低成本之處理設備、(2)較少之處理能量使用及(3)較大之生長溫度容差。較低之生長溫度及較大之生長溫度容差促進了較大基板上之高品質膜生長且因此促進較高之生產產出量。
在反應腔室904內藉由真空泵972維持真空環境968。真空泵972可為習知變速真空泵，該習知變速真空泵可以被稱作泵抽速度之某一速率來抽空反應腔室904。閥(未圖示)可與真空泵972相關聯。可提供用於監測反應腔室904內部之真空壓力的壓力感測器(未圖示)。使用真空泵972來在反應腔室904內維持足夠之真空壓力。膜形成期間反應腔室904內之真空壓力為(例如)約10–11 托至約10–5 托。
在電漿處理系統900之另一個實施例中，經由加熱管道(未圖示)而非氧電漿源952來將純氧(O2 )供應至反應腔室904。進入反應腔室904之氧的溫度為(例如)約200℃至約300℃。在一個實例中，加熱管道(未圖示)由藍寶石形成。
基板901之膜形成表面906為自氮電漿源912、Mg源920、P源928、Al源936、Zn源944及氧電漿源952遞送之材料的標靶。擋板960位於自Mg源920噴射之Mg物質924的路徑中。當打開時，擋板960允許Mg物質924撞擊基板901之膜形成表面906。當關閉時，擋板960防止Mg物質924撞擊基板901之膜形成表面906。擋板964位於自Zn源944噴射之Zn物質948的路徑中。當打開時，擋板964允許Zn物質948撞擊基板901之膜形成表面906。當關閉時，擋板964防止Zn物質948撞擊基板901之膜形成表面906。其他擋板(未圖示)類似地控制氮物質916、P物質932、Al物質940及氧物質956在基板901之膜形成表面906上之撞擊。
當反應腔室904處於所要之膜生長溫度Tg 及真空壓力時，開啟氮電漿源912、Mg源920、P源928、Al源936、Zn源944及氧電漿源952。氮物質916、Mg物質924、P物質932、Al物質940、Zn物質948及氧物質956在基板901之膜形成表面906上之組合撞擊在膜形成表面906上形成基於氧化物之層。
圖9示出Mg源920及Zn源944位於與基板901之中心旋轉軸線AX相距某一橫向距離X及與膜形成基板906之平面相距某一豎直距離Z處。此定位係舉例示出。橫向距離X及豎直距離Z為Mg源920及Zn源944相對於膜形成表面906之中心的座標。另外，Mg源920及Zn源944相對於膜形成表面906之平面成虛擬通量平面(VFP)傾斜角α來定位。氮電漿源912、P源928、Al源936及氧電漿源952各自類似地位於與基板901之中心旋轉軸線AX相距橫向距離X處及與膜形成表面906之平面相距豎直距離Z處。因此，Mg源920、Zn源944、氮電漿源912、P源928、Al源936及氧電漿源952為「離軸」材料源。
圖10A為LED裝置結構1000之實例的截面圖，該LED裝置結構為根據一些實施例製造之氧化物基結構的實例。LED裝置結構1000可用於形成(例如) DUV LED。該DUV LED可在約100 nm至約280 nm之UVC波長範圍中操作。作為大容量、高產出量製造製程之部分，可使用LED裝置結構1000來形成單個成品裝置或可使用LED裝置來形成多個裝置。LED裝置結構1000包括基板1004，複數個基於氧化物之層沈積於該基板上。具體而言，LED裝置結構1000包括基板1004，在該基板上依序沈積MgZnO緩衝層1008、MgO-MgZnO多層1012、n型MgZnO層1016、NID層1020及p型MgZnO層1024。
LED裝置結構1000為橫向PIN二極體之實例。NID層1020用作n型MgZnO層1016與p型MgZnO層1024之間的本徵異質接面。異質接面被界定為具有不相等能隙之不同晶體半導體之兩個層之間的界面。
在一個實例中，基板1004由實質上能透過光(例如，光1028)之藍寶石、氯化鈣或氧化鎂形成。在此實例中，基板1004之厚度為約500 μm至約1,000 μm；另外，基板1004之直徑為約4吋至約12吋。在另一個實例中，基板1004由吸收光且因此不能透過光1028之碳化矽、矽或氮化鎵(GaN)形成。
MgZnO緩衝層1008由MgZnO形成且具有(例如)約200 nm至約1 μm之厚度。MgZnO緩衝層1008用於最小化線位錯且因此減少形成於MgZnO緩衝層1008頂上之膜中的缺陷密度。
MgO-MgZnO多層1012為由複數個交替之MgO子層1013a及MgZnO子層1013b形成之超晶格層，其中為簡單起見示出每個子層1013a及1013b中之兩者，但可含有更多子層。MgO-MgZnO多層1012用於進一步最小化線位錯且因此減少形成於MgO-MgZnO多層1012頂上之膜中的缺陷密度。
n型MgZnO層1016由MgZnO形成且為摻雜有(例如)鋁、鎵或銦之n型。鋁(例如)為具有可大量蒸發之所要性質的III族金屬。n型MgZnO層1016之厚度為(例如)約200 nm至約1 μm。
NID層1020為由交替之子層1021a及1021b形成之超晶格層，其中為簡單起見示出每個子層1021a及1021b中之兩者，但可含有更多子層。一些子層可由(例如)本徵MgZnO或MgO形成。另外，NID層1020可含有由窄能隙材料形成之一或多個量子井結構。在一個實例中，NID層1020主要由用於子層1021a之MgO (亦即，障壁材料)形成，且含有一或多個窄能隙ZnO量子井子層1021b。NID層1020之厚度為(例如)約10 nm至約50 nnm。在另一個實例中，NID層1020使用MgZnO或MgZnO-ZnO合金形成為超晶格結構。
P型MgZnO層1024由(例如)摻氮MgZnO形成且具有(例如)約200 nm之最小厚度。使用(例如)N*或N2 *之電漿根據在下文參看圖11所描述之方法來達成p型MgZnO層1024之p型摻雜。在另一個實例中，使用獨立之氧化亞氮(N2 O)源或氨(NH3 )源來達成p型MgZnO層1024之p型摻雜。p型MgZnO層1024提供跨越寬波長範圍調整該裝置之能隙的能力，而習知III族-N膜之能隙調整能力有限。舉例而言，極難以單獨使用AlN來產生在190 nm (亦即，6 eV)或以下操作之UV LED。在一些情況中，可使用硼-AlN化合物。然而，此材料需要高含量之氮及高沈積溫度，此兩者可能成本極高、技術上不可行及/或商業上不可行。此外，將硼-AlN化合物摻雜為一導電性類型相當成問題。相比之下，p型MgZnO膜可在容易達成之沈積溫度下產生且可使用容易達成之氮含量來摻雜為p型導電性。
在形成p型MgZnO層1024之後，使用標準金屬化及微影處理來形成電接點(例如，陽極及陰極；未圖示)。該等電接點由(例如)鎳(Ni)、鈀(Pd)、鈦(Ti)、鋁(Al)、氮化鈦(TiN)或鈦鋁(TiAl)形成。
在一個實例中，沈積LED裝置結構1000之磊晶層，使得電荷載流子(亦即，電子及電洞)豎直地移動，且光(亦即，光子) (示出為圖10A中之光1028)亦豎直地發出。在另一個實例中，沈積LED裝置結構1000之磊晶層，使得電荷載流子橫向地移動，且光亦橫向地發出。「橫向地」在圖10A中係指實質上沿著層生長之平面的方向，而「豎直地」係指實質上垂直於或正交於層生長之平面的方向。
在操作中，n型MgZnO層1016產生豎直地移動至NID層1020中之電子。繼續該實例，p型MgZnO層1024發出豎直地移動至NID層1020中之電洞。電荷載流子相互作用且在NID層1020內重新結合且作為光1028自LED裝置結構1000發出。在LED裝置結構1000為UVC LED之實例中，NID層1020被設計成發出在約100 nm至約280 nm之波長範圍中的光。在結構1004實質上能透過光之實例中，自NID層1020發出之光的某一百分數直接穿過基板1004發出。
圖10B為實施為LED裝置結構1030之光電裝置的截面圖，其中多區堆疊1031包括沿著生長方向1032具有氧-極性晶體結構或金屬極性晶體結構之晶體極性。生長方向1032在圖10B中垂直於多區堆疊1031之層的水平面。LED裝置結構1030可用於形成(例如) DUV LED。該DUV LED可在約100 nm至約280 nm之UVC波長範圍中操作。作為大容量、高產出量製造製程之部分，可使用LED裝置結構1030來形成單個成品裝置或可使用LED裝置來形成多個裝置。LED裝置結構1030具有基板1034，具有至少五個區之晶體極性多區堆疊1031磊晶地沈積於該基板上。多區堆疊1031包括區(亦即，層) 1038、1042、1046、1050及1054。
在一個實施例中，基板1034由實質上能透過光(例如，光1058)之藍寶石、氯化鈣或氧化鎂形成。在此實例中，基板1034之厚度可為約500 µm至約1,000 µm。基板1034之直徑可為約4吋至約12吋。在另一個實例中，基板1034由吸收光且因此不能透過光1058之碳化矽、矽或氮化鎵(GaN)形成。
多區堆疊1031之第一區1038為形成於基板1034之表面上的緩衝層。第一區1038用於藉由最小化線位錯且因此減少形成於第一區1038頂上之膜中的缺陷密度而改良基板1034之原子表面品質。緩衝層1038上之第二區1042用作晶體結構改良層。第二區1042進一步最小化線錯位且因此減少第二區1042頂上之膜中的缺陷密度。
第二區1042上之第三區1046具有第一導電性類型，諸如n型或p型導電性。第五區1054具有第二導電性類型，其中第四區1050為第三區1046與第五區1054之間的本徵導電性類型(NID)層。第二導電性類型與第一導電性類型相反。舉例而言，若第三區1046為n型，則第五區1054為p型。相反地，若第三區1046為p型，則第五區1054為n型。
多區堆疊1031包括：為塊體半導體材料之至少一個區(亦即，層)，該塊體半導體材料包含Mg(x) Zn(1-x) O；及為超晶格之至少一個區，其中該超晶格包含選自ZnO、MgO及Mg(x) Zn(1-x) O之至少兩種組合物。在一個實施例中，緩衝層(第一區1038)可由MgZnO形成，厚度為例如約200 nm至約1 µm。在一個實施例中，第二區1042為由複數個交替之MgO子層1043a及MgZnO子層1043b形成之超晶格層，其中為清楚起見示出每個子層1043a及1043b中之兩者，但可含有更多子層。
在一些實施例中，第三區1046或第五區1054 (n型或p型導電性層)中之至少一者係藉由將矽、鍺、氮、鋁、鎵、鎳或磷中之至少一者引入至多區堆疊1031中之氧-極性晶體結構或一金屬-極性晶體結構中而形成。在一些實施例中，第三區1046或第五區1054中之至少一者係使用Mg(x) Zn(1-x) O形式之塊體或類塊體組合物之組成分級來形成。X為沿著生長方向改變之空間相關值。亦即，第三區1046或第五區1054可包括Mg(x) Zn(1-x) O之空間相關組合物，該空間相關組合物沿著氧-極性或金屬-極性(在圖10B中為豎直)生長方向1032改變。組成分級之實例藉由圖10B中之第三區1046中的梯度陰影表示。
在一些實施例中，第三區1046或第五區1054中之至少一者(n型或p型傳導型層)係使用超晶格之有效合金組合物的組成分級而形成。該超晶格具有由交替之Mg(x) Zn(1-x) O層及Mg(y) Zn(1-y) O層形成的複數個雙層對，其中x≠y。該超晶格之有效合金組合物在空間上沿著生長方向改變。亦即，該超晶格之空間相關有效合金(如藉由x及y確定)沿著氧-極性或金屬-極性生長方向1032改變。超晶格之組成分級的實例藉由圖10B中之第五區1054表示，其中子層1055a1及1055a2可為Mg(x) Zn(1-x) O，且子層1055b1及1055b2可為Mg(y) Zn(1-y) O。交替之Mg(x) Zn(1-x) O子層及Mg(y) Zn(1-y) O子層形成雙層。對於子層1055a1及1055a2，x沿著生長方向1032改變。類似地，對於子層1055b1及1055b2，y沿著生長方向1032改變。
在其他實施例中，圖10B亦可表示具有非極性晶體材料結構之光電裝置，諸如LED。在此類實施例中，多區堆疊1031包括沿著生長方向1032之非極性晶體材料結構。與上文描述之極性晶體結構類似，非極性晶體結構之多區堆疊1031包括區(亦即，層) 1038、1042、1046、1050及1054。多區堆疊1031之第一區1038為形成於基板1034之表面上的緩衝層。緩衝層1038上之第二區1042用作晶體結構改良層。第二區1042上之第三區1046具有第一導電性類型，諸如n型或p型導電性。第四區1050為本徵導電性類型(NID)層。第五區1054具有與第一導電性類型相反之第二導電性類型。多區堆疊1031之至少一個區為包含Mg(x) Zn(1-x) O之塊體或類塊體半導體材料。多區堆疊1031之至少一個區為超晶格，其中該超晶格包含選自ZnO、MgO及Mg(x) Zn(1-x) O之至少兩種組合物。
在圖10B之非極性晶體結構之一些實施例中，第三區1046或第五區1054中之至少一者係藉由將矽、鍺、氮、鋁、鎵、鎳或磷中之至少一者引入至該非極性晶體材料結構中而形成。在一些實施例中，第三區1046或第五區1054中之至少一者(n型或p型傳導性區)係使用超晶格之有效合金組合物的組成分級而形成，其中該超晶格具有由Mg(x) M(1-x) O /Mg(y) M(1-y) O形成之複數個雙層對，其中x≠y且M選自Zn、Al、Ga、Ni、N及P。該超晶格之有效合金組合物沿著生長方向改變(亦即，x及y在生長方向上係空間相關的)。舉例而言，對於第五區1054，子層1055a1及1055a2可為Mg(x) M(1-x) O，而子層1055b1及1055b2可為Mg(y) M(1-y) O。在一些實施例中，多區堆疊1031由Mg(x) M(1-x) O組合物組成(亦即，多區堆疊1031之所有組合物選自Mg(x) M(1-x) O組合物)，其中0.55> x≤1.0，且M選自Zn、Al、Ga、Ni、N及P。
圖11為用於使用(例如)圖9之電漿處理系統900形成高品質、氧化物基LED裝置結構的方法1100之實例的流程圖。方法1100包括以下步驟，該等步驟將使用圖10A之裝置結構1000來描述，但亦可應用於圖10B之裝置結構及其他氧化物裝置。
步驟1110涉及使基板繞著該基板之基板沈積平面之中心軸線旋轉及加熱該基板。將該基板載入於反應腔室中以為生產高品質、氧化物基LED作準備。該基板由(例如)氟化鈣、MgO (111)及(001)表面取向、Ga2 O3 (-201)及(010)表面取向、Al2 O3 (c-平面及r-平面)、Si (111)、Si (001)、稀土氧化物緩衝層或MgZnO超晶格緩衝層形成。使用真空泵，將反應腔室內部之真空壓力降壓泵抽至約10–5 托或更少以抽空該腔室，使得基板容納於真空環境內。另外，啟動加熱器以在基板之膜形成表面處提供所要之生長溫度Tg 。
步驟1115包括提供至少一個材料源，該至少一個材料源向基板供應材料。該材料源容納於反應腔室之真空環境內。每個材料源具有i)具有排出孔平面之排出孔及ii)來自該排出孔平面之預定材料噴射空間分佈。該預定材料噴射空間分佈具有在偏離該中心軸線之點處與該基板相交之對稱軸線。該排出孔相對於該基板之中心軸線位於一正交距離、一橫向距離處且成一傾斜角。在擋板保持關閉時，啟動電漿反應腔室中之所有材料源。該等材料源可包括(例如)以下一或多者：氮電漿源、Mg源、P源、Al源、Zn源、氧化亞氮(N2 O)源、氨(NH3 )源及氧電漿源，該等源在其相關聯擋板保持關閉時啟動，使得無物質撞擊該基板之膜形成表面。
步驟1120涉及自該等材料源噴射材料以在該基板上形成半導體層，諸如基於氧化物之層及p型摻雜層。步驟1120可包括用於形成該半導體裝置之單獨層的步驟1122、1125、1130、1135、1140及1145。在步驟1120之噴射期間，對該等材料源中之至少一者的排出孔進行定位，使得i)針對設定之傾斜角使正交距離及橫向距離最小化，以針對該基板上之半導體層的所要之層生長速率達成所要之層沈積均一性，或ii)針對設定之正交距離及設定之橫向距離確定該傾斜角，以針對該基板上之半導體層的所要之層生長速率達成所要之層沈積均一性。
現在將使用圖10A之裝置結構1000的層來描述圖11之步驟；然而，可使用本文中揭示之方法及系統來形成其他層。在步驟1122，將MgZnO緩衝層(例如，層1008)形成為所要厚度。亦即，與氧電漿源、Mg物質(例如，擋板960)及Zn物質(例如，擋板964)相關聯之擋板打開，且藉此氧物質撞擊該基板之膜形成表面。在一個實例中，所形成之MgZnO緩衝層的厚度為約200 nm。在膜生長期間，經由真空泵使反應腔室內部之真空壓力維持於約10–5 托或更少以確保Mg物質、Zn物質及氧物質至該基板之膜形成表面的彈道輸送。
在步驟1125，將MgO-MgZnO多層(例如，層1012)形成為所要厚度。亦即，與氧電漿源、Mg物質及Zn物質相關聯之擋板打開，且藉此氧物質撞擊該基板之膜形成表面以形成MgO-MgZnO多層之MgZnO部件(子層)。隨後關閉用於Zn物質之擋板(例如，擋板964)以形成MgO-MgZnO多層之MgO部件(子層)。在超晶格MgO-MgZnO多層之多個各別子層的形成期間，交替地打開及關閉Zn擋板，直至達成所要之層厚度為止。
在步驟1130，將n型MgZnO層(例如，層1016)形成為所要厚度。亦即，打開與氧電漿源、Mg物質及Zn物質相關聯之擋板，且藉此氧物質撞擊該基板之膜形成表面以形成n型MgZnO層之MgZnO部件。同時，打開控制Al源之擋板，且Al物質撞擊該基板之膜形成表面以用作n型MgZnO層中之n型摻雜劑。
在步驟1135，將NID層(例如，層1020)形成為所要厚度。在NID層含有由窄能隙氧化鋅(ZnO)量子井子層形成之一或多個量子井結構的實例中，藉由打開Mg擋板(例如，擋板206)及與氧電漿源相關聯之擋板以允許Mg物質及氧物質撞擊該基板之膜形成表面來形成MgO障壁材料。藉由同時關閉Mg擋板與打開Zn擋板(例如，擋板264)以允許Zn物質撞擊該基板之膜形成表面來形成ZnO量子井子層。在NID層之多個各別子層的形成期間交替地打開及關閉Mg擋板及Zn擋板，直至達成所要之層厚度為止。在一個實例中，NID層之厚度為約25 nm。
在步驟1140，將p型MgZnO層(例如，層1024)形成為所要厚度。亦即，打開與氧電漿源、Mg物質及Zn物質相關聯之擋板，且藉此氧物質撞擊該基板之膜形成表面以形成p型MgZnO層之MgZnO部件。同時，打開與氮電漿源相關聯之擋板且藉此氮物質撞擊該基板之膜形成表面。氮物質為(例如)N*或N2 *且用作p型MgZnO層中之p型摻雜劑。可使用射束通量監測器(諸如RHEED系統)來監測氮物質之通量。
在步驟1145，使用習知微影及金屬化製程來在LED裝置結構(例如，裝置1000)上形成電接點。LED裝置結構為豎直傳導LED，其中電荷載流子相互作用且在NID層內重新結合以產生自LED裝置結構發出之光。在另一個實例中，使用方法1100來形成橫向傳導LED，其中光發射在橫向上進行。
總言之，形成高品質、氧化物基裝置(例如，DUV LED)之電漿處理系統及方法展現出超過使用磊晶生長形成III族-N膜之習知系統及方法的優勢。習知之半導體製造設備及磊晶製程無法維持高品質膜沈積所需之膜生長溫度容差及前體氣體含量，尤其對於直徑大於4吋之基板而言。此限制可能會導致膜形成表面上之不均一溫度分佈且因此得到低品質或不可用之裝置。最後，習知III族-N膜在其裝置能隙調整能力方面係有限的。此限制了半導體裝置設計及應用之靈活性，尤其係DUV LED之製造的靈活性。相比之下，本文中揭示的當前之電漿處理系統及方法強調了較大基板上之高品質膜的生產、較大之裝置應用靈活性、較高之生產產出量及降低之製造成本。
當前之方法及系統一般可用於形成具有一或多個MgZnO層之結構，因此提供富金屬及/或富氧組合物。此等組合物被歸類為非化學計量材料且展現出氧及/或金屬空位，該等空位可經工程化以視晶體中引入之結晶缺陷而展現出過量之電子或電洞。在一些實施例中，該等結構為Mgy Zn1-y O/Mgx Zn1-x O超晶格或MgZn(O,N)氮氧組合物。舉例而言，該等半導體層可為包含以下子層之超晶格：a) MgO及ZnO、b) MgZnO及ZnO或c) MgZnO及MgO。
根據當前實施例生長之MgZnO結構的實例包括作為層及基板之MgO；Mgx Zn1-x O層，其中x>0.5 (岩鹽)；及MgO/Mgx Zn1-x O，x> 0.55 (非極性岩鹽)。在一些實施例中，可製造包括纖鋅礦型MgX Zn1-X O (x > 0.45)之極性結構，諸如由Mgx Zn1-x O形成之超晶格，其中0≤ x > 0.45；由[Mgx Zn1-x O, 0 ≤ x > 0.45] / [Mgy Zn1-y O, 0≤ y > 0.45]形成之超晶格，其中x≠y；及塊體Mgx Zn1-x O之分級組合物，0≤ x > 0.45。塊體Mgx Zn1-x O之分級組合物可包括所引致之p型或n型摻雜。舉例而言，一些方法可藉由對於O-極性在經取向之實質上C-平面上自WBG至NBG分級或對於金屬-極性在經取向之實質上C-平面上自NBG至WBG分級而誘發p-型。在其他實例中，方法可藉由對於金屬-極性在經取向之實質上C-平面上自WBG至NBG分級或對於O-極性在經取向之實質上C-平面上自NBG至WBG分級而誘發n-型。在一些實施例中，可藉由使用針對塊體Mgx Zn1-x O描述之塊體標準對超晶格單元晶胞分級來產生分級之有效合金組合物。
除了如前面段落中所描述之極化型摻雜之外，亦可使用雜質型摻雜。在一些實施例中，可使用雜質型與極化型摻雜。
其他實施例包括對於x>0.45之組合物使用MgZnO之極化摻雜來形成裝置。其他實施例包括形成包含MgO/ZnO或包含由[Mgx Zn1-x O, 0≤ x ≤ 1] / [Mgy Zn1-y O, 0 ≤ y ≤ 1] (其中x≠y)形成之超晶格的混合型超晶格。其他實施例包括形成非極性Mgx Zn1-x O結構，其中x>0.55。
該等結構可在各種基板上生長，諸如：MgO (111)及(001)表面取向、Ga2 O3 (-201)及(010)表面取向、Al2 O3 (c-平面及r-平面)、用於與纖鋅礦型MgZnO x>0.45一起使用之Si (111)、用於與MgZnO x>0.55一起使用之Si (001)、稀土氧化物緩衝層及MgZnO超晶格緩衝層。
MgZnO超晶格及多量子井(MQW)實現了較厚之層以獲得量子化效應，且比AlGaN或AlN/GaN超晶格更易於生長。
已詳細地參考所揭示發明之實施例，已在附圖中示出了該等實施例之一或多個實例。每個實例已以舉例說明當前技術之方式來提供，而非限制當前技術。實際上，雖然已相對於本發明之特定實施例詳細地描述了本說明書，但將瞭解，在理解了前文之後，熟習此項技術者可容易地設想到此等實施例之變更、變化及等效物。舉例而言，被示出或描述為一個實施例之部分的特徵可與另一個實施例一起使用以得到另一個實施例。因此，希望當前主題覆蓋屬於所附申請專利範圍及其等效物之範疇內的所有此等修改及變化。在不脫離本發明之範疇的情況下，可由熟習此項技術者實施對本發明之此等及其他修改及改變，在所附申請專利範圍中更具體地陳述本發明之範疇。此外，一般熟習此項技術者將瞭解前文描述僅係舉例，且不欲限制本發明。
5:MBE系統 10:高真空反應腔室 14:真空環境 16:真空泵 18:材料源 22:基板 26:膜形成表面 30:排出孔 34:材料(或物質)之卷流 50:材料沈積系統 100:高真空反應腔室 114:真空環境 116:真空泵 118:材料源 118:材料源 122:基板 122P:基板沈積平面之區域 126:基板沈積平面 130:排出孔 132:材料之料位 134:材料(或物質)之卷流 200:射束通量分佈之實例的圖示 210:BFP 214:BFP 300:圖示 310:曲線 312:曲線 314:曲線 316:曲線 317:1%膜非均一性之某些島 318:曲線 320:曲線 400:圖示 410:曲線 412:曲線 414:曲線 416:曲線 418:曲線 500:圖示 510:曲線 512:曲線 514:曲線 516:曲線 518:曲線 600:圖示 610:曲線 612:曲線 614:曲線 616:曲線 618:曲線 900:電漿處理系統 901:基板 904:反應腔室 906:膜形成表面 908:加熱器 912:氮電漿源 916:氮物質 920:Mg源 924:Mg物質 928:P源 932:P物質 936:Al源 940:Al物質 944:Zn源 948:Zn源 952:氧電漿源 956:氧物質 960:擋板 964:擋板 968:真空環境 972:真空泵 976:質量流量控制器 984:質量流量控制器 988:質量流量控制器 992:質量流量控制器 996:氣體管線 1000:LED裝置結構 1004:基板 1008:MgZnO緩衝層 1012:MgO-MgZnO多層 1013a:MgO子層 1013b:MgZnO子層 1016:n型MgZnO層 1020:NID層 1021a:子層 1021b:子層 1024:P型MgZnO層 1028:光 1030:LED裝置結構 1031:多區堆疊 1032:生長方向 1034:基板 1038:多區堆疊之第一區 1042:多區堆疊之第二區 1043a:MgO子層 1043b:MgZnO子層 1046:多區堆疊之第三區 1050:多區堆疊之第四區 1054:多區堆疊之第五區 1055a1:子層 1055a2:子層 1055b1:子層 1055b2:子層 1058:光 AX:中心旋轉軸線 SA:材料源之對稱軸線
圖1為習知高真空反應腔室之等角視圖。
圖2為根據一些實施例之材料沈積系統的等角視圖。
圖3為根據一些實施例的與材料源之某些餘弦N函數對應的射束通量分佈之實例的圖示。
圖4至圖7為根據一些實施例的材料源相對於形成表面之某些位置的組態空間之圖示的實例，其中根據材料源之座標X及Z來標繪所計算之膜非均一性。
圖8為根據一些實施例的在高真空反應腔室中組態離軸源以改良膜品質與膜生長速率之間的平衡的方法之實例的流程圖。
圖9為根據一些實施例的用於形成半導體層(諸如高品質、氧化物基膜)之電漿處理系統之實例的側視圖。
圖10A至圖10B為根據一些實施例的基於氧之LED裝置結構之截面圖。
圖11為根據一些實施例的形成圖10A至圖10B中所示之LED裝置結構之方法的實例之流程圖。
50:材料沈積系統
100:高真空反應腔室
114:真空環境
116:真空泵
118:材料源
118:材料源
122:基板
122P:基板沈積平面之區域
126:基板沈積平面
130:排出孔
132:材料之料位
134:材料(或物質)之卷流
AX:中心旋轉軸線
SA:材料源之對稱軸線

Claims (35)

  1. 一種用於形成半導體層之方法，該方法包括：使一基板繞著該基板之一基板沈積平面之一中心軸線旋轉；加熱該基板；提供一材料源，該材料源向該基板供應一材料，其中該材料源具有：i)具有一排出孔平面之一排出孔及ii)來自該排出孔平面之一預定材料噴射空間分佈，該預定材料噴射空間分佈具有一對稱軸線，該對稱軸線在偏離該中心軸線之一點處與該基板相交，其中該排出孔相對於該基板之該中心軸線位於一正交距離、一橫向距離處且成一傾斜角；將該基板及該材料源容納於一真空環境內；及自該材料源噴出該材料以在該基板上形成一半導體層；其中該排出孔經定位，使得i)對於一設定之傾斜角使該正交距離及該橫向距離最小化，以針對該基板上之該半導體層的一所要之層生長速率達成一所要之層沈積均一性，或ii)對於一設定之正交距離及一設定之橫向距離，確定該傾斜角，以針對該基板上之該半導體層的該所要之層生長速率達成該所要之層沈積均一性。
  2. 如申請專利範圍第1項之方法，其中該材料源為一餘弦N源，且N
    Figure 108119353-A0305-02-0052-9
    2。
  3. 如申請專利範圍第1項之方法，其中該基板具有等於或大於6吋(150mm)之一直徑。
  4. 如申請專利範圍第1項之方法，其中：該材料源為噴出活性氮之一氮電漿源；且該方法進一步包括提供一氧電漿源。
  5. 如申請專利範圍第4項之方法，其中： 該方法進一步包括提供一鎂(Mg)源及一鋅(Zn)源；且其中該半導體層為一MgXZn1-XO層，其中x>0。
  6. 如申請專利範圍第5項之方法，其中該半導體層為包括以下子層之一超晶格：a)MgO及ZnO、b)MgZnO及ZnO或c)MgZnO及MgO。
  7. 如申請專利範圍第1項之方法，其中：該材料源為一鎂(Mg)源；該方法進一步包括提供一鋅(Zn)源；且該半導體層為一MgZnON層。
  8. 如申請專利範圍第1項之方法，其中該半導體層為一p型摻雜之基於Mg之層。
  9. 一種用於形成基於氧化物之半導體層之方法，該方法包括：使一基板繞著該基板之一基板沈積平面之一中心軸線旋轉；加熱該基板；將複數個材料源面朝該基板放置，該複數個材料源包括一鎂(Mg)源及氮或氧之一電漿源，其中該複數個材料源中之每一者具有：i)具有一排出孔平面之一排出孔及ii)來自該排出孔平面之一預定材料噴射空間分佈，該材料噴射空間分佈具有一對稱軸線，該對稱軸線在偏離該中心軸線之一點處與該基板相交，其中該排出孔相對於該基板之該中心軸線位於一正交距離、一橫向距離處且成一傾斜角；及將材料自該複數個材料源噴出至該基板上以在該基板上形成一基於氧化物之層；其中該排出孔經定位，使得i)對於一設定之傾斜角使該正交距離及該橫向距離最小化，以針對該基板上之該基於氧化物之層的一所要之層生長速率達成一所要之層沈積均一性，或ii)對於一設定之正交距離及一設定之橫向距 離，確定該傾斜角，以針對該基板上之該基於氧化物之層的該所要之層生長速率達成該所要之層沈積均一性。
  10. 如申請專利範圍第9項之方法，其中：該複數個材料源進一步包括一鋅(Zn)源；且該基於氧化物之層為MgXZn1-XO，其中x>0。
  11. 如申請專利範圍第9項之方法，其中該基於氧化物之層為一p型摻雜之基於Mg之層。
  12. 如申請專利範圍第9項之方法，其中：該基於氧化物之層為一p型摻雜層；且該噴出包括使用以下一者：活性氮電漿、氧化亞氮(N2O)、氨(NH3)、磷、氧電漿或缺陷Mg或Zn。
  13. 如申請專利範圍第9項之方法，其中該基於氧化物之層為包括纖鋅礦型MgXZn1-XO之一極性結構，其中0
    Figure 108119353-A0305-02-0054-3
    x<0.45。
  14. 如申請專利範圍第13項之方法，其中該極性結構為藉由該MgXZn1-XO之一分級組成誘導之p型或n型，其中0
    Figure 108119353-A0305-02-0054-8
    x<0.45。
  15. 如申請專利範圍第9項之方法，其中該基於氧化物之層為a)MgXZn1-XO，0
    Figure 108119353-A0305-02-0054-4
    x
    Figure 108119353-A0305-02-0054-5
    1與b)MgYZn1-YO，0
    Figure 108119353-A0305-02-0054-6
    y
    Figure 108119353-A0305-02-0054-7
    1之一超晶格，其中x≠y。
  16. 如申請專利範圍第9項之方法，其中該基於氧化物之層為包括以下子層之一超晶格：a)MgO及ZnO、b)MgZnO及ZnO或c)MgZnO及MgO。
  17. 如申請專利範圍第9項之方法，其中該基於氧化物之層為MgZnON。
  18. 如申請專利範圍第9項之方法，其中該基於氧化物之層為一非極性MgXZn1-XO結構，其中x>0.55。
  19. 如申請專利範圍第9項之方法，其中該基板具有等於或大於6吋 (150mm)之一直徑。
  20. 一種用於形成p型摻雜半導體層之方法，該方法包括：使一基板之一基板沈積平面繞著該基板沈積平面之一中心軸線旋轉；加熱該基板；將複數個材料源面朝該基板放置，該複數個材料源包括一鎂(Mg)源、一鋅(Zn)源及氮或氧之一電漿源，其中該複數個材料源中之每一者具有：i)具有一排出孔平面之一排出孔及ii)來自該排出孔平面之一預定材料噴射空間分佈，該材料噴射空間分佈具有一對稱軸線，該對稱軸線在偏離該中心軸線之一點處與該基板相交，其中該排出孔相對於該基板之該中心軸線位於一正交距離、一橫向距離處且成一傾斜角；及將材料自該複數個材料源噴出至該基板上以在該基板上形成一p型摻雜層；其中該排出孔經定位，使得i)對於一設定之傾斜角使該正交距離及該橫向距離最小化，以針對該基板上之該p型摻雜層的一所要之層生長速率達成一所要之層沈積均一性，或ii)對於一設定之正交距離及一設定之橫向距離，確定該傾斜角，以針對該基板上之該p型摻雜層的該所要之層生長速率達成該所要之層沈積均一性。
  21. 如申請專利範圍第20項之方法，其中該複數個材料源進一步包括用於提供磷作為一p型摻雜劑之一磷源。
  22. 如申請專利範圍第20項之方法，其中該p型摻雜層為一氧化物層，且該噴出材料以形成該p型摻雜層包括：i)用氮來替代一氧原子或ii)用Al或Ga來替代一Mg或Zn原子。
  23. 如申請專利範圍第20項之方法，其中該p型摻雜層包括MgZnO。
  24. 如申請專利範圍第20項之方法，其中該複數個材料源進一步包 括氧化亞氮(N2O)或氨(NH3)以達成該p型摻雜層之p型摻雜。
  25. 一種組態一材料沈積系統之方法，該方法包括：提供一旋轉機構，該旋轉機構使一基板繞著該基板之一基板沈積平面之一中心軸線旋轉；選擇一材料源，該材料源向該基板供應一材料，其中該材料源具有：i)具有一排出孔平面之一排出孔及ii)來自該排出孔平面之一預定材料噴射空間分佈，該預定材料噴射空間分佈具有一對稱軸線，該對稱軸線在偏離該中心軸線之一點處與該基板相交，其中該排出孔相對於該基板之該中心軸線位於一正交距離、一橫向距離處且成一傾斜角；設定該材料源之該排出孔的i)該傾斜角或ii)該正交距離及該橫向距離；選擇該材料在該基板上之一所要積聚以針對一所要之生長速率達成一所要之層沈積均一性；及i)使用該設定之傾斜角來確定用於達成該所要之層沈積均一性的該正交距離及該橫向距離之最小值或ii)使用該設定之正交距離及該設定之橫向距離來確定用於達成該所要之層沈積均一性的該傾斜角；其中該基板及該材料源容納於一真空環境內。
  26. 如申請專利範圍第25項之方法，該方法進一步包括：物理地測試i)該正交距離及該橫向距離之該等確定之最小值或ii)該確定之傾斜角；及若該測試不滿足該所要之層沈積均一性，則改變該傾斜角、該所要之生長速率、該橫向距離及該正交距離中之至少一者。
  27. 如申請專利範圍第25項之方法，其中該傾斜角、該正交距離及該橫向距離為動態可調的。
  28. 如申請專利範圍第27項之方法，其中該傾斜角、該正交距離及 該橫向距離可藉由調整該基板之一位置而動態地進行調整。
  29. 如申請專利範圍第25項之方法，其中該排出孔具有一排出孔幾何形狀，且該方法進一步包括選擇該排出孔幾何形狀。
  30. 如申請專利範圍第25項之方法，其中：該旋轉機構及該材料源容納於一反應腔室中；且使用該橫向距離及該正交距離與該基板之一半徑R基板之一關係來縮放該反應腔室之一尺寸。
  31. 如申請專利範圍第25項之方法，其中該材料源為一餘弦N源，且N
    Figure 108119353-A0305-02-0057-1
    2。
  32. 如申請專利範圍第25項之方法，其中該基板具有等於或大於6吋(150mm)之一直徑。
  33. 如申請專利範圍第25項之方法，該方法進一步包括額外材料源；其中該確定步驟考慮到該材料源與該等額外材料源何時一起使用。
  34. 如申請專利範圍第25項之方法，其中：該材料源為噴出活性氮之一氮電漿源；且該方法進一步包括提供一氧電漿材料源。
  35. 如申請專利範圍第25項之方法，其中該材料源距該基板沈積平面的該確定之正交距離及該確定之橫向距離等於或小於自該材料源噴出之該材料的一平均自由路程。
TW108119353A 2018-06-07 2019-06-04 用於形成半導體層之方法及材料沈積系統 TWI831790B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862682005P 2018-06-07 2018-06-07
US62/682,005 2018-06-07
WOPCT/IB2019/054463 2019-05-29
PCT/IB2019/054463 WO2019234557A1 (en) 2018-06-07 2019-05-29 Methods and material deposition systems for forming semiconductor layers

Publications (2)

Publication Number Publication Date
TW202013557A TW202013557A (zh) 2020-04-01
TWI831790B true TWI831790B (zh) 2024-02-11

Family

ID=68769282

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108119353A TWI831790B (zh) 2018-06-07 2019-06-04 用於形成半導體層之方法及材料沈積系統
TW112127413A TW202405990A (zh) 2018-06-07 2019-06-04 用於形成半導體層之方法及材料沈積系統

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112127413A TW202405990A (zh) 2018-06-07 2019-06-04 用於形成半導體層之方法及材料沈積系統

Country Status (7)

Country Link
US (4) US10964537B1 (zh)
EP (2) EP4258325A3 (zh)
JP (2) JP7314181B2 (zh)
KR (1) KR20210008427A (zh)
CN (1) CN112262463A (zh)
TW (2) TWI831790B (zh)
WO (1) WO2019234557A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2389639B1 (en) 2009-01-22 2013-07-03 Medtronic, Inc Co-location of emitters and detectors and method of operation
US8666466B2 (en) 2009-06-10 2014-03-04 Medtronic, Inc. Device and method for monitoring of absolute oxygen saturation and tissue hemoglobin concentration
CN113502535B (zh) * 2021-09-09 2021-12-10 材料科学姑苏实验室 样品生长装置、样品生长方法及分子束外延系统
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
WO2023084283A1 (en) * 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
US11522103B1 (en) 2021-11-10 2022-12-06 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349600A (ja) * 2003-05-26 2004-12-09 Sharp Corp 酸化物半導体発光素子およびその製造方法
US20050045091A1 (en) * 2003-08-25 2005-03-03 Sharp Kabushiki Kaisha Molecular beam epitaxy growth apparatus and method of controlling same
US20090034568A1 (en) * 2005-03-24 2009-02-05 Rohm Co., Ltd. Zinc Oxide Based Compound Semiconductor Device
JP2009260003A (ja) * 2008-04-16 2009-11-05 Stanley Electric Co Ltd 半導体素子の製造方法
US20140084288A1 (en) * 2012-09-26 2014-03-27 Stanley Electric Co., Ltd. ZnO BASED COMPOUND SEMICONDUCTOR ELEMENT, AND METHOD FOR PRODUCING THE SAME
TW201545339A (zh) * 2014-05-27 2015-12-01 Silanna Group Pty Ltd 光電子裝置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3442460A1 (de) * 1984-11-22 1986-05-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur dotierung von halbleitermaterial
JPH02252691A (ja) * 1989-03-27 1990-10-11 Nippon Telegr & Teleph Corp <Ntt> 分子線エピタキシ成長装置
JP2664250B2 (ja) * 1989-06-19 1997-10-15 株式会社日立製作所 分子線エピタキシ装置
JP3232754B2 (ja) * 1993-03-23 2001-11-26 明彦 吉川 Ｉｉ−ｖｉ族化合物半導体の成長方法
JP2000208256A (ja) * 1999-01-13 2000-07-28 Tdk Corp 有機ｅｌ表示装置の製造装置および製造方法
US6364956B1 (en) * 1999-01-26 2002-04-02 Symyx Technologies, Inc. Programmable flux gradient apparatus for co-deposition of materials onto a substrate
JP3424814B2 (ja) 1999-08-31 2003-07-07 スタンレー電気株式会社 ＺｎＯ結晶構造及びそれを用いた半導体装置
JP4447755B2 (ja) 2000-08-28 2010-04-07 独立行政法人産業技術総合研究所 ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法
JP3512734B2 (ja) 2000-11-27 2004-03-31 シャープ株式会社 分子線エピタキシャル成長装置およびそれを用いた半導体素子の製造方法
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
SG102013A1 (en) 2001-11-09 2004-02-27 Inst Data Storage Manufacturing method for high-density magnetic data storage media
AU2003262981A1 (en) * 2002-08-28 2004-03-19 Moxtronics, Inc. A hybrid beam deposition system and methods for fabricating zno films, p-type zno films, and zno-based ii-vi compound semiconductor devices
TWI277363B (en) * 2002-08-30 2007-03-21 Semiconductor Energy Lab Fabrication system, light-emitting device and fabricating method of organic compound-containing layer
JP2005340765A (ja) * 2004-04-30 2005-12-08 Sumitomo Electric Ind Ltd 半導体発光素子
US7404986B2 (en) * 2004-05-07 2008-07-29 United Technologies Corporation Multi-component deposition
JP4716277B2 (ja) 2004-11-26 2011-07-06 国立大学法人京都大学 薄膜形成方法、蒸着源基板、および蒸着源基板の製造方法
CN101283122B (zh) 2005-08-09 2011-02-09 斯坦雷电气株式会社 氧化锌晶体，它的生长方法和发光器件的生产方法
JP5396579B2 (ja) 2005-08-18 2014-01-22 国立大学法人山梨大学 酸化亜鉛薄膜の製造方法及び製造装置
JP4953879B2 (ja) 2007-03-29 2012-06-13 スタンレー電気株式会社 半導体装置とその製造方法、及びテンプレート基板
JP2008258388A (ja) * 2007-04-04 2008-10-23 Rohm Co Ltd 酸化物薄膜及び酸化物薄膜デバイス
KR100925704B1 (ko) * 2007-12-11 2009-11-10 우리엘에스티 주식회사 화합물 반도체를 이용한 발광소자
JP2011521477A (ja) 2008-05-21 2011-07-21 ルーメンズ， インコーポレイテッド 酸化亜鉛系エピタキシャルの層およびデバイス
US20100247747A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Film Deposition Apparatus, Method for Depositing Film, and Method for Manufacturing Lighting Device
JP2011049448A (ja) 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法
CN103154299B (zh) * 2011-09-30 2017-04-05 株式会社新柯隆 成膜方法和成膜装置
JP2013120829A (ja) * 2011-12-07 2013-06-17 Sharp Corp 窒化物半導体紫外発光素子
CN103456593B (zh) * 2013-09-02 2016-02-10 东莞市中镓半导体科技有限公司 一种改进多片式外延材料厚度分布均匀性的氢化物气相沉积装置与方法
BR112016011904A2 (pt) * 2013-12-31 2017-08-08 Halliburton Energy Services Inc Sistema fabricação de um elemento computacional integrado
KR20170095463A (ko) * 2016-02-12 2017-08-23 호서대학교 산학협력단 박막제조를 위한 이종 기상 증착방법 및 이종 기상 증착장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349600A (ja) * 2003-05-26 2004-12-09 Sharp Corp 酸化物半導体発光素子およびその製造方法
US20050045091A1 (en) * 2003-08-25 2005-03-03 Sharp Kabushiki Kaisha Molecular beam epitaxy growth apparatus and method of controlling same
US20090034568A1 (en) * 2005-03-24 2009-02-05 Rohm Co., Ltd. Zinc Oxide Based Compound Semiconductor Device
JP2009260003A (ja) * 2008-04-16 2009-11-05 Stanley Electric Co Ltd 半導体素子の製造方法
US20140084288A1 (en) * 2012-09-26 2014-03-27 Stanley Electric Co., Ltd. ZnO BASED COMPOUND SEMICONDUCTOR ELEMENT, AND METHOD FOR PRODUCING THE SAME
TW201545339A (zh) * 2014-05-27 2015-12-01 Silanna Group Pty Ltd 光電子裝置

Also Published As

Publication number Publication date
JP7314181B2 (ja) 2023-07-25
JP2021525967A (ja) 2021-09-27
EP3803960A4 (en) 2022-03-23
US20210074542A1 (en) 2021-03-11
EP3803960B1 (en) 2023-11-08
KR20210008427A (ko) 2021-01-21
TW202013557A (zh) 2020-04-01
EP4258325A2 (en) 2023-10-11
JP2023145516A (ja) 2023-10-11
CN112262463A (zh) 2021-01-22
US20210074541A1 (en) 2021-03-11
TW202405990A (zh) 2024-02-01
US11670508B2 (en) 2023-06-06
US20220270876A1 (en) 2022-08-25
US20230187206A1 (en) 2023-06-15
EP3803960C0 (en) 2023-11-08
US11282704B2 (en) 2022-03-22
WO2019234557A1 (en) 2019-12-12
US10964537B1 (en) 2021-03-30
EP4258325A3 (en) 2024-01-24
EP3803960A1 (en) 2021-04-14
US11990338B2 (en) 2024-05-21

Similar Documents

Publication Publication Date Title
TWI831790B (zh) 用於形成半導體層之方法及材料沈積系統
JP6339066B2 (ja) Ｌｅｄ製造のためのｐｖｄ緩衝層
US8377803B2 (en) Methods and systems for forming thin films
JP2018041967A (ja) Ｐｖｄにより形成される窒化アルミニウム緩衝層を有する窒化ガリウムベースのｌｅｄの製造
US7985713B2 (en) Superconducting magnesium boride thin-film and process for producing the same
Morresi Molecular beam epitaxy (MBE)
CN102449187A (zh) 被膜形成物及被膜形成物的制造方法
TWI721940B (zh) 用於材料在基板上之靜態沉積的設備及方法
Chae et al. Self-assembled growth of inclined GaN nanorods on (10− 10) m-plane sapphire using metal–organic chemical vapor deposition
Kreis et al. Organic Vapor Phase Deposition (OVPD) for efficient OLED manufacturing: The specific advantages and possibilities of carrier-gas enhanced vapor phase deposition for the manufacturing of organic thin film devices
Rangaswamy Epitaxial growth of p-type doped III-V nitride semiconductor on sapphire substrate using remote plasma metal organic chemical vapor deposition
Azadmand PA-MBE Growth and Characterization of Nitride Semiconductors, from InGaN Thin-films to GaN and AlN Self-assembled Nanowires
Lee et al. Characteristics of ZnO Films Prepared by Atomic Layer Deposition for Transparent Electronic Devices
Tot Low Temperature Epitaxial Growths of III-Nitride Semiconductors on ITO Glass Substrates
Bürgi et al. (1 0 1¯ 1$\begin {array}{ccc} 1& 0&\begin {array}{cc}\bar {1} & 1\end {array}\end {array} $) preferential orientation of polycrystalline AlN grown on SiO2/Si wafers by reactive sputter magnetron technique
Rice et al. MOCVD zinc oxide films for wide bandgap applications
Pandikunta MBE growth and HRXRD characterization of III-nitrides (AlN and InxAl1-xN)
Zhang Nanoscale and macroscale aluminum nitride deposition via reactive magnetron sputtering method
Lüth et al. Preparation of Well-Defined Surfaces and Interfaces