JP2009260003A - 半導体素子の製造方法 - Google Patents

Abstract

【課題】 素子劣化の少ない高輝度且つ高効率な半導体素子の製造方法を提供する。
【解決手段】 半導体素子の製造方法は、（ａ）ＺｎＯ基板である第１の基板を準備する工程と、（ｂ）前記第１の基板上に、ＭｇＺｎＯ／ＺｎＯ中間層を形成する工程と、（ｃ）前記ＭｇＺｎＯ／ＺｎＯ中間層上に、ＺｎＯ系化合物半導体素子を形成する工程と、（ｄ）前記ＭｇＺｎＯ／ＺｎＯ中間層をサイドエッチングすることにより、前記第１の基板と前記ＺｎＯ系化合物半導体素子とを分離する工程とを有する。
【選択図】 図４

Description

本発明は、半導体素子の製造方法に関する。

活性層がＺｎＯ系化合物半導体で形成された半導体発光素子が知られている。（たとえば、特許文献１及び２参照。）ここで、ＺｎＯ系化合物半導体には、ＺｎＯのみならずこれを母体としたＭｇＺｎＯ（マグネシウム・酸化亜鉛）あるいはＣｄＺｎＯ（カドミウム・酸化亜鉛）などの混晶も含まれる。

図７（Ａ）及び（Ｂ）は、ＺｎＯ系化合物半導体で形成された活性層を有する半導体発光素子の概略的な断面図である。

図７（Ａ）を参照して、活性層がＺｎＯ系化合物半導体で形成された半導体発光素子の製造方法について説明する。

ｎ型ＺｎＯ基板５１上に、３００〜５００℃で、厚さ１０〜１０００ｎｍのｎ型ＺｎＯバッファ層５２を形成する。続いてｎ型ＺｎＯバッファ層５２上に、Ｇａをドープした、厚さ１μｍ以上のｎ型ＺｎＯ層５３を形成する。厚さを１μｍ以上とするのは、ｎ型ＺｎＯ基板５１とｎ型ＺｎＯバッファ層５２との界面から伝わる欠陥の影響を除いて、ｎ型ＺｎＯ層５３より上の層の機能を十分に確保するためである。

ｎ型ＺｎＯ層５３上に、Ｇａをドープしたｎ型ＭｇＺｎＯ層５４を形成する。ｎ型ＭｇＺｎＯ層５４は、ｎ型キャリア注入層及びキャリア閉じ込め層としての機能を有する。

次に、ｎ型ＭｇＺｎＯ層５４上に、活性層５５を形成する。活性層５５は、たとえばダブルヘテロ(ｄｏｕｂｌｅ ｈｅｔｅｒｏ ：ＤＨ)構造または量子井戸(ｑｕａｎｔｕｍ ｗｅｌｌ ：ＱＷ)構造を備える。

ＤＨ構造の場合、活性層５５として、アンドープのＺｎＯ層、ＣｄＺｎＯ層、ＺｎＯＳ層、ＺｎＯＳｅ層またはＺｎＯＴｅ層が形成される。また、ＱＷ構造の場合、活性層５５は、たとえば薄膜のＭｇＺｎＯ／ＺｎＯ（またはＣｄＺｎＯまたはＺｎＯＳまたはＺｎＯＳｅまたはＺｎＯＴｅ）／ＭｇＺｎＯの積層構造を有する。

活性層５５上に、Ｎをドープしたｐ型ＭｇＺｎＯ層５６を形成する。ｐ型ＭｇＺｎＯ層５６は、ｐ型キャリア注入層としての機能を有する。ｐ型ＭｇＺｎＯ層５６は、キャリア密度とキャリア移動度とがともに低く、抵抗率が高い。したがってオーミック電極を形成するために、ｐ型ＭｇＺｎＯ層５６上に、Ｎをドープしたｐ型ＺｎＯ層５７を形成する。

ｐ型ＺｎＯ層５７の形成後、ｐ側オーミック電極５８を形成する。ｐ側オーミック電極５８は、例えば、Ａｕで、ｐ型ＺｎＯ層５７の一部の領域上に形成される、たとえば円形部分電極である。

また、ｎ側オーミック電極５０をｎ型ＺｎＯ基板５１の、ｎ型ＺｎＯバッファ層５２が形成されている面とは反対の面に形成する。ｎ側オーミック電極５０は、たとえばＡｌで厚さ１００ｎｍに形成される。

図７（Ａ）に示した半導体発光素子においては、抵抗率の高い（キャリア移動度の低い）ｐ型側から光が取り出される。ｐ側オーミック電極５８を部分電極としたのはこのためである。

ｐ型ＺｎＯ層５７は、正孔の有効質量が大きいため、移動度がたとえば数ｃｍ^２／Ｖｓと小さく、抵抗率が大きい。また、図７（Ａ）に示した半導体発光素子の各層は、面内方向に比べ、厚さ方向の寸法が非常に小さい。このため、図７（Ａ）に示す構造の半導体発光素子に電流を流した場合、電流は主として厚さ方向に流れ、結果的に部分電極であるｐ側オーミック電極５８直下にのみ電流が注入されやすく、各層の面内方向に拡散しにくい。したがって、活性層５５における発光もｐ側オーミック電極５８の直下でのみで生じ、発生した光の大部分が電極に遮られて、素子外部に取り出されない場合がある。

図７（Ｂ）に、図７（Ａ）に示した半導体発光素子の変形例を示す。図７（Ａ）に示した半導体発光素子とは、ｐ型ＺｎＯ層５７上にたとえばＮｉで厚さ１５ｎｍの透明電極５９が形成され、更に透明電極５９上にｐ側ボンディング電極６０が、たとえばＡｕで厚さ１００ｎｍに形成されている点において異なる。

発生した光の大部分が電極に遮られ、素子外部に取り出されないという問題は、透明電極５９を用いることにより解決される。しかし、透明電極５９を設けると、半導体発光素子の製造において、透明電極を作製する工程が必要となる。また、透明電極５９によって、発生した光が吸収され、取り出し光量が低下するという問題が新たに生じる。

なお、ｐ型ＺｎＯ基板を準備し、ｐ型側からｐ型ＺｎＯ層、及びその他の各層を形成してｎ型ＺｎＯ層側を光取り出し面とする半導体発光素子を作製することも考えられるが、この場合、結晶性の良好な素子を得ることは難しい。ｐ型ＺｎＯ層の形成にあたっては、ｎ型ＺｎＯ層形成時よりも不純物のドープ量を多くする必要があり、また、ドープ量の増大に伴い結晶性は低下する。ｐ型側から各層を成長させると、ｐ型ＺｎＯ層形成時に多量にドープした不純物が、それ以降形成する層へも悪影響を及ぼすためである。

更に、ｐ型ＺｎＯ基板を作製すること自体も困難である。ｐ型ＺｎＯ基板を作製するためには、大量の不純物をドープする必要がある。ところが平衡状態においては不純物の溶解度が小さいため、基板の作製は、非平衡な成長条件の中で行わなければならない。しかしながら、大型・厚膜基板は、工業的には平衡状態で成長させることにより生産される。

図８（Ａ）〜（Ｈ）は、ＺｎＯ基板を研磨して薄くして作成した半導体発光素子の概略的な断面図である。

図８（Ａ）を参照する。厚さ３００〜５００μｍのｎ型ＺｎＯ基板５１上に、３００〜５００℃で、厚さ１０〜１０００ｎｍのｎ型ＺｎＯバッファ層５２を形成する。なお、ｎ型ＺｎＯ基板５１は、素子完成後において電流拡散層として機能するが、製造時においては、一時成長用基板としても機能する。したがって、平坦性と機械的強度を確保するため、３００〜５００μｍ以上の厚さを備えることが好ましい。

ｎ型ＺｎＯバッファ層５２上に、ｎ型ＺｎＯバッファ層５２の成長温度よりも高温、たとえば３００〜１０００℃で、厚さ１μｍ以上のｎ型ＺｎＯ層５３を形成する。厚さを１μｍ以上とするのは、ｎ型ＺｎＯ基板５１とｎ型ＺｎＯバッファ層５２の界面から伝わる欠陥の影響を除いて、表面の結晶性を高めるためである。

ｎ型ＺｎＯ層５３上に、ｎ型キャリア注入層及びキャリア閉じ込め層（クラッド層）として機能するｎ型ＭｇＺｎＯ層５４を、厚さ２００ｎｍに形成する。

ｎ型ＭｇＺｎＯ層５４上に、活性層５５を形成する。活性層５５は、たとえばＤＨ構造またはＱＷ構造を備える、厚さ３０〜１００ｎｍの層である。

ＤＨ構造の場合、活性層５５として、アンドープの、または適当な伝導性をもたせたＺｎＯ層、ＣｄＺｎＯ層、ＺｎＯＳ層、ＺｎＯＳｅ層またはＺｎＯＴｅ層が形成される。

ＱＷ構造の場合、活性層５５は、たとえば薄膜のＭｇＺｎＯ／ＺｎＯ（またはＣｄＺｎＯまたはＺｎＯＳまたはＺｎＯＳｅまたはＺｎＯＴｅ）／ＭｇＺｎＯの積層構造を有する。この場合、ＺｎＯ層等がウェルを構成し、ＭｇＺｎＯ層がバリアを構成する。

なお、ＭｇＺｎＯ混晶のＭｇ組成を０〜０．５にすることにより、結晶構造をウルツ鉱構造に保ちつつ、エネルギーギャップを３．３７ｅＶ〜４．４ｅＶに広げることが可能である（非特許文献１参照）。このようなことから、ＭｇＺｎＯ層をクラッド層やＭＱＷ（ｍｕｌｔｉｐｌｅ−ｑｕａｎｔｕｍ ｗｅｌｌ：ＭＱＷ）構造のバリア層として用いることができる。

また、非特許文献２に開示されているＭｇＺｎＯをバリア層（障壁層）とし、ＺｎＯをウェル層（井戸層）とした場合のＭＱＷ構造からの室温におけるＰＬ発光（励起光：Ｈｅ−Ｃｄレーザ３２５ｎｍ）のウェル層幅依存性によれば、ＺｎＯからなるウェル層の幅を４ｎｍ以下にすることにより、量子準位が形成され、発光波長が高エネルギー側にシフトし、ＺｎＯのエネルギーギャップよりも高エネルギー側の発光を得ることができることがわかる。

活性層５５上に、たとえば厚さ２００ｎｍのｐ型ＭｇＺｎＯ層５６を形成する。ｐ型ＭｇＺｎＯ層５６は、ｐ型キャリア注入層として機能する。

ｐ型ＭｇＺｎＯ層５６上に、厚さ１００〜２００ｎｍのｐ型ＺｎＯ層５７を形成する。

ｎ型ＺｎＯ基板５１上に形成されたｎ型ＺｎＯバッファ層５２からｐ型ＺｎＯ層５７までの積層構造を発光積層構造６１と呼ぶ。

発光積層構造６１は、たとえば分子線エピタキシ法（ｍｏｌｅｃｕｌａｒ ｂｅａｍｅｐｉｔｘｙ： ＭＢＥ）を用いて形成される。発光積層構造６１の形成において、ｎ型ＺｎＯ層５３及びｎ型ＭｇＺｎＯ層５４に添加するｎ型のドーパントとしては、たとえばＧａを用いる。Ａｌ、Ｉｎ等を用いることもできる。また、ｐ型ＭｇＺｎＯ層５６及びｐ型ＺｎＯ層５７に添加するｐ型のドーパントとしては、たとえばＮを用いる。Ａｓ、Ｐ等を用いてもよい。

ｎ型、ｐ型ともに、ドーパントの添加は、たとえばキャリア濃度が、５×１０^１７〜１×１０^１９ｃｍ^−３となるように行う。ただし、２×１０^１６ｃｍ^−３のキャリア濃度で素子の発光が確認された例もある。

図８（Ｂ）を参照する。ｐ型ＺｎＯ層５７上に、ｐ側オーミック・反射電極６２を形成する。ｐ側オーミック・反射電極６２は、ｐ型ＺｎＯ層５７上の全面電極とすることができる。

ｐ側オーミック・反射電極６２は、たとえばオーミック材料層と高反射率材料層の２層で構成される。オーミック材料層は、発光積層構造６１（ｐ型ＺｎＯ層５７）上に、Ｔｉ、Ｎｉ等で形成され、発光積層構造６１とオーミック接触を得ることができる。高反射率材料層は、オーミック材料層上に、Ａｌ、Ａｇ、Ｒｈ、Ｐｄ等の高反射率材料で形成され、発光積層構造６１側から入射した光を、有効に取り出し面側（ｎ型ＺｎＯ基板５１側）に反射することができる。ｐ側オーミック・反射電極６２の一構成例として、厚さ１ｎｍのＮｉ層（オーミック材料層）と厚さ２０００ｎｍのＡｇ層（高反射率材料層）との積層構造を採用することができる。この場合、ｐ側オーミック・反射電極６２の形成は、電子線加熱蒸着法（ＥＢ法）、またはスパッタ法により行う。

図８（Ｃ）を参照する。ｐ側オーミック・反射電極６２上に、たとえば厚さ２００ｎｍのＡｕ層６３を、スパッタ法で形成する。Ａｕ層６３は、後工程で共晶による接合のために用いられる。

図８（Ｄ）を参照する。図８（Ａ）〜（Ｃ）を参照して説明した工程とは別工程により、たとえばｎ型またはｐ型不純物を高濃度に添加したシリコン基板６４の両面に、それぞれＡｕ層６５、及び６６を蒸着し、窒素雰囲気下において、４００℃で合金化する。Ａｕ層６５、６６の厚さは、たとえば１５０〜６００ｎｍである。合金化により、シリコン基板６４とＡｕ層６５、６６とは共晶化し、一体化され、オーミック接触を形成する。このため、Ａｕ層６５、６６はシリコン基板６４から剥離しない。

図８（Ｅ）を参照する。Ａｕ層６５上に、厚さ６００〜１２００ｎｍのＡｕＳｎ層６７を、ＥＢ法、スパッタ法等により蒸着する。ＡｕＳｎ層６７の組成は、重量比でＡｕ：Ｓｎ＝約２０：約８０である。

図８（Ｆ）を参照する。図８（Ｃ）及び（Ｅ）に示す構造体を、それぞれ保持台６８ａ、６８ｂに、Ａｕ層６３とＡｕＳｎ層６７とが向き合うように保持し、両者を共晶ボンディングする。共晶ボンディングは、たとえば熱圧着（メタルボンディング）により行う。熱圧着（メタルボンディング）とは、共晶材料が溶融する温度を加え、更に加重することにより接着する方法である。接合は、ＡｕＳｎ層６７とＡｕ層６３とを、たとえば、窒素雰囲気下、３００℃で１０分間、約１ＭＰａの圧力で密着させることにより行う。

図８（Ｇ）を参照する。Ａｕ層６３とＡｕＳｎ層６７の共晶ボンディングにより、Ａｕ−Ｓｎ共晶ボンディングパット６９が形成され、図８（Ｃ）及び（Ｅ）に示す２つの構造体が接合される。

続いて、厚さ３００〜５００μｍのｎ型ＺｎＯ基板５１を、所望の厚さまで研削する。研削には、たとえば粒径５〜１０μｍのＡｌ_２Ｏ_３粉末を用いる。どの程度の厚さまで研削するかについては、後に詳述する。研削されたｎ型ＺｎＯ基板５１は、完成後の素子において、電流を拡散させる層として機能する。

研削した面に、ドライまたはウェットエッチングを施し、凹凸構造（テクスチャ構造）を構築する。凹凸構造（テクスチャ構造）によって、半導体発光素子の光取り出し効率を向上させることができる。また、ドライまたはウェットエッチングにより、研磨ダメージを除去することもできる。

図８（Ｈ）を参照する。研削され、凹凸構造（テクスチャ構造）の形成されたｎ型ＺｎＯ基板５１の一部の領域上に、部分電極であるｎ側オーミック電極７０を形成する。ｎ側オーミック電極７０は、たとえばＡｌで厚さ１００ｎｍに形成される。

ｎ側オーミック電極７０の形成には、たとえばリフトオフ法を用いる。リフトオフ法とは、半導体発光層２２上にフォトレジストを塗布し、フォトマスクを用いて露光することにより、所望の電極形状を開口し、電極材料を蒸着し、その後フォトレジストを、その上の金属層とともに取り除く方法である。電極材料を蒸着する方法として、ＥＢ法、スパッタ法などを用いることができる。

図８（Ｈ）に示す実施例による半導体発光素子においては、活性層５５で光が発光され、ｎ側オーミック電極７０側の光取り出し面（ｎ型ＺｎＯ基板５１の凹凸構造（テクスチャ構造）形成面）から取り出される。光はｐ型側から取り出されないので、ｐ側オーミック・反射電極６２を全面電極とすることができる。一方、ｎ型ＺｎＯ基板５１は、電流拡散機能を備える。この結果、電流を各層の面内方向全域に拡散することができ、活性層５５は面内方向の広い領域で発光を行うことが可能となる。したがって、発光領域が、電極の形成された領域及びその近傍に局在する場合と比べて、より多くの光を外部に取り出すことができる。

また、活性層５５で発光された光のうち、ｐ側オーミック・反射電極６２側に向かった光が、ｐ側オーミック・反射電極６２により光取り出し面側に反射される。更に、光取り出し面に凹凸構造（テクスチャ構造）を備えているため、光取り出し効率が高い。

特開２００２−１１１０５９号公報 特開２００４−３４２７３２号公報 Akira Ohtomo, Atsushi Tsukazaki、「Semiconductor Science and Technology」、IOP PUBLISHING LTD、２００５年、第２０巻、Ｓ１−Ｓ１２頁 T. Makino, Y. Segawa, M. Kawasaki, H. Koinuma、「Semiconductor Science and Technology」、IOP PUBLISHING LTD、２００５年、第２０巻、Ｓ７８−Ｓ９１頁

上述した図８に示す研削によりＺｎＯ基板を薄くする方法では、ＺｎＯ基板の完全な排除が困難であり、また、研削によるダメージが素子劣化につながる可能性がある。

本発明の目的は、素子劣化の少ない高輝度且つ高効率な半導体素子の製造方法を提供することである。

本発明の一観点によれば、半導体素子の製造方法は、（ａ）ＺｎＯ基板である第１の基板を準備する工程と、（ｂ）前記第１の基板上に、ＭｇＺｎＯ／ＺｎＯ中間層を形成する工程と、（ｃ）前記ＭｇＺｎＯ／ＺｎＯ中間層上に、ＺｎＯ系化合物半導体素子を形成する工程とを有する。

本発明によれば、本発明によれば、素子劣化の少ない高輝度且つ高効率な半導体素子の製造方法を提供することができる。

図１は、エチレンジアミン四酢酸二水素ナトリウム（ＥＤＴＡ）水溶液と、エチレンジアミン（ＥＤＡ）を２０：１の割合で混合した溶液（ＥＤＴＡ：ＥＤＡエッチング液）をエッチング液として用いた場合の、＋Ｃ面のＭｇ_ｘＺｎ_１−ｘＯ結晶のエッチング速度のＭｇ組成依存性を表すグラフである。

本発明の発明者は、図１に示すように、エチレンジアミン四酢酸二水素ナトリウム（ＥＤＴＡ）水溶液と、エチレンジアミン（ＥＤＡ）を２０：１の割合で混合した溶液をエッチング液として用いた場合、Ｍｇ_ｘＺｎ_１−ｘＯ結晶のＭｇ組成が増加するに従い、エッチング速度が大きく減少することを見出した。

例えば、Ｍｇ組成ｘ＝０．１でＺｎＯ結晶（Ｍｇ組成ｘ＝０）のエッチング速度（約１０ｎｍ／ｍｉｎ程度）の１／１０（約１ｎｍ／ｍｉｎ程度）となり、Ｍｇ組成ｘ＝０．２でＺｎＯ結晶（Ｍｇ組成ｘ＝０）のエッチング速度の１／１００（約０．１ｎｍ／ｍｉｎ程度）となり、Ｍｇが入ることによりエッチングされにくくなることがわかった。

図２は、王水（ＨＣｌ：ＨＮＯ_３＝３：１）をエッチング液として用いた場合の、＋Ｃ面のＭｇ_ｘＺｎ_１−ｘＯ結晶のエッチング速度のＭｇ組成依存性を表すグラフである。

王水（ＨＣｌ：ＨＮＯ_３＝３：１）をエッチング液として用いた場合、ＥＤＴＡ：ＥＤＡエッチング液に比べて、＋Ｃ面のＭｇ_ｘＺｎ_１−ｘＯ結晶のエッチング速度は、一桁以上速くなるものの、Ｍｇ_ｘＺｎ_１−ｘＯ結晶のＭｇ組成が増加するに従い、エッチング速度が大きく減少する傾向を同様に見出した。

図１及び図２を参照して説明したようなＭｇＺｎＯ結晶とＺｎＯ結晶のエッチング速度差を利用することにより、ＭｇＺｎＯ層をエッチングブロック層として用いることが可能であることがわかった。

図３は、王水（ＨＣｌ：ＨＮＯ_３＝３：１）をエッチング液として用いた場合の、垂直（縦）方向と水平（横）方向のエッチング速度を示す表である。

図３に示す王水（ＨＣｌ：ＨＮＯ_３＝３：１）をエッチング液として用いた場合の、垂直（縦）方向と水平（横）方向のエッチング速度は、本発明者が以下の実験を行って得られたデータである。この実験では、ＺｎＯ基板あるいはＭｇＺｎＯエピ膜上に、金属（Ａｕ：１０ｎｍ／Ｎｉ：１．５ｎｍ）電極及びレジスト（約１．６μｍ）でパターン形成（３００μｍ×３００μｍ、電極間隔１００μｍ）された結晶を、ＺｎＯ基板の裏面にエッチングから保護するための保護テープを貼り付けた状態で、室温で王水に３０〜６０秒間ディッピングし、エッチングを行った。レジストを除去した後、サイドエッチング及び垂直エッチングのエッチング量を顕微鏡観察・原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ: ＡＦＭ）により測定して得られた結果からエッチング速度を算出した。なお、ＭｇＺｎＯの垂直方向のエッチング速度算出は、エッチング時間を長くして測定した。

Ｍｇ_０．３５Ｚｎ_０．６５Ｏ結晶とＺｎＯ結晶ともに、垂直方向のエッチング速度（ＥＲ_Ｖ）に比べ水平方向のエッチング速度（ＥＲ_Ｈ）が約７０倍と速いことがわかった。例えば、Ｍｇ_０．３５Ｚｎ_０．６５Ｏ結晶の場合、垂直方向のエッチング速度（ＥＲ_Ｖ）が１．５ｎｍ／ｍｉｎなのに対して、水平方向のエッチング速度（ＥＲ_Ｈ）は、１００ｎｍ／ｍｉｎであり、エッチング速度比（ＥＲ_Ｈ／ＥＲ_Ｖ）は、６６．７であることがわかった。また、ＺｎＯ結晶の場合、垂直方向のエッチング速度（ＥＲ_Ｖ）が１２０ｎｍ／ｍｉｎなのに対して、水平方向のエッチング速度（ＥＲ_Ｈ）は、８５００ｎｍ／ｍｉｎであり、エッチング速度比（ＥＲ_Ｈ／ＥＲ_Ｖ）は、７０．８であることがわかった。

以上の図１〜図３に示した実験結果から、ＺｎＯ基板とＺｎＯ系ＬＥＤ構造エピ層との間にＭｇＺｎＯ／ＺｎＯ中間層を挿入することにより、ＭｇＺｎＯとＺｎＯとのエッチング速度の差を利用して、ウェットエッチングにより容易にＺｎＯ基板とＺｎＯ系ＬＥＤ構造エピ層との分離が可能となることがわかった。

図４（Ａ）〜（Ｇ）は、本発明の第１の実施例による半導体発光素子の製造方法を示す概略的な断面図である。図４（Ａ）〜（Ｃ）は、エピタキシャル成長工程を表し、図４（Ｄ）〜（Ｇ）は、素子作製工程を表す。

図４（Ａ）を参照する。ＺｎＯ（０００１）基板１１を用意し、該用意したＺｎＯ基板１１の＋Ｃ面（Ｚｎ極性面）上に、ＭｇＺｎＯ／ＺｎＯ中間層３０をエピタキシャル成長させる。ＺｎＯ基板１１は、後のサイドエッチングによる分離工程において素子部分と分離されるため、高抵抗であっても素子の性能に影響が無いので、導電型は問わない。また、エピタキシャル成長方法としては、例えば、分子線エピタキシ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔｘｙ： ＭＢＥ）、有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ： ＭＯＣＶＤ）、パルスレーザ成長法（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ： ＰＬＤ）、液相エピタキシ法（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ： ＬＰＥ）等を用いることができる。また、複数の成長方法を組み合わせて用いてもよい。

まず、ＺｎＯ基板１１上に、２００〜４００℃で、厚さ１０〜１００ｎｍのＭｇＺｎＯバッファ層（Ｍｇ組成ｘ：０≦ｘ≦０．５）１２を形成する。

次に、図４（Ｂ）に示すように、ＭｇＺｎＯバッファ層１２上に、ＭｇＺｎＯバッファ層１２の成長温度よりも高温、例えば７００〜１０００℃で、厚さ１００ｎｍ以上、好ましくは１μｍ以上のアンドープのＭｇＺｎＯ層（Ｍｇ組成ｘ＝０．１〜０．５）１３を形成する。その後、１０〜１０００ｎｍの厚さでＺｎＯ層１４を形成し、該形成したＺｎＯ層１４上に、アンドープもしくはｎ型ドーパントとしてＧａやＡｌ、ＩｎをドーピングしたＭｇＺｎＯ層（Ｍｇ組成ｘ＝０．１〜０．５）１５を厚さ１００ｎｍ以上、好ましくは１μｍ以上で形成する。以上、図４（Ａ）及び図４（Ｂ）を参照して説明したように、ＭｇＺｎＯ／ＺｎＯ中間層３０を形成する。

なお、ＭｇＺｎＯ／ＺｎＯ中間層３０の形成工程において、ｎ型ドーピングしたＭｇＺｎＯ層１５のＭｇ組成は、後の工程で形成されるＺｎＯ系ＬＥＤ構造エピ層１６におけるｎ型ＭｇＺｎＯクラッド層のＭｇ組成より高いほうが望ましい、図１〜図３を参照して説明したように、Ｍｇ組成が高いほどエッチング速度が遅くなるので、高Ｍｇ組成のｎ型ＭｇＺｎＯ層１５が、後に形成するＺｎＯ系ＬＥＤ構造エピ層１６に対するエッチングブロック層として働く。

図４（Ｃ）を参照する。ＭｇＺｎＯ／ＺｎＯ中間層３０上に、ＺｎＯ系ＬＥＤ構造エピ層１６を順次エピタキシャル成長させることにより形成する。まず、ＭｇＺｎＯ／ＺｎＯ中間層３０上に、ｎ型キャリア注入層及びキャリア閉じ込め層（クラッド層）として機能するｎ型ＭｇＺｎＯ層を、厚さ１００〜３００ｎｍに形成する。次に、ｎ型ＭｇＺｎＯ層上に、活性層を形成する。活性層は、たとえばＤＨ構造またはＭＱＷ構造を備える、厚さ１０〜１００ｎｍの層である。ＤＨ構造の場合、活性層として、アンドープの、または適当な伝導性をもたせたＺｎＯ層が形成される。ＭＱＷ構造の場合、活性層は、たとえば薄膜の（ＭｇＺｎＯ／ＺｎＯ）_ｎ／ＭｇＺｎＯの積層構造を有する。この場合、ＺｎＯ層等がウェルを構成し、ＭｇＺｎＯ層がバリアを構成する。活性層上には、例えば、厚さ５０〜２００ｎｍの窒素（Ｎ）をドープしたｐ型ＭｇＺｎＯ層を形成する。ｐ型ＭｇＺｎＯ層は、ｐ型キャリア注入層として機能する。

図４（Ｄ）を参照する。ＺｎＯ系ＬＥＤ構造エピ層１６のｐ型ＺｎＯ層上に、ｐ側オーミック・反射電極１７を全面に形成する。ｐ側オーミック・反射電極１７は、例えば、オーミック材料層と高反射率材料層の２層で構成される。オーミック材料層は、ＺｎＯ系ＬＥＤ構造エピ層１６のｐ型ＺｎＯ層上に、Ｔｉ、Ｎｉ等で形成され、高反射率材料層は、オーミック材料層上に、Ａｌ、Ａｇ、Ｒｈ、Ｐｄ等の高反射率材料で形成される。

図４（Ｅ）を参照する。ｐ側オーミック・反射電極１７上に、たとえば厚さ２００ｎｍのＡｕ層１８を、スパッタ法で形成する。一方、支持基板１９として、例えば、シリコン基板を用いる場合は、ｎ型またはｐ型不純物を高濃度に添加したシリコン基板上両面にＡｕ層を蒸着し、不活性ガス（例えば、窒素）雰囲気下において、４００℃で合金化する。なお、Ａｕ層の厚さは、例えば、１５０〜６００ｎｍである。合金化により、シリコン基板とＡｕ層とは共晶化し、一体化され、オーミック接触を形成する。このため、Ａｕ層はシリコン基板から剥離しない。次に、シリコン基板のＡｕ層上に、厚さ６００〜１２００ｎｍのＡｕＳｎ層を、ＥＢ法、スパッタ法等により蒸着する。ＡｕＳｎ層の組成は、重量比でＡｕ：Ｓｎ＝約２０：約８０である。その後、ｐ側オーミック・反射電極１７上に形成したＡｕ層１８と支持基板１９のＡｕＳｎ層とが向き合うように保持し、両者を共晶ボンディングする。共晶ボンディングは、たとえば熱圧着（メタルボンディング）により行う。熱圧着（メタルボンディング）とは、共晶材料が溶融する温度を加え、更に加重することにより接着する方法である。接合は、ＡｕＳｎ層とＡｕ層１８とを、たとえば、窒素雰囲気下、３００℃で１０分間、約１ＭＰａの圧力で密着させることにより行う。

図４（Ｆ）を参照する。図４（Ｅ）に示すように支持基板１９に接合されたＺｎＯ系ＬＥＤを、サイドエッチングすることにより、ＺｎＯ系ＬＥＤ構造（１５〜１９）とＺｎＯ基板１１（及びＭｇＺｎＯバッファ層１２、ＭｇＺｎＯ層１３）の分離を行う。

ＭｇＺｎＯ／ＺｎＯ中間層３０の高Ｍｇ組成のアンドープのＭｇＺｎＯ層１３及びｎ型ＭｇＺｎＯ層１５のエッチング速度は、図１及び図２を参照して説明したように、ＺｎＯ層１４のエッチング速度に比べて非常に遅いので、ｎ型ＭｇＺｎＯ層１５はエッチングブロックとして働き、ＺｎＯ層１４を効率的にエッチングしてＺｎＯ系ＬＥＤ構造（１５〜１９）とＺｎＯ基板１１（及びＺｎＯバッファ層１２、ＭｇＺｎＯ層１３）の分離を行うことができる。なお、ＺｎＯ層１４に対してＺｎＯ基板１１のエッチング速度が遅いのは両者の結晶性の違いによるものである。

なお、エッチング液としては、エチレンジアミン四酢酸二水素ナトリウム（ＥＤＴＡ）水溶液と、エチレンジアミン（ＥＤＡ）を２０：１の割合で混合した溶液、王水（ＨＣｌ：ＨＮＯ_３＝３：１）、塩酸、硝酸などを用いることができる。この際、ＺｎＯ基板１１の側面も５００μｍ程度エッチングされる。

図４（Ｇ）を参照する。ＺｎＯ基板１１（及びＺｎＯバッファ層１２、ＭｇＺｎＯ層１３）を分離したＺｎＯ系ＬＥＤ構造（１５〜１９）のＭｇＺｎＯ層１５の一部の領域上に、部分電極であるｎ側オーミック電極２０を形成する。ｎ側オーミック電極２０は、たとえばＡｌで厚さ１００ｎｍに形成される。ｎ側オーミック電極２０の形成には、たとえばリフトオフ法を用いる。リフトオフ法とは、ＭｇＺｎＯ層１５上にフォトレジストを塗布し、フォトマスクを用いて露光することにより、所望の電極形状を開口し、電極材料を蒸着し、その後フォトレジストを、その上の金属層とともに取り除く方法である。電極材料を蒸着する方法として、ＥＢ法、スパッタ法などを用いることができる。その後、チップ分離を行う。チップ分離方法としては、例えば、スクライブ・ブレーキングもしくはダイシングなどを用いることができる。

以上の工程により、ＺｎＯ系半導体発光素子が作製される。

図５（Ａ）〜（Ｈ）は、本発明の第２の実施例による半導体発光素子の製造方法を示す概略的な断面図である。図５（Ａ）〜（Ｃ）は、エピタキシャル成長工程を表し、図５（Ｄ）〜（Ｈ）は、素子作製工程を表す。

第１の実施例と第２の実施例の相違点は、第２の実施例においては、ウェットエッチングによりＺｎＯ系ＬＥＤ構造（１５〜１９）とＺｎＯ基板１１（及びＺｎＯバッファ層１２、ＭｇＺｎＯ層１３）の分離を行う前に、図５（Ｅ）に示すように、スクライブ・ブレーキングもしくはダイシングなどを用いてハーフカットを行う点である。その他の点については、図４に示す第１の実施例と同様であるので、説明を省略する。

第２の実施例によれば、ウェットエッチング工程において、エッチング液が、ハーフカットを行った場所からも入り込むため、短時間でＺｎＯ基板の除去が可能となる。

上述の第１の実施例及び第２の実施例において、ＺｎＯ系ＬＥＤ構造エピ１６中の活性層を１０ｎｍ以上のＺｎＯ層を含まないＭＱＷ構造あるいはＭｇＺｎＯ層とするＤＨ構造を採用することも可能である。なお、例えば、１００ｎｍの厚さのＺｎＯ層を活性層としたＤＨ構造を採用する場合は、活性層も上述したエッチング工程において同時にエッチングされてしまう。これを防ぐことのできる実施例を第３の実施例として以下に説明する。

図６（Ａ）〜（Ｇ）は、本発明の第３の実施例による半導体発光素子の製造方法を示す概略的な断面図である。なお、第１の実施例と同じ構成には同じ参照番号を付し、その説明を省略する。

図６（Ａ）を参照する。まず、図４（Ａ）及び（Ｂ）を参照して説明したのと同様の手法でＭｇＺｎＯ／ＺｎＯ中間層３０を形成する。

次に、図６（Ｂ）を参照する。ＭｇＺｎＯ／ＺｎＯ中間層３０を形成した後、一旦、成長装置から取り出し、ｎ型ＭｇＺｎＯ層２５の周縁部（例えば、１ｍｍ）をレジストにより保護し、内側のｎ型ＭｇＺｎＯ層２５を、例えば、５０〜５００ｎｍ程度エッチングにより除去する。

その後、再び成長装置内において、図６（Ｃ）に示すように、ｎ型キャリア注入層及びキャリア閉じ込め層（クラッド層）として機能するｎ型ＭｇＺｎＯ層２６ａ、ＺｎＯ活性層２６ｂ、ｐ型キャリア注入層として機能するｐ型ＭｇＺｎＯ層２６ｃを順次エピタキシャル成長させることによりＤＨ構造のＬＥＤエピ層１６を形成する。

ｎ型ＭｇＺｎＯ層２５の内側をエッチングにより除去して、ＭｇＺｎＯ／ＺｎＯ中間層３０の周辺部に段差を形成し、その上にＤＨ構造のＬＥＤエピ層１６を形成しているので、ＬＥＤエピ層１６周辺部にも図６（Ｃ）に示すような段差が形成される。この段差が生じることにより、図６（Ｆ）に示すエッチング工程において、ＺｎＯ活性層２６ｂの側面がｎ型ＭｇＺｎＯ層２６ａに覆われて、横方向からのエッチングがブロックされる。

なお、図６（Ｄ）〜（Ｇ）に示す工程は、それぞれ図４（Ｄ）〜（Ｇ）に示す工程と同様であるので、その説明は省略する。

以上、本発明の実施例によれば、ＺｎＯ基板とＺｎＯ系ＬＥＤ構造エピ層との間にＭｇＺｎＯ／ＺｎＯ中間層を挿入したことにより、ＭｇＺｎＯとＺｎＯとのエッチング速度の差を利用して、ウェットエッチングにより容易にＺｎＯ基板とＺｎＯ系ＬＥＤ構造エピ層との分離が可能となり、吸収層を無くすことが可能となる。

また、ＺｎＯ基板除去に、研削等を用いず、エッチングにより可能なことから、研削ダメージの無いＺｎＯ系ＬＥＤ構造エピ層が分離できる。

以上のように、ＭｇＺｎＯ／ＺｎＯ中間層を挿入することにより、ケミカルエッチングによりＺｎＯ系ＬＥＤ構造エピ層とその吸収層となるＺｎＯ基板とを分離できることから、素子劣化の少ない高輝度かつ高効率なＺｎＯ系半導体発光素子の作製が可能となる。

なお、上述の実施例では、ＺｎＯ基板１１を用いたが、これをＭｇＺｎＯ基板１１とすることもできる。その場合には、サイドエッチングによる分離工程において、ＭｇＺｎＯ基板１１のエッチング速度は非常に遅くなるため、ＭｇＺｎＯ基板１１の再利用が可能となる。

また、上述の実施例では、ＺｎＯ基板１１上にＭｇＺｎＯバッファ層１２を形成したが、これをＺｎＯバッファ層１２とすることもできる。この場合、サイドエッチングによる分離工程において、ＺｎＯバッファ層１２は、ＺｎＯ基板１１とともにサイドエッチされる。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

ＺｎＯ系半導体発光素子は、短波長（紫外〜青、緑）ＬＥＤ、ＬＤ及びその応用製品である各種インジケーター、ＬＥＤディスプレイ等、ＣＤ・ＤＶＤ用光源等に好適に用いられる。

また、白色ＬＥＤ及びその応用製品である照明器具、各種インジケーター、ＬＥＤディスプレイ、各種表示器のバック照明等に好適に用いられる。

エチレンジアミン四酢酸二水素ナトリウム（ＥＤＴＡ）水溶液と、エチレンジアミン（ＥＤＡ）を２０：１の割合で混合した溶液をエッチング液として用いた場合の、＋Ｃ面のＭｇ_ｘＺｎ_１−ｘＯ結晶のエッチング速度のＭｇ組成依存性を表すグラフである。 王水（ＨＣｌ：ＨＮＯ_３＝３：１）をエッチング液として用いた場合の、＋Ｃ面のＭｇ_ｘＺｎ_１−ｘＯ結晶のエッチング速度のＭｇ組成依存性を表すグラフである。 王水（ＨＣｌ：ＨＮＯ_３＝３：１）をエッチング液として用いた場合の、垂直（縦）方向と水平（横）方向のエッチング速度を示す表である。 本発明の第１の実施例による半導体発光素子の製造方法を示す概略的な断面図である。 本発明の第２の実施例による半導体発光素子の製造方法を示す概略的な断面図である。 本発明の第３の実施例による半導体発光素子の製造方法を示す概略的な断面図である。 ＺｎＯ系化合物半導体で形成された活性層を有する半導体発光素子の概略的な断面図である。 ＺｎＯ基板を研磨して薄くして作成した半導体発光素子の概略的な断面図である。

符号の説明

１１…ＺｎＯ基板、１２…ＺｎＯバッファ層、１３…ＭｇＺｎＯ層、１４…ＺｎＯ層、１５、２５…ｎ型ＭｇＺｎＯ層、１６、２６…ＺｎＯ系ＬＥＤ構造エピ層、１７、２７…ｐ側オーミック・反射電極、１、２８…Ａｕ層、１９…支持基板、２０…ｎ側オーミック電極、３０…ＭｇＺｎＯ／ＺｎＯ中間層、５０…ｎ側オーミック電極、５１…ｎ型ＺｎＯ基板、５２…ｎ型ＺｎＯバッファ層、５３…ｎ型ＺｎＯ層、５４…ｎ型ＭｇＺｎＯ層、５５…活性層、５６…ｐ型ＭｇＺｎＯ層、５７…ｐ型ＺｎＯ層、５８…ｐ側オーミック電極、５９…透明電極、６０…ｐ側ボンディング電極、６１…発光積層構造、６２…ｐ側オーミック・反射電極、６３…Ａｕ層、６４…シリコン基板、６５、６６…Ａｕ層、６７…ＡｕＳｎ層、６８ａ、ｂ…保持台、６９…Ａｕ−Ｓｎ共晶ボンディングパット、７０…ｎ側オーミック電極、５０…ｎ側オーミック電極

Claims (4)

1. （ａ）ＺｎＯ基板である第１の基板を準備する工程と、
   （ｂ）前記第１の基板上に、ＭｇＺｎＯ／ＺｎＯ中間層を形成する工程と、
   （ｃ）前記ＭｇＺｎＯ／ＺｎＯ中間層上に、ＺｎＯ系化合物半導体素子を形成する工程と
   を有する半導体素子の製造方法。
2. さらに、（ｄ）前記ＭｇＺｎＯ／ＺｎＯ中間層をサイドエッチングすることにより、前記第１の基板と前記ＺｎＯ系化合物半導体素子とを分離する工程を含む請求項１記載の半導体素子の製造方法。
3. 前記工程（ｂ）は、
   （ｂ１）前記第１の基板上方に、ＭｇＺｎＯ層を形成する工程と、
   （ｂ２）前記ＭｇＺｎＯ層上に、ＺｎＯ層を形成する工程と、
   （ｂ３）前記ＺｎＯ層上に、ｎ型ＭｇＺｎＯ層を形成する工程と
   を含む請求項１又は２記載の半導体素子の製造方法。
4. 前記工程（ｂ３）で形成されるｎ型ＭｇＺｎＯ層のＭｇ組成は、前記工程（ｃ）で形成されるＺｎＯ系化合物半導体素子に含まれるｎ型ＭｇＺｎＯクラッド層のＭｇ組成より高い請求項３に記載の半導体素子の製造方法。

Images