KR100992497B1 - 발광 다이오드 및 그 제조 방법 - Google Patents

Abstract

발광 다이오드(10)는 투명 기판, 및 (Al_XGa_{1 -X})_YIn_{1 - Y}P(여기서, 0≤X≤1, 0≤Y≤1)로 형성된 발광층(133)을 포함하는 발광부(12)를 포함하고 상기 투명 기판(14)에 접합된 화합물 반도체층을 포함하고, 상기 발광 다이오드(10)는 메인 광추출면에 제 1 전극(15), 및 상기 제 1 전극과 극성이 다른 제 2 전극(16)을 갖고, 상기 투명 기판은 상기 발광층에 가까운 측에 발광층의 발광면에 대하여 대략 수직인 제 1 측면(142), 및 상기 발광층으로부터 떨어진 측에 발광면에 대하여 경사지고 0.05㎛~3㎛ 범위 내의 요철로 조면화되는 제 2 측면(143)을 갖는다. 상기 광추출면에 상기 2개의 전극이 제공된 상기 발광 다이오드는 높은 효율의 광추출 및 고휘도를 나타낸다.

발광 다이오드, 투명 기판, 발광부, 화합물 반도체층

Description

발광 다이오드 및 그 제조 방법{LIGHT-EMITTING DIODE AND METHOD FOR FABRICATION THEREOF}

본 출원은 35 U.S.C. §111(b)에 따라 2006년 2월 1일에 출원된 미국 가특허 출원 60/763,928호 및 2006년 2월 23일에 출원된 일본 특허 출원 2006-013514호의 출원일의 35 U.S.C. §119(e)(1)에 따른 이득을 주장하는 35 U.S.C. §111(a) 하에 제출된 출원이다.

본 발명은 인화 알루미늄-갈륨-인듐[(Al_XGa_{1 -X})_YIn_{1 -Y}P(여기서, 0≤X≤1, 0≤Y≤1)]로 형성된 발광층을 포함하는 투명 기판에 접합된 반도체층을 갖는 발광 다이오드 및 그 제조 방법에 관한 것이다.

적색, 오렌지색, 황색 또는 황녹색의 가시광을 방사할 수 있는 발광 다이오드(LED)로서, 인화 알루미늄-갈륨-인듐[(Al_XGa_{1 -X})_YIn_{1 -Y}P(여기서, 0≤X≤1, 0≤Y≤1)]로 형성된 발광층을 구비한 화합물 반도체 LED가 알려져 있다. 이러한 종류의 LED에서 [(Al_XGa_{1 -X})_YIn_{1 -Y}P(여기서, 0≤X≤1, 0≤Y≤1)]로 형성된 발광층을 구비한 발광부는 일반적으로 발광층으로부터 방사되는 광에 대하여 광학적으로 불투명하고 기계적으로 그렇게 강도가 크지 않은 비화 갈륨(GaAs) 등의 기판 재료 상에 형성된 다.

그러므로, 최근에는 고휘도의 가시 LED를 얻기 위해, 또한 소자의 기계적 강도를 더 향상시키기 위한 목적으로 GaAs 등의 불투명한 기판 재료를 제거한 후 방사된 광을 투과할 수 있을 뿐만 아니라 종래보다 기계적 강도가 뛰어난 투명한 재료로 형성된 지지층을 새로이 설치함으로써 접합형 LED를 구성하는 기술이 개발되어 왔다(예를 들면, 일본 특허 3230638호 공보, 일본 특허 공개 평6-302857호 공보, 일본 특허 공개 2002-246640호 공보, 일본 특허 2588849호 공보 및 일본 특허 공개 2001-57441호 공보 참조).

고휘도의 가시 LED의 제조 목적으로 소자 형상에 의한 광 방사 효율을 향상시키는 방법이 사용되어 왔다. 반도체 발광 다이오드의 표면과 배면에 각각 형성된 전극을 갖는 소자의 구성에서, 예를 들면 측면 형상에 의해 휘도 향상을 성취하는 기술이 개시되어 있다(예를 들면, 일본 특허 공개 소58-34985호 공보 및 미국 특허 6229160호 공보 참조).

접합형 LED에 의해 고휘도의 LED를 제공하는 것이 가능해졌지만, 더 높은 휘도의 LED를 추구하는 요구는 여전히 지속된다. 발광 다이오드의 표면과 배면에 각각 전극이 형성되는 구조의 소자를 위해 많은 형상이 제안되어 있다. 광추출면에 2개의 전극이 형성되는 구성의 소자는 형상이 복잡하고 측면 상태와 전극 배치에 있어서 최적화되지 않는다. 본 발명은 2개의 전극을 갖는 광추출면 상에 제공되는 발광 다이오드에 관하고, 광추출에서 높은 효율을 나타내는 고휘도의 발광 다이오드를 제공하는 것을 목적으로 한다.

본 발명은 상기 언급된 문제를 해결할 목적으로 제작되었다.

본 발명의 제 1 실시형태로서, 본 발명은 투명 기판, 및 (Al_XGa_{1 -X})_YIn_{1 - Y}P(여기서, 0≤X≤1, 0≤Y≤1)로 형성된 발광층을 포함하는 발광부를 포함하고 상기 투명 기판에 접합된 화합물 반도체층을 포함하는 발광 다이오드를 제공하며, 상기 발광 다이오드는 메인 광추출면에 제 1 전극, 및 상기 제 1 전극과 극성이 다른 제 2 전극을 갖고, 상기 투명 기판은 상기 발광층에 가까운 측에 발광층의 발광면에 대하여 대략 수직인 제 1 측면, 및 상기 발광층으로부터 떨어진 측에 발광면에 대하여 경사지고 0.05㎛~3㎛ 범위 내의 요철로 조면화되는 제 2 측면으로 이루어진 측면을 갖는다.

본 발명의 제 2 실시형태는 제 1 실시형태의 구성을 갖는 발광 다이오드를 제공하며, 상기 투명 기판은 n형 GaP 단결정이다.

본 발명의 제 3 실시형태는 제 1 또는 제 2 실시형태의 구성을 갖는 발광 다이오드를 제공하며, 상기 투명 기판은 (100) 또는 (111)의 면 방위를 갖는다.

본 발명의 제 4 실시형태는 제 1 ~ 제 3 실시형태 중 어느 하나의 구성을 갖는 발광 다이오드를 제공하며, 상기 투명 기판은 50㎛~300㎛ 범위의 두께를 갖는다.

본 발명의 제 5 실시형태는 제 1 ~ 제 4 실시형태 중 어느 하나의 구성을 갖는 발광 다이오드를 제공하며, 상기 제 2 측면 및 상기 발광면에 평행한 면은 55°~80°범위의 각을 형성한다.

본 발명의 제 6 실시형태는 제 1 ~ 제 5 실시형태 중 어느 하나의 구성을 갖는 발광 다이오드를 제공하며, 상기 제 1 측면은 30㎛~100㎛ 범위의 폭을 갖는다.

본 발명의 제 7 실시형태는 제 1 ~ 제 6 실시형태 중 어느 하나의 구성을 갖는 발광 다이오드를 제공하며, 상기 발광부는 GaP층을 포함하고, 상기 제 2 전극은 상기 GaP층 상에 형성된다.

본 발명의 제 8 실시형태는 제 1 ~ 제 7 실시형태 중 어느 하나의 구성을 갖는 발광 다이오드를 제공하며, 상기 제 1 전극은 n형 극성을 갖고, 상기 제 2 전극은 p형 극성을 갖는다.

본 발명의 제 9 실시형태로서, 본 발명은 (Al_xGa_{1 -X})_YIn_{1 -Y}P(여기서, 0≤X≤1, 0<Y<1)로 형성된 발광층을 포함하는 발광부를 형성하는 단계, 그 다음 상기 발광부를 포함하는 화합물 반도체층을 투명 기판에 접합하는 단계, 상기 투명 기판과 반대의 상기 화합물 반도체층의 메인 광추출면에 제 1 전극, 및 상기 제 1 전극과 극성이 다른 제 2 전극을 형성하는 단계, 상기 투명 기판의 측면으로서 상기 발광층에 가까운 측에 발광층의 발광면에 대하여 대략 수직인 제 1 측면, 및 상기 발광층으로부터 떨어진 측에 발광면에 대하여 경사진 제 2 측면을 형성하는 단계, 및 그 후 상기 제 2 측면을 0.05㎛~3㎛의 범위 내의 요철로 조면화하는 단계를 포함하는 발광 다이오드의 제조 방법을 더 제공한다.

본 발명의 제 10 실시형태는 제 9 실시형태의 방법을 제공하며, 상기 제 2 측면을 조면화하는 단계는 습식 에칭에 의해 행하여진다.

본 발명의 제 11 실시형태는 제 9 또는 제 10 실시형태의 방법을 제공하며, 상기 제 1 측면은 스크라이브(scribe) 및 브레이크(break)법에 의해 형성된다.

본 발명의 제 12 실시형태는 제 9 또는 제 10 실시형태의 방법을 제공하며, 상기 제 1 측면은 다이싱법에 의해 형성된다.

본 발명에 의하면 LED의 발광부로부터 광추출 효율을 더 높일 수 있고, 따라서 고휘도와 낮은 작동 전압을 나타내는 신뢰성 높은 발광 다이오드의 제공을 성취할 수 있다.

본 발명의 상기 및 다른 목적, 특유의 특징 및 이점은 첨부 도면을 참조하여 이하 주어진 설명에 의해 당업자에게 명백해질 것이다.

도 1은 본 발명의 실시예에서 제조된 반도체 발광 다이오드의 평면도이다.

도 2는 도 1의 II-II선에 따른 본 발명의 실시예의 반도체 발광 다이오드의 단면도이다.

도 3은 본 발명의 실시예 및 비교예에서 제조된 에피택셜 웨이퍼의 단면도이다.

도 4는 본 발명의 실시예 및 비교예에서 제조된 투명 기판을 접합한 웨이퍼의 단면도이다.

도 5는 본 발명의 실시예 및 비교예에서 제조된 발광 다이오드의 평면도이다.

도 6은 본 발명의 실시예 및 비교예에서 제조된 발광 다이오드의 단면도이다.

도 7은 비교예에서 제조된 반도체 발광 다이오드의 평면도이다.

도 8은 도 7의 VIII-VIII선에 따른 비교예에서 제조된 반도체 발광 다이오드의 단도면이다.

도 9는 본 발명의 실시예에서 조면화된 제 2 측면의 전자 현미경 사진이다.

본 발명에 의한 발광부는 (Al_xGa_{1 -X})_YIn_{1 - Y}P(0≤X≤1, 0≤Y≤1)로 형성된 발광층을 포함하는 화합물 반도체 적층 구조를 갖는다. 발광층은 n형 및 p형의 어느 전도형의 (Al_xGa_{1 -X})_YIn_{1 - Y}P(0≤X≤1, 0≤Y≤1)로도 구성될 수 있다. 발광층은 단일 양자 우물(Single Quantum Well)(SQW)과 멀티 양자 우물(Multi-Quantum Well)(MQW)의 어느 구조로도 될 수 있지만, 단색성이 우수한 발광을 얻기 위해 MQW를 선택하는 것이 바람직하다. 양자 우물(Quantum Well)(QW)을 구성하는 배리어층, 및 우물층을 형성하는 (Al_xGa_{1 -X})_YIn_{1 - Y}P(0≤X≤1, 0≤Y≤1)의 조성은 예상 파장의 발광을 유도하는 양자 레벨이 우물층에 형성되도록 결정된다.

발광층과의 방사 재결합을 야기할 수 있는 캐리어 및 발광을 발광부에 "인트랩핑(entrapping)"할 수 있게 할 목적으로 발광부는, 고밀도의 발광을 확보하기 위하여 가장 유리한 서로 대향되도록 발광층의 반대측에 각각 배치된 클래드층을 포함하는 소위 더블 헤테로(DH) 구조로 하는 것이 바람직하다. 클래드층은 발광층을 형성하는 (Al_xGa_1-X)_YIn_1-YP(0≤X≤1, 0≤Y≤1)의 조성보다 더 넓은 금지 대역을 갖고 높은 굴절률을 나타내는 반도체 재료로 형성되는 것이 바람직하다. 예를 들면, 약 570㎚ 파장의 황녹색광을 방사하는 (Al_{0 .4}Ga_{0 .6})_0.5In_{0 .5}P의 조성으로 형성되는 발광층에 대하여 클래드층은 (Al_{0 .7}Ga_{0 .3})_0.5In_{0 .5}P의 조성으로 형성된다(Y. Hosokawa et al., J Crystal Growth, 221(2000), 652-656). 발광층과 각 클래드층 사이에서 두층 사이의 대역 불연속성을 적절하게 변화시키기 위해 채택된 중간층이 개재될 수 있다. 이 경우에 중간층은 발광층과 클래드층 사이에 금지 대역 폭 중간물을 갖는 반도체 재료로 형성되는 것이 바람직하다.

본 발명은 발광층을 포함하는 반도체층에 투명 기판(투명 지지층)을 접합시킨다. 투명 지지층은 발광부를 기계적으로 지지하기 위한 충분한 강도를 갖고, 또한 발광부로부터 방사되는 광을 투과할 수 있는 큰 금지 대역 폭을 나타내는 광학적으로 투명한 재료로 구성된다. 이 층은 예를 들면, 인화 칼륨(GaP), 비화 알루미늄 갈륨(AlGaAs) 또는 질화 갈륨 등의 Ⅲ-Ⅴ족 화합물 반도체 결정, 황화 아연(ZnS) 또는 셀렌화 아연(ZnSe) 등의 Ⅱ-Ⅵ족 반도체 결정, 및 육각형 또는 입방체 탄화 규소(SiC) 등의 Ⅳ족 반도체 결정으로 형성될 수 있다.

투명 지지층은 기계적으로 충분한 강도로 발광부를 지지할 수 있도록 약 50㎛ 이상의 두께를 갖는 것이 바람직하다. 투명 지지층은 접합 후에 이 층에 기계적인 공정의 수행을 용이하게 하기 위해 약 300㎛를 초과하지 않는 두께를 갖는 것이 바람직하다. (Al_xGa_{1 -X})_YIn_{1 - Y}P (0≤X≤1, 0≤Y≤1)로 형성된 발광층을 구비한 화합물 반도체 LED에서 약 50㎛ 이상 약 300㎛ 이하의 두께를 갖는 n형 GaP 단일 결정으로 형성된 투명 지지층을 갖는 것이 가장 적합하다.

예를 들면, 인화 갈륨(GaP)으로 형성된 투명 지지층이 발광부의 최표층에 접합되도록 배치될 때 투명 지지층의 접합 동안에 발광부의 다른 Ⅲ-Ⅴ족 화합물 반도체 구성성분층과 격자 상수가 다른 Ⅲ-Ⅴ족 화합물 반도체 재료를 사용한 발광부의 최표층 형성은 발광부에 인가된 응력을 완화하는 기능이 발휘될 수 있다. 이에 따라, 접합 과정에서 발광층이 손상되는 것을 방지할 수 있고, 예를 들면, 예상 파장의 광을 방사할 수 있는 화합물 반도체 LED를 안정하게 제공하는데 공헌할 수 있다. 발광부의 최표층은 투명 지지층의 접합 과정 동안에 발광부에 인가되는 응력을 충분히 완화할 수 있도록 0.5㎛ 이상의 두께인 것이 적합하다. 최표층이 극단적으로 큰 두께를 갖는 경우 다른 발광부의 구성층으로부터의 격자 상수 차이로 인해 최표층의 형성 과정 동안에 초과된 두께는 발광층에 응력이 인가될 것이다. 이러한 피해를 방지하기 위해 최표층은 20㎛ 이하의 두께로 하는 것이 적합하다.

특히, 인화 갈륨(GaP)이 (Al_xGa_{1 -X})_YIn_{1 - Y}P (0≤X≤1, 0≤Y≤1)로 형성된 발광층으로부터 방사된 광을 외부로 전송하기에 적합한 투명 지지층으로 선택되면 발광부의 최표층 형성을 위해 구성 원소로서 갈륨(Ga) 및 인(P)을 갖고 P보다 많은 양의 Ga를 포함하는 반도체 재료를 사용함으로써 견고한 접합을 형성할 수 있다. 특히, (Al_xGa_{1 -})_YIn_{1 -Y}(0≤X≤1, 0≤Y≤1)의 비화학량론적인 조성으로 형성된 최표층을 갖는 것이 적합하다.

접합될 투명 지지층의 제 1 표면 및 발광부의 최표층의 제 1 표면은 단일 결정으로 형성되고, 그들은 동일한 면 방위를 갖는 것이 바람직하다. 2개의 제 1 표면은 (100)면 또는 (111)면을 함께 갖는 것이 바람직하다. 그 표면으로서 (100)면 또는 (111)면을 갖는 발광부의 최표층을 얻기 위해 기판에 발광부의 최표층이 형성되는 경우에 그 표면으로서 (100)면 또는 (111)면을 갖는 기판을 사용한다. 그 표면으로 (100)면을 갖는 비화 갈륨(GaAs) 단일 결정이 기판으로서 사용되면 예를 들면, 그 표면으로서 (100)면을 갖는 발광부의 최표층을 형성할 수 있다.

발광부는 비화 갈륨(GaAs), 인화 인듐(InP) 또는 인화 갈륨(GaP) 등의 Ⅲ-Ⅴ족 화합물 반도체 단일 결정의 기판의 제 1 표면 또는 실리콘(Si) 기판의 제 1 표면 상에 형성될 수 있다. 상술된 바와 같이, 발광부는 방사 재결합을 유도하는 캐리어 및 발광을 "인트랩핑"할 수 있는 DH 구조를 갖는 것이 바람직하다. 그 후, 발광층은 SQW 구조 또는 MQW 구조로 하는 것이 적합하다. 발광부의 구성층을 형성하는 수단의 구체적인 예로서, 유기 금속 화학 증착(MOCVD) 수단, 분자선 에피택시(MBE) 수단 및 액상 에피택시(LPE) 수단이 인용될 수 있다.

기판과 발광부 사이에, 기판의 재료와 발광부의 구성층 사이의 격자 불일치를 완화하는 기능을 지원하는 버퍼층, 발광층으로부터의 발광을 소자 외부로 반사시키는 브래그 반사층, 선택적인 에칭에 이용된 에칭 스톱층 등이 설치된다. 그 다음에, 발광부의 구성층에 오믹 전극의 접촉 저항을 줄이는 콘택트층, 발광부의 전체 평면에 소자 구동 전류를 확산시키는 전류 확산층, 및 소자 구동 전류가 통과할 수 있는 영역을 제한하는 전류 저지층 및 전류 협착층이 설치될 수 있다.

투명 지지층의 제 1 표면 또는 그것을 접합시키는 발광부의 최표층이 0.3㎚ 이하의 제곱 평균(rms)을 갖도록 평활해지면 특히 강한 접합이 성취될 수 있다. 이러한 평활한 제 1 표면은 예를 들면 탄화 규소(SiC)계 미분 또는 세륨(Ce) 미분을 포함하는 연마제를 사용하는 화학적 기계 연마(CMP) 수단에 의해 얻어질 수 있다. CMP으로부터 연마된 제 1 표면이 산 용액 또는 알칼리 용액에 의해 더 처리되면, 처리는 제 1 표면의 평활도를 더 향상시킬 수 있고, 연마 과정 동안에 접착된 이물이나 불순물을 제거함으로써 깨끗한 제 1 표면의 생산에 공헌할 수 있다.

투명 지지층 또는 발광부의 최표층은 1×10^-2Pa 이하, 바람직하게는 1×10^-3Pa 이하의 압력에서 접합된다. 연마에 의해 얻어진 평활한 2개의 제 1 표면이 서로 접합시킴으로써 특히 강한 접합이 형성될 수 있다. 2개의 제 1 표면이 서로 접합되기 전에 그러한 제 1 표면은 50eV 이상의 에너지를 갖는 원자빔 또는 이온빔으로 조사됨으로서 활성화될 필요가 있다. 여기서 사용되는 "활성화"라는 용어는 접합될 제 1 표면에 존재하는 산화막 및 탄소를 포함하는 불순물층 또는 오염층의 그러한 제 1 표면을 허용하지 않는 깨끗한 상태의 제 1 표면을 창출하는 것을 말한다. 조사가 투명 지지층 및 발광부의 구성층의 제 1 표면 모두에 행해지면, 2개의 제 1 표면은 강하고 확실하게 접합될 수 있다. 그들 모두에 조사되면 그들은 더욱 강하게 접합될 수 있다.

강한 접합을 유도하는 것에 효율적인 조사종의 예로서 수소(H) 원자, 수소 분자(H₂) 및 수소 이온(분자식: H⁺) 빔이 예시될 수 있다. 접합될 표면 영역에 존재하는 원소를 포함하는 빔을 사용하여 조사가 행해지면, 강도적으로 우수한 접합이 형성될 수 있다. 예를 들면, 투면 지지층에 아연(Zn)이 첨가된 인화 갈륨(GaP)이 사용될 때 갈륨(Ga), 인(P) 또는 아연(Z)을 포함하는 원자 또는 이온빔에 의해 접합될 제 1 표면에 조사함으로써 강한 접합이 형성될 수 있다. 그러나, 투명 지지층 또는 발광부의 최표층의 제 1 표면이 높은 전기 저항을 갖는 경우 주로 이온을 포함하는 빔에 의한 제 1 표면의 조사는 제 1 표면을 대전시킬 수 있다. 이러한 제 1 표면의 대전으로부터 전기적인 반발이 일어나면 강한 접합이 형성될 수 없기 때문에 이온빔에 의한 제 1 표면의 활성화는 제 1 표면에 도전성을 부여하도록 활성화시키기 위해 사용되는 것이 바람직하다.

그 다음에, 투명 지지층 또는 발광부의 구성층의 표면 영역에서 헬륨(He), 네온(Ne), 아르곤(Ar) 또는 크립톤(Kr) 등의 적절한 조성에서 뚜렷한 변화가 없는 비활성화 기체의 빔의 사용은 표면을 안정하게 활성화시킬 수 있다. 특히, 다른 비활성화 요소 중에서 아르곤(Ar) 원자(1원자 분자) 빔의 사용은 표면을 단시간에 간편하게 활성화시킬 수 있다. 헬륨(He)은 아르곤(Ar)보다 작은 원자량을 갖는다. 그러므로, He 빔은 접합될 제 1 표면의 활성화에 시간이 낭비되는 단점이 있다. 한편, 아르곤보다 더 큰 원자량을 갖는 크립톤(Kr) 빔의 사용은 제 1 표면에 충격 손상을 주는 단점이 있다.

투명 지지층 및 발광부의 최표층의 제 1 표면이 대향하여 중첩되어 접합될 때 접합된 제 1 표면의 전반에 영향을 줄 수 있는 기계적 압력은 그들을 강하게 접합시키는데 이점이 된다. 구체적으로, 5g·㎝^-2 이상 100g·㎝^-2 이하의 범위의 압력이 접합된 제 1 표면에 수직 방향으로 가해진다. 투명 지지층 및 발광부의 최표층 중 하나 또는 모두 휘어질 때에도 이러한 방법은 균일한 강도로 제 1 표면을 접합하는 효과를 성취한다.

지지층 및 발광부의 최표층 중 하나 또는 모두가 100℃ 이하, 바람직하게는 50℃ 이하, 더욱 바람직하게는 실온에서 유지되는 제 1 표면을 갖는 동안 투명 지지층 및 발광부는 상술한 바람직한 진공도에서 접합된다. 접합이 약 500℃를 초과하는 고온의 환경에서 행해지면 온도의 초과는 발광부에 구비되고 (Al_xGa_{1 -x})_YIn_{1 -Y}P(0≤X≤1, 0<Y≤1)로 형성된 발광층을 열변성시키고, 예상 파장의 광을 방사할 수 있는 화합물 반도체(LED)를 안정하게 생산하는데 악영향을 끼친다.

본 발명은 지지층을 발광부의 최표층에 접합시킴으로써 지지층이 발광부를 기계적으로 지지할 수 있는 상태로 된 후 발광부를 형성하는데 사용되는 기판을 제거함으로써 외부로 방사된 광의 추출을 효율적으로 향상시키고, 따라서 고휘도의 화합물 반도체(LED)를 구성할 수 있다. 특히, (Al_xGa_{1 -x})_YIn_{1 - Y}P (0≤X≤1, 0<Y≤1)의 발광층으로부터 방사된 광을 완전히 흡수하는 광학적으로 불투명한 재료가 기판에 사용되면, 이러한 방식의 기판 제거 수단이 고휘도의 LED를 안정하게 생산하는데 공헌할 수 있다. 예를 들면, 버퍼층 등의 발광층으로부터 방사된 광을 흡수하는 재료로 형성된 층이 기판과 발광부 사이에 개재되면, 기판과 함께 그 층을 제거하는 것은 LED의 고휘도화에 있어서 이점이 된다. 기판은 기계적 절단 동작, 연마 동작, 물리적 건식 또는 화학적 습식 에칭 동작, 및 그들의 조합에 의해 제거될 수 있다. 특히, 포함된 재료 중에서 에칭 속도의 차이를 이용하는 선택적 에칭 방법에 의하면 기판만 선택적으로 제거될 수 있고 탁월한 재현성으로 균일하게 제거가 성취될 수있다.

본 발명은 발광 다이오드의 메인 광추출면에 제 1 전극 및 상기 제 1 전극과 극성이 다른 제 2 전극이 형성되도록 할 수 있다. 본 발명에서 사용되는 "메인 광추출면"라는 용어는 발광부에서 투명 기판이 도포된 면과 반대측 상의 면을 말한다. 본 발명이 상술된 바와 같이 전극을 형성하는 이유는 고휘도의 효과 부여에 있다. 이러한 구조의 채택은 투명 기판에 전류를 공급할 필요를 없애는 결과를 초래한다. 결과적으로, 고휘도의 부여는 높은 투과율의 기판을 성공적으로 접합시킬 수 있다.

본 발명은 발광층에 가까운 측의 부분에서 발광층의 발광면에 대하여 대략 수직인 제 1 측면 및 발광층으로부터 떨어진 측의 부분에서 발광면에 대하여 경사진 제 2 측면의 2개의 측면을 갖는 투명 기판을 제공한다. 본 발명이 이러한 구조를 사용하는 이유는 발광층으로부터 투명 기판을 향하여 방사된 광을 효율적으로 외부로 추출하기 위해서이다. 즉, 발광층으로부터 투명 기판을 향하여 방사된 광의 일부는 제 1 측면에서 반사되어 제 2 측면을 통하여 추출된다. 제 2 측면에 반사된 광은 제 1 측면을 통하여 추출될 수 있다. 제 1 측면과 제 2 측면의 상승 효과는 광추출 확률을 향상시킬 수 있다.

본 발명에서 제 2 측면과 발광면에 평행한 면 사이에 형성된 각(도 2에서의 α)은 55°~80°의 범위인 것이 바람직하다. 부수적으로, 도 2에서의 α는 코너부에서의 각도가 아닌 측면의 에지 부분의 각도를 나타낸다. 이러한 범위에 α를 설정함으로써 투명 기판의 바닥 부분에 반사된 광은 외부로 효과적으로 추출될 수 있다.

본 발명은 제 1 측면을 30㎛~100㎛의 범위의 폭(D)(두께 방향)으로 하는 것이 바람직하다. 제 1 측면의 폭을 이 범위 내로 함으로써 투명한 기판의 바닥 부분에 방사된 광은 제 1 측면의 일부에서 발광면으로 효과적으로 리턴되어 메인 광추출면을 통하여 방사되므로 발광 다이오드는 광방사 효율을 향상시킬 수 있다.

본 발명은 반도체층으로 둘러싼 제 2 전극을 갖는 것이 바람직하다. 이러한 구조의 채택은 작동 전압을 낮게 하는 효과를 야기한다. 제 2 전극의 4개의 측에 제 1 전극이 둘러싸임으로써 전류는 4개의 방향으로 흐르기 쉬워지고, 그 결과 작동 전압이 저하된다.

본 발명은 격자 형상으로 형성된 제 1 전극을 갖는 것이 바람직하다. 이러한 구조의 채택은 신뢰성을 향상시키는 효과를 야기한다. 격자 형상의 채택은 발광층으로 균일하게 전류를 인가할 수 있고, 그 결과 향상된 신뢰성을 얻을 수 있다.

본 발명은 패드 전극과 10㎛ 이하의 폭의 선형 전극으로 구성되는 제 1 전극을 갖는 것이 바람직하다. 이러한 구조의 채택은 고휘도를 얻을 수 있는 효과를 야기한다. 전극의 폭을 좁게 함으로써 광추출면의 개구 면적을 넓혀서 고휘도를 얻을 수 있다.

본 발명은 발광부는 GaP층을 포함하는 구조이고 제 2 전극을 GaP층 상에 형성하는 것이 바람직하다. 이러한 구조의 채택은 작동 전압을 낮게 하는 효과를 야기한다. GaP층에 제 2 전극을 형성함으로써 양호한 오믹 콘택트를 설립할 수 있고, 그 결과 작동 전압을 낮춘다.

본 발명은 제 1 전극을 n형 극성으로 하고 제 2 전극은 p형 극성으로 하는 것이 바람직하다. 이러한 구조의 채택은 고휘도의 효과를 야기한다. 제 1 전극을 p 형으로 형성하는 것은 전류의 확산을 악화시키고 휘도의 저하를 야기한다. 제 1 전극을 n형으로 형성함으로써 전류의 확산을 향상시키고 고휘도를 얻을 수 있다.

본 발명은 투명 기판의 경사면을 조면화하고, 그 결과 그 표면에 0.05㎛~3㎛의 범위 내, 바람직하게는 0.1㎛~1㎛의 범위 내의 요철이 형성된다. 이러한 구조의 채택은 경사면을 통하여 광추출 효율을 향상시키는 효과를 야기한다. 이것은 경사면을 조면화하는 것이 경사면 상의 전체 반사를 억제하고, 광추출의 효율을 향상시키기 때문이다. 부수적으로, 본 발명에서 경사면의 요철은 주사형 전자 현미경으로 생성된 사진을 이용하여 계산함으로써 측정될 수 있다. 요철이 0.05㎛ 미만이면 상술된 효과는 불충분할 것이다. 그것이 3㎛를 초과하면 결정은 결점을 포함하고 신뢰성은 악화된다.

본 발명에 의한 경사면의 조면화는 건식 에칭, 습식 에칭 등에 의해 행해질 수 있지만, 투명 기판의 측면의 결정 방위를 이용한 습식 에칭에 의해 이루어지는 것이 바람직하다. 습식 에칭에 의해 조면화가 행해질 때 (인산, 과산화 수소 및 물로 이루어진) 혼합액 + 염산에 의한 화학 에칭의 채택은 이점이 있다.

본 발명은 스크라이브 및 브레이크법 또는 다이싱법에 의해 제 1 측면을 형성하는 것이 바람직하다. 형성 방법의 채택은 생산 비용을 저감할 수 있다. 정확하게 말하면, 이러한 방법은 칩 분리 과정 동안에 에지를 절단할 필요가 없고, 그 결과 수많은 발광다이오드를 제조할 수 있고 제조 비용을 감소시킬 수 있다. 후자의 방법은 고휘도 효과를 야기한다. 이러한 방법의 채택은 제 1 측면을 통한 광추출 효율을 향상시키고 고휘도화를 얻을 수 있다.

실시예:

본 실시예는 본 발명에 관계되는 발광 다이오드(LED)를 제조하기 위해 행해진 실험을 구체적으로 나타낸다.

도 1 및 도 2는 본 실시예에서 제조된 반도체 발광 다이오드를 나타내고, 도 1은 그 평면도이고, 도 2는 도 1의 II-II선에 따른 단면도이다. 도 3은 반도체에 사용된 반도체 에피택셜 웨이퍼의 적층 구조의 단면도이다.

본 실시예에서 제조된 반도체 발광 다이오드(10)는 AlGaInP 발광부를 갖는 적색 LED였다.

실시예 1은 GaAs 기판 상에 설치된 에피택셜 적층 구조(에피택셜 웨이퍼)를 GaP 기판에 접합시킴으로써 발광 다이오드를 제작하는 경우를 참조하여 본 발명을 구체적으로 설명한다.

상기 LED(10)는 상기 (100)면으로부터 15°경사진 면을 포함하는 Si이 도핑된 n형 GaAs 단결정으로 형성된 반도체 기판(11) 상에 순차적으로 적층된 반도체층(13)을 구비한 에피택셜 웨이퍼를 사용해서 제작되었다. 상기 적층된 반도체층은 Si이 도핑된 n형 GaAs로 형성된 버퍼층(130), Si이 도핑된 n형 (Al_{0 .5}Ga_{0 .5})_0.5In_{0 .5}P로 형성된 콘택트층(131), Si이 도핑된 n형 (Al_{0 .7}Ga_{0 .3})_0.5In_{0 .5}P로 형성된 하부 클래드층(132), 도핑되지 않은 (Al_{0 .2}Ga_{0 .8})_0.5In_{0 .5}P/-(Al_{0 .7}Ga_{0 .3})_0.5In_{0 .5}P의 20쌍으로 형성된 발광층(133), Mg이 도핑된 p형 (Al_{0 .7}Ga_{0 .3})_0.5In_{0 .5}P로 형성된 상부 클래드층 및 (Al_0.5Ga_0.5)_0.5In_0.5P의 박막으로 이루어진 중간층(134), 및 Mg이 도핑된 p형 GaP층(135)이다.

본 실시예에 있어서, 상기의 구성 반도체층(130~135)은 트리메틸 알루미늄[(CH₃)₃Al], 트리메틸 갈륨[(CH₃)₃Ga] 및 트리메틸 인듐[(CH₃)₃In]을 III족 구성 원소의 원료로서 사용하는 감압 MOCVD 수단에 의해 GaAs 기판(11) 상에 적층되었고, 에피택셜 웨이퍼가 형성되었다. Mg 도핑의 원료로서, 비스시클로펜타디에틸 마그네슘[bis-(C₅H₅)₂Mg]이 사용되었다. Si 도핑 원료로서, 디실란(Si₂H₆)이 사용되었다. V족 구성 원소의 원료로서, 포스핀(PH₃) 또는 아르신(AsH₃)이 사용되었다. 상기 GaP층(135)은 750℃에서 성장되었고, 반도체층(13)을 포함하는 기타의 반도체층(130~134)은 730℃에서 성장되었다.

GaAs 버퍼층(130)은 약 2×10¹⁸cm^-3의 캐리어 농도, 및 약 0.2㎛의 층 두께를 가졌다. 상기 콘택트층(131)은 (Al_{0 .5}Ga_{0 .5})_0.5In_{0 .5}P로 형성되었고, 약 2×10¹⁸cm^-3의 캐리어 농도, 및 약 1㎛의 층 두께를 가졌다. 상기 n-클래드층(132)은 약 8× 10¹⁷cm^-3의 캐리어 농도, 및 1㎛의 층 두께를 가졌다. 발광층(133)은 0.8㎛의 두께의 도핑되지 않은 막이었다. 상기 p-클래드층(134)은 약 2×10¹⁷cm^-3의 캐리어 농도 및 1㎛의 층 두께를 가졌다. 상기 GaP층(135)은 약 3×10¹⁸cm^-3의 캐리어 농도 및 9㎛의 층 두께를 가졌다.

상기 p형 GaP층(135)은 경면 가공까지 연마된 표면으로부터 약 1㎛의 깊이에 이르는 영역을 가졌다. 경면 연마에 의해서, p형 GaP층(135)의 표면은 0.18㎚까지 조면화된다. 한편, 상기의 p형 GaP층(135)의 경면 연마한 표면에 첨부되는 n형 GaP 기판(14)이 제조되었다. 이 첨부용 GaP 기판(14)은 캐리어 농도가 약 2×10¹⁷cm^-3이 될 때까지 Si 및 Te를 첨가하여 제조되었다. 면 방위가 (111)인 단결정이 사용되었다. 첨부용 GaP 기판(14)은 50㎚의 지름 및 250㎛의 두께를 가졌다. 이 GaP 기판(14)의 표면은 p형 GaP층(135)에 접합되기 이전에 경면 연마된 표면을 가져서 제곱 평균(rms)이 0.12㎚로 마무리되었다.

상기 GaP 기판(14) 및 상기 에피택셜 웨이퍼는 일반의 반도체 재료 부착 장치에 도입되었고, 3 ×10^-5Pa까지 장치 내부가 진공으로 배기되었다. 그 후, 탄소 등의 오염을 회피하기 위해서, 탄소 재료로 이루어진 원을 배제한 장치 내에 탑재한 GaP 기판(14)은 진공에서 약 800℃의 온도로 가열되었고, 한편, 800eV의 에너지로 Ar 이온이 조사되었다. 따라서, 비화학량론적 조성으로 이루어진 접합층(141)은 상기 기판 GaP 기판(141)의 제 1 표면 상에 형성되었다. 상기 접합층(141)의 형성 후, 상기의 Ar 이온의 조사가 정지되었고, GaP 기판(14)의 온도는 실온까지 강하되었다.

비화학량론적인 조성으로 이루어진 접합층(141)을 갖는 그들의 표면 영역에 설치된 GaP 기판(14), 및 GaP층(135)의 쌍방의 제 1 표면은 전자의 충돌에 의해 중성화된 Ar 빔이 3분에 걸쳐서 조사되었다. 상기 층(135 및 14) 모두의 제 1 표면은 진공을 유지하는 첨부 장치 내에서 겹쳐졌고, 상기 제 1 표면 모두에 압력이 20g/㎠이 되도록 하중을 걸고 실온에서 접합되었다(도 4). 접합된 웨이퍼는 첨부 장치의 진공 챔버로부터 꺼내어졌고, 접합 계면이 분석되었다. 그 결과, 접합부는 비화학량론적 조성을 갖는 Ga_{0 .6}jP_{0 .4}로 이루어진 접합층이 함유되어 있는 것으로 확인되었다. 상기 접합층(141)은 약 3㎚의 두께 및 일반적인 SIMS 분석법에 의해서 측정된 값, 7×10¹⁸cm^-3의 산소 원자 농도, 및 9×10¹⁸cm^-3의 탄소 원자 농도를 가졌다.

이어서, 접합된 웨이퍼로부터 GaAs 기판(11) 및 GaAs 버퍼층(130)이 암모니아계 에천트에 의해 선택적으로 제거되었다.

콘택트층(131)의 제 1 표면 상에, 제 1 오믹 전극(15)으로서 0.5㎛의 두께의 AuGeNi 합금, 0.2㎛의 두께의 Pt, 및 1㎛의 두께의 Au이 진공 증착법에 의해 배치되어 n형 오믹 전극을 형성하였다. 이 전극은 일반적인 포토리소그래피 방법에 의해서 패턴화되어 전극(15)을 형성하였다.

이어서, p전극을 형성하는 영역의 에피택셜층(131~134)을 선택적으로 제거함으로써 노광되었다. GaP층의 제 1 표면 상에 0.2㎛의 두께의 AuBe, 1㎛의 두께의 Au가 진공 증착법에 의해서 배치되어 p형 오믹 전극(16)을 형성하였다.

상기 전극은 450℃에서 10분 동안 열처리되어 합금화된 저저항 p형 및 n형 오민 전극을 형성하였다(도 1, 도 2).

이어서, 제 1 측면의 폭(D)이 80㎛가 되도록 조절된 V형 홈이 도 2에 나타내어진 경사면의 각 α가 70°가 되도록 다이싱 소(dicing saw)에 의해서 후면으로부터 GaP 기판(14)에 도입되었다.

발광 다이오드의 제 1 표면은 레지스트로 보호되었고, 그 경사면은 인산, 과산화수소 및 물, 및 염산으로 에칭함으로써 조면화되었다. 조면화된 표면의 요철은 약 500㎚(0.5㎛)였다. 조면화된 표면의 전자 현미경 사진을 도 9에 나타낸다.

이어서, 상기 웨이퍼는 제 1 표면 측으로부터 다이싱 소를 사용하여 350㎛의 간격으로 절단되어 칩을 제조하였다. 반도체 LED(칩)(10)는 다이싱으로 인한 파쇄층 및 오염을 황산 및 과산화 수소 혼합액을 사용하여 제거함으로써 제조되었다.

도 5 및 도 6에 모식적으로 나타낸 LED 램프(42)는 상기와 같이 제조된 LED 칩(10)을 사용하여 조립되었다. 이 LED 램프(42)는 마운트용 기판(45) 상에 LED 칩을 은 페이스트로 마운팅하고, 마운트용 기판(45)의 제 1 표면 상에 설치된 n전극 단자(43)에 LED 칩(10)의 n형 오믹 전극(15)을, 그리고, p전극 단자(44)에 p형 오믹 전극(16)을 금 와이어(46)로 와이어 접합하고, 그 후, 일반적인 에폭시 수지(41)로 접합 코너를 밀봉함으로써 제조되었다.

마운트용 기판(45)의 제 1 표면 상에 배치된 n전극 단자(43) 및 p전극 단자(44)를 통해서 n형과 p형 오믹 전극(15, 16) 사이에 전류가 흘려진 경우, 주로 620㎚의 파장을 갖는 적색광이 방사되었다. 순방향에서 20mA의 전류가 통과하는 동안의 순전압(Vf)은 전극의 적절한 배치 및 오믹 전극(15, 16)의 양호한 오믹 특성을 반영하는 값, 약 1.95V에 이르렀다. 순전류가 20mA로 설정된 경우에 발광 강도는 발광의 효율이 높은 발광부의 구조 및 웨이퍼를 칩으로 재단하는 동안 파쇄층을 제거하는 등 외부로 방출하는 효율이 향상된 사실을 반영하는 값인 1000mcd의 고휘도에 이르렀다.

비교예:

상기 실시예에서와 동일한 방법으로, p형 및 n형 오믹 전극이 도 7 및 도 8에 나타내어진 바와 같이 제조되었다.

이어서, 상기 웨이퍼는 제 1 표면 측으로부터 다이싱 소로 350㎛ 간격으로 절단되어 칩이 제조되었다. 반도체 LED(칩)(10)는 다이싱으로 인한 파쇄층 및 오염을 황산 및 과산화 수소의 혼합액으로 제거함으로써 얻어졌다.

도 5 및 도 6에 모식적으로 나타낸 LED 램프(42)는 상기와 같이 제조된 LED칩(10)을 사용함으로써 제조되었다. 이 LED 램프(42)는 마운트용 기판(45)에 은 페이스트로 LED칩을 마운팅하고, 마운트용 기판(45)의 제 1 표면 상에 설치된 n전극 단자(43)에 LED 칩(10)의 n형 오믹 전극(15)을, 그리고, p전극 단자(44)에 p형 오믹 전극(16)을 금 와이어(46)으로 와이어 접합시키고, 그 후, 일반적인 에폭시 수지(41)로 접합 코너를 밀봉함으로써 제조되었다.

마운트용 기판(45)의 제 1 표면 상에 배치된 n전극 단자(43) 및 p전극 단자(44)를 통해서 n형과 p형 오믹 전극(15, 16) 사이에 전류가 흘려진 경우, 주로 620㎚의 파장을 갖는 적색광이 방사되었다. 순방향에서 20mA의 전류가 통과하는 동안의 순전압(Vf)은 약 2.30V였다. 순전류가 20mA로 설정된 경우의 발광 강도는 200mcd였다.

본 발명의 발광 다이오드는 적색, 오렌지색, 황색 또는 황녹색의 가시 광을 방사하고, 발광부로부터의 광추출 효율이 뛰어나고, 고휘도를 나타내며 낮은 전압으로 작동되는 높은 신뢰성의 발광 다이오드로서 각종 표시 램프에 유용하게 사용될 수 있다.

Claims (12)

1. GaP 투명 기판; 및

   (Al_XGa_1-X)_YIn_1-YP(여기서, 0≤X≤1, 0≤Y≤1)로 형성된 발광층을 포함하는 발광부를 포함하고 상기 GaP 투명 기판에 접합된 화합물 반도체층을 포함하는 발광 다이오드에 있어서:

   상기 발광 다이오드는 메인 광추출면에 제 1 전극, 및 상기 제 1 전극과 극성이 다른 제 2 전극을 갖고; 상기 GaP 투명 기판은 상기 발광층에 가까운 측에 발광층의 발광면에 대하여 수직인 제 1 측면, 및 상기 발광층으로부터 떨어진 측에 발광면에 대하여 경사지고 0.05㎛~3㎛ 범위 내의 요철로 조면화되는 제 2 측면으로 이루어진 측면을 갖는 것을 특징으로 하는 발광 다이오드.
2. 제 1 항에 있어서,

   상기 GaP 투명 기판은 n형 GaP 단결정인 것을 특징으로 하는 발광 다이오드.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 GaP 투명 기판은 (100) 또는 (111)의 면 방위를 갖는 것을 특징으로 하는 발광 다이오드.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 GaP 투명 기판은 50㎛~300㎛ 범위의 두께를 갖는 것을 특징으로 하는 발광 다이오드.
5. 제 1 항 또는 제 2 항에 있어서,

   상기 제 2 측면 및 상기 발광면에 평행한 면은 55°~80°범위의 각을 형성하는 것을 특징으로 하는 발광 다이오드.
6. 제 1 항 또는 제 2 항에 있어서,

   상기 제1측면이 두께 방향으로 30㎛~100㎛ 범위의 폭을 갖는 것을 특징으로 하는 발광 다이오드.
7. 제 1 항 또는 제 2 항에 있어서,

   상기 발광부는 GaP층을 포함하고; 상기 제 2 전극은 상기 GaP층 상에 형성되는 것을 특징으로 하는 발광 다이오드.
8. 제 1 항 또는 제 2 항에 있어서,

   상기 제 1 전극의 극성은 n형이고, 상기 제 2 전극의 극성은 p형인 것을 특징으로 하는 발광 다이오드.
9. (Al_xGa_1-X)_YIn_1-YP(여기서, 0≤X≤1, 0<Y<1)로 형성된 발광층을 포함하는 발광부를 형성하는 단계;

   그 다음, 상기 발광부를 포함하는 화합물 반도체층을 GaP 투명 기판에 접합하는 단계;

   상기 GaP 투명 기판과 반대의 상기 화합물 반도체층의 메인 광추출면에 제 1 전극, 및 상기 제 1 전극과 극성이 다른 제 2 전극을 형성하는 단계;

   상기 GaP 투명 기판의 측면으로서 상기 발광층에 가까운 측에 발광층의 발광면에 대하여 수직인 제 1 측면, 및 상기 발광층으로부터 떨어진 측에 발광면에 대하여 경사진 제 2 측면을 다이싱법에 의해 형성하는 단계; 및

   그 후, 상기 제 2 측면을 0.05㎛~3㎛ 범위 내의 요철로 조면화하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드의 제조 방법.
10. 제 9 항에 있어서,

    상기 제 2 측면을 조면화하는 단계는 습식 에칭에 의해 행하여지는 것을 특징으로 하는 발광 다이오드의 제조 방법.
11. 제 9 항 또는 제 10 항에 있어서,

    상기 제 1 측면은 스크라이브 및 브레이크법에 의해 형성되는 것을 특징으로 하는 발광 다이오드의 제조 방법.
12. 제 9 항 또는 제 10 항에 있어서,

    상기 제 1 측면은 다이싱법에 의해 형성되는 것을 특징으로 하는 발광 다이오드의 제조 방법.

Images