JP2015125996A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体基板を研磨して薄板化すると研磨時に損傷した破砕層が生じるので、エッチングして破砕層を除去する。エッチング面が鏡面となるので電極との接触面積が小さく、接触抵抗を低下させたり、電極の剥離を防止したりする技術が必要となる。【解決手段】エッチングして破砕層を除去するのに先立って、研磨面の一部を被覆しておく。被覆しておいた範囲では半導体基板が浅くエッチングされ、被覆しておかなった範囲では半導体基板が深くエッチングされ、半導体基板に凹凸が形成される。その凹凸の上に電極を形成する。接触面積が増大し、接触抵抗が低下し、電極の剥離が防止される。【選択図】図７

Description

本明細書では、半導体基板を研磨して薄板化する工程と、研磨した面に電極を形成する工程とを含んでいる半導体装置の製造方法を開示する。

半導体基板を薄板化することで性能が向上する半導体装置が知られており、その種の半導体装置を製造する際には、半導体基板を研磨して薄板化する。研磨面に電極を形成する半導体装置も知られている。
研磨の際に半導体基板に損傷が生じる。研磨面から所定の深さまでは、研磨によって生じた損傷が発生している。損傷が発生している破砕層を残したまま電極を成形すると、半導体装置の量産時に量産された半導体装置群の性能がばらついてしまう。研磨面に電極を形成する場合、電極形成工程に先立って破砕層を除去する工程が必要となる。

研磨面から所定の深さに亘る破砕層を除去するために、研磨面をエッチングする技術が知られている。研磨面を一様にエッチングすると、エッチング面が鏡面となる。鏡面の上に電極を形成すると、半導体基板と電極の接触面積が不足し、接触抵抗を低下させるための技術や、電極の剥離を防止したりする技術が必要となる。

研磨面の一部をレジスト層で被覆しておいてエッチングすると、エッチング面に凹凸が形成される。エッチング面に凹凸が形成されれば、半導体基板と電極の接触面積を増大させることができ、接触抵抗が低下し、電極の剥離が防止される。

特開２００６―１９６７０５号公報

特許文献１に、研磨面の一部をレジスト層で被覆し、レジスト層で被覆されない範囲の半導体基板をエッチングし、エッチング面に凹凸を形成する技術が開示されている。この技術では、レジスト層を除去する工程が必要となる。またレジスト層で被覆されていた範囲にも破砕層が存在しており、それをも除去する必要があることから、レジスト層を除去した後に半導体基板を再度エッチングしなければならない。
本明細書では、研磨面をエッチングして破砕層を除去しながらエッチング面に凹凸を形成する際に、レジスト層を除去する必要がない技術を開示する。

本明細書に記載の技術では、半導体基板の一方の面を研磨する研磨工程と、研磨工程で形成された研磨面の一部に被覆層を形成する被覆層形成工程と、一部が被覆層で被覆されている研磨面をエッチングするエッチング工程と、エッチング工程で得られたエッチング面に電極を形成する工程を備えている。
エッチング工程では、被覆層と半導体基板の双方をエッチングする。被覆層で研磨面を被覆していた範囲では、最初に被覆層をエッチングし、次いで第１深さまでの半導体基板をエッチングする。被覆層で研磨面が被覆されていなかった範囲では、最初から半導体基板をエッチングし、第２深さまでの半導体基板をエッチングする。当然に第２深さの方が第1深さよりも深い。エッチング工程では、その深さまでエッチングすると破砕層が除去される深さを第１深さとする。当然に、第２深さまでエッチングする範囲でも破砕層が除去される。上記エッチング方法によると、第１深さまでエッチングする範囲と、第２深さまでエッチングする範囲とによってエッチング面に凹凸が生じる。
上記の製造方法によると、エッチング工程で被覆層が除去されるので、研磨面をエッチングして破砕層を除去しながらエッチング面に凹凸を形成する際に、レジスト層を除去する必要がない。

エッチング工程で被覆層を除去するためには、エッチングされる材料で被覆層を形成する手法もあり得るし、被覆層を支えている部分の半導体基板をエッチングして半導体基板から被覆層を剥離させる手法もあり得る。
エッチングされる材料で被覆層を形成する場合、被覆層で研磨面が被覆されていた範囲では被覆層から破砕層の順序でエッチングが進行し、被覆層で研磨面が被覆されていなかった範囲では破砕層から破砕層より深部の半導体基板の順序でエッチングが進行する。破砕層より深部に至るエッチングによって凹凸が形成される。

被覆層の厚みをＬ１とし、被覆層のエッチング速度をｖ１とすると、被覆層を除去し終えるのにＬ１／ｖ１時間を要する。半導体基板のエッチング速度をｖ２とすると、被覆層を除去し終えるまでの間に半導体基板にｖ２×Ｌ１／ｖ１の深さの凹凸が形成される。必要な凹凸の深さをもたらすＬ１の値を採用することで、必要な凹凸の深さを得ることができる。なお、破砕層の厚みがＬ２であれば、被覆層を除去し終えたあとに、Ｌ２／ｖ２時間だけエッチングを継続することで、被覆層で被覆していた領域でも破砕層が除去される。

被覆層をエッチングしているエッチング初期と、被覆層のエッチングが終了した後のエッチング後期とで、エッチング手法やエッチング条件を変更してもよいが、変更する必要はない。同一エッチング条件で継続してもよい。

エッチング工程で被覆層を除去するために、被覆層を支えている部分の半導体基板をエッチングすることによって半導体基板から被覆層を剥離させることもできる。すなわち、エッチング工程の中間時点で、被覆層が半導体基板から剥離する現象が得られるように条件設定できる。
例えば、等方性エッチング技術を採用すると、半導体基板と被覆層の界面に沿ってエッチングが進行し、被覆層に接する半導体基板が除去されて被覆層が半導体基板から剥離する現象を得ることができる。この現象を利用することでも、被覆層の除去工程を不用化することができる。

第１実施例の半導体装置の製造工程の第１段階を示す。 第１実施例の半導体装置の製造工程の第２段階を示す。 第１実施例の半導体装置の製造工程の第３段階を示す。 第１実施例の半導体装置の製造工程の第４段階を示す。 第１実施例の半導体装置の製造工程の第５段階を示す。 第１実施例の半導体装置の製造工程の第６段階を示す。 第１実施例の半導体装置の製造工程の第７段階を示す。 第２実施例の半導体装置の製造工程の第５段階の途中経過を示す。 第２実施例の半導体装置の製造工程の第５段階を示す。 第２実施例の半導体装置の製造工程の第６段階を示す。 第２実施例の半導体装置の製造工程の第７段階を示す。

以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）被覆層は半導体基板と同時にエッチングされる材料で形成されている。
（第２特徴）被覆層はエッチングしないで半導体基板はエッチングするエッチャントを用いる。

図１は、ｎ^-型の半導体基板８の表面６から加工して、表面側の半導体構造を製造した段階を示している。参照番号１０はｐ^＋型のボディコンタクト領域であり、参照番号１２はｎ^＋型のソース領域であり、参照番号１４はｐ^-型のボディ領域であり、参照番号１６はｎ^-型のドリフト領域である。ｎ^-型の半導体基板８が加工されないままに残存している領域がドリフト領域１６となる。ボディコンタクト領域１０と、ソース領域１２と、ボディ領域１４は、半導体基板８の表面６から不純物を注入して加熱処理することで形成される。
また半導体基板８の表面６からトレンチを形成し、トレンチの壁面に絶縁膜を形成することでゲート酸化膜２６が形成され、その内部の導電体を充填することでゲート電極２４が形成される。参照番号２８は、ゲート電極２４の上面を覆う層間絶縁膜である。
半導体基板８の表面６から加工する処理は、半導体基板８が厚い方がやりやすい。図１の段階では半導体基板８が厚い。

表面側の半導体構造の製造が終了したら、半導体基板８の裏面２０側を研磨して半導体基板８を薄板化する。図２は、裏面を研磨した後の半導体基板を示している。研磨によって半導体基板８に損傷が生じる。その損傷は、研磨面３０から所定の距離Ｌ２の範囲に生じる。本明細書では、損傷存在範囲を破砕層３２という。

半導体基板８が薄板化したら、裏面側から処理して裏面側半導体構造を作り込む。図３は、薄板化した半導体基板の裏面３０から不純物を注入してｎ⁺型ドレイン領域１８を形成した段階を示している。

破砕層３２が存在したままに研磨面３０に電極を形成すると、半導体装置２の量産時に量産される半導体装置群の特性が大きくばらついてしまう。また研磨面３０は平坦であり、半導体基板８と電極に接触面積が不足してしまう。本実施例では、破砕層３２をエッチングして除去しつつ、エッチング面が凹凸となる技術を採用する。

図４において、参照番号３４は被覆層である。被覆層３４は研磨面３０の一部を被覆する。被覆層３４は、研磨面３０において分散して配置されている複数の領域を被覆する。分散して配置されている領域は、図４の紙面に垂直方向に延びるストライプ状の領域でもよいし、研磨面３０を平面視したときに千鳥格子状に配置された領域であってもよい。ここでいう被覆層３４は、半導体基板８と同時にエッチングされる材料を用いる。いわゆるレジスト材料から選択してもよいし、金属あるいはカーボンを利用してもよい。

図４の状態となったら、半導体基板８の研磨面３０をエッチングする。被覆層３４で研磨面３０が被覆されていた範囲では、最初に被覆層３４がエッチングされ、被覆層３４のエッチングが終了するといる破砕層３２がエッチングされていく。被覆層３４で研磨面３０が被覆されていなかった範囲では、最初から破砕層３２がエッチングされ、破砕層３２のエッチングが終了すると破砕層３２より深部の半導体基板８がエッチングされていく。

被覆層３４の厚みをＬ１とし、被覆層３４のエッチング速度をｖ１とすると、被覆層３４を除去し終えるのにＬ１／ｖ１時間を要する。半導体基板８のエッチング速度をｖ２とすると、被覆層３４を除去し終えるまでの間に半導体基板８にｖ２×Ｌ１／ｖ１の深さの凹凸が形成される。図５は、この時点での断面図を示している。この時点では、被覆層３４で被覆されていた範囲では研磨面３０がエッチングされず、破砕層３２が残っている。

本実施例では、被覆層３４のエッチングが終了した後も、エッチングを継続する。この結果、被覆層３４で研磨面３０が被覆されていた範囲でも半導体基板８がエッチングされていき、破砕層３２が除去される。破砕層３２の厚みがＬ２である場合、被覆層３４を除去し終えたあとに、Ｌ２／ｖ２時間だけエッチングを継続すれば、被覆層３４で研磨面３０が被覆されていた範囲でも破砕層３２が除去される。図６は、被覆層３４で研磨面３０が被覆されていた範囲でも破砕層３２が除去された時点での断面図を示している。参照番号３６は、エッチング面を示している。被覆層３４で研磨面３０が被覆されていた範囲では半導体基板８が浅く（第１深さまで）エッチングされ、被覆層３４で研磨面３０が被覆されていなかった範囲では半導体基板８が深く（第２深さまで）エッチングされることが確認できる。第１深さより第２深さが深く、両者間にｖ２×Ｌ１／ｖ１の差が形成されることがわかる。

半導体基板８の裏面から破砕層３２が除去され、必要な深さの凹凸が形成されたら、図７に示すように、半導体基板８のエッチング面３６上に裏面電極２２を形成し、半導体基板８の表面６上に表面電極４を形成する。金属をスパッタして表面電極４と裏面電極２２を形成する。以上の工程によって、表面電極４と裏面電極２２を持つＭＯＳ半導体装置２が製造される。表面電極４は、研磨工程の前に製造しておいてもよい。

図７に示すように、裏面電極２２は凹凸のあるエッチング面３６上に形成されており、半導体基板８と裏面電極２２の接触面積がひろい。半導体基板８と裏面電極２２の接触抵抗が低く、半導体基板８から裏面電極２２が剥離することがない。実施例の製造方法によると、被覆層３４を除去する工程が不用であり、製造工程が単純化される。

本実施例では、図５（被覆層３４が除去された時点）の前後でエッチング手法も変えなければエッチング条件も変えない。これに代えて、図５の前後でエッチング手法またはエッチング条件を変えてもよい。エッチング手法またはエッチング条件を変えることで、裏面電極２２の下地となるエッチング面３６の凹凸形状を調整することができる。

（第２実施例）
図８以降を参照して第２実施例を説明する。図１から図４の段階までは、第２実施例でも同じ工程を実施する。重複説明を省略する。
第２実施例では、エッチングされない（あるいはエッチングされにくい）材料で被覆層３４を形成する。また第２実施例では、半導体基板８の研磨面３０を等方性エッチングする。等方性エッチングすると、被覆層３４と研磨面３０の界面に沿ってエッチングが進行し、図８に示すように、被覆層３４に接する半導体基板８の面積が減少していく。さらに等方性エッチングが進行すると、図９に示すように、被覆層３４に接していた半導体基板８の全範囲がエッチングされ、被覆層３４が半導体基板８から剥離する。

本実施例では、被覆層３４が半導体基板８から剥離した後も、エッチングを継続する。この結果、図１０に示すように、被覆層３４で研磨面３０が被覆されていた範囲でも半導体基板８のエッチングが進行し、破砕層３２が除去される。破砕層３２の厚みがＬ２である場合、被覆層３４が剥離したあとに、Ｌ２／ｖ２時間だけエッチングを継続すれば、被覆層３４で研磨面３０が被覆されていた範囲でも破砕層３２が除去される。
図８〜１０において、参照番号３６ａ，３６ｂ，３６はエッチング面を示し、その順序でエッチング面が変化していく。

半導体基板８の裏面から破砕層３２が除去され、必要な高さの凹凸が形成されたら、半導体基板８のエッチング面３６上に裏面電極２２を形成する。図１１に示すように、等方性エッチングして形成した凹凸は緩やかに波打っており、エッチング面３６に裏面電極２２がなじみやすい。第２実施例によっても、半導体基板８と裏面電極２２の接触抵抗が低く、半導体基板８から裏面電極２２が剥離することがない。第２実施例の製造方法によっても、被覆層３４を除去する工程が不用であり、製造工程が単純化される。

第２実施例で用いる被覆層は、第１実施例と同様に、半導体基板とともにエッチングされる材料であってもよい。半導体基板の裏面をエッチングする方法は特に限定されず、異方性エッチングでもよいし等方性エッチングでもよい。あるいはドライエッチングでもよいし、ウエットエッチンでもよい。被覆層がエッチングされる前期では異方性エッチングし、被覆層がエッチングされた後の後期では等方性エッチングしてもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：半導体装置（ＭＯＳ）
４：表面電極
６：半導体基板の表面
８：半導体基板
１０：ボディコンタクト領域
１２：ソース領域
１４：ボディ領域
１６：ドリフト領域
１８：ドレイン領域
２０：半導体基板の裏面
２２：裏面電極
２４：ゲート電極
２６：ゲート絶縁膜
２８：層間絶縁膜
３０：研磨面
３２：破砕層
３４：被覆層
３６ａ，３６ｂ，３６：エッチング面

Claims (5)

1. 半導体基板の一方の面を研磨する研磨工程と、
   前記研磨工程で形成された研磨面の一部に被覆層を形成する被覆層形成工程と、
   一部が前記被覆層で被覆されている前記研磨面をエッチングするエッチング工程と、
   前記エッチング工程で得られたエッチング面に電極を形成する工程を備えており、
   前記エッチング工程において、前記被覆層で前記研磨面が被覆されていた範囲では前記被覆層と第1深さまでの前記半導体基板をエッチングし、前記被覆層で前記研磨面が被覆されていなかった範囲では第2深さまでの前記半導体基板をエッチングし、前記第２深さは前記第1深さよりも深く、前記第1深さまでのエッチングによって前記研磨工程で前記半導体基板に生じた破砕層が除去されることを特徴とする半導体装置の製造方法。
2. 前記エッチング工程において、前記被覆層で前記研磨面が被覆されていた範囲では前記被覆層から前記破砕層の順序でエッチングが進行し、前記被覆層で前記研磨面が被覆されていなかった範囲では前記破砕層から前記破砕層より深部の前記半導体基板の順序でエッチングが進行することを特徴とする請求項１の半導体装置の製造方法。
3. 前記被覆層の厚みをＬ１とし、前記被覆層のエッチング速度をｖ１とし、前記半導体基板のエッチング速度をｖ２としたときに、前記エッチング工程で、ｖ２×Ｌ１／ｖ１の深さの凹凸が形成されることを特徴とする請求項２の半導体装置の製造方法。
4. 前記被覆層をエッチングしているエッチング初期と、前記被覆層のエッチングが終了した後のエッチング後期を、同一エッチング条件で継続して実施することを特徴とする請求項２または３の半導体装置の製造方法。
5. 前記エッチング工程の中間時点で、前記被覆層が前記半導体基板から剥離することを特徴とする請求項１の半導体装置の製造方法。
   

Images