JP2002305171A - シリコン系基板の表面処理方法 - Google Patents

シリコン系基板の表面処理方法

Info

Publication number
JP2002305171A
JP2002305171A JP2001106757A JP2001106757A JP2002305171A JP 2002305171 A JP2002305171 A JP 2002305171A JP 2001106757 A JP2001106757 A JP 2001106757A JP 2001106757 A JP2001106757 A JP 2001106757A JP 2002305171 A JP2002305171 A JP 2002305171A
Authority
JP
Japan
Prior art keywords
plasma
silicon
silicon wafer
gas
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001106757A
Other languages
English (en)
Other versions
JP3671854B2 (ja
Inventor
Kiyoshi Arita
潔 有田
Tetsuhiro Iwai
哲博 岩井
Hiroshi Haji
宏 土師
Seiji Sakami
省二 酒見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001106757A priority Critical patent/JP3671854B2/ja
Priority to US10/114,320 priority patent/US6784112B2/en
Publication of JP2002305171A publication Critical patent/JP2002305171A/ja
Application granted granted Critical
Publication of JP3671854B2 publication Critical patent/JP3671854B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 プラズマ処理によって均一な白濁状のエッチ
ング面を得ることができるシリコン系基板の表面処理方
法を提供することを目的とする。 【解決手段】 シリコンウェハ７の処理対象面のエッチ
ング処理をプラズマ処理によって行うシリコン系基板の
表面処理方法において、第１ガス供給源１９ａより供給
されるアルゴンガスをプラズマ発生用ガスとして用いて
行われる第１のプラズマエッチング工程によってシリコ
ンウェハ７表面に微細凹部を均一に形成し、この後第２
ガス供給源１９ｂより供給されるフッ素系ガスをプラズ
マ発生用ガスとして用いた第２のプラズマエッチング工
程によって微細凹部の深さを増加させる。これより、均
一な白濁状のエッチング面を得ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコンウェハな
どのシリコン系基板のエッチング処理をプラズマ処理に
よって行うシリコン系基板の表面処理方法に関するもの
である。
【０００２】
【従来の技術】半導体装置に用いられるシリコンウェハ
の製造工程では、半導体装置の薄型化にともない基板の
厚さを薄くするための薄化加工が行われる。この薄化加
工は、シリコンウェハの表面に回路パターンを形成した
後に、回路形成面の裏面を機械研磨することによって行
われる。機械研磨加工においてはシリコンウェハの表面
には機械研磨によって発生するマイクロクラックを含む
ストレス層が生成され、このストレス層によるシリコン
ウェハの強度低下を防止するため、機械研磨後にはシリ
コン表面のストレス層を除去するエッチング処理が行わ
れる。このエッチング処理に、従来の薬液を用いる湿式
エッチング処理に替えて、製造現場での薬液使用上の危
険性や産業廃棄物の発生がないプラズマエッチングが検
討されている。
【０００３】このシリコンを対象としたプラズマエッチ
ング処理には、より高いエッチングレートを実現するた
めに、４フッ化炭素や６フッ化硫黄などのフッ素系ガス
を含む混合ガスがプラズマ発生用ガスとして用いられ
る。この方法では、フッ素系ガスがプラズマ放電によっ
て電離または励起して生成したイオンやラジカルによっ
てシリコン表面のエッチングが行われる。
【０００４】このフッ素系ガスを用いたプラズマエッチ
ング処理では、シリコン表面のプラズマ処理の反応生成
物がシリコン表面に部分的に再付着することによるエッ
チング効果のばらつきに起因して、エッチング処理後の
表面が白濁状の外観を呈する場合がある。この白濁状の
外観は、製品としての外観品質を損なうことから、シリ
コン基板のプラズマエッチングにおいては、エッチング
を極力均一に行ってエッチング面の外観が鏡面状となる
ようにプラズマ処理条件が設定される。
【０００５】
【発明が解決しようとする課題】しかしながら、シリコ
ンウェハの処理対象面を鏡面状に仕上げた場合には、外
観品質上は良好な評価が与えられるものの、以下に説明
するような不具合が副次的に発生していた。まず、エッ
チング処理後のシリコンウェハには、製品の品種やロッ
ト番号を示す符号がレーザマーカにより印字されるが、
このとき印字面が鏡面状である場合には印字された文字
と鏡面とのコントラストが悪く、視認性がよくないとい
う問題点があった。
【０００６】さらにシリコンウェハから半導体チップを
切り出してリードフレームなどの基板に実装するダイボ
ンディングにおいて、次のような問題がある。ダイボン
ディングでは、回路形成面の裏面（エッチング面）が粘
着テープに貼着された状態の半導体ウェハから、半導体
チップを１つづつ剥離しながら吸着ノズルによってピッ
クアップするが、このときエッチング面が鏡面状に仕上
げられていると、半導体チップと粘着テープとの粘着力
が過大となって半導体チップの剥離が正常に行えない場
合がある。すなわち、ピックアップ時に半導体チップを
下方からエジェクタピンで突き上げても、半導体チップ
が粘着テープから剥離しにくく、ピックアップミスが生
じやすい。
【０００７】このように、シリコンウェハなどの従来の
シリコン系基板の表面処理においては、製品の外観品質
を優先して鏡面状のエッチング面を得るように処理条件
を設定すると、後工程において上記のような不具合を生
じ、またこのような不具合を避けることを目的として白
濁状の外観を許容するような処理条件を適用すると、白
濁状態が部分的にばらつき均一なエッチング面が得られ
ないという問題点があった。
【０００８】そこで本発明は、プラズマ処理によって均
一な白濁状のエッチング面を得ることができるシリコン
系基板の表面処理方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載のシリコン
系基板の表面処理方法は、シリコン系基板の処理対象面
のエッチング処理をプラズマ処理によって行うシリコン
系基板の表面処理方法であって、前記処理対象面に微細
な凹凸を形成する第１のプラズマエッチング工程と、第
１のプラズマエッチング工程後にフッ素系ガスを含むプ
ラズマ発生用ガスを用いたプラズマ処理によって処理対
象面を更にエッチングすることにより均一な白濁状のエ
ッチング面を得る第２のプラズマエッチング工程とを含
む。
【００１０】請求項２記載のシリコン系基板の表面処理
方法は、請求項１記載のシリコン系基板の表面処理方法
であって、前記第１のプラズマエッチング工程におい
て、不活性ガスをプラズマ発生用ガスをとして用いる。
【００１１】請求項３記載のシリコン系基板の表面処理
方法は、請求項１記載のシリコン系基板の表面処理方法
であって、前記第２のプラズマエッチング工程におい
て、前記シリコン系基板を４０℃以上の温度に保持す
る。
【００１２】請求項４記載のシリコン基板の表面処理方
法は、請求項１乃至３のいずれかに記載のシリコン系基
板の表面処理方法であって、前記第１のプラズマエッチ
ング工程および第２のプラズマエッチング工程は、同一
のプラズマ処理装置によって行われる。
【００１３】本発明によれば、処理対象面に微細な凹凸
を形成する第１のプラズマエッチング工程後に、フッ素
系ガスを含むプラズマ発生用ガスを用いたプラズマ処理
によって第１のプラズマエッチング後の処理対象面を更
にエッチングすることにより、均一な白濁状のエッチン
グ面を得ることができる。
【００１４】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図１は本発明の一実施の形態のプラ
ズマ処理装置の断面図、図２は本発明の一実施の形態の
プラズマ処理方法の工程説明図、図３は本発明の一実施
の形態のプラズマ処理におけるエッチング面の拡大断面
図である。
【００１５】まず図１を参照してプラズマ処理装置につ
いて説明する。図１において、真空チャンバ１の内部は
プラズマ処理を行う処理室２となっており、処理室２内
部には、下部電極３および上部電極４が上下に対向して
配設されている。下部電極３は電極体５を備えており、
電極体５は下方に延出した支持部５ａによって絶縁体９
を介して真空チャンバ１に装着されている。電極体５の
上面には、高熱伝導性材料より成る載置部６が装着され
ており、載置部６の上面にはシリコン系基板であるシリ
コンウェハ７が載置される。
【００１６】シリコンウェハ７は、回路形成面の裏側を
機械研磨によって薄化加工された直後の状態であり、図
２に示すようにシリコンウェハ７の回路形成面に貼着さ
れた保護テープ７ａを載置部６に接触させた姿勢で、す
なわち処理対象面である研磨加工面（回路形成面の裏
側）を上向きにした状態で載置される。
【００１７】載置部６には上面に開口する多数の吸着孔
６ａが設けられており、吸着孔６ａは電極体５の支持部
５ａ内を貫通して設けられた吸引路５ｄと連通してい
る。吸引路５ｄは真空吸引部１１と接続されており、載
置部６の上面にシリコンウェハ７が載置された状態で真
空吸引部１１から真空吸引することにより、シリコンウ
ェハ７は載置部６に真空吸着により保持される。電極体
５や載置部６を有する下部電極３および真空吸引部１１
は、シリコンウェハ７を保持する保持手段となってい
る。なおシリコンウェハ７を保持する保持手段として
は、真空吸着による方法以外にも、電極体５に直流電圧
を印加して静電力によりシリコンウェハ７を吸着保持す
るようにしてもよい。
【００１８】載置部６の内部には冷却用の冷媒流路６
ｂ，６ｃが設けられており、冷媒流路６ｂ，６ｃは支持
部５ａ内を貫通して設けられた管路５ｂ，５ｃと連通し
ている。管路５ｂ，５ｃは温度制御部１０と接続されて
おり、温度制御部１０を駆動することにより、冷媒流路
６ｂ，５ｃ内を冷却水などの冷媒が循環し、これにより
プラズマ処理時に発生した熱によって加熱された載置部
６が冷却され、載置部６の温度が制御される。載置部６
の温度を制御する目的は、プラズマエッチング時にシリ
コンウェハ７の温度を所定の処理温度に保持するためで
あり、この温度制御により後述するようにプラズマエッ
チング処理時において処理対象面のエッチングレートを
均一にすることができるようになっている。
【００１９】電極体５は高周波電源１２と電気的に接続
されている。また真空チャンバ１内の処理室２は、真空
排気・大気開放部１３と接続されている。真空排気・大
気開放部１３は、処理室２からの真空排気、および処理
室２内の真空破壊時の大気開放を行う。
【００２０】上部電極４（対向電極）は、接地部２０に
接地された電極体１５を備えており、電極体１５は上方
に延出した支持部１５ａによって絶縁体１６を介して真
空チャンバ１に装着されている。電極体１５の下面には
微細孔をランダムに多数含んだ多孔質部材１７が装着さ
れている。これらの微細孔は電極体１５に設けられた空
隙部１５ｂと連通しており、さらに空隙部１５ｂは支持
部１５ａ内を貫通して設けられたガス供給路１５ｃを介
してガス供給部１９と接続されている。ここで上部電極
４は、図示しない上下動機構によって上下動可能となっ
ており、上部電極４を上下動させることにより、上部電
極４の下面と下部電極３の上面との間の電極間距離Ｌを
変更することができるようになっている。
【００２１】ガス供給部１９は、第１ガス供給源１９
ａ、第２ガス供給源１９ｂおよびガス切換バルブ１９ｃ
より構成される。第１ガス供給源１９ａは、アルゴンガ
スなどの不活性ガスを、また第２ガス供給源１９ｂは、
４フッ化炭素（ＣＦ4）や６フッ化硫黄（ＳＦ6）などの
フッ素系ガスをそれぞれ含む混合ガスを供給する。ガス
切換バルブ１９ｃを切り換えることにより、処理室２内
にプラズマ発生用ガスとして上述の不活性ガスもしくは
フッ素系ガスを選択的に供給することができる。
【００２２】真空排気・大気開放部１３を駆動して処理
室２内を真空排気し、次いでガス供給部１９を駆動する
ことにより、上部電極４に装着された多孔質部材１７の
微細孔より下方に向けてプラズマ発生用ガスが噴出す
る。この状態で高周波電源１２を駆動して下部電極３の
電極体５に高周波電圧を印加することにより、上部電極
４と下部電極３との間の空間にはプラズマ放電が発生す
る。そしてこのプラズマ放電により発生したプラズマに
よって、載置部６上に載置されたシリコンウェハ７の上
面のプラズマエッチング処理が行われる。
【００２３】次にこのプラズマ処理装置を用いてシリコ
ンウェハ７を対象として行われるプラズマエッチング処
理について、図２、図３を参照して説明する。まず保護
テープ７ａに貼着された状態のシリコンウェハ７は下部
電極３の載置部６上に載置されて真空吸着によって保持
され、この後にプラズマ処理が開始される。
【００２４】まず第１のプラズマエッチング処理が行わ
れる。ここでは、下部電極３と上部電極４との間の電極
間距離Ｌ（図１）を、２０〜５０ｍｍに設定した状態で
プラズマ処理が行われる。図２（ａ）に示すように、ガ
ス切換バルブ１９ｃを第１ガス供給源１９ａ側に切り換
えた状態で、処理室２内の真空排気を行った後にアルゴ
ンガスをプラズマ発生用ガスとして供給する。これによ
り、アルゴンガスが多孔質部材１７の微細孔からシリコ
ンウェハ７の上面に対して吹き付けられる。このとき、
処理室２内のアルゴンガスの圧力は、数Ｐａ〜数十Ｐａ
の圧力範囲に設定される。
【００２５】そしてこの状態で高周波電源１２を駆動し
て下部電極３と上部電極４との間に高周波電圧を印加す
ることにより、シリコンウェハ７の上方の空間でプラズ
マ放電が発生する。ここで、アルゴンガス中でプラズマ
放電が発生することにより、図２（ａ）に示すように、
上部電極４とシリコンウェハ７の上面との間の空間には
プラズマが発生し（斜線部２１参照）、これによりアル
ゴンイオン２２や電子がシリコンウェハ７の表面に衝突
する。
【００２６】そしてこれらのアルゴンイオン２２や電子
が表面に衝突する物理作用により表面のシリコンが部分
的に除去され、図３（ａ）に示すようにシリコンウェハ
７の表面には深さが１〜１０ｎｍ程度の微細な凹部２４
が形成される。この結果、シリコンウェハ７の表面は、
図３（ｂ）に示すように、シリコンが除去された部分の
微細な凹部２４および除去されなかった部分である凸部
２５を有する凹凸形状がシリコンウェハ７の表面全面に
わたって均一に形成される。
【００２７】次いで第２のプラズマエッチング処理が行
われる。ここでは第１のプラズマエッチング工程におけ
る状態から上部電極４を下降させて、電極間距離Ｌ（図
１）を２０ｍｍ以下の距離に設定する。次いで処理室２
内の真空排気を行ってアルゴンガスを排出した後、図２
（ｂ）に示すように、ガス切換バルブ１９ｃを第２ガス
供給源１９ｂ側に切り換え、フッ素系ガスをプラズマ発
生用ガスとして処理室２内に供給する。これにより、フ
ッ素系ガスが多孔質部材１７の微細孔からシリコンウェ
ハ７の上面に対して吹き付けられる。このときの圧力
は、より高密度のプラズマを発生させることを目的とし
て、１００〜１０００Ｐａ程度の圧力範囲に設定され
る。
【００２８】この状態で高周波電源１２を駆動して下部
電極３と上部電極４との間に高周波電圧を印加すること
により、シリコンウェハ７の上方の空間でプラズマ放電
が発生する。ここで、フッ素系ガス中でプラズマ放電が
発生することにより、図２（ｂ）に示すように、上部電
極４とシリコンウェハ７の上面との間の空間にはプラズ
マが発生し（斜線部２３参照）、これにより発生したフ
ッ素ラジカルがシリコンウェハ７の表面に衝突すること
による物理作用とともに、フッ素ラジカルがシリコンと
反応してガス状のシリコン化合物となって蒸散する化学
作用によって、シリコンウェハ７の表面のシリコンが除
去される。
【００２９】このとき、フッ素ラジカルの作用はシリコ
ンウェハ７の表面のうちの平坦部分、すなわち凹部２４
の底面部分に集中的に作用することから、図３（ｃ）に
示すように、第２のプラズマ処理においては、凸部２５
にはあまりエッチング作用が及ばず、凹部２４内が選択
的にエッチング対象となる。これにより、プラズマ処理
時間の経過とともに凹部２４の深さが次第に増大し、図
３（ｄ）に示すように、シリコンウェハ７の表面には深
さが０．１〜１０μｍ程度の凹凸が形成される。
【００３０】この第２のプラズマエッチング工程におい
ては、シリコンウェハ７の温度が４０℃以上の処理温度
となるように、温度制御部１０による制御が行われる。
処理温度をこのような温度範囲に設定してシリコンウェ
ハ７の表面の温度を高めることにより、フッ素ラジカル
とシリコンとの化学反応によって生成されるガス状の反
応生成物分子の動きがより活発となる。
【００３１】この結果、これらの分子がシリコンウェハ
７の表面に衝突した場合に安定して表面に残留する確率
が低下し、シリコンウェハ７の表面からの離脱の度合い
が増加する。したがってこれらの反応生成物がシリコン
ウェハ７の表面に不均一に堆積することによるエッチン
グレートのばらつきを排除して、均一なプラズマエッチ
ングを行うことが可能となっている。
【００３２】このように本実施の形態に示すシリコンウ
ェハ７の表面処理は、第１のプラズマエッチング工程お
よび第２のプラズマエッチング工程を組み合わせたもの
である。この表面処理では、第１のプラズマエッチング
工程においてシリコンウェハ７の表面に全範囲にわたっ
て均一な微細な凹部２４を形成し、この凹部２４の深さ
を第２のプラズマエッチング工程によって増加させるこ
とによって形成される。このような工程の組み合わせに
より、最終的なプラズマエッチング面に形成される凹凸
は、平面的な分布が一様で深さがほぼ均一な形状とな
る。すなわち、シリコンウェハ７のエッチング面は、全
面にわたって均一な白濁状の外観となる。
【００３３】これにより、エッチング面が過度に鏡面状
態となることによる不具合、すなわち印字の視認性の低
下や、ダイボンディング工程において半導体チップと粘
着テープとの粘着力が過大となって半導体チップが粘着
テープから剥離しにくなることによるピックアップミス
の発生を防止することができる。
【００３４】なお上記実施の形態では、第１のプラズマ
エッチング工程および第２のプラズマエッチング工程
を、同一のプラズマ処理装置によって行う例を示してい
るが、第１のプラズマエッチング工程および第２のプラ
ズマエッチング工程をそれぞれ別個の専用処理装置で行
うようにしてもよい。
【００３５】
【発明の効果】本発明によれば、処理対象面に微細な凹
凸を形成する第１のプラズマエッチング工程後に、フッ
素系ガスを含むプラズマ発生用ガスを用いたプラズマ処
理によって第１のプラズマエッチング後の処理対象面を
更にエッチングするようにしたので、最終的なプラズマ
エッチング面に形成される凹凸を平面的な分布が一様で
深さがほぼ均一な形状とすることができ、均一な白濁状
のエッチング面を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のプラズマ処理装置の断
面図
【図２】本発明の一実施の形態のプラズマ処理方法の工
程説明図
【図３】本発明の一実施の形態のプラズマ処理における
エッチング面の拡大断面図
【符号の説明】
１ 真空チャンバ ２ 処理室 ３ 下部電極 ４ 上部電極 ７ シリコンウェハ １９ ガス供給部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土師 宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 酒見 省二 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4K057 DA11 DB06 DD01 DE08 DE14 DG02 DG13 DG16 DM02 DN01 5F004 AA16 BA04 DA01 DA18 DA23 DB01

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】シリコン系基板の処理対象面のエッチング
    処理をプラズマ処理によって行うシリコン系基板の表面
    処理方法であって、前記処理対象面に微細な凹凸を形成
    する第１のプラズマエッチング工程と、第１のプラズマ
    エッチング工程後にフッ素系ガスを含むプラズマ発生用
    ガスを用いたプラズマ処理によって処理対象面を更にエ
    ッチングすることにより均一な白濁状のエッチング面を
    得る第２のプラズマエッチング工程とを含むことを特徴
    とするシリコン系基板の表面処理方法。
  2. 【請求項２】前記第１のプラズマエッチング工程におい
    て、不活性ガスをプラズマ発生用ガスとして用いること
    を特徴とする請求項１記載のシリコン系基板の表面処理
    方法。
  3. 【請求項３】前記第２のプラズマエッチング工程におい
    て、前記シリコン系基板を４０℃以上の温度に保持する
    ことを特徴とする請求項１記載のシリコン系基板の表面
    処理方法。
  4. 【請求項４】前記第１のプラズマエッチング工程および
    第２のプラズマエッチング工程は、同一のプラズマ処理
    装置によって行われることを特徴とする請求項１乃至３
    のいずれかに記載のシリコン系基板の表面処理方法。
JP2001106757A 2001-04-05 2001-04-05 シリコン系基板の表面処理方法 Expired - Fee Related JP3671854B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001106757A JP3671854B2 (ja) 2001-04-05 2001-04-05 シリコン系基板の表面処理方法
US10/114,320 US6784112B2 (en) 2001-04-05 2002-04-03 Method for surface treatment of silicon based substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001106757A JP3671854B2 (ja) 2001-04-05 2001-04-05 シリコン系基板の表面処理方法

Publications (2)

Publication Number Publication Date
JP2002305171A true JP2002305171A (ja) 2002-10-18
JP3671854B2 JP3671854B2 (ja) 2005-07-13

Family

ID=18959207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001106757A Expired - Fee Related JP3671854B2 (ja) 2001-04-05 2001-04-05 シリコン系基板の表面処理方法

Country Status (2)

Country Link
US (1) US6784112B2 (ja)
JP (1) JP3671854B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072140A (ja) * 2003-08-21 2005-03-17 Lintec Corp 半導体装置の製造方法および半導体ウエハ加工装置
US7056831B2 (en) 2002-07-18 2006-06-06 Matsushita Electric Industrial Co., Ltd. Plasma processing apparatus and plasma processing method
JP2006253366A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置製造方法
JP2008187203A (ja) * 2008-04-25 2008-08-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009200332A (ja) * 2008-02-22 2009-09-03 Sumitomo Electric Ind Ltd 窒化物半導体装置およびその製造方法
JP2013247161A (ja) * 2012-05-23 2013-12-09 Ulvac Japan Ltd ドライエッチング装置
JP2015125996A (ja) * 2013-12-25 2015-07-06 トヨタ自動車株式会社 半導体装置の製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
US7387939B2 (en) * 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7202127B2 (en) * 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20060046055A1 (en) * 2004-08-30 2006-03-02 Nan Ya Plastics Corporation Superfine fiber containing grey dope dyed component and the fabric made of the same
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
EP1722466A1 (en) * 2005-05-13 2006-11-15 STMicroelectronics S.r.l. Method and relative circuit for generating a control voltage of a synchronous rectifier
US7517753B2 (en) 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7682978B2 (en) * 2005-06-24 2010-03-23 Tokyo Electron Limited Plasma processing method and high-rate plasma etching apparatus
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7682937B2 (en) * 2005-11-25 2010-03-23 Advanced Laser Separation International B.V. Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
FR2905516B1 (fr) * 2006-09-01 2008-11-07 Centre Nat Rech Scient Procede de gravure plasma d'un substrat semi-conducteur cristallin.
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7902081B2 (en) * 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7682924B2 (en) 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US9786471B2 (en) * 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2536718C3 (de) * 1975-08-18 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung geätzter Strukturen in Festkörperoberflächen durch Ionenätzung und Bestrahlungsmaske zur Verwendung in diesem Verfahren
US5182234A (en) * 1986-03-21 1993-01-26 Advanced Power Technology, Inc. Profile tailored trench etch using a SF6 -O2 etching composition wherein both isotropic and anisotropic etching is achieved by varying the amount of oxygen
JPH01270216A (ja) 1988-04-21 1989-10-27 Matsushita Electric Ind Co Ltd 半導体集積回路モジュール
US5340754A (en) * 1992-09-02 1994-08-23 Motorla, Inc. Method for forming a transistor having a dynamic connection between a substrate and a channel region
US5846442A (en) * 1995-03-02 1998-12-08 Hutchinson Technology Incorporated Controlled diffusion partial etching
US5662768A (en) * 1995-09-21 1997-09-02 Lsi Logic Corporation High surface area trenches for an integrated ciruit device
US5861343A (en) * 1996-08-07 1999-01-19 Vanguard International Semiconductor Corporation Method for fabricating an aligned opening using a photoresist polymer as a side wall spacer
JP2000124177A (ja) 1998-10-15 2000-04-28 Sony Corp 半導体装置の製造方法
JP3560888B2 (ja) 1999-02-09 2004-09-02 シャープ株式会社 半導体装置の製造方法
US6277700B1 (en) * 2000-01-11 2001-08-21 Chartered Semiconductor Manufacturing Ltd. High selective nitride spacer etch with high ratio of spacer width to deposited nitride thickness
US6333271B1 (en) * 2001-03-29 2001-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step plasma etch method for plasma etch processing a microelectronic layer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056831B2 (en) 2002-07-18 2006-06-06 Matsushita Electric Industrial Co., Ltd. Plasma processing apparatus and plasma processing method
JP2005072140A (ja) * 2003-08-21 2005-03-17 Lintec Corp 半導体装置の製造方法および半導体ウエハ加工装置
JP2006253366A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置製造方法
JP2009200332A (ja) * 2008-02-22 2009-09-03 Sumitomo Electric Ind Ltd 窒化物半導体装置およびその製造方法
JP2008187203A (ja) * 2008-04-25 2008-08-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2013247161A (ja) * 2012-05-23 2013-12-09 Ulvac Japan Ltd ドライエッチング装置
JP2015125996A (ja) * 2013-12-25 2015-07-06 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20020148810A1 (en) 2002-10-17
US6784112B2 (en) 2004-08-31
JP3671854B2 (ja) 2005-07-13

Similar Documents

Publication Publication Date Title
JP2002305171A (ja) シリコン系基板の表面処理方法
JP4013753B2 (ja) 半導体ウェハの切断方法
JP2748886B2 (ja) プラズマ処理装置
US7776719B2 (en) Method for manufacturing bonded wafer
US6239036B1 (en) Apparatus and method for plasma etching
US6511917B2 (en) Plasma treatment apparatus and method
JPH10326772A (ja) ドライエッチング装置
JP3166745B2 (ja) プラズマ処理装置ならびにプラズマ処理方法
JP2004247443A (ja) 半導体ウエーハの加工方法
JPH10135182A (ja) レジスト除去方法及びレジスト除去装置
JPH07106307A (ja) プラズマ処理装置およびプラズマ処理方法
JPH053176A (ja) プラズマ処理装置
US6867146B2 (en) Plasma processing method
JPH11149999A (ja) プラズマ処理装置
JPH06104098A (ja) マイクロ波プラズマ処理装置
JP3580255B2 (ja) プラズマ処理方法
JP3164188B2 (ja) プラズマ処理装置
JPH11317396A (ja) エッチング装置
JP2001068452A (ja) 回路パターン形成済シリコン基板のエッチング装置およびエッチング方法
JP4635478B2 (ja) 半導体ウェハのプラズマ処理方法
JP5454776B2 (ja) 貫通孔形成方法
JP2000315861A (ja) 基板のスミア除去装置およびスミア除去方法
JP3637827B2 (ja) プラズマ処理装置
JP2006253222A (ja) エッチング方法及びエッチング装置
JP2000173994A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050411

R151 Written notification of patent or utility model registration

Ref document number: 3671854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees