JPH0794444A - オーミック電極の形成方法およびオーミック電極形成用積層体 - Google Patents
オーミック電極の形成方法およびオーミック電極形成用積層体Info
- Publication number
- JPH0794444A JPH0794444A JP5257657A JP25765793A JPH0794444A JP H0794444 A JPH0794444 A JP H0794444A JP 5257657 A JP5257657 A JP 5257657A JP 25765793 A JP25765793 A JP 25765793A JP H0794444 A JPH0794444 A JP H0794444A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ohmic electrode
- forming
- semiconductor layer
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title description 18
- 239000010409 thin film Substances 0.000 claims abstract description 266
- 239000004065 semiconductor Substances 0.000 claims abstract description 122
- 239000013078 crystal Substances 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 150000001875 compounds Chemical class 0.000 claims abstract description 38
- 238000004544 sputter deposition Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 68
- 229910052751 metal Inorganic materials 0.000 claims description 67
- 239000012535 impurity Substances 0.000 claims description 52
- 238000010438 heat treatment Methods 0.000 claims description 48
- 239000003870 refractory metal Substances 0.000 claims description 45
- 230000004888 barrier function Effects 0.000 claims description 21
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 230000008018 melting Effects 0.000 claims description 10
- 238000002844 melting Methods 0.000 claims description 10
- 229910000765 intermetallic Inorganic materials 0.000 claims description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 45
- 229910000673 Indium arsenide Inorganic materials 0.000 abstract description 44
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 abstract description 44
- 239000010408 film Substances 0.000 abstract description 20
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 126
- 239000000463 material Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 9
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 7
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000000879 optical micrograph Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005555 metalworking Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 ＧａＡｓ系半導体などのIII-Ｖ族化合物半導
体に対する実用的に満足しうる特性を有するオーミック
電極を実現する。 【構成】 ｎ+ 型ＧａＡｓ基板１上に、スパッタリング
法などにより非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳ
ｉ薄膜５およびＷ薄膜６を順次形成し、これらをリフト
オフなどによりパターニングしてオーミック電極形成用
積層体を形成した後、まず例えば３００℃で３０分間熱
処理を行い、その後例えば６５０℃で１秒間熱処理を行
うことにより、オーミック電極７を形成する。
体に対する実用的に満足しうる特性を有するオーミック
電極を実現する。 【構成】 ｎ+ 型ＧａＡｓ基板１上に、スパッタリング
法などにより非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳ
ｉ薄膜５およびＷ薄膜６を順次形成し、これらをリフト
オフなどによりパターニングしてオーミック電極形成用
積層体を形成した後、まず例えば３００℃で３０分間熱
処理を行い、その後例えば６５０℃で１秒間熱処理を行
うことにより、オーミック電極７を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、オーミック電極の形
成方法およびオーミック電極形成用積層体に関し、特
に、III-Ｖ族化合物半導体に対するオーミック電極の形
成に適用して好適なものである。
成方法およびオーミック電極形成用積層体に関し、特
に、III-Ｖ族化合物半導体に対するオーミック電極の形
成に適用して好適なものである。
【０００２】
【従来の技術】化合物半導体を用いたＦＥＴなどのデバ
イスの高性能化や信頼性の向上を図る上で、オーミック
電極の接触抵抗の低減や熱安定性の向上は重要な課題で
ある。しかしながら、化合物半導体、特にＧａＡｓ系半
導体などのIII-Ｖ族化合物半導体に対するオーミック電
極は、上記の要求を満足するものが得られていないのが
現状である。
イスの高性能化や信頼性の向上を図る上で、オーミック
電極の接触抵抗の低減や熱安定性の向上は重要な課題で
ある。しかしながら、化合物半導体、特にＧａＡｓ系半
導体などのIII-Ｖ族化合物半導体に対するオーミック電
極は、上記の要求を満足するものが得られていないのが
現状である。
【０００３】現在、ＧａＡｓ系半導体に対するオーミッ
ク電極の材料として最もよく用いられているものは、Ａ
ｕＧｅ／Ｎｉである。このＡｕＧｅ／Ｎｉをオーミック
電極の材料として用いた場合には、４００〜５００℃の
熱処理により、ＧａＡｓ系半導体とオーミック接触する
オーミック電極を形成することができる。
ク電極の材料として最もよく用いられているものは、Ａ
ｕＧｅ／Ｎｉである。このＡｕＧｅ／Ｎｉをオーミック
電極の材料として用いた場合には、４００〜５００℃の
熱処理により、ＧａＡｓ系半導体とオーミック接触する
オーミック電極を形成することができる。
【０００４】このようにＡｕＧｅ／Ｎｉをオーミック電
極の材料として用いる場合の最も大きな問題は、この材
料を用いて形成されるオーミック電極の熱安定性が悪い
ことである。すなわち、ＡｕＧｅ／Ｎｉ中にＡｕが多量
に含まれている（通常用いられるＡｕＧｅ中には８８％
のＡｕが含まれている）ことにより、４００℃以上の温
度でＧａＡｓとＡｕとが反応してβ−ＡｕＧａ（六方最
密（ＨＣＰ）構造で融点Ｔm ＝３７５℃）が形成される
ため、オーミック電極の接触抵抗は低下するものの、熱
安定性は劣化する。その結果、オーミック電極形成後に
行われる化学気相成長（ＣＶＤ）などの高温プロセスに
よりデバイス特性の劣化が引き起こされる。
極の材料として用いる場合の最も大きな問題は、この材
料を用いて形成されるオーミック電極の熱安定性が悪い
ことである。すなわち、ＡｕＧｅ／Ｎｉ中にＡｕが多量
に含まれている（通常用いられるＡｕＧｅ中には８８％
のＡｕが含まれている）ことにより、４００℃以上の温
度でＧａＡｓとＡｕとが反応してβ−ＡｕＧａ（六方最
密（ＨＣＰ）構造で融点Ｔm ＝３７５℃）が形成される
ため、オーミック電極の接触抵抗は低下するものの、熱
安定性は劣化する。その結果、オーミック電極形成後に
行われる化学気相成長（ＣＶＤ）などの高温プロセスに
よりデバイス特性の劣化が引き起こされる。
【０００５】この問題を図１２に示すＧａＡｓ ＪＦＥ
Ｔの製造プロセスを例にとって具体的に説明すると次の
ようになる。すなわち、この製造プロセスでは、まず、
図１２Ａに示すように、半絶縁性ＧａＡｓ基板１０１中
に、ｎ型不純物の選択的なイオン注入およびその後の熱
処理によりｎ型チャネル層１０２を形成する。次に、半
絶縁性ＧａＡｓ基板１０１の全面にＳｉ3 Ｎ4 膜のよう
な絶縁膜１０３を形成した後、この絶縁膜１０３の所定
部分をエッチング除去して開口１０３ａを形成する。こ
の後、この開口１０３ａを通じてｎ型チャネル層１０２
中にｐ型不純物としてＺｎを拡散させることによりｐ+
型ゲート領域１０４を形成する。次に、図１２Ｂに示す
ように、絶縁膜１０３の所定部分をエッチング除去して
開口１０３ｂ、１０３ｃを形成した後、開口１０３ａ、
１０３ｂ、１０３ｃの部分におけるｎ型チャネル層１０
２上にＡｕＧｅ／Ｎｉを材料として用いてそれぞれゲー
ト電極、ソース電極およびドレイン電極としてのオーミ
ック電極１０５、１０６、１０７を形成する。次に、図
１２Ｃに示すように、それぞれオーミック電極１０６、
１０７と接続された一層目の配線１０８、１０９を形成
する。次に、図１２Ｄに示すように、後述の二層目の配
線との電気的絶縁のための例えばＳｉ3 Ｎ4膜のような
層間絶縁膜１１０をＣＶＤ法により全面に形成した後、
この層間絶縁膜１１０の所定部分をエッチング除去して
開口１１０ａ、１１０ｂを形成する。ここで、この層間
絶縁膜１１０をＣＶＤ法により形成する際に４００℃近
い高温プロセスを経るため、デバイス特性の劣化が生じ
るのである。二層目の配線を形成するには、二層目の配
線のコンタクト部などを除いた部分の表面に例えばレジ
スト１１１を形成する。次に、全面に二層目の配線形成
用の材料を形成した後、レジスト１１１を除去する。こ
れによって、図１２Ｅに示すように、二層目の配線１１
２、１１３がエアーブリッジ配線として形成される。
Ｔの製造プロセスを例にとって具体的に説明すると次の
ようになる。すなわち、この製造プロセスでは、まず、
図１２Ａに示すように、半絶縁性ＧａＡｓ基板１０１中
に、ｎ型不純物の選択的なイオン注入およびその後の熱
処理によりｎ型チャネル層１０２を形成する。次に、半
絶縁性ＧａＡｓ基板１０１の全面にＳｉ3 Ｎ4 膜のよう
な絶縁膜１０３を形成した後、この絶縁膜１０３の所定
部分をエッチング除去して開口１０３ａを形成する。こ
の後、この開口１０３ａを通じてｎ型チャネル層１０２
中にｐ型不純物としてＺｎを拡散させることによりｐ+
型ゲート領域１０４を形成する。次に、図１２Ｂに示す
ように、絶縁膜１０３の所定部分をエッチング除去して
開口１０３ｂ、１０３ｃを形成した後、開口１０３ａ、
１０３ｂ、１０３ｃの部分におけるｎ型チャネル層１０
２上にＡｕＧｅ／Ｎｉを材料として用いてそれぞれゲー
ト電極、ソース電極およびドレイン電極としてのオーミ
ック電極１０５、１０６、１０７を形成する。次に、図
１２Ｃに示すように、それぞれオーミック電極１０６、
１０７と接続された一層目の配線１０８、１０９を形成
する。次に、図１２Ｄに示すように、後述の二層目の配
線との電気的絶縁のための例えばＳｉ3 Ｎ4膜のような
層間絶縁膜１１０をＣＶＤ法により全面に形成した後、
この層間絶縁膜１１０の所定部分をエッチング除去して
開口１１０ａ、１１０ｂを形成する。ここで、この層間
絶縁膜１１０をＣＶＤ法により形成する際に４００℃近
い高温プロセスを経るため、デバイス特性の劣化が生じ
るのである。二層目の配線を形成するには、二層目の配
線のコンタクト部などを除いた部分の表面に例えばレジ
スト１１１を形成する。次に、全面に二層目の配線形成
用の材料を形成した後、レジスト１１１を除去する。こ
れによって、図１２Ｅに示すように、二層目の配線１１
２、１１３がエアーブリッジ配線として形成される。
【０００６】上述のようにオーミック電極の材料として
ＡｕＧｅ／Ｎｉを用いた場合には、上記の問題のほか
に、ＧａＡｓとＡｕとの反応によりβ−ＡｕＧａが形成
されることにより、オーミック電極の表面の面荒れが生
じ、これが後の微細加工を行う上で大きな問題となって
いる。
ＡｕＧｅ／Ｎｉを用いた場合には、上記の問題のほか
に、ＧａＡｓとＡｕとの反応によりβ−ＡｕＧａが形成
されることにより、オーミック電極の表面の面荒れが生
じ、これが後の微細加工を行う上で大きな問題となって
いる。
【０００７】これらの問題を解決するために、これまで
に種々のオーミック電極材料の研究が行われている。と
ころで、オーミック接触を考えた場合、最も理想的とさ
れるのは、図１３に示すように、電極金属との界面にお
けるエネルギー障壁を低下させ、上述のβ−ＡｕＧａの
ような低融点の化合物を含まない金属でオーミック接触
を得ることである。なお、図１３において、Ｅc および
Ｅv はそれぞれ伝導帯の下端のエネルギーおよび価電子
帯の上端のエネルギー、ＥF はフェルミエネルギーを示
す。このような構造のオーミック電極は、有機金属化学
気相成長（ＭＯＣＶＤ）法などのエピタキシャル成長法
によりＧａＡｓ基板上にＩｎx Ｇａ1-xＡｓ層を低エネ
ルギー障壁の中間層として形成し、その上に電極金属を
形成することにより得られている。しかしながら、この
ような構造のオーミック電極を得るために、ＭＯＣＶＤ
装置などのエピタキシャル成長装置を用いることは、プ
ロセスウィンドウを小さくし、また、量産性も悪くす
る。
に種々のオーミック電極材料の研究が行われている。と
ころで、オーミック接触を考えた場合、最も理想的とさ
れるのは、図１３に示すように、電極金属との界面にお
けるエネルギー障壁を低下させ、上述のβ−ＡｕＧａの
ような低融点の化合物を含まない金属でオーミック接触
を得ることである。なお、図１３において、Ｅc および
Ｅv はそれぞれ伝導帯の下端のエネルギーおよび価電子
帯の上端のエネルギー、ＥF はフェルミエネルギーを示
す。このような構造のオーミック電極は、有機金属化学
気相成長（ＭＯＣＶＤ）法などのエピタキシャル成長法
によりＧａＡｓ基板上にＩｎx Ｇａ1-xＡｓ層を低エネ
ルギー障壁の中間層として形成し、その上に電極金属を
形成することにより得られている。しかしながら、この
ような構造のオーミック電極を得るために、ＭＯＣＶＤ
装置などのエピタキシャル成長装置を用いることは、プ
ロセスウィンドウを小さくし、また、量産性も悪くす
る。
【０００８】このような問題を解決するために、低エネ
ルギー障壁の中間層としてのＩｎＡｓ層をＩｎＡｓをタ
ーゲットとして用いたスパッタリング法により形成する
とともに、Ｗ薄膜およびＮｉ薄膜は電子ビーム蒸着法を
用いて形成して、ＩｎＡｓ／Ｗ構造、ＩｎＡｓ／Ｎｉ／
Ｗ構造、Ｎｉ／ＩｎＡｓ／Ｎｉ／Ｗ構造などの積層体を
ＧａＡｓ基板上に形成し、その後に熱処理を行うことに
より、熱安定性が良好なオーミック電極を形成すること
ができることが報告されている（J. Appl. Phys. 68, 2
475(1990))。図１４はその一例を示し、ｎ型ＧａＡｓ基
板２００上にスパッタリング法によりＩｎＡｓ層２０１
を形成し、さらにこのＩｎＡｓ層２０１上にＮｉ薄膜２
０２およびＷ薄膜２０３を順次形成した後、熱処理を行
うことによりオーミック電極を形成する。
ルギー障壁の中間層としてのＩｎＡｓ層をＩｎＡｓをタ
ーゲットとして用いたスパッタリング法により形成する
とともに、Ｗ薄膜およびＮｉ薄膜は電子ビーム蒸着法を
用いて形成して、ＩｎＡｓ／Ｗ構造、ＩｎＡｓ／Ｎｉ／
Ｗ構造、Ｎｉ／ＩｎＡｓ／Ｎｉ／Ｗ構造などの積層体を
ＧａＡｓ基板上に形成し、その後に熱処理を行うことに
より、熱安定性が良好なオーミック電極を形成すること
ができることが報告されている（J. Appl. Phys. 68, 2
475(1990))。図１４はその一例を示し、ｎ型ＧａＡｓ基
板２００上にスパッタリング法によりＩｎＡｓ層２０１
を形成し、さらにこのＩｎＡｓ層２０１上にＮｉ薄膜２
０２およびＷ薄膜２０３を順次形成した後、熱処理を行
うことによりオーミック電極を形成する。
【０００９】この方法は、ＩｎＡｓ層２０１の形成に高
速で成膜を行うことができるスパッタリング法を用いて
いるので、非常に量産性に優れている。また、このオー
ミック電極は、その最上層に高融点金属であるＷ薄膜２
０３を用いていることから、このオーミック電極に接続
する金属配線の材料としてＡｌ、Ａｕといったあらゆる
金属をバリアメタルを用いることなく利用することがで
きるなど、プロセスの自由度も大きい。しかしながら、
この方法では、ＩｎＡｓ層２０１中にドナーとなる不純
物を導入することができないことや、熱処理時に微量の
ＩｎがＷ薄膜２０３上に拡散することなどにより、十分
に低い接触抵抗を得ることができないという大きな問題
を有している。また、熱処理時にＩｎがＷ薄膜２０３上
に拡散する結果、オーミック電極の表面が荒れ、モフォ
ロジーが極めて悪くなるという問題もある。
速で成膜を行うことができるスパッタリング法を用いて
いるので、非常に量産性に優れている。また、このオー
ミック電極は、その最上層に高融点金属であるＷ薄膜２
０３を用いていることから、このオーミック電極に接続
する金属配線の材料としてＡｌ、Ａｕといったあらゆる
金属をバリアメタルを用いることなく利用することがで
きるなど、プロセスの自由度も大きい。しかしながら、
この方法では、ＩｎＡｓ層２０１中にドナーとなる不純
物を導入することができないことや、熱処理時に微量の
ＩｎがＷ薄膜２０３上に拡散することなどにより、十分
に低い接触抵抗を得ることができないという大きな問題
を有している。また、熱処理時にＩｎがＷ薄膜２０３上
に拡散する結果、オーミック電極の表面が荒れ、モフォ
ロジーが極めて悪くなるという問題もある。
【００１０】
【発明が解決しようとする課題】上述のように、従来の
ＧａＡｓ系半導体に対するオーミック電極はいずれも不
満足なものであるため、実用上満足しうる特性を有する
オーミック電極の実現が望まれていた。
ＧａＡｓ系半導体に対するオーミック電極はいずれも不
満足なものであるため、実用上満足しうる特性を有する
オーミック電極の実現が望まれていた。
【００１１】従って、この発明の目的は、ＧａＡｓ系半
導体その他のIII-Ｖ族化合物半導体に対する、実用的に
満足しうる特性を有するオーミック電極を容易に、しか
も高い生産性で形成することができるオーミック電極の
形成方法を提供することにある。
導体その他のIII-Ｖ族化合物半導体に対する、実用的に
満足しうる特性を有するオーミック電極を容易に、しか
も高い生産性で形成することができるオーミック電極の
形成方法を提供することにある。
【００１２】この発明の他の目的は、ＧａＡｓ系半導体
その他のIII-Ｖ族化合物半導体に対する、実用的に満足
しうる特性を有するオーミック電極を容易に形成するこ
とができるオーミック電極形成用積層体を提供すること
にある。
その他のIII-Ｖ族化合物半導体に対する、実用的に満足
しうる特性を有するオーミック電極を容易に形成するこ
とができるオーミック電極形成用積層体を提供すること
にある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、この発明によるオーミック電極の形成方法は、III-
Ｖ族化合物半導体基体（１）上に、非単結晶半導体層
（３）および金属または金属間化合物から成る薄膜
（４、５、６）であって、非単結晶半導体層（３）およ
び薄膜（４、５、６）のうちの少なくとも一方は少なく
とも非単結晶半導体層（３）に対してドナーとなる不純
物を含み、かつ、非単結晶半導体層（３）と薄膜（４、
５、６）との間のエネルギー障壁の高さはIII-Ｖ族化合
物半導体基体（１）と薄膜（４、５、６）との間のエネ
ルギー障壁の高さよりも低いものを順次形成する工程
と、非単結晶半導体層（３）および薄膜（４、５、６）
が形成されたIII-Ｖ族化合物半導体基体（１）を熱処理
する工程とを有する。
に、この発明によるオーミック電極の形成方法は、III-
Ｖ族化合物半導体基体（１）上に、非単結晶半導体層
（３）および金属または金属間化合物から成る薄膜
（４、５、６）であって、非単結晶半導体層（３）およ
び薄膜（４、５、６）のうちの少なくとも一方は少なく
とも非単結晶半導体層（３）に対してドナーとなる不純
物を含み、かつ、非単結晶半導体層（３）と薄膜（４、
５、６）との間のエネルギー障壁の高さはIII-Ｖ族化合
物半導体基体（１）と薄膜（４、５、６）との間のエネ
ルギー障壁の高さよりも低いものを順次形成する工程
と、非単結晶半導体層（３）および薄膜（４、５、６）
が形成されたIII-Ｖ族化合物半導体基体（１）を熱処理
する工程とを有する。
【００１４】ここで、III-Ｖ族化合物半導体基体は、好
適には、融点が９００℃以上であるものである。このII
I-Ｖ族化合物半導体基体には、例えばＧａＡｓ、ＡｌＧ
ａＡｓ、ＩｎＧａＡｓなどから成る基板または層が含ま
れる。また、このIII-Ｖ族化合物半導体基体がｎ型であ
る場合、このIII-Ｖ族化合物半導体基体中にはドナーと
なる不純物として、例えばＳｉ、Ｇｅ、Ｔｅ、Ｓｎなど
が含まれる。これらのドナーとなる不純物は、例えばイ
オン注入、液相エピタキシー（ＬＰＥ）、分子線エピタ
キシー（ＭＢＥ）、有機金属気相エピタキシー（ＭＯＶ
ＰＥ）などの方法によりIII-Ｖ族化合物半導体基体中に
導入される。
適には、融点が９００℃以上であるものである。このII
I-Ｖ族化合物半導体基体には、例えばＧａＡｓ、ＡｌＧ
ａＡｓ、ＩｎＧａＡｓなどから成る基板または層が含ま
れる。また、このIII-Ｖ族化合物半導体基体がｎ型であ
る場合、このIII-Ｖ族化合物半導体基体中にはドナーと
なる不純物として、例えばＳｉ、Ｇｅ、Ｔｅ、Ｓｎなど
が含まれる。これらのドナーとなる不純物は、例えばイ
オン注入、液相エピタキシー（ＬＰＥ）、分子線エピタ
キシー（ＭＢＥ）、有機金属気相エピタキシー（ＭＯＶ
ＰＥ）などの方法によりIII-Ｖ族化合物半導体基体中に
導入される。
【００１５】非単結晶半導体層は、好適には、融点が９
００℃以上であるものである。この非単結晶半導体層に
は、非単結晶ＩｎＡｓ層や非単結晶ＩｎＧａＡｓ層など
が含まれる。ここで、「非単結晶」とは、単結晶ではな
く、多結晶または非晶質であることを意味する。この非
単結晶半導体層は、好適には、スパッタリング法により
形成されるが、他の方法、例えば真空蒸着法、特に電子
ビーム蒸着法によって形成してもよい。この非単結晶半
導体層をスパッタリング法により形成する場合には、タ
ーゲットとしてこの非単結晶半導体層と同一の半導体材
料から成る単一のターゲットを用いた通常のスパッタリ
ング法を用いることができるほか、この非単結晶半導体
層の各構成元素から成る複数のターゲットを用いた同時
スパッタリング法を用いることもできる。また、単一の
ターゲットを用いる場合にはそのターゲットとして非単
結晶半導体層に対してドナーとなる不純物を含むものを
用い、複数のターゲットを用いる場合にはその少なくと
も一つのターゲットとして非単結晶半導体層に対してド
ナーとなる不純物を含むものを用いることにより、ドナ
ーとなる不純物を含む非単結晶半導体層を形成すること
ができる。
００℃以上であるものである。この非単結晶半導体層に
は、非単結晶ＩｎＡｓ層や非単結晶ＩｎＧａＡｓ層など
が含まれる。ここで、「非単結晶」とは、単結晶ではな
く、多結晶または非晶質であることを意味する。この非
単結晶半導体層は、好適には、スパッタリング法により
形成されるが、他の方法、例えば真空蒸着法、特に電子
ビーム蒸着法によって形成してもよい。この非単結晶半
導体層をスパッタリング法により形成する場合には、タ
ーゲットとしてこの非単結晶半導体層と同一の半導体材
料から成る単一のターゲットを用いた通常のスパッタリ
ング法を用いることができるほか、この非単結晶半導体
層の各構成元素から成る複数のターゲットを用いた同時
スパッタリング法を用いることもできる。また、単一の
ターゲットを用いる場合にはそのターゲットとして非単
結晶半導体層に対してドナーとなる不純物を含むものを
用い、複数のターゲットを用いる場合にはその少なくと
も一つのターゲットとして非単結晶半導体層に対してド
ナーとなる不純物を含むものを用いることにより、ドナ
ーとなる不純物を含む非単結晶半導体層を形成すること
ができる。
【００１６】III-Ｖ族化合物半導体基体と非単結晶半導
体層との間には、非単結晶半導体層のIII-Ｖ族化合物半
導体基体に対する濡れ性を向上させるためなどの目的
で、例えばＮｉ薄膜のような金属薄膜を形成してもよ
い。この金属薄膜としては、非単結晶半導体層に対して
ドナーとなる不純物を含むものを用いてもよい。
体層との間には、非単結晶半導体層のIII-Ｖ族化合物半
導体基体に対する濡れ性を向上させるためなどの目的
で、例えばＮｉ薄膜のような金属薄膜を形成してもよ
い。この金属薄膜としては、非単結晶半導体層に対して
ドナーとなる不純物を含むものを用いてもよい。
【００１７】この発明によるオーミック電極の形成方法
の一実施形態においては、非単結晶半導体層上の薄膜
は、金属薄膜およびこの金属薄膜上に形成された高融点
金属シリサイド薄膜を有する。この場合、金属薄膜は、
より低い温度での熱処理により低い接触抵抗のオーミッ
ク電極を形成することができるようにするためなどの理
由により用いられる。また、高融点金属シリサイド薄膜
は、それに含まれるＳｉを非単結晶半導体層に対してド
ナーとなる不純物としてこの非単結晶半導体層中に拡散
させるための不純物拡散源として用いられるほか、熱処
理時に非単結晶半導体層の構成元素、例えばＩｎが電極
表面側に拡散するのを防止するために用いられる。この
高融点金属シリサイド薄膜上には、オーミック電極のシ
ート抵抗の低減を図るためや、バリアメタルを用いるこ
となくオーミック電極に金属配線を接続することができ
るようにするためなどの理由により、好適には、高融点
金属シリサイド薄膜に比べて抵抗率が低く、しかも配線
に用いられる材料との反応が起こりにくい高融点金属薄
膜が形成される。ここで、金属薄膜としてはＮｉ薄膜や
Ｃｏ薄膜を用いることができる。また、高融点金属シリ
サイド薄膜としてはＷＳｉ薄膜のほか、ＭｏＳｉ薄膜、
ＴａＳｉ薄膜などを用いることができる。さらに、高融
点金属薄膜としては、Ｗ薄膜のほか、Ｍｏ薄膜、Ｔａ薄
膜などを用いることができる。
の一実施形態においては、非単結晶半導体層上の薄膜
は、金属薄膜およびこの金属薄膜上に形成された高融点
金属シリサイド薄膜を有する。この場合、金属薄膜は、
より低い温度での熱処理により低い接触抵抗のオーミッ
ク電極を形成することができるようにするためなどの理
由により用いられる。また、高融点金属シリサイド薄膜
は、それに含まれるＳｉを非単結晶半導体層に対してド
ナーとなる不純物としてこの非単結晶半導体層中に拡散
させるための不純物拡散源として用いられるほか、熱処
理時に非単結晶半導体層の構成元素、例えばＩｎが電極
表面側に拡散するのを防止するために用いられる。この
高融点金属シリサイド薄膜上には、オーミック電極のシ
ート抵抗の低減を図るためや、バリアメタルを用いるこ
となくオーミック電極に金属配線を接続することができ
るようにするためなどの理由により、好適には、高融点
金属シリサイド薄膜に比べて抵抗率が低く、しかも配線
に用いられる材料との反応が起こりにくい高融点金属薄
膜が形成される。ここで、金属薄膜としてはＮｉ薄膜や
Ｃｏ薄膜を用いることができる。また、高融点金属シリ
サイド薄膜としてはＷＳｉ薄膜のほか、ＭｏＳｉ薄膜、
ＴａＳｉ薄膜などを用いることができる。さらに、高融
点金属薄膜としては、Ｗ薄膜のほか、Ｍｏ薄膜、Ｔａ薄
膜などを用いることができる。
【００１８】この発明によるオーミック電極の形成方法
の他の実施形態においては、非単結晶半導体層上の薄膜
は、少なくとも非単結晶半導体層に対してドナーとなる
不純物を含む金属薄膜およびこの金属薄膜上に形成され
た高融点金属薄膜を有する。この場合、少なくとも非単
結晶半導体層に対してドナーとなる不純物を含む金属薄
膜は、より低い温度での熱処理により低い接触抵抗のオ
ーミック電極を形成することができるようにするために
用いられるほか、非単結晶半導体層に対してドナーとな
る不純物をこの非単結晶半導体層中に拡散させるための
不純物拡散源として用いられる。高融点金属薄膜は、オ
ーミック電極のシート抵抗の低減を図るためや、バリア
メタルを用いることなくオーミック電極に金属配線を接
続することができるようにするためなどの理由により用
いられる。ここで、金属薄膜としてはＮｉ薄膜やＣｏ薄
膜を用いることができる。また、高融点金属薄膜として
は、Ｗ薄膜のほか、Ｍｏ薄膜、Ｔａ薄膜などを用いるこ
とができる。
の他の実施形態においては、非単結晶半導体層上の薄膜
は、少なくとも非単結晶半導体層に対してドナーとなる
不純物を含む金属薄膜およびこの金属薄膜上に形成され
た高融点金属薄膜を有する。この場合、少なくとも非単
結晶半導体層に対してドナーとなる不純物を含む金属薄
膜は、より低い温度での熱処理により低い接触抵抗のオ
ーミック電極を形成することができるようにするために
用いられるほか、非単結晶半導体層に対してドナーとな
る不純物をこの非単結晶半導体層中に拡散させるための
不純物拡散源として用いられる。高融点金属薄膜は、オ
ーミック電極のシート抵抗の低減を図るためや、バリア
メタルを用いることなくオーミック電極に金属配線を接
続することができるようにするためなどの理由により用
いられる。ここで、金属薄膜としてはＮｉ薄膜やＣｏ薄
膜を用いることができる。また、高融点金属薄膜として
は、Ｗ薄膜のほか、Ｍｏ薄膜、Ｔａ薄膜などを用いるこ
とができる。
【００１９】この発明によるオーミック電極の形成方法
の他の実施形態においては、非単結晶半導体層上の薄膜
は、金属薄膜、少なくとも非単結晶半導体層に対してド
ナーとなる不純物から成る薄膜およびこの薄膜上に形成
された高融点金属薄膜を有する。この場合、金属薄膜
は、より低い温度での熱処理により低い接触抵抗のオー
ミック電極を形成することができるようにするためなど
の理由により用いられる。少なくとも非単結晶半導体層
に対してドナーとなる不純物から成る薄膜は、非単結晶
半導体層に対してドナーとなる不純物をこの非単結晶半
導体層中に拡散させるための不純物拡散源として用いら
れる。高融点金属薄膜は、オーミック電極のシート抵抗
の低減を図るためや、バリアメタルを用いることなくオ
ーミック電極に金属配線を接続することができるように
するためなどの理由により用いられる。ここで、金属薄
膜としてはＮｉ薄膜やＣｏ薄膜を用いることができる。
また、高融点金属薄膜としては、Ｗ薄膜のほか、Ｍｏ薄
膜、Ｔａ薄膜などを用いることができる。
の他の実施形態においては、非単結晶半導体層上の薄膜
は、金属薄膜、少なくとも非単結晶半導体層に対してド
ナーとなる不純物から成る薄膜およびこの薄膜上に形成
された高融点金属薄膜を有する。この場合、金属薄膜
は、より低い温度での熱処理により低い接触抵抗のオー
ミック電極を形成することができるようにするためなど
の理由により用いられる。少なくとも非単結晶半導体層
に対してドナーとなる不純物から成る薄膜は、非単結晶
半導体層に対してドナーとなる不純物をこの非単結晶半
導体層中に拡散させるための不純物拡散源として用いら
れる。高融点金属薄膜は、オーミック電極のシート抵抗
の低減を図るためや、バリアメタルを用いることなくオ
ーミック電極に金属配線を接続することができるように
するためなどの理由により用いられる。ここで、金属薄
膜としてはＮｉ薄膜やＣｏ薄膜を用いることができる。
また、高融点金属薄膜としては、Ｗ薄膜のほか、Ｍｏ薄
膜、Ｔａ薄膜などを用いることができる。
【００２０】この発明によるオーミック電極の形成方法
の他の実施形態においては、非単結晶半導体層は少なく
とも非単結晶半導体層に対してドナーとなる不純物を含
み、かつ、非単結晶半導体層上の薄膜は、金属薄膜およ
びこの金属薄膜上に形成された高融点金属薄膜を有す
る。この場合、金属薄膜は、より低い温度での熱処理に
より低い接触抵抗のオーミック電極を形成することがで
きるようにするためなどの理由により用いられる。高融
点金属薄膜は、オーミック電極のシート抵抗の低減を図
るためや、バリアメタルを用いることなくオーミック電
極に金属配線を接続することができるようにするためな
どの理由により用いられる。ここで、金属薄膜としては
Ｎｉ薄膜やＣｏ薄膜を用いることができる。高融点金属
薄膜としては、Ｗ薄膜のほか、Ｍｏ薄膜、Ｔａ薄膜など
を用いることができる。
の他の実施形態においては、非単結晶半導体層は少なく
とも非単結晶半導体層に対してドナーとなる不純物を含
み、かつ、非単結晶半導体層上の薄膜は、金属薄膜およ
びこの金属薄膜上に形成された高融点金属薄膜を有す
る。この場合、金属薄膜は、より低い温度での熱処理に
より低い接触抵抗のオーミック電極を形成することがで
きるようにするためなどの理由により用いられる。高融
点金属薄膜は、オーミック電極のシート抵抗の低減を図
るためや、バリアメタルを用いることなくオーミック電
極に金属配線を接続することができるようにするためな
どの理由により用いられる。ここで、金属薄膜としては
Ｎｉ薄膜やＣｏ薄膜を用いることができる。高融点金属
薄膜としては、Ｗ薄膜のほか、Ｍｏ薄膜、Ｔａ薄膜など
を用いることができる。
【００２１】なお、上記の高融点金属薄膜上には、オー
ミック電極のシート抵抗の低減を図る見地から、必要に
応じて、例えばＡｌ薄膜、Ａｕ薄膜、Ａｕ／Ｔｉ薄膜な
どを形成してもよい。
ミック電極のシート抵抗の低減を図る見地から、必要に
応じて、例えばＡｌ薄膜、Ａｕ薄膜、Ａｕ／Ｔｉ薄膜な
どを形成してもよい。
【００２２】非単結晶半導体層上の薄膜、すなわち金属
薄膜、高融点金属シリサイド薄膜、高融点金属薄膜など
は、スパッタリング法や、真空蒸着法、特に電子ビーム
蒸着法によって形成することができる。これらの金属薄
膜、高融点金属シリサイド薄膜、高融点金属薄膜などを
スパッタリング法により形成する場合には、ターゲット
としてこれらと同一の材料から成る単一のターゲットを
用いた通常のスパッタリング法を用いることができるほ
か、これらの各構成元素から成る複数のターゲットを用
いた同時スパッタリング法を用いることもできる。ま
た、これらの金属薄膜、高融点金属シリサイド薄膜、高
融点金属薄膜などを真空蒸着法により形成する場合に
は、これらと同一の材料から成る単一の蒸着源またはこ
れらの各構成元素から成る複数の蒸着源を用いることが
できる。さらに、高融点金属薄膜は、場合によってはＣ
ＶＤ法により形成してもよい。
薄膜、高融点金属シリサイド薄膜、高融点金属薄膜など
は、スパッタリング法や、真空蒸着法、特に電子ビーム
蒸着法によって形成することができる。これらの金属薄
膜、高融点金属シリサイド薄膜、高融点金属薄膜などを
スパッタリング法により形成する場合には、ターゲット
としてこれらと同一の材料から成る単一のターゲットを
用いた通常のスパッタリング法を用いることができるほ
か、これらの各構成元素から成る複数のターゲットを用
いた同時スパッタリング法を用いることもできる。ま
た、これらの金属薄膜、高融点金属シリサイド薄膜、高
融点金属薄膜などを真空蒸着法により形成する場合に
は、これらと同一の材料から成る単一の蒸着源またはこ
れらの各構成元素から成る複数の蒸着源を用いることが
できる。さらに、高融点金属薄膜は、場合によってはＣ
ＶＤ法により形成してもよい。
【００２３】非単結晶半導体層に対してドナーとなる不
純物としては、Ｓｉ、Ｇｅ、ＴｅおよびＳｎから成る群
より選ばれた一種または複数種の不純物を用いることが
できる。これらの不純物は、III-Ｖ族化合物半導体基体
に対してもドナーとなるものである。
純物としては、Ｓｉ、Ｇｅ、ＴｅおよびＳｎから成る群
より選ばれた一種または複数種の不純物を用いることが
できる。これらの不純物は、III-Ｖ族化合物半導体基体
に対してもドナーとなるものである。
【００２４】この発明によるオーミック電極の形成方法
において、熱処理の温度は、非単結晶半導体層を結晶化
させることができる温度に選ばれるが、この温度は、使
用されるIII-Ｖ族化合物半導体基体や非単結晶半導体層
の融点との兼ね合いなどにより、好適には、９００℃以
下に選ばれる。また、この熱処理は、好適には、二段階
にわたって行われる。具体的には、一回目の熱処理を二
回目の熱処理の温度よりも低い温度、例えば２００〜４
００℃の温度で行い、その後、二回目の熱処理を５００
〜９００℃の温度で行う。
において、熱処理の温度は、非単結晶半導体層を結晶化
させることができる温度に選ばれるが、この温度は、使
用されるIII-Ｖ族化合物半導体基体や非単結晶半導体層
の融点との兼ね合いなどにより、好適には、９００℃以
下に選ばれる。また、この熱処理は、好適には、二段階
にわたって行われる。具体的には、一回目の熱処理を二
回目の熱処理の温度よりも低い温度、例えば２００〜４
００℃の温度で行い、その後、二回目の熱処理を５００
〜９００℃の温度で行う。
【００２５】この発明によるオーミック電極形成用積層
体は、III-Ｖ族化合物半導体基体（１）上に順次形成さ
れた、非単結晶半導体層（３）および金属または金属間
化合物から成る薄膜（４、５、６）であって、非単結晶
半導体層（３）および薄膜（４、５、６）のうちの少な
くとも一方は少なくとも非単結晶半導体層（３）に対し
てドナーとなる不純物を含み、かつ、非単結晶半導体層
（３）と薄膜（４、５、６）との間のエネルギー障壁の
高さはIII-Ｖ族化合物半導体基体（１）と薄膜（４、
５、６）との間のエネルギー障壁の高さよりも低いもの
から成る。
体は、III-Ｖ族化合物半導体基体（１）上に順次形成さ
れた、非単結晶半導体層（３）および金属または金属間
化合物から成る薄膜（４、５、６）であって、非単結晶
半導体層（３）および薄膜（４、５、６）のうちの少な
くとも一方は少なくとも非単結晶半導体層（３）に対し
てドナーとなる不純物を含み、かつ、非単結晶半導体層
（３）と薄膜（４、５、６）との間のエネルギー障壁の
高さはIII-Ｖ族化合物半導体基体（１）と薄膜（４、
５、６）との間のエネルギー障壁の高さよりも低いもの
から成る。
【００２６】この発明によるオーミック電極形成用積層
体において、III-Ｖ族化合物半導体基体、非単結晶半導
体層、金属または金属間化合物から成る薄膜、非単結晶
半導体層に対してドナーとなる不純物などやその他のこ
とは、この発明によるオーミック電極の形成方法の説明
において述べたと同様である。
体において、III-Ｖ族化合物半導体基体、非単結晶半導
体層、金属または金属間化合物から成る薄膜、非単結晶
半導体層に対してドナーとなる不純物などやその他のこ
とは、この発明によるオーミック電極の形成方法の説明
において述べたと同様である。
【００２７】
【作用】上述のように構成されたこの発明によるオーミ
ック電極の形成方法によれば、非単結晶半導体層および
金属または金属間化合物から成る薄膜であって、非単結
晶半導体層および薄膜のうちの少なくとも一方は少なく
とも非単結晶半導体層に対してドナーとなる不純物を含
み、かつ、非単結晶半導体層と薄膜との間のエネルギー
障壁の高さはIII-Ｖ族化合物半導体基体と薄膜との間の
エネルギー障壁の高さよりも低いものをオーミック電極
形成用積層体として形成し、その後に熱処理を行うよう
にしていることにより、実用上デバイスに要求される特
性、すなわち熱安定性、低接触抵抗、表面の平坦性など
の特性を満足するオーミック電極を容易に形成すること
ができる。特に、熱処理により非単結晶半導体層が結晶
化されて結晶性半導体層が形成された後におけるこの結
晶性半導体層中には、ドナーとなる不純物が含まれて低
抵抗となることから、オーミック電極の接触抵抗の低減
を図ることができる。また、高速で成膜を行うことがで
きるスパッタリング法などにより容易に形成することが
できる非単結晶半導体層を低エネルギー障壁の中間層と
して用いているので、オーミック電極を高い生産性で形
成することができる。
ック電極の形成方法によれば、非単結晶半導体層および
金属または金属間化合物から成る薄膜であって、非単結
晶半導体層および薄膜のうちの少なくとも一方は少なく
とも非単結晶半導体層に対してドナーとなる不純物を含
み、かつ、非単結晶半導体層と薄膜との間のエネルギー
障壁の高さはIII-Ｖ族化合物半導体基体と薄膜との間の
エネルギー障壁の高さよりも低いものをオーミック電極
形成用積層体として形成し、その後に熱処理を行うよう
にしていることにより、実用上デバイスに要求される特
性、すなわち熱安定性、低接触抵抗、表面の平坦性など
の特性を満足するオーミック電極を容易に形成すること
ができる。特に、熱処理により非単結晶半導体層が結晶
化されて結晶性半導体層が形成された後におけるこの結
晶性半導体層中には、ドナーとなる不純物が含まれて低
抵抗となることから、オーミック電極の接触抵抗の低減
を図ることができる。また、高速で成膜を行うことがで
きるスパッタリング法などにより容易に形成することが
できる非単結晶半導体層を低エネルギー障壁の中間層と
して用いているので、オーミック電極を高い生産性で形
成することができる。
【００２８】この発明によるオーミック電極形成用積層
体によれば、実用上デバイスに要求される特性を満足す
るオーミック電極を容易に形成することができる。
体によれば、実用上デバイスに要求される特性を満足す
るオーミック電極を容易に形成することができる。
【００２９】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。図１はこの
発明の第１実施例によるオーミック電極の形成方法を示
す。
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。図１はこの
発明の第１実施例によるオーミック電極の形成方法を示
す。
【００３０】この第１実施例においては、まず、図１Ａ
に示すように、ｎ+ 型ＧａＡｓ基板１上にフォトレジス
トを塗布した後、このフォトレジストをフォトリソグラ
フィー法によりパターニングし、形成すべきオーミック
電極に対応する部分に開口を有するレジストパターン２
を形成する。このフォトリソグラフィーにおける露光
は、例えば縮小投影露光装置（いわゆるステッパー）の
ような光学式露光装置を用いて行われる。なお、このレ
ジストパターン２の形成は、電子線レジストと電子ビー
ムリソグラフィー法とを用いて行うようにしてもよい。
に示すように、ｎ+ 型ＧａＡｓ基板１上にフォトレジス
トを塗布した後、このフォトレジストをフォトリソグラ
フィー法によりパターニングし、形成すべきオーミック
電極に対応する部分に開口を有するレジストパターン２
を形成する。このフォトリソグラフィーにおける露光
は、例えば縮小投影露光装置（いわゆるステッパー）の
ような光学式露光装置を用いて行われる。なお、このレ
ジストパターン２の形成は、電子線レジストと電子ビー
ムリソグラフィー法とを用いて行うようにしてもよい。
【００３１】次に、図１Ｂに示すように、まず、例えば
ＩｎＡｓをターゲットとして用いたスパッタリング法
（例えば、マグネトロンスパッタリング法）により非単
結晶ＩｎＡｓ層３を全面に形成し、引き続いて例えばス
パッタリング法や電子ビーム蒸着法によりＮｉ薄膜４、
ＷＳｉ薄膜５およびＷ薄膜６を順次全面に形成する。こ
こで、スパッタリング法、例えばマグネトロンスパッタ
リング法により非単結晶ＩｎＡｓ層３を形成する場合に
は、成膜室内を例えばベース圧力２×１０-5Ｐａに真空
排気した後、この成膜室内にＡｒガスを例えば圧力３×
１０-1Ｐａまで導入し、このＡｒガスをＤＣ放電させ
る。この場合の使用電力は例えば１５０Ｗである。ま
た、成膜は例えば室温で行われる。このとき、成膜速度
は例えば７ｎｍ／分である。なお、レジストパターン２
の厚さは、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ
薄膜５およびＷ薄膜６の合計の厚さよりも十分に大きく
なるように選ばれている。
ＩｎＡｓをターゲットとして用いたスパッタリング法
（例えば、マグネトロンスパッタリング法）により非単
結晶ＩｎＡｓ層３を全面に形成し、引き続いて例えばス
パッタリング法や電子ビーム蒸着法によりＮｉ薄膜４、
ＷＳｉ薄膜５およびＷ薄膜６を順次全面に形成する。こ
こで、スパッタリング法、例えばマグネトロンスパッタ
リング法により非単結晶ＩｎＡｓ層３を形成する場合に
は、成膜室内を例えばベース圧力２×１０-5Ｐａに真空
排気した後、この成膜室内にＡｒガスを例えば圧力３×
１０-1Ｐａまで導入し、このＡｒガスをＤＣ放電させ
る。この場合の使用電力は例えば１５０Ｗである。ま
た、成膜は例えば室温で行われる。このとき、成膜速度
は例えば７ｎｍ／分である。なお、レジストパターン２
の厚さは、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ
薄膜５およびＷ薄膜６の合計の厚さよりも十分に大きく
なるように選ばれている。
【００３２】次に、このようにして非単結晶ＩｎＡｓ層
３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６が形成さ
れたｎ+ 型ＧａＡｓ基板１を例えばアセトンのような有
機溶剤に浸けてレジストパターン２を溶解除去すること
により、このレジストパターン２上に形成された非単結
晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄
膜６を除去する。これによって、図１Ｃに示すように、
レジストパターン２の開口部に対応する部分におけるｎ
+ 型ＧａＡｓ基板１上にのみ非単結晶ＩｎＡｓ層３、Ｎ
ｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６が残される。
３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６が形成さ
れたｎ+ 型ＧａＡｓ基板１を例えばアセトンのような有
機溶剤に浸けてレジストパターン２を溶解除去すること
により、このレジストパターン２上に形成された非単結
晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄
膜６を除去する。これによって、図１Ｃに示すように、
レジストパターン２の開口部に対応する部分におけるｎ
+ 型ＧａＡｓ基板１上にのみ非単結晶ＩｎＡｓ層３、Ｎ
ｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６が残される。
【００３３】次に、これらの非単結晶ＩｎＡｓ層３、Ｎ
ｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６、すなわちオー
ミック電極形成用積層体が形成されたｎ+ 型ＧａＡｓ基
板１を、例えば一般的な電気炉による方法により例えば
３００℃で３０分間熱処理を行った後、例えばＲＴＡ
（Rapid Thermal Annealing)法や一般的な電気炉による
方法により例えば７００〜８００℃で例えば数秒〜数分
間熱処理を行う。ここで、非単結晶ＩｎＡｓ層３の融点
は約９４２℃、ｎ+ 型ＧａＡｓ基板１の融点は約１２３
８℃であり、いずれもこの熱処理の温度よりも十分に高
い。また、この熱処理の際の雰囲気としては、例えばＮ
2 ガスや、微量のＨ2 ガスを添加したＮ2ガスから成る
雰囲気を用いる。この熱処理の結果、図１Ｄに示すよう
に、オーミック電極７が形成される。
ｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６、すなわちオー
ミック電極形成用積層体が形成されたｎ+ 型ＧａＡｓ基
板１を、例えば一般的な電気炉による方法により例えば
３００℃で３０分間熱処理を行った後、例えばＲＴＡ
（Rapid Thermal Annealing)法や一般的な電気炉による
方法により例えば７００〜８００℃で例えば数秒〜数分
間熱処理を行う。ここで、非単結晶ＩｎＡｓ層３の融点
は約９４２℃、ｎ+ 型ＧａＡｓ基板１の融点は約１２３
８℃であり、いずれもこの熱処理の温度よりも十分に高
い。また、この熱処理の際の雰囲気としては、例えばＮ
2 ガスや、微量のＨ2 ガスを添加したＮ2ガスから成る
雰囲気を用いる。この熱処理の結果、図１Ｄに示すよう
に、オーミック電極７が形成される。
【００３４】このようにして形成されるオーミック電極
７の詳細な構造は現在解析中であるが、このオーミック
電極７のうちのｎ+ 型ＧａＡｓ基板１との接触部はｎ型
の結晶性Ｉｎx Ｇａ1-x Ａｓや結晶性ＮｉＡｓから成っ
ていることがわかっている。上述の熱処理によりこのよ
うな構造が得られる機構について説明すると、次のよう
になる。すなわち、まず、例えば３００℃で３０分間の
第１段階の熱処理により、ｎ+ 型ＧａＡｓ基板１上にＮ
ｉx ＧａＡｓ層が形成されるとともに、その上にＮｉＡ
ｓから成る析出物を含む非単結晶ＩｎＡｓ層が形成され
る。この場合、Ｎｉx ＧａＡｓ層が形成される結果、ｎ
+ 型ＧａＡｓ基板１上の自然酸化膜が除去される。次
に、例えば７００〜８００℃で数秒〜数分間の第２段階
の熱処理により、非単結晶ＩｎＡｓ層がｎ+ 型ＧａＡｓ
基板１上にエピタキシャル成長することにより結晶化さ
れて結晶性ＩｎＡｓ層が形成され、さらにこの結晶性Ｉ
ｎＡｓ層がｎ+ 型ＧａＡｓ基板１と反応して結晶性Ｉｎ
x Ｇａ1-x Ａｓ層が形成される。ここで、この結晶性Ｉ
ｎx Ｇａ1-x Ａｓ層とｎ+ 型ＧａＡｓ基板１とは、それ
らの接触界面で少なくとも部分的に結晶格子が互いに整
合している。また、この第２段階の熱処理の際には、Ｗ
Ｓｉ薄膜５からドナーとなる不純物であるＳｉが上記の
結晶性Ｉｎx Ｇａ1-x Ａｓ層中に高濃度に拡散され、こ
れによってこの結晶性Ｉｎx Ｇａ1-x Ａｓ層はｎ型化さ
れて低抵抗化される。さらに、この結晶性Ｉｎx Ｇａ
1-x Ａｓ層の形成と同時に、結晶性ＮｉＡｓ層がｎ+ 型
ＧａＡｓ基板１上に形成される。なお、ＷＳｉ薄膜５中
のＳｉは、ｎ+ 型ＧａＡｓ基板１中にも拡散され、少な
くともオーミック電極７との接触部のｎ+ 型ＧａＡｓ基
板１の不純物濃度を増大させる。また、このオーミック
電極７の最上部はＷから成っていることがわかってい
る。
７の詳細な構造は現在解析中であるが、このオーミック
電極７のうちのｎ+ 型ＧａＡｓ基板１との接触部はｎ型
の結晶性Ｉｎx Ｇａ1-x Ａｓや結晶性ＮｉＡｓから成っ
ていることがわかっている。上述の熱処理によりこのよ
うな構造が得られる機構について説明すると、次のよう
になる。すなわち、まず、例えば３００℃で３０分間の
第１段階の熱処理により、ｎ+ 型ＧａＡｓ基板１上にＮ
ｉx ＧａＡｓ層が形成されるとともに、その上にＮｉＡ
ｓから成る析出物を含む非単結晶ＩｎＡｓ層が形成され
る。この場合、Ｎｉx ＧａＡｓ層が形成される結果、ｎ
+ 型ＧａＡｓ基板１上の自然酸化膜が除去される。次
に、例えば７００〜８００℃で数秒〜数分間の第２段階
の熱処理により、非単結晶ＩｎＡｓ層がｎ+ 型ＧａＡｓ
基板１上にエピタキシャル成長することにより結晶化さ
れて結晶性ＩｎＡｓ層が形成され、さらにこの結晶性Ｉ
ｎＡｓ層がｎ+ 型ＧａＡｓ基板１と反応して結晶性Ｉｎ
x Ｇａ1-x Ａｓ層が形成される。ここで、この結晶性Ｉ
ｎx Ｇａ1-x Ａｓ層とｎ+ 型ＧａＡｓ基板１とは、それ
らの接触界面で少なくとも部分的に結晶格子が互いに整
合している。また、この第２段階の熱処理の際には、Ｗ
Ｓｉ薄膜５からドナーとなる不純物であるＳｉが上記の
結晶性Ｉｎx Ｇａ1-x Ａｓ層中に高濃度に拡散され、こ
れによってこの結晶性Ｉｎx Ｇａ1-x Ａｓ層はｎ型化さ
れて低抵抗化される。さらに、この結晶性Ｉｎx Ｇａ
1-x Ａｓ層の形成と同時に、結晶性ＮｉＡｓ層がｎ+ 型
ＧａＡｓ基板１上に形成される。なお、ＷＳｉ薄膜５中
のＳｉは、ｎ+ 型ＧａＡｓ基板１中にも拡散され、少な
くともオーミック電極７との接触部のｎ+ 型ＧａＡｓ基
板１の不純物濃度を増大させる。また、このオーミック
電極７の最上部はＷから成っていることがわかってい
る。
【００３５】図２は、非単結晶ＩｎＡｓ層３、ＷＳｉ薄
膜５およびＷ薄膜６の厚さをそれぞれ１８ｎｍ、４ｎｍ
および５０ｎｍに固定し、Ｎｉ薄膜４の厚さを２０ｎ
ｍ、２３ｎｍおよび２５ｎｍの３水準に変え、これらの
非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およ
びＷ薄膜６を形成した後、まず一般的な電気炉による方
法により３００℃で３０分間熱処理を行ってから、ＲＴ
Ａ法により４９５〜６５５℃の範囲で温度を変えて１秒
間熱処理を行うことにより形成したオーミック電極の接
触抵抗を測定し、その接触抵抗を熱処理温度の関数とし
て示したものである。ただし、これらの熱処理の際の雰
囲気としては、５％のＨ2 ガスが添加されたＮ2 ガス雰
囲気を用いた。また、ｎ+ 型ＧａＡｓ基板１としては、
（１００）面方位の半絶縁性ＧａＡｓ基板にＳｉをイオ
ン注入してｎ型化した、不純物濃度が２×１０18ｃｍ-3
のものを用いた。接触抵抗の測定はＴＬＭ（Transmissi
on Line Method) 法により行った。図２より、熱処理温
度が６００℃のときに接触抵抗は最も低くなって約１Ω
ｍｍとなることがわかる。
膜５およびＷ薄膜６の厚さをそれぞれ１８ｎｍ、４ｎｍ
および５０ｎｍに固定し、Ｎｉ薄膜４の厚さを２０ｎ
ｍ、２３ｎｍおよび２５ｎｍの３水準に変え、これらの
非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およ
びＷ薄膜６を形成した後、まず一般的な電気炉による方
法により３００℃で３０分間熱処理を行ってから、ＲＴ
Ａ法により４９５〜６５５℃の範囲で温度を変えて１秒
間熱処理を行うことにより形成したオーミック電極の接
触抵抗を測定し、その接触抵抗を熱処理温度の関数とし
て示したものである。ただし、これらの熱処理の際の雰
囲気としては、５％のＨ2 ガスが添加されたＮ2 ガス雰
囲気を用いた。また、ｎ+ 型ＧａＡｓ基板１としては、
（１００）面方位の半絶縁性ＧａＡｓ基板にＳｉをイオ
ン注入してｎ型化した、不純物濃度が２×１０18ｃｍ-3
のものを用いた。接触抵抗の測定はＴＬＭ（Transmissi
on Line Method) 法により行った。図２より、熱処理温
度が６００℃のときに接触抵抗は最も低くなって約１Ω
ｍｍとなることがわかる。
【００３６】図３は、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜
４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミック電
極形成用積層体の形成直後における光学顕微鏡写真を示
す。ただし、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳ
ｉ薄膜５およびＷ薄膜６の厚さはそれぞれ１８ｎｍ、２
３ｎｍ、４ｎｍおよび５０ｎｍである。図３より、形成
直後の状態におけるオーミック電極形成用積層体のモフ
ォロジーは極めて良好であることがわかる。
４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミック電
極形成用積層体の形成直後における光学顕微鏡写真を示
す。ただし、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳ
ｉ薄膜５およびＷ薄膜６の厚さはそれぞれ１８ｎｍ、２
３ｎｍ、４ｎｍおよび５０ｎｍである。図３より、形成
直後の状態におけるオーミック電極形成用積層体のモフ
ォロジーは極めて良好であることがわかる。
【００３７】図４は、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜
４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミック電
極形成用積層体を形成してから３００℃で３０分間熱処
理を行った後の状態におけるオーミック電極形成用積層
体の光学顕微鏡写真を示す。図４より、この状態におけ
るオーミック電極形成用積層体のモフォロジーも極めて
良好であることがわかる。
４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミック電
極形成用積層体を形成してから３００℃で３０分間熱処
理を行った後の状態におけるオーミック電極形成用積層
体の光学顕微鏡写真を示す。図４より、この状態におけ
るオーミック電極形成用積層体のモフォロジーも極めて
良好であることがわかる。
【００３８】図５は、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜
４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミック電
極形成用積層体を形成してから、まず３００℃で３０分
間熱処理を行い、その後６５０℃で１秒間熱処理を行う
ことにより形成したオーミック電極の光学顕微鏡写真を
示す。図５より、この方法により形成されたオーミック
電極のモフォロジーは極めて良好であることがわかる。
このように良好なモフォロジーが得られる理由は、ＷＳ
ｉ薄膜５の存在により、熱処理時に非単結晶ＩｎＡｓ層
３からＩｎが電極表面側に拡散するのが防止されるため
である。このＷＳｉ薄膜５の厚さは上述のように４ｎｍ
と極めて小さいにもかかわらず、このようなＩｎの拡散
防止効果が得られることは注目に値する。
４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミック電
極形成用積層体を形成してから、まず３００℃で３０分
間熱処理を行い、その後６５０℃で１秒間熱処理を行う
ことにより形成したオーミック電極の光学顕微鏡写真を
示す。図５より、この方法により形成されたオーミック
電極のモフォロジーは極めて良好であることがわかる。
このように良好なモフォロジーが得られる理由は、ＷＳ
ｉ薄膜５の存在により、熱処理時に非単結晶ＩｎＡｓ層
３からＩｎが電極表面側に拡散するのが防止されるため
である。このＷＳｉ薄膜５の厚さは上述のように４ｎｍ
と極めて小さいにもかかわらず、このようなＩｎの拡散
防止効果が得られることは注目に値する。
【００３９】一方、比較のために、厚さ２３ｎｍの非単
結晶ＩｎＡｓ層、厚さ１５ｎｍのＮｉ薄膜および厚さ３
４ｎｍのＷ薄膜を順次積層した構造のオーミック電極形
成用積層体を形成してから、まず３００℃で３０分間熱
処理を行い、その後７００℃で１秒間熱処理を行うこと
により形成したオーミック電極の光学顕微鏡写真を図６
に示す。図６より、この方法により形成されたオーミッ
ク電極のモフォロジーは、非単結晶ＩｎＡｓ層からＩｎ
が電極表面側に拡散した結果として、図５の場合と比べ
て極めて悪くなっていることが明らかである。
結晶ＩｎＡｓ層、厚さ１５ｎｍのＮｉ薄膜および厚さ３
４ｎｍのＷ薄膜を順次積層した構造のオーミック電極形
成用積層体を形成してから、まず３００℃で３０分間熱
処理を行い、その後７００℃で１秒間熱処理を行うこと
により形成したオーミック電極の光学顕微鏡写真を図６
に示す。図６より、この方法により形成されたオーミッ
ク電極のモフォロジーは、非単結晶ＩｎＡｓ層からＩｎ
が電極表面側に拡散した結果として、図５の場合と比べ
て極めて悪くなっていることが明らかである。
【００４０】また、上述のオーミック電極７を形成した
後に試料を４００℃で熱処理したときのこのオーミック
電極７の接触抵抗の経時変化、すなわちオーミック電極
７の熱安定性を測定したところ、熱安定性は良好である
ことがわかった。このように良好な熱安定性が得られる
理由は、このオーミック電極７中には、ＡｕＧｅ／Ｎｉ
を用いてオーミック電極を形成した場合にこのオーミッ
ク電極中に含まれるβ−ＡｕＧａのような低融点の化合
物が含まれていないためである。
後に試料を４００℃で熱処理したときのこのオーミック
電極７の接触抵抗の経時変化、すなわちオーミック電極
７の熱安定性を測定したところ、熱安定性は良好である
ことがわかった。このように良好な熱安定性が得られる
理由は、このオーミック電極７中には、ＡｕＧｅ／Ｎｉ
を用いてオーミック電極を形成した場合にこのオーミッ
ク電極中に含まれるβ−ＡｕＧａのような低融点の化合
物が含まれていないためである。
【００４１】以上のように、この第１実施例によれば、
ｎ+ 型ＧａＡｓ基板１上に、非単結晶ＩｎＡｓ層３、Ｎ
ｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミ
ック電極形成用積層体を形成した後、例えば３００℃で
の第１段階の熱処理および例えば７００〜８００℃での
第２段階の熱処理を行っていることにより、低接触抵抗
かつ低膜抵抗で表面の平坦性も良好でさらに熱安定性も
良好なオーミック電極７を容易に形成することができ
る。このオーミック電極７は、図１３に示す理想的なエ
ネルギーバンド構造に近いエネルギーバンド構造を有す
る。このオーミック電極７はまた、その最上部が高融点
金属であるＷから成るため、バリアメタルを用いること
なく、金属配線を直接接続することができる。さらに、
オーミック電極７の形成に用いられる非単結晶ＩｎＡｓ
層３は、高速で成膜を行うことができるスパッタリング
法により形成しているので、このオーミック電極７を高
い生産性で形成することができる。
ｎ+ 型ＧａＡｓ基板１上に、非単結晶ＩｎＡｓ層３、Ｎ
ｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミ
ック電極形成用積層体を形成した後、例えば３００℃で
の第１段階の熱処理および例えば７００〜８００℃での
第２段階の熱処理を行っていることにより、低接触抵抗
かつ低膜抵抗で表面の平坦性も良好でさらに熱安定性も
良好なオーミック電極７を容易に形成することができ
る。このオーミック電極７は、図１３に示す理想的なエ
ネルギーバンド構造に近いエネルギーバンド構造を有す
る。このオーミック電極７はまた、その最上部が高融点
金属であるＷから成るため、バリアメタルを用いること
なく、金属配線を直接接続することができる。さらに、
オーミック電極７の形成に用いられる非単結晶ＩｎＡｓ
層３は、高速で成膜を行うことができるスパッタリング
法により形成しているので、このオーミック電極７を高
い生産性で形成することができる。
【００４２】次に、この発明の第２実施例について説明
する。この第２実施例によるオーミック電極の形成方法
においては、第１実施例において用いた図１Ｃに示すよ
うなオーミック電極形成用積層体の代わりに、図７に示
すようなオーミック電極形成用積層体を用いる。この図
７に示すオーミック電極形成用積層体が図１Ｃに示すオ
ーミック電極形成用積層体と異なる点は、Ｗ薄膜６が形
成されていないことである。その他のことは第１実施例
と同様であるので、説明を省略する。
する。この第２実施例によるオーミック電極の形成方法
においては、第１実施例において用いた図１Ｃに示すよ
うなオーミック電極形成用積層体の代わりに、図７に示
すようなオーミック電極形成用積層体を用いる。この図
７に示すオーミック電極形成用積層体が図１Ｃに示すオ
ーミック電極形成用積層体と異なる点は、Ｗ薄膜６が形
成されていないことである。その他のことは第１実施例
と同様であるので、説明を省略する。
【００４３】この第２実施例によっても、第１実施例と
ほぼ同様な良好な特性を有するオーミック電極を容易に
しかも高い生産性で形成することができる。
ほぼ同様な良好な特性を有するオーミック電極を容易に
しかも高い生産性で形成することができる。
【００４４】次に、この発明の第３実施例について説明
する。この第３実施例によるオーミック電極の形成方法
においては、第１実施例において用いた図１Ｃに示すよ
うなオーミック電極形成用積層体の代わりに、図８に示
すようなオーミック電極形成用積層体を用いる。この図
８に示すオーミック電極形成用積層体が図１Ｃに示すオ
ーミック電極形成用積層体と異なる点は、ＷＳｉ薄膜５
が形成されておらず、その代わりに非単結晶ＩｎＡｓ層
３に対してドナーとなる不純物であるＧｅから成るＧｅ
薄膜８が形成されていることである。これに伴い、オー
ミック電極形成用積層体の形成後に行われる熱処理の際
には、このＧｅ薄膜８中のＧｅが非単結晶ＩｎＡｓ層３
などに拡散することになる。その他のことは第１実施例
と同様であるので、説明を省略する。
する。この第３実施例によるオーミック電極の形成方法
においては、第１実施例において用いた図１Ｃに示すよ
うなオーミック電極形成用積層体の代わりに、図８に示
すようなオーミック電極形成用積層体を用いる。この図
８に示すオーミック電極形成用積層体が図１Ｃに示すオ
ーミック電極形成用積層体と異なる点は、ＷＳｉ薄膜５
が形成されておらず、その代わりに非単結晶ＩｎＡｓ層
３に対してドナーとなる不純物であるＧｅから成るＧｅ
薄膜８が形成されていることである。これに伴い、オー
ミック電極形成用積層体の形成後に行われる熱処理の際
には、このＧｅ薄膜８中のＧｅが非単結晶ＩｎＡｓ層３
などに拡散することになる。その他のことは第１実施例
と同様であるので、説明を省略する。
【００４５】この第３実施例によっても、第１実施例と
ほぼ同様な良好な特性を有するオーミック電極を容易に
しかも高い生産性で形成することができる。
ほぼ同様な良好な特性を有するオーミック電極を容易に
しかも高い生産性で形成することができる。
【００４６】次に、この発明の第４実施例について説明
する。この第４実施例によるオーミック電極の形成方法
においては、第１実施例において用いた図１Ｃに示すよ
うなオーミック電極形成用積層体の代わりに、図９に示
すようなオーミック電極形成用積層体を用いる。この図
９に示すオーミック電極形成用積層体が図１Ｃに示すオ
ーミック電極形成用積層体と異なる点は、ＷＳｉ薄膜５
が形成されておらず、その代わりにＮｉ薄膜４中にＳ
ｉ、Ｇｅ、Ｔｅ、Ｓｎなどのドナーとなる不純物のうち
の一種または二種以上が含まれていることである。これ
に伴い、オーミック電極形成用積層体の形成後に行われ
る熱処理の際には、このＮｉ薄膜４中のドナーとなる不
純物が非単結晶ＩｎＡｓ層３などに拡散することにな
る。その他のことは第１実施例と同様であるので、説明
を省略する。
する。この第４実施例によるオーミック電極の形成方法
においては、第１実施例において用いた図１Ｃに示すよ
うなオーミック電極形成用積層体の代わりに、図９に示
すようなオーミック電極形成用積層体を用いる。この図
９に示すオーミック電極形成用積層体が図１Ｃに示すオ
ーミック電極形成用積層体と異なる点は、ＷＳｉ薄膜５
が形成されておらず、その代わりにＮｉ薄膜４中にＳ
ｉ、Ｇｅ、Ｔｅ、Ｓｎなどのドナーとなる不純物のうち
の一種または二種以上が含まれていることである。これ
に伴い、オーミック電極形成用積層体の形成後に行われ
る熱処理の際には、このＮｉ薄膜４中のドナーとなる不
純物が非単結晶ＩｎＡｓ層３などに拡散することにな
る。その他のことは第１実施例と同様であるので、説明
を省略する。
【００４７】この第４実施例によっても、第１実施例と
ほぼ同様な良好な特性を有するオーミック電極を容易に
しかも高い生産性で形成することができる。
ほぼ同様な良好な特性を有するオーミック電極を容易に
しかも高い生産性で形成することができる。
【００４８】次に、この発明の第５実施例について説明
する。この第５実施例によるオーミック電極の形成方法
においては、第１実施例において用いた図１Ｃに示すよ
うなオーミック電極形成用積層体の代わりに、図１０に
示すようなオーミック電極形成用積層体を用いる。この
図１０に示すオーミック電極形成用積層体が図１Ｃに示
すオーミック電極形成用積層体と異なる点は、ＷＳｉ薄
膜５が形成されておらず、その代わりに非単結晶ＩｎＡ
ｓ層３中にあらかじめＳｉ、Ｇｅ、Ｔｅ、Ｓｎなどのド
ナーとなる不純物のうちの一種または二種以上が含まれ
ていることである。この場合、オーミック電極形成用積
層体の形成後に行われる熱処理の際には、この非単結晶
ＩｎＡｓ層３中に含まれるドナーとなる不純物が、最終
的に形成される結晶性Ｉｎx Ｇａ1-x Ａｓ層中にドナー
として含まれ、ｎ型のＩｎx Ｇａ1-x Ａｓ層が形成され
る。その他のことは第１実施例と同様であるので、説明
を省略する。
する。この第５実施例によるオーミック電極の形成方法
においては、第１実施例において用いた図１Ｃに示すよ
うなオーミック電極形成用積層体の代わりに、図１０に
示すようなオーミック電極形成用積層体を用いる。この
図１０に示すオーミック電極形成用積層体が図１Ｃに示
すオーミック電極形成用積層体と異なる点は、ＷＳｉ薄
膜５が形成されておらず、その代わりに非単結晶ＩｎＡ
ｓ層３中にあらかじめＳｉ、Ｇｅ、Ｔｅ、Ｓｎなどのド
ナーとなる不純物のうちの一種または二種以上が含まれ
ていることである。この場合、オーミック電極形成用積
層体の形成後に行われる熱処理の際には、この非単結晶
ＩｎＡｓ層３中に含まれるドナーとなる不純物が、最終
的に形成される結晶性Ｉｎx Ｇａ1-x Ａｓ層中にドナー
として含まれ、ｎ型のＩｎx Ｇａ1-x Ａｓ層が形成され
る。その他のことは第１実施例と同様であるので、説明
を省略する。
【００４９】この第５実施例によっても、第１実施例と
ほぼ同様な良好な特性を有するオーミック電極を容易に
しかも高い生産性で形成することができる。
ほぼ同様な良好な特性を有するオーミック電極を容易に
しかも高い生産性で形成することができる。
【００５０】次に、この発明の第６実施例について説明
する。この第６実施例においては、ＧａＡｓ ＭＥＳＦ
ＥＴの製造プロセスにおけるオーミック電極の形成に第
２実施例によるオーミック電極の形成方法を用い、か
つ、オーミック電極の形成と同時にゲート電極をも形成
する場合について説明する。
する。この第６実施例においては、ＧａＡｓ ＭＥＳＦ
ＥＴの製造プロセスにおけるオーミック電極の形成に第
２実施例によるオーミック電極の形成方法を用い、か
つ、オーミック電極の形成と同時にゲート電極をも形成
する場合について説明する。
【００５１】この第６実施例においては、まず、図１１
Ａに示すように、半絶縁性ＧａＡｓ基板９中にドナーと
なる不純物を選択的にイオン注入した後、熱処理を行う
ことにより注入不純物を電気的に活性化してｎ型チャネ
ル層１０を形成する。
Ａに示すように、半絶縁性ＧａＡｓ基板９中にドナーと
なる不純物を選択的にイオン注入した後、熱処理を行う
ことにより注入不純物を電気的に活性化してｎ型チャネ
ル層１０を形成する。
【００５２】次に、図１１Ｂに示すように、第１実施例
で述べたと同様なリフトオフ法により、オーミック電極
形成部に非単結晶ＩｎＡｓ層３およびＮｉ薄膜４から成
る積層体を形成する。
で述べたと同様なリフトオフ法により、オーミック電極
形成部に非単結晶ＩｎＡｓ層３およびＮｉ薄膜４から成
る積層体を形成する。
【００５３】次に、例えばスパッタリング法により全面
にＷＳｉ薄膜を形成した後、このＷＳｉ薄膜上に、形成
すべきゲート電極およびオーミック電極に対応した形状
のレジストパターン（図示せず）をリソグラフィー法に
より形成し、このレジストパターンをマスクとしてＷＳ
ｉ薄膜を例えばＣＦ4 ／Ｏ2 系のエッチングガスを用い
た反応性イオンエッチング（ＲＩＥ）法によりエッチン
グした後、レジストパターンを除去する。これによっ
て、図１１Ｃに示すように、オーミック電極形成部に、
非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４およびＷＳｉ薄膜５
から成るオーミック電極形成用積層体が形成されるとと
もに、ＷＳｉ薄膜から成るゲート電極１１が形成され
る。なお、上記のＷＳｉ薄膜を用いて配線を形成するこ
とも可能である。
にＷＳｉ薄膜を形成した後、このＷＳｉ薄膜上に、形成
すべきゲート電極およびオーミック電極に対応した形状
のレジストパターン（図示せず）をリソグラフィー法に
より形成し、このレジストパターンをマスクとしてＷＳ
ｉ薄膜を例えばＣＦ4 ／Ｏ2 系のエッチングガスを用い
た反応性イオンエッチング（ＲＩＥ）法によりエッチン
グした後、レジストパターンを除去する。これによっ
て、図１１Ｃに示すように、オーミック電極形成部に、
非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４およびＷＳｉ薄膜５
から成るオーミック電極形成用積層体が形成されるとと
もに、ＷＳｉ薄膜から成るゲート電極１１が形成され
る。なお、上記のＷＳｉ薄膜を用いて配線を形成するこ
とも可能である。
【００５４】次に、これらのゲート電極１１およびオー
ミック電極形成用積層体をマスクとしてｎ型チャネル層
１０中にドナーとなる不純物を高濃度にイオン注入した
後、オーミック電極の形成および注入不純物の電気的活
性化が可能な温度、例えば７００〜８００℃の温度で熱
処理を行う。これによって、図１１Ｄに示すように、第
１実施例において述べたと同様にしてソース電極または
ドレイン電極として用いられるオーミック電極１２、１
３が形成されるとともに、これらのオーミック電極１
２、１３とゲート電極１１との間の部分におけるｎ型チ
ャネル層１０中にｎ+ 型層１４、１５が、これらのゲー
ト電極１１およびオーミック電極１２、１３に対して自
己整合的に形成される。この場合、ソース電極としての
オーミック電極１２とゲート電極１１との間の部分にお
けるｎ型チャネル層１０中に形成されたｎ+ 型層１４に
より、ソース・ゲート間の直列抵抗の低減を図ることが
できる。
ミック電極形成用積層体をマスクとしてｎ型チャネル層
１０中にドナーとなる不純物を高濃度にイオン注入した
後、オーミック電極の形成および注入不純物の電気的活
性化が可能な温度、例えば７００〜８００℃の温度で熱
処理を行う。これによって、図１１Ｄに示すように、第
１実施例において述べたと同様にしてソース電極または
ドレイン電極として用いられるオーミック電極１２、１
３が形成されるとともに、これらのオーミック電極１
２、１３とゲート電極１１との間の部分におけるｎ型チ
ャネル層１０中にｎ+ 型層１４、１５が、これらのゲー
ト電極１１およびオーミック電極１２、１３に対して自
己整合的に形成される。この場合、ソース電極としての
オーミック電極１２とゲート電極１１との間の部分にお
けるｎ型チャネル層１０中に形成されたｎ+ 型層１４に
より、ソース・ゲート間の直列抵抗の低減を図ることが
できる。
【００５５】この第６実施例によれば、ソース電極また
はドレイン電極として用いて好適な良好な特性を有する
オーミック電極１２、１３を容易に形成することがで
き、しかもこれらのオーミック電極１２、１３の形成に
用いられるオーミック電極形成用積層体の形成時にゲー
ト電極１１を同時に形成することができる。これによっ
て、ＧａＡｓ ＭＥＳＦＥＴの製造工程の簡略化を図る
ことができる。
はドレイン電極として用いて好適な良好な特性を有する
オーミック電極１２、１３を容易に形成することがで
き、しかもこれらのオーミック電極１２、１３の形成に
用いられるオーミック電極形成用積層体の形成時にゲー
ト電極１１を同時に形成することができる。これによっ
て、ＧａＡｓ ＭＥＳＦＥＴの製造工程の簡略化を図る
ことができる。
【００５６】以上、この発明の実施例につき具体的に説
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
【００５７】例えば、上述の第１実施例〜第６実施例に
おいて用いられたＮｉ薄膜４の代わりに、Ｃｏ薄膜を用
いてもよい。
おいて用いられたＮｉ薄膜４の代わりに、Ｃｏ薄膜を用
いてもよい。
【００５８】また、上述の第３実施例において用いられ
たＧｅ薄膜８の代わりに、例えばＳｉ薄膜を用いてもよ
い。
たＧｅ薄膜８の代わりに、例えばＳｉ薄膜を用いてもよ
い。
【００５９】さらにまた、上述の第１実施例〜第５実施
例においては、オーミック電極形成用積層体をリフトオ
フ法により形成しているが、このオーミック電極形成用
積層体は、ｎ+ 型ＧａＡｓ基板１の全面にこのオーミッ
ク電極形成用積層体を構成する層をスパッタリング法な
どにより順次形成した後にこれらをエッチング法により
オーミック電極の形状にパターニングすることにより形
成するようにしてもよい。
例においては、オーミック電極形成用積層体をリフトオ
フ法により形成しているが、このオーミック電極形成用
積層体は、ｎ+ 型ＧａＡｓ基板１の全面にこのオーミッ
ク電極形成用積層体を構成する層をスパッタリング法な
どにより順次形成した後にこれらをエッチング法により
オーミック電極の形状にパターニングすることにより形
成するようにしてもよい。
【００６０】さらに、上述の第１実施例〜第５実施例に
おいては、ｎ+ 型ＧａＡｓ基板１に対するオーミック電
極の形成にこの発明を適用した場合について説明した
が、例えばエピタキシャル成長などにより形成されたｎ
+ 型ＧａＡｓ層に対するオーミック電極の形成にこの発
明を適用することも可能である。
おいては、ｎ+ 型ＧａＡｓ基板１に対するオーミック電
極の形成にこの発明を適用した場合について説明した
が、例えばエピタキシャル成長などにより形成されたｎ
+ 型ＧａＡｓ層に対するオーミック電極の形成にこの発
明を適用することも可能である。
【００６１】
【発明の効果】以上述べたように、この発明によるオー
ミック電極の形成方法によれば、III-Ｖ族化合物半導体
に対する、実用的に満足しうる特性を有するオーミック
電極を容易にしかも高い生産性で形成することができ
る。また、この発明によるオーミック電極形成用積層体
によれば、III-Ｖ族化合物半導体に対する、実用的に満
足しうる特性を有するオーミック電極を容易に形成する
ことができる。
ミック電極の形成方法によれば、III-Ｖ族化合物半導体
に対する、実用的に満足しうる特性を有するオーミック
電極を容易にしかも高い生産性で形成することができ
る。また、この発明によるオーミック電極形成用積層体
によれば、III-Ｖ族化合物半導体に対する、実用的に満
足しうる特性を有するオーミック電極を容易に形成する
ことができる。
【図１】この発明の第１実施例によるオーミック電極の
形成方法を説明するための断面図である。
形成方法を説明するための断面図である。
【図２】この発明の第１実施例によるオーミック電極の
形成方法により形成されたオーミック電極の接触抵抗の
熱処理温度依存性の測定結果の一例を示すグラフであ
る。
形成方法により形成されたオーミック電極の接触抵抗の
熱処理温度依存性の測定結果の一例を示すグラフであ
る。
【図３】この発明の第１実施例によるオーミック電極の
形成方法において用いられるオーミック電極形成用積層
体の形成直後の状態を示す光学顕微鏡写真である。
形成方法において用いられるオーミック電極形成用積層
体の形成直後の状態を示す光学顕微鏡写真である。
【図４】この発明の第１実施例によるオーミック電極の
形成方法においてオーミック電極形成用積層体を形成し
てから３００℃で３０分間熱処理を行った後の状態を示
す光学顕微鏡写真である。
形成方法においてオーミック電極形成用積層体を形成し
てから３００℃で３０分間熱処理を行った後の状態を示
す光学顕微鏡写真である。
【図５】この発明の第１実施例によるオーミック電極の
形成方法においてオーミック電極形成用積層体を形成し
た後に３００℃で３０分間熱処理を行い、さらに６５０
℃で１秒間熱処理を行うことにより形成されたオーミッ
ク電極の光学顕微鏡写真である。
形成方法においてオーミック電極形成用積層体を形成し
た後に３００℃で３０分間熱処理を行い、さらに６５０
℃で１秒間熱処理を行うことにより形成されたオーミッ
ク電極の光学顕微鏡写真である。
【図６】ＩｎＡｓ／Ｎｉ／Ｗ構造のオーミック電極形成
用積層体を用いて形成されたオーミック電極の光学顕微
鏡写真である。
用積層体を用いて形成されたオーミック電極の光学顕微
鏡写真である。
【図７】この発明の第２実施例によるオーミック電極の
形成方法において用いられるオーミック電極形成用積層
体を示す断面図である。
形成方法において用いられるオーミック電極形成用積層
体を示す断面図である。
【図８】この発明の第３実施例によるオーミック電極の
形成方法において用いられるオーミック電極形成用積層
体を示す断面図である。
形成方法において用いられるオーミック電極形成用積層
体を示す断面図である。
【図９】この発明の第４実施例によるオーミック電極の
形成方法において用いられるオーミック電極形成用積層
体を示す断面図である。
形成方法において用いられるオーミック電極形成用積層
体を示す断面図である。
【図１０】この発明の第５実施例によるオーミック電極
の形成方法において用いられるオーミック電極形成用積
層体を示す断面図である。
の形成方法において用いられるオーミック電極形成用積
層体を示す断面図である。
【図１１】この発明の第６実施例によるＧａＡｓ ＭＥ
ＳＦＥＴの製造方法を説明するための断面図である。
ＳＦＥＴの製造方法を説明するための断面図である。
【図１２】オーミック電極材料としてＡｕＧｅ／Ｎｉを
用いる従来のオーミック電極の形成方法をＧａＡｓ Ｊ
ＦＥＴの製造プロセスにおけるオーミック電極の形成に
用いた場合の問題点を説明するための断面図である。
用いる従来のオーミック電極の形成方法をＧａＡｓ Ｊ
ＦＥＴの製造プロセスにおけるオーミック電極の形成に
用いた場合の問題点を説明するための断面図である。
【図１３】理想的なオーミック電極のエネルギーバンド
図である。
図である。
【図１４】従来のオーミック電極の形成方法において用
いられるＩｎＡｓ／Ｎｉ／Ｗ構造のオーミック電極形成
用積層体を示す断面図である。
いられるＩｎＡｓ／Ｎｉ／Ｗ構造のオーミック電極形成
用積層体を示す断面図である。
１ ｎ+ 型ＧａＡｓ基板 ３ 非単結晶ＩｎＡｓ層 ４ Ｎｉ薄膜 ５ ＷＳｉ薄膜 ６ Ｗ薄膜 ７ オーミック電極 ８ Ｇｅ薄膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥 健夫 京都府京都市左京区吉田本町 京都大学工 学部金属加工学教室内 (72)発明者 和田 勝 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (38)
- 【請求項１】 III-Ｖ族化合物半導体基体上に、非単結
晶半導体層および金属または金属間化合物から成る薄膜
であって、上記非単結晶半導体層および上記薄膜のうち
の少なくとも一方は少なくとも上記非単結晶半導体層に
対してドナーとなる不純物を含み、かつ、上記非単結晶
半導体層と上記薄膜との間のエネルギー障壁の高さは上
記III-Ｖ族化合物半導体基体と上記薄膜との間のエネル
ギー障壁の高さよりも低いものを順次形成する工程と、 上記非単結晶半導体層および上記薄膜が形成された上記
III-Ｖ族化合物半導体基体を熱処理する工程とを有する
ことを特徴とするオーミック電極の形成方法。 - 【請求項２】 上記非単結晶半導体層をスパッタリング
法により形成するようにしたことを特徴とする請求項１
記載のオーミック電極の形成方法。 - 【請求項３】 上記非単結晶半導体層および上記薄膜を
スパッタリング法により形成するようにしたことを特徴
とする請求項１記載のオーミック電極の形成方法。 - 【請求項４】 上記III-Ｖ族化合物半導体基体はｎ型で
あることを特徴とする請求項１、２または３記載のオー
ミック電極の形成方法。 - 【請求項５】 上記III-Ｖ族化合物半導体基体および上
記非単結晶半導体層の融点は９００℃以上であることを
特徴とする請求項１、２、３または４記載のオーミック
電極の形成方法。 - 【請求項６】 上記III-Ｖ族化合物半導体基体はＧａＡ
ｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓから成ることを特
徴とする請求項１、２、３、４または５記載のオーミッ
ク電極の形成方法。 - 【請求項７】 上記非単結晶半導体層は非単結晶ＩｎＡ
ｓ層または非単結晶ＩｎＧａＡｓ層であることを特徴と
する請求項１、２、３、４、５または６記載のオーミッ
ク電極の形成方法。 - 【請求項８】 上記薄膜は金属薄膜および上記金属薄膜
上に形成された高融点金属シリサイド薄膜を有すること
を特徴とする請求項１、２、３、４、５、６または７記
載のオーミック電極の形成方法。 - 【請求項９】 上記高融点金属シリサイド薄膜上にさら
に高融点金属薄膜が形成されていることを特徴とする請
求項８記載のオーミック電極の形成方法。 - 【請求項１０】 上記金属薄膜はＮｉ薄膜またはＣｏ薄
膜であり、上記高融点金属シリサイド薄膜はＷＳｉ薄膜
であることを特徴とする請求項８または９記載のオーミ
ック電極の形成方法。 - 【請求項１１】 上記高融点金属薄膜はＷ薄膜であるこ
とを特徴とする請求項９記載のオーミック電極の形成方
法。 - 【請求項１２】 上記薄膜は少なくとも上記非単結晶半
導体層に対してドナーとなる不純物を含む金属薄膜およ
び上記金属薄膜上に形成された高融点金属薄膜を有する
ことを特徴とする請求項１、２、３、４、５、６または
７記載のオーミック電極の形成方法。 - 【請求項１３】 上記金属薄膜はＮｉ薄膜またはＣｏ薄
膜であり、上記高融点金属薄膜はＷ薄膜であることを特
徴とする請求項１２記載のオーミック電極の形成方法。 - 【請求項１４】 上記薄膜は金属薄膜、少なくとも上記
非単結晶半導体層に対してドナーとなる不純物から成る
薄膜および上記薄膜上に形成された高融点金属薄膜を有
することを特徴とする請求項１、２、３、４、５、６ま
たは７記載のオーミック電極の形成方法。 - 【請求項１５】 上記金属薄膜はＮｉ薄膜またはＣｏ薄
膜であり、上記高融点金属薄膜はＷ薄膜であることを特
徴とする請求項１４記載のオーミック電極の形成方法。 - 【請求項１６】 上記非単結晶半導体層は少なくとも上
記非単結晶半導体層に対してドナーとなる不純物を含
み、かつ、上記薄膜は金属薄膜および上記金属薄膜上に
形成された高融点金属薄膜を有することを特徴とする請
求項１、２、３、４、５、６または７記載のオーミック
電極の形成方法。 - 【請求項１７】 上記金属薄膜はＮｉ薄膜またはＣｏ薄
膜であり、上記高融点金属薄膜はＷ薄膜であることを特
徴とする請求項１６記載のオーミック電極の形成方法。 - 【請求項１８】 上記不純物はＳｉ、Ｇｅ、Ｔｅおよび
Ｓｎから成る群より選ばれた少なくとも一種の不純物で
あることを特徴とする請求項１〜１７のいずれか一項記
載のオーミック電極の形成方法。 - 【請求項１９】 上記熱処理の温度は９００℃以下であ
ることを特徴とする請求項１〜１８のいずれか一項記載
のオーミック電極の形成方法。 - 【請求項２０】 上記熱処理の工程は２００〜４００℃
の温度での第１の熱処理の工程と５００〜９００℃の温
度での第２の熱処理の工程とから成ることを特徴とする
請求項１〜１８のいずれか一項記載のオーミック電極の
形成方法。 - 【請求項２１】 III-Ｖ族化合物半導体基体上に順次形
成された、非単結晶半導体層および金属または金属間化
合物から成る薄膜であって、上記非単結晶半導体層およ
び上記薄膜のうちの少なくとも一方は少なくとも上記非
単結晶半導体層に対してドナーとなる不純物を含み、か
つ、上記非単結晶半導体層と上記薄膜との間のエネルギ
ー障壁の高さは上記III-Ｖ族化合物半導体基体と上記薄
膜との間のエネルギー障壁の高さよりも低いものから成
るオーミック電極形成用積層体。 - 【請求項２２】 上記非単結晶半導体層はスパッタリン
グ法により形成されたものであることを特徴とする請求
項２１記載のオーミック電極形成用積層体。 - 【請求項２３】 上記非単結晶半導体層および上記薄膜
はスパッタリング法により形成されたものであることを
特徴とする請求項２１記載のオーミック電極形成用積層
体。 - 【請求項２４】 上記III-Ｖ族化合物半導体基体はｎ型
であることを特徴とする請求項２１、２２または２３記
載のオーミック電極形成用積層体。 - 【請求項２５】 上記III-Ｖ族化合物半導体基体および
上記非単結晶半導体層の融点は９００℃以上であること
を特徴とする請求項２１、２２、２３または２４記載の
オーミック電極形成用積層体。 - 【請求項２６】 上記III-Ｖ族化合物半導体基体はＧａ
Ａｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓから成ることを
特徴とする請求項２１、２２、２３、２４または２５記
載のオーミック電極形成用積層体。 - 【請求項２７】 上記非単結晶半導体層は非単結晶Ｉｎ
Ａｓ層または非単結晶ＩｎＧａＡｓ層であることを特徴
とする請求項２１、２２、２３、２４、２５または２６
記載のオーミック電極形成用積層体。 - 【請求項２８】 上記薄膜は金属薄膜および上記金属薄
膜上に形成された高融点金属シリサイド薄膜を有するこ
とを特徴とする請求項２１、２２、２３、２４、２５、
２６または２７記載のオーミック電極形成用積層体。 - 【請求項２９】 上記高融点金属シリサイド薄膜上にさ
らに高融点金属薄膜が形成されていることを特徴とする
請求項２８記載のオーミック電極形成用積層体。 - 【請求項３０】 上記金属薄膜はＮｉ薄膜またはＣｏ薄
膜であり、上記高融点金属シリサイド薄膜はＷＳｉ薄膜
であることを特徴とする請求項２８または２９記載のオ
ーミック電極形成用積層体。 - 【請求項３１】 上記高融点金属薄膜はＷ薄膜であるこ
とを特徴とする請求項２９記載のオーミック電極形成用
積層体。 - 【請求項３２】 上記薄膜は少なくとも上記非単結晶半
導体層に対してドナーとなる不純物を含む金属薄膜およ
び上記金属薄膜上に形成された高融点金属薄膜を有する
ことを特徴とする請求項２１、２２、２３、２４、２
５、２６または２７記載のオーミック電極形成用積層
体。 - 【請求項３３】 上記金属薄膜はＮｉ薄膜またはＣｏ薄
膜であり、上記高融点金属薄膜はＷ薄膜であることを特
徴とする請求項３２記載のオーミック電極形成用積層
体。 - 【請求項３４】 上記薄膜は金属薄膜、少なくとも上記
非単結晶半導体層に対してドナーとなる不純物から成る
薄膜および上記薄膜上に形成された高融点金属薄膜を有
することを特徴とする請求項２１、２２、２３、２４、
２５、２６または２７記載のオーミック電極形成用積層
体。 - 【請求項３５】 上記金属薄膜はＮｉ薄膜またはＣｏ薄
膜であり、上記高融点金属薄膜はＷ薄膜であることを特
徴とする請求項３４記載のオーミック電極形成用積層
体。 - 【請求項３６】 上記非単結晶半導体層は少なくとも上
記非単結晶半導体層に対してドナーとなる不純物を含
み、かつ、上記薄膜は金属薄膜および上記金属薄膜上に
形成された高融点金属薄膜を有することを特徴とする請
求項２１、２２、２３、２４、２５、２６または２７記
載のオーミック電極形成用積層体。 - 【請求項３７】 上記金属薄膜はＮｉ薄膜またはＣｏ薄
膜であり、上記高融点金属薄膜はＷ薄膜であることを特
徴とする請求項３４記載のオーミック電極形成用積層
体。 - 【請求項３８】 上記不純物はＳｉ、Ｇｅ、Ｔｅおよび
Ｓｎから成る群より選ばれた少なくとも一種の不純物で
あることを特徴とする請求項２１〜３７のいずれか一項
記載のオーミック電極形成用積層体。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25765793A JP3584481B2 (ja) | 1993-09-21 | 1993-09-21 | オーミック電極の形成方法およびオーミック電極形成用積層体 |
| KR1019940023347A KR100412207B1 (ko) | 1993-09-21 | 1994-09-15 | 오믹전극의형성방법및오믹전극형성용적층체 |
| EP94114616A EP0649167A3 (en) | 1993-09-21 | 1994-09-16 | Method for producing an ohmic electrode with a multilayer structure. |
| US08/309,880 US5767007A (en) | 1993-09-21 | 1994-09-20 | Method for fabricating ohmic electrode and multi-layered structure for ohmic fabricating electrode |
| US08/979,862 US5904554A (en) | 1993-09-21 | 1997-11-26 | Method for fabricating ohmic electrode and multi-layered structure for ohmic fabricating electrode |
| US08/979,413 US5982036A (en) | 1993-09-21 | 1997-11-26 | Multi-layered structure for ohmic electrode fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25765793A JP3584481B2 (ja) | 1993-09-21 | 1993-09-21 | オーミック電極の形成方法およびオーミック電極形成用積層体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794444A true JPH0794444A (ja) | 1995-04-07 |
| JP3584481B2 JP3584481B2 (ja) | 2004-11-04 |
Family
ID=17309299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25765793A Expired - Fee Related JP3584481B2 (ja) | 1993-09-21 | 1993-09-21 | オーミック電極の形成方法およびオーミック電極形成用積層体 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US5767007A (ja) |
| EP (1) | EP0649167A3 (ja) |
| JP (1) | JP3584481B2 (ja) |
| KR (1) | KR100412207B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997008744A1 (fr) * | 1995-08-24 | 1997-03-06 | Sony Corporation | Lamine permettant de former une electrode ohmique et electrode ohmique |
| US6914003B2 (en) | 2002-05-29 | 2005-07-05 | Hynix Semiconductor Inc. | Method for manufacturing magnetic random access memory |
| JP2009039340A (ja) * | 2007-08-09 | 2009-02-26 | Imasen Electric Ind Co Ltd | リクライニング装置 |
| JP2014515562A (ja) * | 2011-06-03 | 2014-06-30 | レイセオン カンパニー | 金フリー・オーミックコンタクト |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3584481B2 (ja) * | 1993-09-21 | 2004-11-04 | ソニー株式会社 | オーミック電極の形成方法およびオーミック電極形成用積層体 |
| JPH11274468A (ja) * | 1998-03-25 | 1999-10-08 | Sony Corp | オーミック電極およびその形成方法ならびにオーミック電極形成用積層体 |
| US6858522B1 (en) * | 2000-09-28 | 2005-02-22 | Skyworks Solutions, Inc. | Electrical contact for compound semiconductor device and method for forming same |
| US7132701B1 (en) | 2001-07-27 | 2006-11-07 | Fairchild Semiconductor Corporation | Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods |
| US6893124B1 (en) * | 2004-02-13 | 2005-05-17 | Sunbird, Llc | Type of magnetically attached auxiliary lens for spectacles |
| US8865591B2 (en) * | 2009-12-22 | 2014-10-21 | Tokuyama Corporation | N-type contact electrode formed on an N-type semiconductor layer and method of forming same using a second metal electrode layer heat-treated after being formed on a first, heat-treated metal electrode layer |
| KR20130062726A (ko) | 2011-12-05 | 2013-06-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
| JP6206159B2 (ja) * | 2013-12-17 | 2017-10-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US11195721B2 (en) * | 2018-01-16 | 2021-12-07 | Princeton Optronics, Inc. | Ohmic contacts and methods for manufacturing the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4849802A (en) * | 1986-01-21 | 1989-07-18 | Ibm Corporation | Thermally stable low resistance contact |
| JPS63169762A (ja) * | 1987-01-07 | 1988-07-13 | Nippon Telegr & Teleph Corp <Ntt> | 半導体オ−ム性接触 |
| US4796082A (en) * | 1987-03-16 | 1989-01-03 | International Business Machines Corporation | Thermally stable ohmic contact for gallium-arsenide |
| JPH01166556A (ja) * | 1987-12-23 | 1989-06-30 | Hitachi Ltd | ｎ型ＧａＡｓオーム性電極およびその形成方法 |
| US5027187A (en) * | 1990-03-22 | 1991-06-25 | Harris Corporation | Polycrystalline silicon ohmic contacts to group III-arsenide compound semiconductors |
| JPH05167063A (ja) * | 1991-10-15 | 1993-07-02 | Sumitomo Electric Ind Ltd | オーミック電極とその形成方法及び半導体装置 |
| JP3584481B2 (ja) * | 1993-09-21 | 2004-11-04 | ソニー株式会社 | オーミック電極の形成方法およびオーミック電極形成用積層体 |
-
1993
- 1993-09-21 JP JP25765793A patent/JP3584481B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-15 KR KR1019940023347A patent/KR100412207B1/ko not_active IP Right Cessation
- 1994-09-16 EP EP94114616A patent/EP0649167A3/en not_active Withdrawn
- 1994-09-20 US US08/309,880 patent/US5767007A/en not_active Expired - Fee Related
-
1997
- 1997-11-26 US US08/979,862 patent/US5904554A/en not_active Expired - Fee Related
- 1997-11-26 US US08/979,413 patent/US5982036A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997008744A1 (fr) * | 1995-08-24 | 1997-03-06 | Sony Corporation | Lamine permettant de former une electrode ohmique et electrode ohmique |
| CN1107339C (zh) * | 1995-08-24 | 2003-04-30 | 索尼株式会社 | 用于形成欧姆电极的叠层体和欧姆电极 |
| US6914003B2 (en) | 2002-05-29 | 2005-07-05 | Hynix Semiconductor Inc. | Method for manufacturing magnetic random access memory |
| JP2009039340A (ja) * | 2007-08-09 | 2009-02-26 | Imasen Electric Ind Co Ltd | リクライニング装置 |
| JP2014515562A (ja) * | 2011-06-03 | 2014-06-30 | レイセオン カンパニー | 金フリー・オーミックコンタクト |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0649167A2 (en) | 1995-04-19 |
| US5767007A (en) | 1998-06-16 |
| EP0649167A3 (en) | 1997-09-24 |
| US5904554A (en) | 1999-05-18 |
| US5982036A (en) | 1999-11-09 |
| KR100412207B1 (ko) | 2004-07-01 |
| JP3584481B2 (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0794444A (ja) | オーミック電極の形成方法およびオーミック電極形成用積層体 | |
| US4795717A (en) | Method for producing semiconductor device | |
| JP4048284B2 (ja) | オーミック電極形成用積層体およびオーミック電極 | |
| KR100537398B1 (ko) | 오믹 전극의 형성 방법 | |
| JPH04233762A (ja) | 室温で生成しうる銅−半導体複合体及びその形成方法 | |
| US5747878A (en) | Ohmic electrode, its fabrication method and semiconductor device | |
| JPH11274468A (ja) | オーミック電極およびその形成方法ならびにオーミック電極形成用積層体 | |
| JPH0831767A (ja) | 電極構造の製造方法 | |
| JPH10163468A (ja) | 膜状複合構造体 | |
| JP3180501B2 (ja) | オーミック電極の形成方法 | |
| JP2746241B2 (ja) | アロイ・オーミック・コンタクト電極及びその形成方法 | |
| JP3292193B2 (ja) | オーミック電極の製造方法及び半導体装置の製造方法 | |
| JPS61290775A (ja) | 半導体装置 | |
| JPH04346425A (ja) | オーム性電極の製造方法 | |
| JPH05217937A (ja) | 半導体装置の製造方法 | |
| JPH03108325A (ja) | オーム性電極の製造方法 | |
| JPH06232168A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS61276318A (ja) | 化合物半導体装置の製造方法 | |
| MXPA97002916A (en) | Structure of multiple layers to manufacture an ohm electrode and ohm electrode | |
| JPH03225823A (ja) | 化合物半導体装置 | |
| JPH0883896A (ja) | ｐ型化合物半導体用オーミック電極及びそれを用いたバイポーラトランジスタ、並びにそれらの製造方法 | |
| JPS59193070A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JP2003045897A (ja) | 半導体装置及びその製造方法 | |
| JPH05160388A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH02260444A (ja) | オーム性電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040726 |
|
| LAPS | Cancellation because of no payment of annual fees |