CN1107339C - 用于形成欧姆电极的叠层体和欧姆电极 - Google Patents
用于形成欧姆电极的叠层体和欧姆电极 Download PDFInfo
- Publication number
- CN1107339C CN1107339C CN96191112A CN96191112A CN1107339C CN 1107339 C CN1107339 C CN 1107339C CN 96191112 A CN96191112 A CN 96191112A CN 96191112 A CN96191112 A CN 96191112A CN 1107339 C CN1107339 C CN 1107339C
- Authority
- CN
- China
- Prior art keywords
- film
- ohmic electrode
- mentioned
- forms
- laminated body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 43
- 150000001875 compounds Chemical class 0.000 claims abstract description 34
- 239000013078 crystal Substances 0.000 claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 238000002844 melting Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 38
- 239000011159 matrix material Substances 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 14
- 230000008018 melting Effects 0.000 claims description 13
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 229910010282 TiON Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910008807 WSiN Inorganic materials 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 43
- 239000000758 substrate Substances 0.000 abstract description 24
- 238000004544 sputter deposition Methods 0.000 abstract description 22
- 239000010410 layer Substances 0.000 description 80
- 238000010438 heat treatment Methods 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000012535 impurity Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 12
- 229910000673 Indium arsenide Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 5
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008676 import Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000013214 routine measurement Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 108091006146 Channels Proteins 0.000 description 1
- 206010070834 Sensitisation Diseases 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000314 lubricant Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Laminated Bodies (AREA)
- Light Receiving Elements (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
GaAs系等III-V族化合物半导体具有满足要求特性的欧姆电极的欧姆电极形成用叠层体及该欧姆电极。在n+型GaAs等III-V族化合物半导体衬底上，用溅射法等等依次形成非单晶In0.7Ga0.3As之类的非单晶半导体层，Ni之类的金属薄膜，WN之类的氮化金属薄膜以及W之类的高熔点金属薄膜，再用剥离等等构图以形成欧姆电极形成用叠层体，然后，用RTA法，在500～600℃，例如在550℃下进行1秒钟的热处理，使之形成欧姆电极。
Description
技术领域
本发明涉及用于形成欧姆电极的叠层体和欧姆电极，特别是涉及适合于III-V族化合物半导体的欧姆电极的叠层体和欧姆电极。
背景技术
在谋求应用了化合物半导体FET之类的器件的高性能化和提高可靠性方面，重要的课题是降低欧姆电极的接触电阻和提高热稳定性。但是现状是化合物半导体，特别是GaAs系列半导体之类的III-V族化合物半导体的欧姆电极却不能满足上述要求。
现在，作为对GaAs系半导体的欧姆电极的材料用得最多的是AuGe/Ni。在已把这种AuGe/Ni用作欧姆电极的材料的情况下，用400～500℃的热处理，就可以形成与GaAs系半导体材料进行欧姆接触的欧姆电极。
这样一来，在把AuGe/Ni用作欧姆电极的材料时的最大的问题是用这种材料形成的欧姆电极的热稳定性不好。就是说，由于采用在AuGe/Ni中含有多量的Au(通常所用的AuGe中含有88％的Au)，在400℃以上的温度下，GaAs与Au反应形成β-AuGa(六方最密(HCP)构造，熔点Tm＝375℃)，故尽管欧姆电极的接触电阻降低了但热稳定性却将变坏。其结果是会因在形成欧姆电极后进行的化学汽相淀积(CVD)之类的高温工艺而引起器件特性的劣化。
若以示于图1的GaAs JFET的制造工艺为例对该问题具体地进行说明，则情况如下。
即在该制造工艺中，首先，如图1A所示，用向半绝缘性GaAs衬底101中进行n型杂质的选择性离子注入和之后的热处理形成n型沟道层102。其次，在半绝缘性GaAs衬底101的整个面上形成了Si3N4膜之类的绝缘膜103之后，刻蚀除掉该绝缘膜103的规定部分形成窗口103a。之后，通过该窗口103a向n型沟道层102中扩散Zn作为p型杂质，以形成P+型栅极区104。接着，作为栅极电极材料在整个面上形成了比如说Ti/Pt/Au膜之后，在其上边形成与栅极电极对应的形状的光刻胶图形(没有画出)，以该光刻胶图形为掩模，用离子铣削法使Ti/Pt/Au膜形成图形。以这种办法，如图1B所示，形成栅极电极105。其次，在刻蚀掉绝缘膜103的规定部分形成了窗口103b、103c之后，在n型沟道层102上边的这些窗口103b、103c的部分处，把AuGe/Ni用作材料分别形成作为源极电极和漏极电极的欧姆电极106，107。其次，如图1C所示，形成已分别与欧姆电极106，107相连的第1层布线108，109。接着，如图1D所示，用CVD法在整个面上形成了用来与后述第2层布线电绝缘的例如Si3N4膜那样的层间绝缘膜110之后，刻蚀掉该层间绝缘膜110的规定部分以形成窗口110a，110b。在这里，由于在用CVD法形成该层间绝缘膜110之际要经历近400℃的高温处理，故将会产生器件特性的劣化。要想形成第2层布线，要先在除去第2层布线的接触(电极)部分之外的部分的表面上形成比如说光刻胶111。接下来，在整个面上形成了第2层布线形成所用的材料之后，去掉光刻胶111。用这种办法，如图1E所示，把第2层布线112，113形成为空气桥(air-bridge)布线。
如上所述，在把AuGe/Ni用作欧姆电极的材料的情况下，除去上述问题之外，还存在着因用GaAs与Au之间的反应形成β-AuGa使欧姆电极的表面变得粗糙，而这是在进行下边的微细加工方面的一个大问题。
为了解决这些问题，迄今为止人们进行了各种的欧姆电极材料的研究。然后，在考虑欧姆接触的情况下，最为理想的，是如图2所示，降低与电极金属之间的界面处的能垒，用不含上述β-AuGa那样的低熔点化合物的金属获得欧姆接触。此外，在图2中，Ec和Ev分别是导带底的能量和价带顶的能量。EF表示费米能级。示于该图2的构造的欧姆电极，用有机金属化学汽相生长(MOCVD)法之类的外延生长法，在GaAs衬底上边作为低能垒的中间层形成InxGa1-xAs层，再在其上边形成电极金属的办法来制得。但是，为了得到这种构造的欧姆电极而应用MOCVD装置之类的外延生长装置，将使工艺窗口(process window)减小，而且大量生产性也将变坏。
为了解决这样的问题，采用把InAs用作靶的溅射法来形成作为低能垒的中间层的InAs层的同时，用电子束蒸镀法形成W薄膜和Ni薄膜，以在GaAs衬底上边形成InAs/W构造，InAs/Ni/W构造，Ni/InAs/Ni/W构造等等的叠层体，然后，采用进行热处理的办法，就可以形成热稳定性良好的欧姆电极，这是日本应用物理杂志(J.Appl.Phys.68，2475(1990))所报告的。第3图示出了其一例，先在n型GaAs衬底200上边用溅射法形成InAs层201，再在该InAs层201上边依次形成Ni薄膜202和W薄膜203之后，采用进行热处理的办法形成欧姆电极。
由于这一方法在InAs层201的形成中应用了可进行高速成膜的溅射法，故大量生产性非常出色。此外，由于这种欧姆电极在其最上层应用了本身为高熔点金属的W薄膜203，故作为与该欧姆电极相连的金属布线的材料可以利用Al，Au等所有的金属而不必用阻挡金属(barriermetal)，故工艺的自由度也大。但是，这种方法有一个大的问题：由于在热处理时，微量的In在W薄膜203上边扩散，故不能得到足够低的接触电阻。此外，还存在着热处理时，In在W薄膜203上边进行扩散的结果，使欧姆电极的表面粗糙，表面几何形状变得极其之坏的问题。
近年来，为了解决这一欧姆电极的表面几何形状的问题，本申请人提出了(特开平7-94444号公报)先在GaAs衬底上边形成InAs/Ni/WSi/W构造的叠层体，然后进行热处理来形成欧姆电极的方法。但是，用这种方法形成的欧姆电极，存在着与用AuGe/Ni形成的现有的欧姆电极相比接触电阻高的问题。此外，由于形成欧姆电极时所进行的必要的热处理温度高达700～800℃，存在着进行热处理时引起杂质扩散而导致杂质再分布的问题。这在比如说双极晶体管那样狭窄的区域上形成高杂质浓度的基极层时将会成为问题。
如上所述，由于对于现有的GaAs半导体的欧姆电极不论哪一种都不能令人满意，故希望实现具有在实用上具有满意的特性的欧姆电极。
发明内容
因此，本发明的目的在于提供一种可以容易地形成具有对GaAs系半导体及其他的III-V族化合物半导体实用上可以满足的特性的欧姆电极的欧姆电极形成所用的叠层体和用该叠层体所能得到的欧姆电极。
本发明的欧姆电极形成所用的叠层体的特征是：由在III-V族化合物半导体基体上边依次形成的非单晶半导体层和至少含有氮化金属薄膜的薄膜构成。
此外，本发明的欧姆电极形成所用叠层体的特征是：这是一种在III-V族化合物半导体基体上边依次形成的非单晶半导体层和至少含有氮化金属薄膜的薄膜，并且由非单晶半导体层与薄膜之间的能垒的高度比III-V族化合物半导体基体与薄膜之间的能垒的高度还低的物质构成。
本发明的欧姆电极的特征是：采用对由在III-V族化合物半导体基体上边依次形成的非单晶半导体层和至少含有氮化金属薄膜的薄膜构成的欧姆电极形成用叠层体进行热处理的办法制得。
此外，本发明的欧姆电极的特征是：这是一种在III-V族化合物半导体基体上边形成的欧姆电极，采用对由具有非单晶半导体层和至少含有氮化金属薄膜的薄膜，且上述非单晶半导体层与上述薄膜之间的能垒的高度比上述III-V族化合物半导体基体与上述薄膜之间的能垒的高度低的物质构成的欧姆电极形成用叠层体进行热处理的办法制得。
在本发明中，在III-V族化合物半导体基体里边含有比如说由GaAs，AlGaAs，InGaAs等等构成的衬底或者层。此外，在该III-V族化合物半导体基体为n型时，在该III-V族化合物半导体基体中作为将成为施主的杂质，比如说含有Si，Ge，Te，Sn等等。这些将成为施主的杂质，可用比如说离子注入，液相外延(LPE)，分子束外延(MBE)，有机金属汽相外延(MOCVD)等等的方法导入III-V族化合物半导体基体中去。
在非单晶半导体层中含有非单晶InxGa1-xAs层(其中，0＜x≤1)等等。在这里，“非单晶”意味着不是单晶，是多晶或非晶质。这种非单晶半导体层，理想的是用溅射法形成，但也可用其他的方法，比如说真空蒸镀法，特别是电子束蒸镀法形成。在用溅射法形成这种非单晶半导体层的情况下，除了可以应用通常的溅射法(作为溅射靶，应用了与该非单晶半导体层相同的半导体材料构成的单一的靶)之外，还可以应用同时溅射法(应用了由该非单晶半导体层的各构成元素构成的多个靶)。
在III-V族化合物半导体基体与非单晶半导体层之间，也可以形成比如Ni薄膜之类的金属薄膜，目的是为了提高非单晶半导体层对III-V族化合物半导体基体的沾润性。
在本发明的典型的一个实施例中，非单晶半导体层上边的薄膜具有金属薄膜和形成于该金属薄膜上边的氮化金属薄膜。在这种情况下，应用金属薄膜的理由是为了使得可以用在更低的温度下的热处理形成接触电阻更低的欧姆电极等等。另外，之所以应用氮化金属薄膜，是为了防止在热处理时非单晶半导体层的构成元素比如说In在电极表面一侧扩散。在该氮化金属薄膜上边，出于为了降低欧姆电极的面电阻或者为了把金属布线连到欧姆电极上而不需应用阻挡金属的理由，理想的是形成其电阻率比氮化金属薄膜低，且难于与布线所用的材料之间起反应的高熔点金属薄膜。在这里，作为金属薄膜可以应用Ni薄膜，Al薄膜，Co薄膜等等。另外，作为氮化金属薄膜，可以应用WN薄膜，WSiN薄膜，TaN薄膜，TaSiN薄膜，TiN薄膜，TiSiN薄膜和TiON薄膜等等。这些氮化金属薄膜可以是结晶质(多晶等)也可以是非晶质。而作为高熔点金属薄膜，可以应用W薄膜，Mo薄膜或Ta薄膜等等。
在上述高熔点金属薄膜上边，为了降低欧姆电极的面电阻，且为了也可把该欧姆电极用作布线，也可形成布线用金属薄膜，比如Al薄膜，Al合金(Al-Si，Al-Cu，Al-Si-Cu等等)薄膜，Au薄膜，Au/Ti薄膜等等。
非单晶半导体层上边的薄膜即金属薄膜，氮化金属薄膜，高熔点金属薄膜等等可以用溅射法或真空蒸镀法，特别是电子束蒸镀法形成。在用溅射法形成这些金属薄膜，氮化金属薄膜和高熔点金属薄膜等等的情况下，除了可以应用把由与上述那些膜相同的材料构成的单一的靶用作靶的通常的溅射法之外，还可以应用采用了由这些各构成元素构成的多个靶的同时溅射法。另外，在用真空蒸镀法形成这些金属薄膜，氮化金属薄膜、高熔点金属薄膜等等的情况下，可以应用由与它们相同的材料构成的单一蒸镀源或者由它们的各构成元素构成的多个蒸镀源。另外，高熔点金属薄膜，在有的情况下也可用CVD法形成。
倘采用本发明，由于在III-V族化合物半导体基体上边形成了上述欧姆电极形成用叠层体之后，在比如说500～600℃左右的温度下进行热处理，故可以容易地形成在实用上满足器件所要求的特性，即热稳定性、低接触电阻，表面的平坦性等等的特性的欧姆电极。此外，在这种情况下，由于欧姆电极的形成所必需的热处理的温度低到约500～600℃，故可以防止该热处理之际产生杂质的扩散，可以防止杂质的再分布。
附图说明
图1的剖面图用来说明应用AuGe/Ni作为欧姆电极材料的现有的欧姆电极形成方法应用到GaAs JFET的制造工艺中的欧姆电极的形成中去时所存在的问题。图2是理想的欧姆电极的能带图。图3的剖面图示出了在现有的欧姆电极的形成方法中所用的InAs/Ni/W构造的欧姆电极形成用叠层体。图4是用来说明本发明的第1实施例的欧姆电极的形成方法的剖面图。图5的曲线图示出了用本发明的第1实施例的欧姆电极的形成方法形成的欧姆电极的接触电阻对热处理温度的依赖关系的一例测定结果。图6的光学显微镜照片拍摄的是在本发明的第1实施例的欧姆电极的形成方法中，在形成了欧姆电极形成用叠层体之后，采用在550℃下进行1秒钟热处理的办法形成电极，再在400℃下进行了10个小时热处理之后的欧姆电极的表面。图7的曲线图示出的是用本发明的第1实施例的欧姆电极的形成方法形成的欧姆电极的热稳定性的一例测定结果。图8的剖面图示出了在本发明的第2实施例的欧姆电极的形成方法中所用的欧姆电极形成用叠层体。图9的剖面图示出了在本发明的第3实施例中所用的欧姆电极形成用叠层体。图10是用于说明本发明的第4实施例的GaAs MESFET的制造方法的剖面图。
具体实施方式
以下边参看附图边说明本发明的实施例。另外，在实施例的所有附图中，对相同或相应的部分赋以相同的标号。
图4示出了本发明的第1实施例的欧姆电极的形成方法。
在该第1实施例中，首先，如图4A所示，在n+型GaAs衬底1上边涂覆上光刻胶之后。用光刻技术使该光刻胶形成图形，以在与应形成的欧姆电极相对应的部分上形成有窗口的光刻胶图形2。该光刻胶图形2的厚度被选择为比后边要讲的非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5和W薄膜6的总体厚度还足够地厚。另外，在光刻中的曝光用比如说缩小投影曝光装置(所谓的步进曝光机)之类的光学式曝光装置进行。该光刻胶图形2的形成也可以用电子射线光刻胶和电子束光刻法进行。
其次，如图4B所示，首先，用以比如说In0.7Ga0.3As为靶的溅射法(例如磁控管溅射法)在整个面上形成非单晶In0.7Ga0.3As层3，接着用比如说溅射法或电子束蒸镀法在整个面上依次形成Ni薄膜4，WN薄膜5和W薄膜6。在这里，在用溅射法，比如说用磁控管溅射法形成非单晶In0.7Ga0.3As层3的情况下，在对成膜室内进行真空排气到比如说基(base)压为2×10-5Pa之后，向该成膜室内导入Ar气直到压力达到比如说3×10-1Pa，并使该Ar气DC放电。这时所使用的功率比如说为150W。此外，成膜在比如说室温下进行。这时，成膜速度例如为7nm/分。此外，在用溅射法，例如用磁控管溅射法形成WN薄膜5的情况下，在把成膜室内真空排气到比如说基压为2×10-5Pa之后，向该成膜室内导入N2气体，直到压力达到比如说3×10-1Pa，并使该N2气体进行DC放电。这时的使用功率例如为150W，成膜在比如说室温下进行。另外，也可以不用N2气体而代之以用N2气体与Ar气的混合气体。另外，上边所举出的溅射法虽然是所谓DC溅射法，但在某些情况下，也可不用DC溅射而代之以RF溅射法。
其次，采用把上述那样处理后形成了非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5和W薄膜6的n+型GaAs衬底1浸泡于比如说丙酮之类的有机溶剂之中使之溶解除去光刻胶图形2的办法，除去已形成于该光刻胶图形2上边的非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5和W薄膜6。结果如图4C所示，仅仅在与光刻胶图形2的窗口部分相对应的部分上的n+型GaAs衬底1上边剩下了非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5和W薄膜6。
其次，把已形成了这些非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5和W薄膜6，即已形成了欧姆电极形成用叠层体的n+型GaAs衬底1，用比如说RTA(快速热退火)法或一般的电炉法，在比如说500～600℃下进行短时间，比如说1秒～数分钟的热处理。作为进行该热处理的气氛应用比如说N2气体或由已掺进了微量的H2气体的N2气体组成的气氛。这一热处理的结果，如图4D所示，形成了欧姆电极7。
图5示出的是用本第1实施例的方法形成的欧姆电极7的接触电阻对热处理温度的依赖性的一例测定结果。测定时所用的样品是这样一种样品：把非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5和W薄膜6的厚度分别固定为14nm、25nm和50nm，使Ni薄膜4的厚度在9nm，10nm和11nm这3个水准上变化，把这些非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5和W薄膜6形成在n+型GaAs衬底1上边之后，用RTA法在450～655℃的范围内改变温度进行1秒钟的热处理，形成了欧姆电极。但是，作为进行这些热处理时的气氛，用的是已掺入了5％的H2气体的N2气体气氛。另外，作为n+型GaAs衬底1，向面方位(100)的半绝缘性GaAs衬底中注入Si离子使之已n型化，杂质浓度为2×1018cm-3。接触电阻的测定用TLM(传输线法)进行。从图5可知，在热处理温度为550℃时接触电阻变得最低，已经得到了0.2Ωmm这一极其之低的接触电阻值。
图6示出的光学显微镜照片，拍摄的是在n+型GaAs衬底1上边形成了由非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5和W薄膜6构成的欧姆电极形成用叠层体之后，用RTA法在550℃下进行1秒钟的热处理形成欧姆电极7，再在400℃下进行了10个小时的热处理之后的欧姆电极7的表面。但是，非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5和W薄膜6的厚度分别为14nm，10nm，25nm和25nm。由图6可知，不仅在400℃下进行10个小时的热处理之后的状态下的欧姆电极7的表面几何形状极其良好，就热稳定性来说也极其之好。能得到这么好的表面几何形状的理由是，由于欧姆电极形成用叠层体中的WN薄膜5的存在，可以防止在热处理时In从非单晶In0.7Ga0.3As层3，向电极表面一侧扩散。
在形成了欧姆电极7之后，在对在400℃下进行了10个小时的热处理时的该欧姆电极下的接触电阻的时间性变化，即对欧姆电极7的热稳定性进行测定时得到了示于图7的那样的结果。其中，非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5和W薄膜6的厚度分别为25nm，10nm，25m和50nm。在图7中，为了进行比较，还示出了用不含WN薄膜的欧姆电极形成用叠层体形成的欧姆电极，具体地说，用在厚度为25nm的非单晶In0.7Ga0.3As层上边形成了厚15nm的Ni薄膜和厚50nm的W薄膜的欧姆电极形成用叠层体形成的欧姆电极，和用在厚度为23nm的非单晶InAs层上边已形成了厚15nm的Ni薄膜和厚50nm的W薄膜的欧姆电极形成用叠层体形成的欧姆电极的热稳定性的测定结果。
从图7可知，用在厚度25nm的非单晶In0.7Ga0.3As层上边形成了厚度15nm的Ni薄膜和厚度50nm的W薄膜的欧姆电极形成用叠层体形成的欧姆电极的接触电阻在热处理开始后1个小时左右开始增加，热稳定性不好。另外，用在厚度23nm的非单晶InAs层上边形成了厚度15nm的Ni薄膜和厚度50nm的W薄膜的欧姆电极形成用叠层体形成的欧姆电极的接触电阻，虽在热处理开始经过了10个小时也保持恒定值因而热稳定性是良好的。但接触电阻约为0.45Ωmm，不太低。对此，用含有WN薄膜的欧姆电极形成用叠层体形成的本第1实施例的欧姆电极7的接触电阻，除去在热处理开始后即使经过10个小时也保持恒定值因而热稳定性良好之外，接触电阻也极其之低，约为0.2Ωmm。之所以能得到这样良好的热稳定性，是由于在用AuGe/Ni形成了欧姆电极的情况下，在欧姆电极7中不含有在该欧姆电极中含有的β-AuGa那样的低熔点的化合物，以及用WN薄膜5可以防止In从非单晶In0.7Ga0.3As层3向电极表面一侧扩散的缘故。
如上所述，倘采用本第1实施例，则通过采用在n+型GaAs衬底1上边形成了由非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5和W薄膜6构成的欧姆电极形成用叠层体之后，用比如说RTA法进行1秒钟的500～600℃的热处理的办法，就可以容易地形成低接触电阻且低膜电阻且表面的平坦性或者表面几何形状也良好，热稳定性也好的欧姆电极7。该欧姆电极7具有近于图2所示的理想的能带构造的能带构造。该欧姆电极7由于其最上部还由本身为高熔点金属的W构成，故可以直接连接金属布线而无需用阻挡金属。由于用于形成欧姆电极7的非单晶In0.7Ga0.3As层3用可用高速成膜的溅射法形成，故这种欧姆电极7可用高的生产性来形成。这样一来，由于该欧姆电极7的接触电阻与用AuGe/Ni形成的现有的欧姆电极具有同等的低值，故也不会损害应用了这种欧姆电极7的半导体器件的特性。另外，由于形成欧姆电极7所需的热处理的温度低到500～600℃，故可以有效地防止该热处理时产生杂质的扩散，产生杂质的再分布。
其次，对本发明的第2实施例进行说明。
在该第2实施例中，不用在第1实施例中用的示于图4C的那样的欧姆电极形成用叠层体，而代之以用示于图8的那样的欧姆电极形成用叠层体。该示于图8的欧姆电极形成用叠层体与示于图4C的欧姆电极形成用叠层体不同之处是没有形成W薄膜6。除此之外与第1实施例相同，故略去说明。
即便是采用本第2实施例，也可以容易且高生产性地形成具有和第1实施例几乎同样良好的特性的欧姆电极。
接着，对本发明的第3实施例进行说明。
在本第3实施例中，不用在第1实施例中用的示于图4C的那样的欧姆电极形成用叠层体，而代之以用示于图9的那样的欧姆电极形成用叠层体。该示于图9的欧姆电极形成用叠层体与示于图4C的欧姆电极形成用叠层体的不同之处是在W薄膜6上边还形成有Al薄膜8。
在该第3实施例中，与图4B所示的相同，在直到形成了W薄膜6之后，在该W薄膜6上边用比如说溅射法或电子束蒸镀法形成Al薄膜8。接下来，和在第1实施例中说过的一样，采用进行剥离的办法，在欧姆电极形成部分和n+型GaAs衬底1上边形成由非单晶In0.7Ga0.3As层3，Ni薄膜4，WN薄膜5，W薄膜6和Al薄膜8构成的欧姆电极形成用叠层体。在这种情况下，为使之易于进行剥离，在把用于剥离的光刻胶图形作成为2层构造使之变厚，而且该光刻胶图形比如说由正胶构成的情况下，也可动一些脑筋，例如把更易于感光的光刻胶用在下层的光刻胶图形上等等。
倘采用本第3实施例，由于已在欧姆电极形成用叠层体的最上层上形成有Al薄膜8，故可以降低用这种欧姆电极形成用叠层体形成的欧姆电极7的面电阻。这样一来，就可以把这种欧姆电极7用作IC的布线或电容器的电极。因此，还具有布线工序简化、设计自由度展宽的优点。
其次，对本发明的第4实施例进行说明。
在本第4实施例中，对在GaAs MESFET的制造工艺中的欧姆电极形成中应用第2实施例的欧姆电极的形成方法，而且在形成欧姆电极的同时也形成栅极的情况进行说明。
就是说，在本第4实施例中，首先，如图10A所示，向半绝缘性GaAs衬底9的n型沟道层形成部分中低浓度地选择性地离子注入将成为施主的杂质，同时，向半绝缘性GaAs衬底9的源区和漏区形成部分中，高浓度地选择性地离子注入将成为施主的杂质。之后，采用在比如说700～800℃的温度下进行热处理的办法，使注入杂质在电极上激活以形成n型沟道层10，n+型的源区11和漏区12。
其次，如图10B所示，应用已在第1实施例中说过的同样的剥离法，在欧姆电极形成部分上形成由非单晶In0.7Ga0.3As层3和Ni薄膜4构成的叠层体。
接下来，在用比如说溅射法在整个面上形成了WN薄膜之后，用光刻法形成与应形成的栅极电极和欧姆电极对应形状的光刻胶图形(没画出来)，并以该光刻胶图形为掩模，用比如说应用了CF4/O2系的刻蚀气体的反应性离子刻蚀(RIE)法对WN薄膜进行刻蚀。之后，去掉光刻胶图形。这样一来，如图10C所示，就可以在欧姆电极形成部分上形成由非单晶In0.7Ga0.3As层3，Ni薄膜4和WN薄膜5构成的欧姆电极形成用叠层体，同时还可在n型沟道层10上边形成由WN薄膜构成的栅极电极13。另外，还可用上述WN薄膜形成布线。
其次，用比如说RTA法在500～600℃的温度下进行热处理。这样一来，如图10D所示，和在第1实施例中说过的一样，形成用作源极电极或漏极电极的欧姆电极14，15，完成目的器件GaAs MESFET。
如上所述，倘采用本第4实施例，则可容易地形成用作源极电极或漏极电极且具有满意的良好的特性的欧姆电极14，15，而且在形成用于形成这些欧姆电极14，15的欧姆电极形成用叠层体时，可以同时形成栅极电极13。因此可以简化GaAs MESFET的制造工序。
其次，对本发明的第5实施例进行说明。
在本第5实施例中，在制造需要对n型III-V族化合物半导体的欧姆电极和对p型III-V族化合物半导体的欧姆电极这两者的半导体器件的情况下，用本发明的欧姆电极形成用叠层体同时形成这些欧姆电极。
具体地说，比如在GaAs JFET的制造中，在半绝缘性GaAs衬底中形成了p+型的栅极区和n型的源极区和漏极区之后，在这些栅极区，源极区和漏极区上边分别形成比如说和第1实施例相同的欧姆电极形成用叠层体，然后，采用在比如说500～600℃的温度下进行热处理的办法，就可以在这些栅极区，源极区和漏极区上边同时形成各自的欧姆电极。
此外，在应用了III-V族化合物半导体的异质结双极晶体管(HBT)，比如说，在发射极层中用n型AlGaAs层，在基极层中用p型GaAs层，在集电极层中用n型GaAs层，且对这些发射极层，基极层和集电极层需要欧姆电极的HBT的制造中，采用在这些发射极层，基极层和集电极层上边的欧姆电极形成部分上形成比如说和第1实施例相同的欧姆电极形成用叠层体。然后，在比如说500～600℃的温度下进行热处理的办法，就可以在这些发射极层，基极层和集电极层上边同时形成各自的欧姆电极。
以上，虽然对本发明的实施例进行了具体说明，但本发明并不受限于上述的实施例，以本发明的技术思想为基础的各种变形是可能的。
例如，也可不用上述第1～第4实施例中所用的Ni薄膜4而代之以用Co薄膜或Al薄膜。
另外，在上述第1～第3实施例中，虽然用剥离法形成了欧姆电极形成用叠层体，但是该欧姆电极形成用叠层体也可采用在n+型GaAs衬底1的整个面上用溅射法等等依次形成了构成该欧姆电极形成用叠层体的层之后，用刻蚀法把它们作成为欧姆电极形状的图形的办法形成。
还有，上述第1～第4实施例中，说明的是在形成对GaAs衬底的欧姆电极时应用了本发明的情况，但是，在对比如说用外延生长等等形成的GaAs层的欧姆电极的形成中应用本发明也是可能的。
还有，在应用了III-V族化合物半导体的高电子迁移率晶体管(HEMT)，比如说在对AlGaAs/GaAs HEMT中的源极区和漏极区的欧姆电极形成中应用本发明也是可能的。
如上所述，倘采用本发明，采用对由在III-V族化合物半导体基体上已顺次形成的非单晶半导体层和至少含有氮化金属薄膜的薄膜构成的欧姆电极形成用叠层体进行热处理的办法。就可容易地形成对III-V族化合物半导体的，具有实用上可满足要求的特性的欧姆电极。
Claims (16)
1.一种欧姆电极形成用叠层体，包括在III-V族化合物半导体基体上形成的非单晶半导体层，其特征是：上述欧姆电极形成用叠层体还包括在上述非单晶半导体层上形成的金属薄膜和形成于上述金属薄膜上的氮化金属薄膜。
2.权利要求1所述的欧姆电极形成用叠层体，其特征是：上述III-V族化合物半导体基体由GaAs，AlGaAs或InGaAs构成。
3.权利要求1所述的欧姆电极形成用叠层体，其特征是：上述非单晶半导体层是非单晶InxGa1-xAs(0＜x≤1)。
4.权利要求1所述的欧姆电极形成用叠层体，其特征是：在上述氮化金属薄膜上边还形成有高熔点金属薄膜。
5.权利要求4所述的欧姆电极形成用叠层体，其特征是：在上述高熔点金属薄膜的上边还形成有布线用金属薄膜。
6.权利要求1所述的欧姆电极形成用叠层体，其特征是：上述金属薄膜是Ni薄膜、Co薄膜或Al薄膜；上述氮化金属薄膜是WN薄膜，WSiN薄膜，TaN薄膜，TaSiN薄膜，TiN薄膜，TiSiN薄膜或TiON薄膜。
7.权利要求4所述的欧姆电极形成用叠层体，其特征是：上述高熔点金属薄膜是W薄膜，Ta薄膜或Mo薄膜。
8.权利要求1所述的欧姆电极形成用叠层体，其特征是：上述非单晶半导体层与上述薄膜之间的能垒高度比上述III-V族化合物半导体基体与上述薄膜之间的能垒高度低。
9.一种欧姆电极，采用对欧姆电极形成用叠层体进行热处理的办法制得，上述欧姆电极形成用叠层体包括在III-V族化合物半导体基体上形成的非单晶半导体层，其特征是：上述欧姆电极形成用叠层体还包括在上述非单晶半导体层上形成的含有金属薄膜和形成于上述金属薄膜上的氮化金属薄膜的薄膜，对上述欧姆电极形成用叠层体进行热处理的温度是500～600℃。
10.权利要求9所述的欧姆电极，其特征是：上述III-V族化合物半导体基体采用对由GaAs，AlGaAs或InGaAs构成的上述欧姆电极形成用叠层体进行热处理的办法得到。
11.权利要求9所述的欧姆电极，其特征是：上述非单晶半导体层用对本身为非单晶InxGa1-xAs层(0＜x≤1)的上述欧姆电极形成用叠层体进行热处理的办法制得。
12.权利要求9所述的欧姆电极，其特征是：采用对在上述氮化金属薄膜上边还形成有高熔点金属薄膜的上述欧姆电极形成用叠层体进行热处理的办法制得。
13.权利要求12所述的欧姆电极，其特征是：采用对在上述高熔点金属薄膜上边还形成有布线用金属薄膜的上述欧姆电极形成用叠层体进行热处理的办法制得。
14.权利要求9所述的欧姆电极，其特征是：采用对上述金属薄膜为Ni薄膜、Co薄膜或Al薄膜，上述氮化金属薄膜为WN薄膜、WSiN薄膜、TaN薄膜、TaSiN薄膜、TiN薄膜、TiSiN薄膜或TiON薄膜的上述欧姆电极形成用叠层体进行热处理的办法制得。
15.权利要求12所述的欧姆电极，其特征是：采用对上述高熔点金属薄膜为W薄膜、Ta薄膜或Mo薄膜的上述欧姆电极形成用叠层体进行热处理的办法制得。
16.权利要求9所述的欧姆电极，其特征是：上述非单晶半导体层与上述薄膜之间的能垒高度比上述III-V族化合物半导体基体与上述薄膜之间的能垒高度低。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP239120/95 | 1995-08-24 | ||
| JP23912095 | 1995-08-24 | ||
| JP239120/1995 | 1995-08-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1165583A CN1165583A (zh) | 1997-11-19 |
| CN1107339C true CN1107339C (zh) | 2003-04-30 |
Family
ID=17040094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96191112A Expired - Fee Related CN1107339C (zh) | 1995-08-24 | 1996-08-20 | 用于形成欧姆电极的叠层体和欧姆电极 |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US20040238891A1 (zh) |
| EP (1) | EP0789387B1 (zh) |
| JP (1) | JP4048284B2 (zh) |
| KR (1) | KR970707572A (zh) |
| CN (1) | CN1107339C (zh) |
| AT (1) | ATE209394T1 (zh) |
| AU (1) | AU6709996A (zh) |
| BR (1) | BR9606606A (zh) |
| CA (1) | CA2203557A1 (zh) |
| DE (1) | DE69617192T2 (zh) |
| ES (1) | ES2165515T3 (zh) |
| MY (1) | MY118640A (zh) |
| TW (1) | TW307926B (zh) |
| WO (1) | WO1997008744A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040214417A1 (en) * | 2003-03-11 | 2004-10-28 | Paul Rich | Methods of forming tungsten or tungsten containing films |
| US20050175770A1 (en) * | 2004-02-10 | 2005-08-11 | Eastman Kodak Company | Fabricating an electrode for use in organic electronic devices |
| CN100479102C (zh) * | 2006-08-29 | 2009-04-15 | 中国科学院声学研究所 | 一种图形化铂/钛金属薄膜的剥离制备方法 |
| JP5621228B2 (ja) * | 2009-08-27 | 2014-11-12 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP5437114B2 (ja) * | 2010-03-02 | 2014-03-12 | 次世代パワーデバイス技術研究組合 | 半導体トランジスタの製造方法 |
| JP2011204717A (ja) * | 2010-03-24 | 2011-10-13 | Sanken Electric Co Ltd | 化合物半導体装置 |
| JP5674106B2 (ja) * | 2010-09-30 | 2015-02-25 | 国立大学法人 東京大学 | 半導体デバイス、その製造方法及び集積回路 |
| CN102306626B (zh) * | 2011-09-09 | 2013-06-12 | 电子科技大学 | 半导体异质结场效应晶体管栅结构的制备方法 |
| US9422621B2 (en) | 2013-10-30 | 2016-08-23 | Skyworks Solutions, Inc. | Refractory metal barrier in semiconductor devices |
| EP2881982B1 (en) * | 2013-12-05 | 2019-09-04 | IMEC vzw | Method for fabricating cmos compatible contact layers in semiconductor devices |
| US10096550B2 (en) | 2017-02-21 | 2018-10-09 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
| US10224285B2 (en) | 2017-02-21 | 2019-03-05 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833042A (en) * | 1988-01-27 | 1989-05-23 | Rockwell International Corporation | Nonalloyed ohmic contacts for n type gallium arsenide |
| US5027187A (en) * | 1990-03-22 | 1991-06-25 | Harris Corporation | Polycrystalline silicon ohmic contacts to group III-arsenide compound semiconductors |
| US5089438A (en) * | 1991-04-26 | 1992-02-18 | At&T Bell Laboratories | Method of making an article comprising a TiNx layer |
| JPH06267887A (ja) * | 1993-03-12 | 1994-09-22 | Sony Corp | オーミック電極およびその形成方法 |
| JPH0794444A (ja) * | 1993-09-21 | 1995-04-07 | Sony Corp | オーミック電極の形成方法およびオーミック電極形成用積層体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166556A (ja) * | 1987-12-23 | 1989-06-30 | Hitachi Ltd | ｎ型ＧａＡｓオーム性電極およびその形成方法 |
| SE465211B (sv) * | 1990-01-10 | 1991-08-12 | Bahco Verktyg Ab | Batteridrivet handverktyg |
| JPH1166556A (ja) * | 1997-08-14 | 1999-03-09 | Hightech Syst:Kk | 磁気カード用テープ及び穴開け機 |
-
1996
- 1996-08-20 US US08/809,463 patent/US20040238891A1/en not_active Abandoned
- 1996-08-20 MY MYPI96003429A patent/MY118640A/en unknown
- 1996-08-20 AT AT96927199T patent/ATE209394T1/de not_active IP Right Cessation
- 1996-08-20 BR BR9606606A patent/BR9606606A/pt not_active Application Discontinuation
- 1996-08-20 AU AU67099/96A patent/AU6709996A/en not_active Abandoned
- 1996-08-20 DE DE69617192T patent/DE69617192T2/de not_active Expired - Fee Related
- 1996-08-20 ES ES96927199T patent/ES2165515T3/es not_active Expired - Lifetime
- 1996-08-20 JP JP51010097A patent/JP4048284B2/ja not_active Expired - Fee Related
- 1996-08-20 CN CN96191112A patent/CN1107339C/zh not_active Expired - Fee Related
- 1996-08-20 TW TW085110148A patent/TW307926B/zh active
- 1996-08-20 WO PCT/JP1996/002318 patent/WO1997008744A1/ja not_active Application Discontinuation
- 1996-08-20 EP EP96927199A patent/EP0789387B1/en not_active Expired - Lifetime
- 1996-08-20 CA CA002203557A patent/CA2203557A1/en not_active Abandoned
- 1996-08-20 KR KR1019970702664A patent/KR970707572A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833042A (en) * | 1988-01-27 | 1989-05-23 | Rockwell International Corporation | Nonalloyed ohmic contacts for n type gallium arsenide |
| US5027187A (en) * | 1990-03-22 | 1991-06-25 | Harris Corporation | Polycrystalline silicon ohmic contacts to group III-arsenide compound semiconductors |
| US5089438A (en) * | 1991-04-26 | 1992-02-18 | At&T Bell Laboratories | Method of making an article comprising a TiNx layer |
| JPH06267887A (ja) * | 1993-03-12 | 1994-09-22 | Sony Corp | オーミック電極およびその形成方法 |
| JPH0794444A (ja) * | 1993-09-21 | 1995-04-07 | Sony Corp | オーミック電極の形成方法およびオーミック電極形成用積層体 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69617192T2 (de) | 2002-07-18 |
| BR9606606A (pt) | 1997-09-16 |
| ES2165515T3 (es) | 2002-03-16 |
| TW307926B (zh) | 1997-06-11 |
| CN1165583A (zh) | 1997-11-19 |
| US20040238891A1 (en) | 2004-12-02 |
| ATE209394T1 (de) | 2001-12-15 |
| JP4048284B2 (ja) | 2008-02-20 |
| AU6709996A (en) | 1997-03-19 |
| KR970707572A (ko) | 1997-12-01 |
| EP0789387A4 (zh) | 1997-09-03 |
| EP0789387B1 (en) | 2001-11-21 |
| WO1997008744A1 (fr) | 1997-03-06 |
| DE69617192D1 (de) | 2002-01-03 |
| MX9702916A (es) | 1997-09-30 |
| EP0789387A1 (en) | 1997-08-13 |
| CA2203557A1 (en) | 1997-03-06 |
| MY118640A (en) | 2004-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1107339C (zh) | 用于形成欧姆电极的叠层体和欧姆电极 | |
| CA1111570A (en) | Tantalum semiconductor contacts and method for fabricating same | |
| CN1088256C (zh) | 产生欧姆接触及制造设有该种欧姆接触的半导体器件的方法 | |
| CN1152794A (zh) | 半导体器件及其制造方法 | |
| US6225218B1 (en) | Semiconductor device and its manufacturing method | |
| JP3584481B2 (ja) | オーミック電極の形成方法およびオーミック電極形成用積層体 | |
| CN114975096A (zh) | 键合材料和制备方法以及半导体器件 | |
| JP2001196574A (ja) | ｎ型窒化ガリウム系化合物半導体層への電極形成方法 | |
| RU2703931C1 (ru) | Способ изготовления кремниевых диодов шоттки | |
| US20110287626A1 (en) | Ohmic electrode and method of forming the same | |
| JPS62123716A (ja) | 半導体装置の製造方法 | |
| CN116387367A (zh) | 沟槽与场板复合终端结构的高压氧化镓肖特基势垒二极管 | |
| WO2020235796A1 (ko) | 쇼트키 다이오드 및 그의 제조방법 | |
| CN1085407C (zh) | 生产半导体集成电路的方法 | |
| JPH0945635A (ja) | 半導体装置の製造方法，及び半導体装置 | |
| US11615959B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| CN1117657A (zh) | 半导体激光器及其制造方法 | |
| JP3948172B2 (ja) | 化合物半導体エピタキシャルウェハの製造方法 | |
| JP3485601B2 (ja) | 超電導複合薄膜の製造方法 | |
| JPH03211880A (ja) | ショットキー接合の形成方法 | |
| JP2000012831A (ja) | オーミック電極とその形成方法 | |
| JPH0824123B2 (ja) | 半導体装置の製造方法 | |
| MXPA97002916A (en) | Structure of multiple layers to manufacture an ohm electrode and ohm electrode | |
| WO2010061616A1 (ja) | 半導体基板、電子デバイス、および半導体基板の製造方法 | |
| JPS63138727A (ja) | 化合物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |