JP5674106B2 - 半導体デバイス、その製造方法及び集積回路 - Google Patents
半導体デバイス、その製造方法及び集積回路 Download PDFInfo
- Publication number
- JP5674106B2 JP5674106B2 JP2010221712A JP2010221712A JP5674106B2 JP 5674106 B2 JP5674106 B2 JP 5674106B2 JP 2010221712 A JP2010221712 A JP 2010221712A JP 2010221712 A JP2010221712 A JP 2010221712A JP 5674106 B2 JP5674106 B2 JP 5674106B2
- Authority
- JP
- Japan
- Prior art keywords
- iii
- compound semiconductor
- layer
- semiconductor layer
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図1において、1は半導体デバイスとしてのnチャネルのMOSFETを示し、Si,S,Se等の不純物がドープされたInP(インジウムリン)からなるp型の半導体層形成基板3の裏面に、例えばAu-Zn合金からなるAu-Zn層2が設けられているとともに、同じくSi,S,Se等の不純物がドープされたInxGa1-xAsyP1-y(xは0≦x≦1、yは0≦y≦1)からなるp型のIII−V族化合物半導体層4が半導体層形成基板3上に設けられた構成を有する。
このようなMOSFET1は、以下のような製造方法により製造される。先ず始めに、図2(A)に示すように、半導体層形成基板3上にIII−V族化合物半導体層4が形成され、当該III−V族化合物半導体層4上に絶縁層10が形成された半導体基板15を用意する。
以上の構成において、MOSFET1では、III−V族化合物半導体層4上にニッケル層17を形成し、RTA処理により加熱することで、ニッケルIII−V族合金(Ni-InxGa1-xAsyP1-y合金)からなるソース領域5及びドレイン領域6が形成される。これにより、MOSFET1では、III−V族化合物半導体層4に対して単に不純物をインプラテーションで注入して形成した従来のソース領域及びドレイン領域に比べて、ソース領域5及びドレイン領域6自体の抵抗を一段と低減させることができる。
次に、上述したMOSFET1について各種検証試験を行った。先ず初めに、Ni-InGaAs合金(ニッケルIII−V族合金)で形成したNi-InGaAs合金層の抵抗値と、RTA処理時の加熱温度との関係について調べた。ここでは、図3に示すように、SiをドープしたInGaAsからなるp型のIII−V族化合物半導体層22上に、厚さ50nmのNi-InGaAs合金からなるNi-InGaAs合金層23を形成した検証用基板21を用いた。また、検証用基板21には、Ni-InGaAs合金層23上に所定間隔を空けてAlからなるAl電極24を複数形成し、これらAl電極24間のNi-InGaAs合金層23上にSiO2でなる絶縁層25を形成した。
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施の形態においては、半導体デバイスとして、ゲート11、ソース領域5及びドレイン領域6を備え、III−V族化合物半導体層4に形成されるソース領域5及びドレイン領域6をニッケルIII−V族合金で形成した電界効果トランジスタであるMOSFET1を適用した場合について述べたが、本発明はこれに限らず、必ずしも電界効果トランジスタである必要はなく、III−V族化合物半導体層に電極領域が形成された種々の半導体デバイスを適用してもよい。この場合、電極領域をニッケルIII−V族合金で形成することで、従来よりも電極領域での抵抗を低減させた各種半導体デバイスを提供できる。
4 III−V族化合物半導体層
5 ソース領域(電極領域)
6 ドレイン領域(電極領域)
10 絶縁層
11 ゲート
17 ニッケル層
Claims (7)
- III−V族化合物半導体層をチャネルとし、前記III−V族化合物半導体層にソース領域及びドレイン領域が形成された半導体デバイスにおいて、
前記III−V族化合物半導体層は、InxGa1-xAsyP1-y(xは0≦x≦1、yは0≦y≦1)からなり、前記チャネルと接した前記ソース領域及び前記ドレイン領域が、前記InxGa1-xAsyP1-yと、Niとを合金化させたニッケルIII−V族合金により形成されている
ことを特徴とする半導体デバイス。 - 前記III−V族化合物半導体層は、前記xを0.7〜0.8とし、前記yを1としたIn0.7〜0.8Ga0.3〜0.2Asからなる
ことを特徴とする請求項1記載の半導体デバイス。 - 前記ニッケルIII−V族合金は、前記III−V族化合物半導体層と、該III−V族化合物半導体層上に形成されたNiからなるニッケル層とを250〜450℃で加熱することで形成されている
ことを特徴とする請求項1又は2記載の半導体デバイス。 - InxGa1-xAsyP1-y(xは0≦x≦1、yは0≦y≦1)からなるIII−V族化合物半導体層上に絶縁層を形成し、該絶縁層上に所定形状のゲートを形成するゲート形成ステップと、
前記ゲート下側の絶縁層を残し、それ以外の前記絶縁層を除去した後、露出した前記III−V族化合物半導体層上に、Niからなるニッケル層を形成するニッケル層形成ステップと、
前記III−V族化合物半導体層及び前記ニッケル層を加熱し、前記InxGa1-xAsyP1-yと、前記Niとを合金化させることにより、ニッケルIII−V族合金からなり、かつチャネルと接したソース領域及びドレイン領域を、該III−V族化合物半導体層に形成する合金形成ステップと、
残留した未反応の前記ニッケル層をエッチング溶液により除去する除去ステップと
を備えることを特徴とする半導体デバイスの製造方法。 - 前記合金形成ステップは、
前記III−V族化合物半導体層及び前記ニッケル層を、250〜450℃で加熱する
ことを特徴とする請求項4記載の半導体デバイスの製造方法。 - 前記合金形成ステップは、RTA(Rapid Thermal Annealing)処理により加熱する
ことを特徴とする請求項4又は5記載の半導体デバイスの製造方法。 - チャネルとしてInxGa1-xAsyP1-y(xは0≦x≦1、yは0≦y≦1)からなるIII−V族化合物半導体層が設けられ、チャネルとなる前記III−V族化合物半導体層に接するように配置されたソース領域及びドレイン領域が、前記InxGa1-xAsyP1-yとNiとを合金化させたニッケルIII−V族合金で形成されている電界効果トランジスタを備える
ことを特徴とする集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010221712A JP5674106B2 (ja) | 2010-09-30 | 2010-09-30 | 半導体デバイス、その製造方法及び集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010221712A JP5674106B2 (ja) | 2010-09-30 | 2010-09-30 | 半導体デバイス、その製造方法及び集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012079815A JP2012079815A (ja) | 2012-04-19 |
JP5674106B2 true JP5674106B2 (ja) | 2015-02-25 |
Family
ID=46239738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010221712A Expired - Fee Related JP5674106B2 (ja) | 2010-09-30 | 2010-09-30 | 半導体デバイス、その製造方法及び集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5674106B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02192120A (ja) * | 1989-01-19 | 1990-07-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO1997008744A1 (fr) * | 1995-08-24 | 1997-03-06 | Sony Corporation | Lamine permettant de former une electrode ohmique et electrode ohmique |
JP2746241B2 (ja) * | 1995-12-21 | 1998-05-06 | 日本電気株式会社 | アロイ・オーミック・コンタクト電極及びその形成方法 |
JP2005109347A (ja) * | 2003-10-01 | 2005-04-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2005159046A (ja) * | 2003-11-26 | 2005-06-16 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ及びその製造方法 |
-
2010
- 2010-09-30 JP JP2010221712A patent/JP5674106B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012079815A (ja) | 2012-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5450652B2 (ja) | 金属ソース/ドレイン及びコンフォーマル再成長ソース/ドレインにより発生される一軸性歪みを有する量子井戸mosfetチャネル | |
TWI501322B (zh) | 用於製造具有提升的通道遷移率之半導體裝置的濕式化學方法 | |
US9685514B2 (en) | III-V compound semiconductor device having dopant layer and method of making the same | |
JP5678485B2 (ja) | 半導体装置 | |
US8431459B2 (en) | Semiconductor wafer, semiconductor device, and method of manufacturing a semiconductor device | |
US20080169485A1 (en) | Field effect transistor device and method of producing the same | |
CN103066121A (zh) | 晶体管及其制造方法 | |
TWI502744B (zh) | 半導體裝置及其形成方法 | |
CN103137488A (zh) | 半导体器件及其制造方法 | |
TW201407776A (zh) | 高電子移動率電晶體及其形成方法 | |
US20200098862A1 (en) | Metal source/drain-based mosfet and method for fabricating the same | |
US20110316050A1 (en) | Semiconductor device having a heterojunction biopolar transistor and a field effect transistor | |
Zota et al. | High performance quantum well InGaAs-On-Si MOSFETs with sub-20 nm gate length for RF applications | |
US8994034B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5674106B2 (ja) | 半導体デバイス、その製造方法及び集積回路 | |
CN115084261A (zh) | 一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法 | |
CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
EP1936697B1 (en) | A field effect transistor device, and methods of production thereof | |
Egard et al. | Self-aligned gate-last surface channel In 0.53 Ga 0.47 As MOSFET with selectively regrown source and drain contact layers | |
CN116960182A (zh) | 增强型场效应晶体管及其制备方法 | |
JP2012023321A (ja) | 半導体トランジスタおよびその製造方法 | |
US20180019282A1 (en) | Carbon nanotube transistor and logic with end-bonded metal contacts | |
US20180019420A1 (en) | N-type end-bonded metal contacts for carbon nanotube transistors | |
CN105789310A (zh) | 一种InGaAs MOSFET器件结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20121205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20121205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5674106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |