JP2016018939A - 窒化物半導体基板に形成したショットキーバリアダイオード - Google Patents

窒化物半導体基板に形成したショットキーバリアダイオード Download PDF

Info

Publication number
JP2016018939A
JP2016018939A JP2014141916A JP2014141916A JP2016018939A JP 2016018939 A JP2016018939 A JP 2016018939A JP 2014141916 A JP2014141916 A JP 2014141916A JP 2014141916 A JP2014141916 A JP 2014141916A JP 2016018939 A JP2016018939 A JP 2016018939A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
region
layer
anode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014141916A
Other languages
English (en)
Inventor
将一 兼近
Masakazu Kanechika
将一 兼近
上田　博之
Hiroyuki Ueda
博之 上田
西川　恒一
Koichi Nishikawa
恒一 西川
富田　英幹
Hidemiki Tomita
英幹 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2014141916A priority Critical patent/JP2016018939A/ja
Priority to US14/721,291 priority patent/US20160013286A1/en
Priority to DE102015110886.0A priority patent/DE102015110886A1/de
Priority to KR1020150096489A priority patent/KR20160007387A/ko
Priority to CN201510400619.6A priority patent/CN105261656A/zh
Publication of JP2016018939A publication Critical patent/JP2016018939A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】ＨＥＭＴの電子走行層となる第１窒化物半導体層６と電子供給層となる第２窒化物半導体層８が積層された基板の表面に、ショットキー接触するアノード電極２２とオーミック接触するカソード電極２０を形成するとＳＢＤが得られるが、リーク電流が大きく、耐圧が低い。
【解決手段】アノード電極２２に、第２窒化物半導体層８が直接に接触する領域と、第４窒化物半導体領域１２ｂと第３窒化物半導体領域１０ｂを介して第２窒化物半導体層８に接触する領域を混在させる。第４窒化物半導体領域１２ｂをｐ型にすることでリーク電流を抑えることができる。第２窒化物半導体層８よりもバンドギャップが大きい窒化物半導体を第３窒化物半導体領域１０ｂに用いることで、順方向電流が流れる順方向電圧の最低値を低く抑えることができる。
【選択図】図１

Description

本明細書では、窒化物半導体の積層基板を利用して形成したショットキーバリアダイオード（Schottky Barrie Diode，本明細書ではＳＢＤという）の特性を改善する技術を開示する。
窒化物半導体基板の表面上にアノード電極とカソード電極を形成してＳＢＤを得る技術が知られている。そのＳＢＤの特性を改善する技術も提案されている。
非特許文献1に、窒化物半導体のヘテロ接合を利用してダイオードの順方向の電圧降下を低下させる構造が開示されている。図４に示すように、バンドギャップが小さい窒化物半導体層６にバンドギャップが大きい窒化物半導体層８を積層してヘテロ接合界面を形成すると、ヘテロ接合界面に沿って２次元電子ガスが広がる。窒化物半導体層８にオーミック接触する材質で電極２０を形成し、窒化物半導体層８にショットキー接触する材質で電極２２を形成すると、電極２０がカソード電極となり、電極２２がアノード電極となり、ＳＢＤが得られる。このＳＢＤは、電子の移動度が高い窒化物半導体層６に形成される２次元電子ガスを利用することから、順方向の電圧降下が低く抑えられる。なお、参照番号２は基板であり、参照番号４はバッファ層であり、参照番号２８はパッシベーション膜である。
ＳＢＤは、リーク電流（逆方向電流）が流れやすく、耐圧が不十分になりやすい。非特許文献２に、ｐ型の窒化物半導体領域を利用して、リーク電流を抑制し、耐圧を向上する技術が開示されている。非特許文献２の技術では、図５に示すように、ｎ＋型のＧａＮ層６ａの上にｎ−型のＧａＮ層８ａを積層し、その上に、ｎ−型のＧａＮ層８ａに対してショットキー接触する材質でアノード電極２２を形成する。図５の構造では、ｎ−型のＧａＮ層８ａとｎ＋型のＧａＮ層６ａのバンドギャップが等しく、ヘテロ接合界面に沿って２次元電子ガスを生成して順方向の電圧降下を低く抑えるものでない。非特許文献２の技術では、アノード電極２２の形成範囲の一部に、ｐ型のＧａＮ領域１０を設ける。ｐ型のＧａＮ領域１０を部分的に設けると、ＳＢＤに逆方向の電圧が作用したときにはｐ型のＧａＮ領域１０からｎ−型のＧａＮ層８ａ内に空乏層が伸び、その空乏層によってリーク電流が抑制され、電界集中が緩和されて耐圧が向上する。なお、参照番号２は基板であり、参照番号４はバッファ層であり、参照番号２０はカソード電極であり、参照番号３０，３０はＳｉＯ２膜である。図５のＳＢＤを平面視すると、アノード電極２２は円形であり、ｐ型のＧａＮ領域１０はアノード電極２２の外周に沿って延びるリング状であり、カソード電極２０はアノード電極２２の周囲を一巡している。
IEEE, ELECTRON DEVICE LETTERS, VOL.34, No.8, AUGUST, 2013 マイクロ波電力整流用ＧａＮショットキーダイオードの高耐圧化の研究、澤田剛一、２００９年３月、徳島大学修士論文
図４に示したヘテロ接合を利用する技術と、図５に示したｐ型の窒化物半導体領域を利用する技術を併用すると、オン抵抗が低く、リーク電力が抑制され、耐圧が高いＳＢＤを得ることができる。しかしながら、順方向電流が流れる順方向電圧の最低値が高いという問題が残されている。本明細書では、順方向電流が流れ始める時の順方向電圧を低下させる技術を開示する。
本明細書で開示するＳＢＤでは、窒化物半導体基板の表面上にアノード電極とカソード電極が形成されている
窒化物半導体基板は、裏面側から表面側に向かって、第１窒化物半導体層と第２窒化物半導体層と第３窒化物半導体層と第４窒化物半導体層の順に積層されている積層構造を備えている。第１窒化物半導体層を得るために、基板の上にバッファ層を成長させ、バッファ層の上に第１窒化物半導体層を成長させてもよい。この場合、窒化物半導体基板の裏面から表面に向かって、基板とバッファ層と第１窒化物半導体層と第２窒化物半導体層と第３窒化物半導体層と第４窒化物半導体層の順に積層されている積層構造を備えることになる。
窒化物半導体基板を平面視したときに、一部の領域では第３窒化物半導体層と第４窒化物半導体層が除去されており、除去された領域では第２窒化物半導体層が露出している。
アノード電極は、第４窒化物半導体層が存在しない領域と、第４窒化物半導体層が存在する領域に跨る範囲に形成されている。そのために、アノード電極の形成範囲を断面視すると、第１窒化物半導体層と第２窒化物半導体層と第３窒化物半導体層と第４窒化物半導体層とアノード電極の積層構造が存在する領域と、第１窒化物半導体層と第２窒化物半導体層とアノード電極の積層構造が存在する領域が混在する。
上記において、第１窒化物半導体のバントギャップ＜第２窒化物半導体のバンドギャップ＜第３窒化物半導体のバンドギャップの関係にある。また、第１窒化物半導体と第２窒化物半導体と第３窒化物半導体層の導電型はｐ型でなく、第４窒化物半導体の導電型はｐ型である。
上記のＳＢＤでは、第１窒化物半導体のバントギャップ＜第２窒化物半導体のバンドギャップの関係にある第１窒化物半導体層と第２窒化物半導体層が積層されていることから接合界面に沿って２次元電子ガスが発生し、ダイオードの順方向の電圧降下を低く抑えることができる。
また、ｐ型の第４窒化物半導体領域から空乏層が広がってリーク電流が抑制され、電界集中が緩和されて耐圧が向上する。
さらに上記のＳＢＤでは、第２窒化物半導体のバントギャップ＜第３窒化物半導体のバンドギャップの関係にあることから、第３窒化物半導体領域の形成範囲では、第１窒化物半導体層に形成される２次元電子ガスの電子密度が増大する。ｐ型の第４窒化物半導体領域と第２窒化物半導体層の間に第３窒化物半導体領域が介在していることから、第４窒化物半導体領域から第１窒化物半導体層内に伸びる空乏層の距離が短くなり、順方向電流が流れる始める時の順方向電圧を低下させることができる。
アノード電極に直接に接する領域における第２窒化物半導体層の厚み＜アノード電極に直接には接しない領域における第２窒化物半導体層の厚みであることが好ましい。
アノード電極に直接に接する領域における第２窒化物半導体層の厚みを薄くすると、順方向電流が流れる始める時の順方向電圧をさらに低下させることができる。
アノード電極に第２窒化物半導体層が直接に接する領域では第３窒化物半導体層が存在してはいけないが、アノード電極の形成範囲外にまで第３窒化物半導体層が延びてしてもよい。第３窒化物半導体層が延びている範囲では２次元電子ガスの濃度が高まり、順方向の電圧降下が低下する。
アノード電極に直接に接する領域における第２窒化物半導体層の表面がＡｌＯで被覆されていることが好ましい。
上記のＳＢＤでは、第３窒化物半導体層と第４窒化物半導体層をエッチングして第２窒化物半導体層の表面を露出させ、その露出面にアノード電極を形成する。その場合、露出した第２窒化物半導体層の表面に損傷が発生してアノード電極が第２窒化物半導体にショットキー接触しないことがあり得る。第４窒化物半導体層と第３窒化物半導体層をエッチングして第２窒化物半導体層の表面を露出させるにあたって、第２窒化物半導体層の表面がＡｌＯで被覆される条件でエッチングすると、アノード電極と第２窒化物半導体が安定的にショットキー接触する結果を得ることができる。
本明細書に記載の技術によると、Ｓｉよりも特性に優れた窒化物半導体を利用して、順方向の電圧降下が低く、リーク電流が低く、耐圧が高く、しかも順方向電流が流れ始める時の順方向電圧が低いＳＢＤを得ることができる。損失が少ないＳＢＤを得ることができる。
第１実施例の半導体装置の断面図。 第２実施例の半導体装置の断面図。 第３実施例の半導体装置の断面図。 従来の半導体装置の断面図。 別の従来の半導体装置の断面図。
以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）同一の窒化物半導体基板に、ＳＢＤとＨＥＭＴ（High Electron Mobility Transistor）が形成されている。
（第２特徴）基板とバッファ層と第１窒化物半導体層と第２窒化物半導体層と第３窒化物半導体層と第４窒化物半導体層が積層されて、窒化物半導体基板が形成されている。
（第３特徴）ＨＥＭＴでは、第１窒化物半導体層が電子走行層となり、第２窒化物半導体層が電子供給層となる。第３窒化物半導体層と第４窒化物半導体層が、電子供給層とゲート電極の間に介在し、ＨＥＭＴをノーマリオフとする。
（第１実施例）
図１に示すように、第１実施例の半導体装置では、同じ窒化物半導体基板２６に、ＨＥＭＴとＳＢＤが形成されている。ＨＥＭＴは範囲Ａに形成されており、ＳＢＤは範囲Ｂに形成されている。
本実施例の窒化物半導体基板２６は、基板２と、基板２の表面に結晶成長したバッファ層４と、バッファ層４の表面に結晶成長した第１窒化物半導体層６と、第１窒化物半導体層６の表面に結晶成長した第２窒化物半導体層８と、第２窒化物半導体層８の表面に結晶成長した第３窒化物半導体層１０と、第３窒化物半導体層１０の表面に結晶成長した第４窒化物半導体層１２の積層構造を備えている。
窒化物半導体基板２６を平面視したときの一部の領域では第３窒化物半導体層１０と第４窒化物半導体層１２が除去されており、図１では、除去後に残存した第３窒化物半導体領域１０ａ，１０ｂと、第４窒化物半導体領域１２ａ，１２ｂを示している。なお、第３窒化物半導体領域１０ｂと第４窒化物半導体領域１２ｂは、窒化物半導体基板２６を平面視するとリング形状をしている。
第１窒化物半導体層６は、ＨＥＭＴの電子走行層となる層であり、窒化物半導体の結晶で形成されている。第２窒化物半導体層８は、ＨＥＭＴの電子供給層となる層であり、窒化物半導体の結晶で形成されている。第１窒化物半導体層６のバンドギャップ＜第２窒化物半導体層８のバンドギャップの関係にあり、第１窒化物半導体層６のうちのヘテロ接合界面に沿った領域には２次元電子ガスが存在する。
第３窒化物半導体層１０のバンドギャップ＞第２窒化物半導体層８のバンドギャップの関係にあり、第３窒化物半導体層１０は第２窒化物半導体層８と協同してヘテロ接合界面に沿った領域に２次元電子ガスを誘起する。第３窒化物半導体領域１０ａ，１０ｂに対向する位置では、ヘテロ接合界面における２次元電子ガスの密度が増大する。
第４窒化物半導体層１２は、ｐ型の窒化物半導体の結晶で形成されている。ゲート電極１６と第２窒化物半導体層８の間に介在する第４窒化物半導体領域１２ａは、後記するようにＨＥＭＴをノーマリオフの特性に調整する。アノード電極２２と第２窒化物半導体層８がショットキー接触する領域に残存する第４窒化物半導体領域１２ｂは、後記するようにＳＢＤの特性を改善する。
窒化物半導体基板２６の使命は、第１窒化物半導体層６と第２窒化物半導体層８と第３窒化物半導体層１０と第４窒化物半導体層１２の積層構造を提供することにある。バッファ層４は、バッファ層４の表面に第１窒化物半導体層６が結晶成長する基盤となる層であればよく、必ずしも窒化物半導体でなくてもよい。基板２は、基板２の表面にバッファ層４が結晶成長する基盤となる層であればよく、必ずしも窒化物半導体でなくてもよい。基板２に窒化物半導体を利用する場合には、バッファ層４を省略することができる。バッファ層４を利用する場合には、基板２に窒化物半導体以外、たとえばＳｉ基板、あるいはサファイヤ基板を用いることができる。
第３窒化物半導体層１０と第４窒化物半導体層１２は、必ずしも窒化物半導体でなくてもよい。ただし、第２窒化物半導体層８の表面に結晶成長することから、窒化物半導体の結晶層を用いるのが実際的である。
上記から明らかに、本明細書でいう窒化物半導体基板とは、第１窒化物半導体層６と第２窒化物半導体層８と第３窒化物半導体層１０と第４窒化物半導体層１２の積層構造を備えている基板のことをいう。基板２とバッファ層４は、不可欠ではない。
本実施例では、基板２にＳｉ基板を用い、バッファ層４にＡｌＧａＮを用い、第１窒化物半導体層６にｉ型のＧａＮを用い、第２窒化物半導体層８にｉ型のＡｌｘＧａ１−ｘＮを用い、第３窒化物半導体層１０にｉ型のＩｎＡｌＮを用い、第４窒化物半導体層１２にｐ型のＡｌｙＧａ１−ｙＮを用いる。ＧａＮのバンドギャップ＜ＡｌｘＧａ１−ｘＮのバンドギャップ＜ＩｎＡｌＮのバンドギャップの関係にある。第３窒化物半導体層１０には、ＩｎＡｌＮに代えてＡｌＮを用いてもよい。
本実施例では、第２窒化物半導体層８の表面から第１窒化物半導体層６に達する素子分離溝２４が形成されており、ＨＥＭＴの形成範囲ＡとＳＢＤの形成範囲Ｂが電気的に絶縁されている。溝を形成するのに代えて、不純物イオンを注入して絶縁化してもよい。
ＨＥＭＴの形成範囲Ａでは、図１に示されているように、後記するゲート電極１６を形成する範囲以外では、第３窒化物半導体層１０と第４窒化物半導体層１２がエッチングによって除去されており、第２窒化物半導体層８の表面が露出している。ただし、第２窒化物半導体層８はＡｌを含んであり、その表面が酸化している。そのために、第２窒化物半導体層８の表面はＡｌＯ膜で被覆されている。
ＨＥＭＴの形成範囲Ａでは、表面がＡｌＯ膜で被覆されている第２窒化物半導体層８の表面に、ソース電極１４とドレイン電極１８が形成されている。ソース電極１４とドレイン電極１８は、第２窒化物半導体層８の表面にオーミック接合する金属膜で形成されている。ソース電極１４とドレイン電極１８の間の位置、すなわち、ソース電極１４とドレイン電極１８を分断する位置では、第３窒化物半導体層１０の一部１０ａとｐ型の第４窒化物半導体層１２の一部１２ａが残存しており、その表面にゲート電極１６が形成されている。
上記したように、第１窒化物半導体層６を構成しているＧａＮのバンドギャップ＜第２窒化物半導体層８を構成しているＡｌｘＧａ１−ｘＮのバンドギャップの関係にあり、第１窒化物半導体層６のヘテロ接合界面に沿った範囲には、２次元電子ガスが形成されている。
ヘテロ接合界面に対向する位置に、ｐ型の第４窒化物半導体領域１２ａが残存している。ｐ型の第４窒化物半導体領域１２ａからは、第２窒化物半導体層８と第１窒化物層６に向けて空乏層が広がる。ゲート電極１６に正電位を加えない状態では、ｐ型の第４窒化物半導体層１２ａを介してゲート電極１６に対向する範囲のヘテロ接合界面が空乏化し、ソース電極１４とドレイン電極１８の間を電子が移動できない。ソース電極１４とドレイン電極１８の間がオフとなる。ゲート電極１６に正電位を加えると、空乏層が消失し、ソース電極１４とドレイン電極１８の間が２次元電子ガスでつながる。ソース電極１４とドレイン電極１８の間がオンとなる。上記から、範囲Ａでは、ノーマリオフ型のＨＥＭＴが得られることがわかる。電子が移動する第１窒化物半導体層６はｉ型であり、電子の移動を阻止する不純物が少ない。このＨＥＭＴは、オン抵抗が低い。
ＳＢＤの形成範囲Ｂでは、表面がＡｌＯ膜１０で被覆されている第２窒化物半導体層８の表面に、アノード電極２２とカソード電極２０が形成されている。
アノード電極２２は、第２窒化物半導体層８の表面にショットキー接合する金属膜で形成されている。カソード電極２０は、第２窒化物半導体層８の表面にオーミック接合する金属膜で形成されている。それによってＳＢＤが得られる。順方向の電流は、第１窒化物半導体層６のヘテロ接合界面に沿った位置を流れる。順方向の電圧降下は低い。
アノード電極２２の形成範囲の一部には、第３窒化物半導体領域１０ｂと第４窒化物半導体領域１２ｂが残存している。アノード電極２２の形成範囲の一部に存在するｐ型の第４窒化物半導体領域１２ｂは、ＪＢＳ（junction barrier Schottky）構造を提供する。すなわち、ＳＢＤに逆方向の電圧が作用すると、ｐ型の第４窒化物半導体領域１２ｂから第３窒化物半導体領域１０ｂと第２窒化物半導体層８を経て第１窒化物半導体層６に空乏層が伸び、リーク電流を低下させる。また電界集中が緩和し、耐圧が向上する。その一方において、第３窒化物半導体領域１０ｂが介在していることから、第１窒化物半導体層６と第２窒化物半導体層８のヘテロ接合界面に２次元電子ガスが誘起されやすく、順方向に小さな電圧が作用しただけで、アノード・カソード間に電流が流れる。図１のＳＢＤは、順方向の電圧降下が低く、逆方向電流（リーク電流）が小さく、耐圧が高く、順方向電流が流れ始める時の順方向電圧が低い。
上記では、ＦＥＴのソース電極１４はＡｌＯ膜を介して第２窒化物半導体層８に接触する。ＡｌＯ膜の抵抗は高く、ＡｌＯ膜が介在すると、ＨＥＭＴのオン抵抗が増大することが懸念させる。しかしながら、ＡｌＯ膜を薄くすると、オン抵抗の増大が問題とならないレベルにおさせることができる。ドレイン電極１８についても同様であり、ドレイン電極１８と第２窒化物半導体層８間の抵抗の増大を招かないほどにＡｌＯ膜を薄くすることができる。カソード電極２０についても同様であり、カソード電極２０と第２窒化物半導体層８間の抵抗の増大を招かないほどにＡｌＯ膜を薄くすることができる。それほどに薄くしても、ＡｌＯ膜によってアノード電極２２と第２窒化物半導体層８をショットキー接合させることができる。
第２窒化物半導体層８の表面がＡｌＯ膜で被覆されていないと、第２窒化物半導体層８に対してショットキー接合する材料を利用してアノード電極２２を形成しても、ショットキー接合しない。第３窒化物半導体層１０と第４窒化物半導体層１２をエッチングして第２窒化物半導体層８の表面を露出する際に第２窒化物半導体層８の表面にエッチングダメージが加えられ、そのためにアノード電極２２が第２窒化物半導体層８にショットキー接合しない。第２窒化物半導体層８の表面がＡｌＯ膜で被覆されていると、エッチングダメージの影響がなくなり、アノード電極２２と第２窒化物半導体層８がショットキー接合する。
（第２実施例）
以下では、第１実施例と同じ部材には同じ参照番号を用いることで、重複説明を省略する。相違点のみを説明する。
図２に示すように、第２実施例の半導体装置では、アノード電極２２に直接接触する範囲では、第２窒化物半導体層８が薄くされている。アノード電極２２ｃが薄肉化された第２窒化物半導体層８ｃを介してヘテロ接合界面に対向すると、順方向電流が流れる場合の電圧降下が小さく抑えられる。また順方向電流が流れ始める時の順方向電圧が低くなる。
図１の構造から第３窒化物半導体領域１０ｂを除去した場合、順方向電圧が１．２ボルト以上にならないと順方向電流が流れない。それに対して、第３窒化物半導体領域１０ｂを付加し、第２窒化物半導体層８を薄くすると、順方向電圧が０．５ボルト以上になると順方向電流が流れる特性に改善することができた。
第２窒化物半導体層８の一部をエッチングして薄肉化された第２窒化物半導体層８ｃを形成する場合には、薄肉化された第２窒化物半導体層８ｃの表面にＡｌＯが形成される条件でエッチングすることが好ましい。すると、薄肉化された第２窒化物半導体層８ｃとアノード電極２２ｃが安定的にショットキー接触する関係を得ることができる。
また、第２実施例では、第４窒化物半導体領域１２ｂの表面に、第４窒化物半導体領域１２ｂにオーミック接触する電極２２ｄが形成されている。電極２２ｄが付加されていると、第４窒化物半導体領域１２ｂの電位が安定し、第４窒化物半導体領域１２ｂから伸びる空乏層の挙動が安定する。順方向の電圧降下が低く、リーク電流が低く、耐圧が高く、順方向電流が流れ始める時の順方向電圧が低いＳＢＤの特性を安定化することができる。
（第３実施例）
図３に示すように、第４窒化物半導体領域１２ｅの形状はリング形状に限られない。複数個の第４窒化物半導体領域１２ｅがアノード電極２２ｅの形成範囲内に分散して形成されていればよい。第４窒化物半導体領域１２ｅの間隔を調整することで、リーク電流と耐圧等を調整することができる。
また、第３窒化物半導体領域１０ｅは、図３に示すように、アノード電極２２ｅと第２窒化物半導体層８が直接に接する領域でのみ除去し、その他の領域では残存させてもよい。アノード電極２２ｅとカソード電極２０ｅの間の位置でも第３窒化物半導体領域１０ｅが残存していると、アノード電極２２ｅとカソード電極２０ｅの間に位置するヘテロ接合界面における２次元電子ガスの密度が増大し、順方向の電圧降下がさらに抑えられる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：基板
４：バッファ層
６：ｉ型のＧａＮ層 （第１窒化物半導体層の実施例）
８：ｉ型のＡｌＧａＮ層 （第２窒化物半導体層の実施例）
１０：ｉ型のＩｎＡｌＮ層（第３窒化物半導体層の実施例）
１２：ｐ型のＡｌＧａＮ層（第４窒化物半導体層の実施例）
１４：ソース電極
１６：ゲート電極
１８：ドレイン電極
２０：カソード電極
２２：アノード電極
２４：素子分離領域
２６：窒化物半導体の積層基板
２８：パッシベーション膜

Claims (4)

  1. 窒化物半導体基板の表面上にアノード電極とカソード電極が形成されているＳＢＤであり、
    前記窒化物半導体基板は、裏面側から表面側に向かって、第１窒化物半導体層と第２窒化物半導体層と第３窒化物半導体層と第４窒化物半導体層の順に積層されている積層構造を備えており、
    前記窒化物半導体基板を平面視したときの一部の領域では前記第３窒化物半導体層と前記第４窒化物半導体層が除去されており、前記アノード電極の形成範囲を断面視すると、前記第１窒化物半導体層と前記第２窒化物半導体層と前記第３窒化物半導体層と前記第４窒化物半導体層と前記アノード電極の積層構造が存在する領域と、前記第１窒化物半導体層と前記第２窒化物半導体層と前記アノード電極の積層構造が存在する領域が混在しており、
    前記第１窒化物半導体のバントギャップ＜前記第２窒化物半導体のバンドギャップ＜前記第３窒化物半導体のバンドギャップであり、
    前記第１窒化物半導体と前記第２窒化物半導体と前記第３窒化物半導体層の導電型がｐ型でなく、
    前記第４窒化物半導体の導電型がｐ型であることを特徴とするＳＢＤ。
  2. 前記アノード電極に接する領域における前記第２窒化物半導体層の厚み＜前記アノード電極に接しない領域における前記第２窒化物半導体層の厚みであることを特徴とする請求項１に記載のＳＢＤ。
  3. 前記アノード電極の形成範囲外まで、前記第３窒化物半導体層が延びていることを特徴とする請求項１または２に記載のＳＢＤ。
  4. 前記アノード電極に接する領域における前記第２窒化物半導体層の表面がＡｌＯで被覆されていることを特徴とする請求項１〜３のいずれかの１項に記載のＳＢＤ。
JP2014141916A 2014-07-10 2014-07-10 窒化物半導体基板に形成したショットキーバリアダイオード Pending JP2016018939A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014141916A JP2016018939A (ja) 2014-07-10 2014-07-10 窒化物半導体基板に形成したショットキーバリアダイオード
US14/721,291 US20160013286A1 (en) 2014-07-10 2015-05-26 Schottky barrier diode formed with nitride semiconductor substrate
DE102015110886.0A DE102015110886A1 (de) 2014-07-10 2015-07-06 Mit einem Nitrid-Halbleitersubstrat ausgebildete Schottky-Diode
KR1020150096489A KR20160007387A (ko) 2014-07-10 2015-07-07 질화물 반도체 기판에 형성한 쇼트키 배리어 다이오드
CN201510400619.6A CN105261656A (zh) 2014-07-10 2015-07-09 形成在氮化物半导体基板上的肖特基势垒二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014141916A JP2016018939A (ja) 2014-07-10 2014-07-10 窒化物半導体基板に形成したショットキーバリアダイオード

Publications (1)

Publication Number Publication Date
JP2016018939A true JP2016018939A (ja) 2016-02-01

Family

ID=54867074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014141916A Pending JP2016018939A (ja) 2014-07-10 2014-07-10 窒化物半導体基板に形成したショットキーバリアダイオード

Country Status (5)

Country Link
US (1) US20160013286A1 (ja)
JP (1) JP2016018939A (ja)
KR (1) KR20160007387A (ja)
CN (1) CN105261656A (ja)
DE (1) DE102015110886A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299658B2 (ja) * 2015-04-22 2018-03-28 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子
CN108447897A (zh) * 2018-02-09 2018-08-24 沈阳工程学院 一种自支撑金刚石衬底异质结构及制备方法
CN110400776A (zh) * 2019-07-02 2019-11-01 珠海格力电器股份有限公司 一种功率芯片及其制备方法
CN113594228A (zh) * 2021-07-26 2021-11-02 西安电子科技大学 具有异质结终端的氮化镓肖特基势垒二极管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513580A (ja) * 2003-01-29 2006-04-20 株式会社東芝 パワー半導体素子
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
US8896122B2 (en) * 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel
CN102903762B (zh) * 2012-10-22 2015-11-25 苏州英能电子科技有限公司 一种肖特基二极管及其制备方法
JP5928354B2 (ja) 2013-01-23 2016-06-01 マツダ株式会社 火花点火式多気筒エンジンの始動装置
EP2793255B8 (en) * 2013-04-16 2018-01-17 IMEC vzw Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
US9202817B2 (en) * 2014-01-22 2015-12-01 Taiwan Semiconductorr Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513580A (ja) * 2003-01-29 2006-04-20 株式会社東芝 パワー半導体素子
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置

Also Published As

Publication number Publication date
DE102015110886A1 (de) 2016-01-14
US20160013286A1 (en) 2016-01-14
KR20160007387A (ko) 2016-01-20
CN105261656A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
JP5942204B2 (ja) 半導体装置
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP6049674B2 (ja) デュアルゲート型ｉｉｉ−ｖ族複合トランジスタ
WO2017138505A1 (ja) 半導体装置
WO2011024367A1 (ja) 窒化物半導体装置
JP5645304B2 (ja) ダイオード
US20150263154A1 (en) Semiconductor device
JP6665157B2 (ja) 窒化物半導体装置
JP2011238654A (ja) 窒化物半導体素子
JP2010135641A (ja) 電界効果トランジスタ及びその製造方法
JP6244557B2 (ja) 窒化物半導体デバイス
JP2010045364A (ja) トランジスタ
JP2017524246A (ja) 電界効果ダイオード及びその製造方法
JP6330148B2 (ja) 半導体装置
US20170033098A1 (en) GaN-BASED SCHOTTKY DIODE RECTIFIER
JP2011029507A (ja) 半導体装置
JP2015177063A (ja) 半導体装置
JP2016018939A (ja) 窒化物半導体基板に形成したショットキーバリアダイオード
JP2013229449A (ja) 窒化物系半導体素子
JP5721782B2 (ja) 半導体装置
JP5793101B2 (ja) 半導体装置
JP2011066464A (ja) 電界効果トランジスタ
WO2017110267A1 (ja) トランジスタ、半導体装置、電子機器、およびトランジスタの製造方法
JP2010263087A (ja) トランジスタ
JP2011108712A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170117