JP2018157141A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2018157141A
JP2018157141A JP2017054496A JP2017054496A JP2018157141A JP 2018157141 A JP2018157141 A JP 2018157141A JP 2017054496 A JP2017054496 A JP 2017054496A JP 2017054496 A JP2017054496 A JP 2017054496A JP 2018157141 A JP2018157141 A JP 2018157141A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
gate electrode
semiconductor layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2017054496A
Other languages
English (en)
Inventor
景一 松下
Keiichi Matsushita
景一 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2017054496A priority Critical patent/JP2018157141A/ja
Priority to TW106139438A priority patent/TW201835985A/zh
Priority to US15/877,815 priority patent/US20180277650A1/en
Priority to EP18153174.0A priority patent/EP3379578A1/en
Publication of JP2018157141A publication Critical patent/JP2018157141A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

【課題】高周波特性を劣化させることなく、絶縁強度を向上させる絶縁強度を向上させる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、基板１０上に設けられた半導体層１３と、半導体層１３上に設けられたドレイン電極３０及びソース電極４０と、半導体層１３上に設けられ、半導体層１３に向かって側面と半導体層との角度が徐々に小さくなるゲート電極２０と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
通信装置等に用いられる半導体装置（ＨＥＭＴ等）として、窒化ガリウム系半導体装置がある。窒化ガリウム系半導体装置は、半導体層と、半導体層上に設けられたゲート電極を含む各種電極及び絶縁体層と、を有している。窒化ガリウム系半導体装置は、Ｓｉ系半導体装置やＧａＡｓ系半導体装置に比べて絶縁強度が高い。そのため、半導体装置の動作電圧を上げて出力電力密度を高くすることができる。
半導体装置の動作電圧を上げた場合、半導体層と接合するゲート電極の底面と側面の境界に形成されるエッジ付近の電界強度が高くなり、ゲート電極と半導体層の間で絶縁破壊が起こることがある。そこで、ゲート電極のエッジを面取りし、ゲート電極の側面と底面の間に新たな傾斜面を設ける。これにより、ゲート電極の底面と傾斜面によって形成されるエッジの角度が９０度より大きくなり、エッジ付近の電界強度が低下する。その結果、ゲート電極と半導体層の間に生じる絶縁破壊が抑制され、半導体装置を長寿命化することができる。
電極の底面と傾斜面によって形成されるエッジ近傍への電界集中を抑制するためには、傾斜面と半導体層のなす角度をある程度小さくする必要がある。その一方で、傾斜面を設けると、ゲート電極の実効的なゲート長が長くなり、半導体装置の高周波特性が劣化する。
特開２０１３−０７７６２１
本発明は、上述の事情の下になされたものであり、半導体装置の高周波特性を劣化させることなく、絶縁強度を向上させることを課題とする。
本実施形態に係る半導体装置は、基板上に設けられた半導体層と、半導体層上に設けられたドレイン電極、及びソース電極と、半導体層上に設けられ、半導体層に向かって側面と半導体層との角度が徐々に小さくなるゲート電極と、を備える。
本実施形態に係る半導体装置の断面図である。 図１に示すゲート電極のドレイン側の側面の近傍を示す図である。 ＡｌＧａＮ層上に表面保護層を形成する工程を示す図である。 ＡｌＧａＮ層上に表面保護層を形成する工程を示す図である。 ＡｌＧａＮ層上に表面保護層を形成する工程を示す図である。 ＡｌＧａＮ層上に表面保護層を形成する工程を示す図である。 表面保護層に開口を形成する工程を示す図である。 表面保護層に開口を形成する工程を示す図である。 表面保護層に開口を形成する工程を示す図である。 本実施形態に係るゲート電極を示す図である。 本実施形態に係る半導体装置の変形例の断面図
（本実施形態）
以下、本実施形態に係る半導体装置の一例について図面を参照して詳細に説明する。
図１は、本実施形態に係る半導体装置１の断面図である。本実施形態に係る半導体装置１は、基板１０と、化合物半導体層１３と、ゲート電極２０と、ドレイン電極３０と、ソース電極４０と、表面保護層５０と、を備える。
基板１０は、例えば半絶縁性のＳｉＣ基板である。化合物半導体層１３は、基板１０の上面に形成され、ＧａＮ層１１と、ＡｌＧａＮ層１２とを有する。
ＧａＮ層１１は、例えば有機金属化学気相蒸着法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いて基板１０の上面に形成された電子走行層である。
ＡｌＧａＮ層１２は、例えば有機金属化学気相蒸着法により、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いてＧａＮ層１１の上面に形成された電子供給層である。
ＧａＮ層１１とＡｌＧａＮ層１２とはそれぞれのバンドギャップが異なる。バンドギャップの異なる半導体層が接合すると、電子供給層となる電子親和力の小さな半導体層の電子が、電子走行層となる電子親和力の大きな半導体層に集まる。その結果、電子走行層側の接合面（ヘテロ界面）の近傍に電子が蓄積され、２次元電子ガスを形成する。
２次元電子ガスは、半導体中で、電子が平面状に分布している状態を示す。平面状に分布した電子は、垂直方向への移動が困難であるため、電子の移動する方向が水平方向に限られる。そのため、２次元電子ガスの電子は、高い移動度を示す。
ＧａＮ層１１は、ＡｌＧａＮ層１２の電子親和力よりも大きな電子親和力を有する。そのため、ＧａＮ層１１が電子走行層側となる。
図１に示されるように、ゲート電極２０、ドレイン電極３０、及びソース電極４０は、ＡｌＧａＮ層１２の上面に設けられている。
ゲート電極２０は、ＡｌＧａＮ層１２上の中央部に設けられている。ゲート電極２０は、ＡｌＧａＮ層１２とショットキー接触（接合）している。ショットキー接触では、電子がゲート電極２０からＡｌＧａＮ層１２へと流れるときと、電子がＡｌＧａＮ層１２からゲート電極２０へと流れるときの抵抗が異なる。ゲート電極２０の形状や、形成方法については後述する。
ドレイン電極３０は、ＡｌＧａＮ層１２の上面の外端部の一方に設けられている。ドレイン電極３０は、ＡｌＧａＮ層１２に、例えば、チタンとアルミニウムを蒸着して形成する。
ドレイン電極３０は、ＡｌＧａＮ層１２とオーミック接触している。オーミック接触では、電子がドレイン電極３０からＡｌＧａＮ層１２へと流れるときと、電子がＡｌＧａＮ層１２からドレイン電極３０へと流れるときの抵抗が同じである。
ソース電極４０は、ゲート電極２０をソース電極４０とドレイン電極３０とで挟むようにＡｌＧａＮ層１２の上面の外端部に設けられている。ソース電極４０は、ＡｌＧａＮ層１２に、例えば、チタンとアルミニウムを蒸着して形成する。ソース電極４０は、ＡｌＧａＮ層１２とオーミック接触している。
ゲート電極２０とドレイン電極３０、及びゲート電極２０とソース電極４０は、相互に離間して配置されている。
半導体装置１の動作時において、電子は、ソース電極４０からＡｌＧａＮ層下に形成された２次元電子ガス層をとおってドレイン電極３０へと移動する。
ソース電極４０とゲート電極２０との間、及びゲート電極２０とドレイン電極３０との間から露出するＡｌＧａＮ層１２の上面には、絶縁体層としてＳｉＮ層である表面保護層５０が形成されている。表面保護層５０は、ダングリングボンドを終端し、さらに水分等からＡｌＧａＮ層１２の表面を保護する。
図２は、ゲート電極２０の側面の近傍を示す図である。図２に示されるように、表面保護層５０は、エッチングレートの異なる第１の絶縁体層５１と、第２の絶縁体層５２と、第３の絶縁体層５３とを有する。
第１の絶縁体層５１は、ＡｌＧａＮ層１２の上面に形成される、所定のエッチングレートを有するＳｉＮ層である。
第２の絶縁体層５２は、第１の絶縁体層５１の上面に形成される、第１の絶縁体層５１よりも大きなエッチングレートを有するＳｉＮ層である。
第３の絶縁体層５３は、第２の絶縁体層５２の上面に形成される、第２の絶縁体層５２よりも大きなエッチングレートを有するＳｉＮ層である。
ゲート電極２０は、ゲート電極２０の上半分に形成された傘部２１と、ゲート電極２０の上半分に形成された脚部２２とを有する。傘部２１は、断面が略台形となる形状を有する。
脚部２２は、第１の傾斜部２２ａと、第２の傾斜部２２ｂと、第３の傾斜部２２ｃとを有する。
第１の傾斜部２２ａは、脚部２２の下端部に形成され、ＡｌＧａＮ層１２と接合する。
第１の傾斜部２２ａの両側面は、それぞれＡｌＧａＮ層１２に対して傾斜した傾斜面である。第１の傾斜部２２ａは、脚部２２の下端に向かうほど細くなるテーパ状に形成されている。第１の傾斜部２２ａの傾斜面がＡｌＧａＮ層１２の上面に平行な面となす角度θ１は、９０度よりも小さい。
第２の傾斜部２２ｂは、第１の傾斜部２２ａの上に形成され、第２の傾斜部２２ｂの下端は、第１の傾斜部２２ａの上端と連続している。
第２の傾斜部２２ｂの両側面は、それぞれＡｌＧａＮ層１２に対して傾斜した傾斜面である。第２の傾斜部２２ｂは、脚部２２の下端に向かうほど細くなるテーパ状に形成されている。第２の傾斜部２２ｂの傾斜面がＡｌＧａＮ層１２の上面に平行な面となす角度θ２は、第１の傾斜部２２ａの角度θ１よりも大きい。
第３の傾斜部２２ｃは、第２の傾斜部２２ｂの上に形成され、第３の傾斜部２２ｃの下端は、第２の傾斜部２２ｂの上端と連続している。
第３の傾斜部２２ｃの両側面は、それぞれＡｌＧａＮ層１２に対して傾斜した傾斜面である。第３の傾斜部２２ｃは、脚部２２の下端に向かうほど細くなるテーパ状に形成されている。第３の傾斜部２２ｃの傾斜面がＡｌＧａＮ層１２の上面に平行な面となす角度θ３は、第２の傾斜部２２ｂの角度θ２よりも大きい。
脚部２２は、下端に向かうほど段階的にテーパ角度が大きくなるテーパ形状に形成される。テーパ角度とは、円錐の軸線を含む断面の向かい合う２つの母線の間の角度である。本実施例においては、テーパ角度は、脚部２２の断面の両側面の間の角度である。テーパ角度は、脚部２２の側面がＡｌＧａＮ層１２となす角度が小さくなるほど、大きくなる。
一般に、脚部２２の底面と側面により形成されるエッジを面取りし、脚部２２の底面と側面の間に傾斜面を設けることで、脚部２２の底面と側面の境界付近への電界集中を緩和させることができる。
本実施形態に係る半導体装置１では、ＡｌＧａＮ層１２と接合する第１の傾斜部２２ａの角度θ１が９０度より小さいため、脚部２２の底面と側面の境界付近への電界集中を緩和させることができる。
このため、本実施形態に係る半導体装置１は、絶縁強度を向上させることができる。
ゲート電極２０に電圧を印加すると、ゲート電極２０とＡｌＧａＮ層１２の接合面の下方の２次元電子ガスの電子濃度が変化する。
半導体装置１のゲート長は、ゲート電極２０とＡｌＧａＮ層１２の接合面の幅である。半導体装置１は、ゲート長が長くなると、電子の移動距離が長くなり、高周波特性が劣化する。
しかしながら、脚部２２の傾斜面がＡｌＧａＮ層１２となす角度が小さい場合、ＡｌＧａＮ層１２と脚部２２の傾斜面の間の距離が短くなる。そのため、ゲート電極２０に電圧を印加すると、ＡｌＧａＮ層１２と脚部２２の接合面近傍の面の下方でも、２次元電子ガスの電子濃度が変化する。すなわち、ゲート電極２０とＡｌＧａＮ層１２の接合面の幅よりも、実効的なゲート長は長くなる。
本実施形態に係る半導体装置１では、第２の傾斜部２２ｂの角度θ２及び第３の傾斜部２２ｃの角度θ３が、第１の傾斜部２２ａの角度θ１よりも大きい。そのため、脚部２２の両側端に向かうほど、脚部２２の傾斜面とＡｌＧａＮ層１２との間の距離が長くなる。
その結果、ＡｌＧａＮ層１２と脚部２２の接合面近傍の面の下方の２次元電子ガスの電子濃度の変化が抑制される。このため、半導体装置１では、実効的なゲート長の増加が抑制される。
したがって、本実施形態に係る半導体装置１では、高周波特性の劣化が抑制される。
本実施形態に係る半導体装置１のゲート電極２０の製造方法について以下に説明する。
図３乃至８はＡｌＧａＮ層１２の上面に表面保護層５０を形成する工程を示す図である。図３に示されるように、ＡｌＧａＮ層１２の上面には、ドレイン電極３０とソース電極４０が設けられている。表面保護層５０は、ドレイン電極３０とソース電極４０の間から露出するＡｌＧａＮ層１２の上面に形成される。
表面保護層５０の形成には、プラズマＣＶＤ（Ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いる。シランガス（ＳｉＨ４）とアンモニアガス（ＮＨ３）を原料ガスとした、ＳｉイオンやＮイオンのＡｌＧａＮ層１２の上面への蒸着により、ＳｉＮ層である表面保護層５０を形成する。
ＳｉイオンやＮイオンのＡｌＧａＮ層１２の上面への蒸着は、３回に分けて行う。蒸着に用いられるシランガスとアンモニアガスの流量比は、毎回異なる。ＳｉＮ層のエッチングレートはシランガスとアンモニアガスの流量比により異なるため、表面保護層５０は、エッチングレートの異なる３つのＳｉＮ層を有する。
図４に示されるように、最初の蒸着により、ドレイン電極３０とソース電極４０の間から露出するＡｌＧａＮ層１２の上面にＳｉＮ層である第１の絶縁体層５１が形成され、ＡｌＧａＮ層１２の上面を被覆する。
第１の絶縁体層５１を形成する際には、第１の絶縁体層５１の屈折率が１．８未満になるように、アンモニアの流量を調整する。一般に、屈折率の大きなＳｉＮ層は、大きなエッチングレートを有する。
図５に示されるように、２回目の蒸着により、第１の絶縁体層５１の上面に、ＳｉＮ層である第２の絶縁体層５２が形成される。第２の絶縁体層５２を形成する際には、第２の絶縁体層５２の屈折率が１．８以上２．０未満になるように、アンモニアの流量を調整する。
図６に示されるように、３回目の蒸着により、第２の絶縁体層５２の上面に、ＳｉＮ層である第３の絶縁体層５３が形成される。第３の絶縁体層５３を形成する際には、第３の絶縁体層５３の屈折率が２．０以上になるように、アンモニアの流量を調整する。
表面保護層５０を形成した後、表面保護層５０に開口部５０ａを形成する。図７乃至９は、表面保護層５０に開口部５０ａを形成する工程を示す図である。図９に示されるように、開口部５０ａの側面は、第１の側面５１ａと、第２の側面５２ａと、第３の側面５３ａとで構成される。
図７に示されるように、開口５４ａを有するレジスト層５４を形成する。
図８に示されるように、上面にレジスト層５４を形成した表面保護層５０をフッ酸によりウェットエッチングする。
表面保護層５０の上層に形成された第３の絶縁体層５３は、レジスト層５４に形成された開口５４ａから露出している。表面保護層５０をフッ酸によりウェットエッチングする工程において、第３の絶縁体層５３は、最初にエッチングされ、開口が形成される。
第３の絶縁体層５３は、開口５４ａから露出する面から下方に向かってエッチングされるとともに、サイドエッチングされる。そのため、第３の絶縁体層５３に形成される開口は、第３の絶縁体層５３の上面に近いほど開口径が大きなテーパ形状となる。
その結果、第３の絶縁体層５３には、ＡｌＧａＮ層１２の上面に平行な面に対して傾斜した第３の側面５３ａを有する開口が形成される。第３の側面５３ａとＡｌＧａＮ層１２の上面に平行な面のなす角度は、角度θ３である。
次に、エッチングにより第３の絶縁体層５３に形成された開口から、第２の絶縁体層５２が露出する。露出した第２の絶縁体層５２もまたエッチングされる。そして、エッチングにより第３の絶縁体層５３の開口が大きくなるとともに、第２の絶縁体層５２の露出する面は大きくなり、さらにエッチングされる。
その結果、第２の絶縁体層５２には、ＡｌＧａＮ層１２の上面に平行な面に対して傾斜した第２の側面５２ａを有する開口が形成される。第２の側面５２ａとＡｌＧａＮ層１２の上面に平行な面のなす角度は、角度θ２である
第２の絶縁体層５２に形成される開口の上端の開口径は、第３の絶縁体層５３に形成された開口の下端の開口径と同一となる。そのため、第２の絶縁体層５２に形成される開口の上端の開口径の大きくなる速度は、第３の絶縁体層５３に形成された開口の下端の開口径の大きくなる速度と同一である。
一方、第２の絶縁体層５２のエッチングレートは第３の絶縁体層５３のエッチングレートよりも小さいため、第２の絶縁体層５２のＡｌＧａＮ層１２に向かってエッチングされる速度は、第３の絶縁体層５３のＡｌＧａＮ層１２に向かってエッチングされる速度よりも遅い。そのため、第２の側面５２ａの角度θ２は、第３の側面５３ａの角度θ３よりも小さい。
最後に、エッチングにより第２の絶縁体層５２に形成された開口から、第１の絶縁体層５１が露出する。露出した第１の絶縁体層５１もまたエッチングされる。そして、エッチングにより第２の絶縁体層５２の開口が大きくなるとともに、第１の絶縁体層５１の露出する面は大きくなり、さらにエッチングされる。
その結果、第１の絶縁体層５１には、ＡｌＧａＮ層１２の上面に平行な面に対して傾斜した第１の側面５１ａを有する開口が形成される。第１の側面５１ａがＡｌＧａＮ層１２の上面に平行な面となす角度は、角度θ１である
第１の絶縁体層５１に形成される開口の上端の開口径は、第２の絶縁体層５２に形成された開口の下端の開口径と同一となる。そのため、第１の絶縁体層５１に形成される開口の上端の開口径の大きくなる速度は、第２の絶縁体層５２に形成された開口の下端の開口径の大きくなる速度と同一である。
一方、第１の絶縁体層５１のエッチングレートは第２の絶縁体層５２のエッチングレートよりも小さいため、第１の絶縁体層５１のＡｌＧａＮ層１２に向かってエッチングされる速度は、第２の絶縁体層５２のＡｌＧａＮ層１２に向かってエッチングされる速度よりも遅い。そのため、第１の側面５１ａの角度θ１は、第２の側面５２ａの角度θ２よりも小さい。
以上のように、第３の側面５３ａの角度θ３は、第２の側面５２ａの角度θ２よりも大きくなる。そして、第２の側面５２ａの角度θ２は、第１の側面５１ａの角度θ１よりも大きくなる。
開口部５０ａの側面は、第１の側面５１ａ、第２の側面５２ａ、及び第３の側面５３ａの順番で、下から順に形成される。そのため、開口部５０ａは、表面保護層５０の下面に向かうほど段階的にテーパ角度が大きくなるテーパ形状の開口となる。
図９に示されるように、表面保護層５０に開口部５０ａを形成した後、レジスト層５４を除去する。図１０に示されるように、レジスト層５４を除去した後、開口部５０ａに、例えば、ニッケルと金を蒸着し、ゲート電極２０を形成する。脚部２２の側面は、開口部５０ａの側面に沿って形成される。
図２に戻って示されるように、第１の傾斜部２２ａの側面は、第１の側面５１ａに沿って形成される。そのため、第１の傾斜部２２ａの側面がＡｌＧａＮ層１２の上面に平行な面となす角度は、第１の側面５１ａの角度θ１と同一となる。
第１の傾斜部２２ａと同様に、第２の傾斜部２２ｂの側面は、第２の側面５２ａに沿って形成される。そのため、第２の傾斜部２２ｂの側面がＡｌＧａＮ層１２の上面に平行な面となす角度は、第２の側面５２ａの角度θ２と同一となる。
さらに、第３の傾斜部２２ｃの側面もまた、第３の側面５３ａに沿って形成される。そのため、第３の傾斜部２２ｃの側面がＡｌＧａＮ層１２の上面に平行な面となす角度は、第３の側面５３ａの角度θ３と同一となる。
その結果、脚部２２は、下端に向かうほど段階的にテーパ角度が大きくなるテーパ形状に形成される。
このように、第１の傾斜部２２ａの角度θ１は、第１の絶縁体層５１のエッチングレートによって決まる。同様に、第２の傾斜部２２ｂの角度θ２は、第２の絶縁体層５２のエッチングレートによって決まり、第３の傾斜部２２ｃの角度θ３もまた、第３の絶縁体層５３のエッチングレートによって決まる。
したがって、第１の絶縁体層５１、第２の絶縁体層５２、及び第３の絶縁体層５３のエッチングレートを選択することで、脚部２２の形状を決定することができる。
以上説明したように、本実施形態に係る半導体装置１では、エッチングレートの異なる複数のＳｉＮ層を重ねることで、エッチングにより表面保護層５０に形成される開口部５０ａの形状を任意に制御しすることができる。そして、開口部５０ａの形状を制御することで、脚部２２の形状を任意に制御することができる。
脚部２２を下端に向かうほど段階的にテーパ角度が大きくなる側面を有するように形成することで、半導体装置１の高周波特性を劣化させることなく、絶縁強度を向上させることができる。高周波特性を劣化させることなく絶縁強度を向上させた本実施形態に係る半導体装置は、絶縁破壊の起こりやすい高温動作時においても高い信頼性を有する。
（変形例）
次に、本実施形態の変形例に係る半導体装置２について説明する。半導体装置２は、半導体装置１と比べて、表面保護層の形成方法やゲート電極の形状が異なる。
図１１は、半導体装置１の変形例を示す図である。図１１に示されるように、半導体装置２は、ＡｌＧａＮ層１２と、ゲート電極６０と、ドレイン電極３０と、ソース電極４０と、表面保護層７０と、を備える。
表面保護層７０の形成には、プラズマＣＶＤ法を用いる。シランガスとアンモニアガスを原料ガスとした、ＳｉイオンやＮイオンのＡｌＧａＮ層１２の上面への蒸着により、ＳｉＮ層である表面保護層７０を形成する。
ＳｉイオンやＮイオンをＡｌＧａＮ層１２の上面に蒸着するとき、徐々にシランガスとアンモニアガスの流量比を変える。ＳｉＮ層のエッチングレートは、シランガスとアンモニアガスの流量比により異なる。
シランガスとアンモニアガスの流量比を、表面保護層７０のエッチングレートがＡｌＧａＮ層１２に向かって徐々に小さくなるように調整する。そのため、表面保護層７０は、ＡｌＧａＮ層１２に向かってエッチングレートが徐々に小さくなる。表面保護層７０は、１度の蒸着で形成される。
表面保護層７０の上面に、開口を有するレジスト層を形成し、表面保護層７０をフッ酸によりウェットエッチングする。図１１に示されるように、表面保護層７０に設けられた開口の側面は半球状である。
レジスト層を除去した後、表面保護層７０に設けられた開口に、例えばニッケルと金を蒸着し、ゲート電極６０を形成する。ゲート電極６０は、ゲート電極６０の上半分に形成された傘部６１と、ゲート電極２０の上半分に形成された脚部６２とを有する。
脚部６２の側面は、表面保護層７０に設けられた開口の側面に沿って形成される。その結果、脚部６２は、半球状に形成される。
表面保護層７０は、１度の蒸着により形成することができる。また、脚部６２を半球状に形成することで、半導体装置２の高周波特性を劣化させることなく、絶縁強度を向上させることができる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。
本実施形態では、上記実施形態に係る半導体装置は、窒化ガリウム系半導体装置である。これに限らず、例えば、Ｓｉ系半導体装置やＧａＡｓ系半導体装置であってもよい。
本実施形態では、表面保護層５０はＳｉＮ層であって、第１の絶縁体層５１、第２の絶縁体層５２、第３の絶縁体層５３の屈折率は、それぞれ１．８未満、１．８以上２．０未満、２．０以上である。これに限らず、表面保護層は、絶縁体層であって、第１の絶縁体層のエッチングレートよりも第２の絶縁体層のエッチングレートが大きく、第２の絶縁体層のエッチングレートよりも第３の絶縁体層のエッチングレートが大きければよい。
本実施形態では、脚部２２が、第１の傾斜部２２ａと、第２の傾斜部２２ｂと、第３の傾斜部２２ｃの３つの傾斜部とで形成されている。これに限らず、脚部２２は、４つ以上の傾斜部で形成されていてもよい。
本実施形態では、ＳｉＮ層のエッチングレートを大きくするために、アンモニアガスの流量を調整させる。これに限らず、ＳｉＮ層のエッチングレートを大きくするために、シランガスの流量を調整してもよい。また、ＳｉＮ層のエッチングレートを大きくするために、プラズマＣＶＤ法を用いる際のプラズマの電力を調整してもよい。
本実施形態では、脚部２２の両側面が傾斜している。これに限らず、電界はゲート電極２０のドレイン電極３０側に集中するため、第１の傾斜部２２ａ、第２の傾斜部２２ｂ、及び第３の傾斜部２２ｃは、ドレイン電極３０側にのみ勾配を有する形状であってもよい。
以上、本発明の実施形態について説明したが、本実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。本実施形態およびその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，２ 半導体装置
１０ 基板
１１ ＧａＮ層
１２ ＡｌＧａＮ層
１３ 化合物半導体層
２０，６０ ゲート電極
２１，６１ 傘部
２２，６２ 脚部
２２ａ 第１の傾斜部
２２ｂ 第２の傾斜部
２２ｃ 第３の傾斜部
３０ ドレイン電極
４０ ソース電極
５０，７０ 表面保護層
５０ａ 開口部
５１ 第１の絶縁体層
５１ａ 第１の側面
５２ 第２の絶縁体層
５２ａ 第２の側面
５３ 第３の絶縁体層
５３ａ 第３の側面
５４ レジスト層
５４ａ 開口

Claims (5)

  1. 基板上に設けられた半導体層と、
    前記半導体層上に設けられたドレイン電極、及びソース電極と、
    前記半導体層上に設けられ、前記半導体層に向かって側面と前記半導体層との角度が徐々に小さくなるゲート電極と、
    を備える半導体装置。
  2. 前記ソース電極と前記ゲート電極との間、及び前記ゲート電極と前記ドレイン電極との間から露出する前記半導体層上に、エッチングレートが異なる複数の絶縁体層が、エッチングレートが小さい順に形成されている請求項１に記載の半導体装置。
  3. 前記複数の絶縁体層は、少なくとも３層の絶縁体層であり、
    前記半導体層に向かって側面と前記半導体層との角度が徐々に小さくなる開口部を有し、
    前記ゲート電極が、前記開口部に設けられている請求項２に記載の半導体装置。
  4. 前記ソース電極と前記ゲート電極との間、及び前記ゲート電極と前記ドレイン電極との間から露出する前記半導体層上に設けられた絶縁体層が、
    前記半導体層に向かってエッチングレートが徐々に小さくなるように形成されている請求項１に記載の半導体装置。
  5. 半導体装置の製造方法であって、
    半導体層上に、エッチングレートが異なる少なくとも３つの絶縁体層を、エッチングレートが小さい順に、前記半導体層に蒸着する工程と、
    前記絶縁体層に、前記半導体層に向かって側面と前記半導体層との角度が徐々に小さくなる開口部を形成する工程と、
    前記開口部にゲート電極を形成する工程と、
    を含む半導体装置の製造方法。
JP2017054496A 2017-03-21 2017-03-21 半導体装置及び半導体装置の製造方法 Abandoned JP2018157141A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017054496A JP2018157141A (ja) 2017-03-21 2017-03-21 半導体装置及び半導体装置の製造方法
TW106139438A TW201835985A (zh) 2017-03-21 2017-11-15 半導體裝置及半導體裝置之製造方法
US15/877,815 US20180277650A1 (en) 2017-03-21 2018-01-23 Semiconductor device
EP18153174.0A EP3379578A1 (en) 2017-03-21 2018-01-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017054496A JP2018157141A (ja) 2017-03-21 2017-03-21 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018157141A true JP2018157141A (ja) 2018-10-04

Family

ID=61024646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017054496A Abandoned JP2018157141A (ja) 2017-03-21 2017-03-21 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20180277650A1 (ja)
EP (1) EP3379578A1 (ja)
JP (1) JP2018157141A (ja)
TW (1) TW201835985A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524799A (zh) * 2020-04-01 2020-08-11 华虹半导体(无锡)有限公司 台阶栅氧化层的制备方法和台阶栅氧化层

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626513B2 (en) * 2018-12-13 2023-04-11 Intel Corporation Antenna gate field plate on 2DEG planar FET
JP7367440B2 (ja) * 2019-10-04 2023-10-24 住友電気工業株式会社 高電子移動度トランジスタの製造方法及び高電子移動度トランジスタ
CN111564491A (zh) * 2020-07-14 2020-08-21 浙江集迈科微电子有限公司 GaN HEMT半导体器件及其制备方法
CN111952360B (zh) * 2020-08-19 2023-02-21 深圳方正微电子有限公司 场效应管及其制备方法
US20240063300A1 (en) * 2022-08-18 2024-02-22 Wolfspeed, Inc. High electron mobility transistors having reduced drain current drift and methods of fabricating such devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7503266B2 (en) * 2006-05-31 2009-03-17 Carter Mark C Modular folding table
TW200830550A (en) * 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5872810B2 (ja) * 2011-07-21 2016-03-01 サンケン電気株式会社 窒化物半導体装置及びその製造方法
JP2013089673A (ja) * 2011-10-14 2013-05-13 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014045069A (ja) * 2012-08-27 2014-03-13 Toshiba Corp 半導体装置および半導体装置の製造方法
CN103311284B (zh) * 2013-06-06 2015-11-25 苏州晶湛半导体有限公司 半导体器件及其制作方法
JP6408503B2 (ja) * 2016-03-11 2018-10-17 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524799A (zh) * 2020-04-01 2020-08-11 华虹半导体(无锡)有限公司 台阶栅氧化层的制备方法和台阶栅氧化层

Also Published As

Publication number Publication date
US20180277650A1 (en) 2018-09-27
EP3379578A1 (en) 2018-09-26
TW201835985A (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
JP2018157141A (ja) 半導体装置及び半導体装置の製造方法
JP6018360B2 (ja) 化合物半導体装置及びその製造方法
US8338861B2 (en) III-nitride semiconductor device with stepped gate trench and process for its manufacture
US9590071B2 (en) Manufacturing method of semiconductor device and semiconductor device
US9368609B2 (en) Semiconductor device including a trench with a corner having plural tapered portions
US20150076510A1 (en) Heterostructure Power Transistor with AlSiN Passivation Layer
JP5487613B2 (ja) 化合物半導体装置及びその製造方法
JP4956155B2 (ja) 半導体電子デバイス
WO2018177073A1 (zh) 半导体器件及其制造方法
JP6669559B2 (ja) 半導体装置および半導体装置の製造方法
US9040426B2 (en) Method for manufacturing semiconductor device
JP2016086167A (ja) 半導体デバイス
US10249725B2 (en) Transistor with a gate metal layer having varying width
JP2017017311A (ja) 半導体デバイスおよびその製造方法
CN104134690A (zh) 一种高电子迁移率晶体管及其制备方法
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP2013041914A (ja) 半導体素子および半導体素子の製造方法
EP2933827B1 (en) Transistor having nitride semiconductor used therein and method for manufacturing transistor having nitride semiconductor used therein
KR102261740B1 (ko) 고주파 소자 및 이의 제조 방법
JP2016167522A (ja) 半導体装置
US20190198655A1 (en) Semiconductor device
JP2015072940A (ja) トランジスタおよびその製造方法
JP2012004573A (ja) 電界効果トランジスタ
JP2017168585A (ja) 半導体装置
US11349003B2 (en) Transistor structure with a stress layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20181017