JP2013041914A - 半導体素子および半導体素子の製造方法 - Google Patents
半導体素子および半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2013041914A JP2013041914A JP2011176716A JP2011176716A JP2013041914A JP 2013041914 A JP2013041914 A JP 2013041914A JP 2011176716 A JP2011176716 A JP 2011176716A JP 2011176716 A JP2011176716 A JP 2011176716A JP 2013041914 A JP2013041914 A JP 2013041914A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- substrate
- electrode
- layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】基板10と、基板上に設けられ、エネルギーギャップの異なる複数種類の窒化物半導体が積層された積層体を少なくとも1層有するバッファ層20と、バッファ層上に設けられた窒化物半導体のチャネル層30と、バッファ層の側面に電気的に接続された側面電極60と、チャネル層の上方に形成され、チャネル層と電気的に接続されたチャネル電極52,56とを備える半導体素子。
【選択図】図1
Description
特許文献1 国際公開第03/071607号
特許文献2 特開2010−45303号公報
Claims (18)
- 基板と、
前記基板上に設けられ、エネルギーギャップの異なる複数種類の窒化物半導体が積層された積層体を少なくとも1層有するバッファ層と、
前記バッファ層上に設けられた窒化物半導体のチャネル層と、
前記バッファ層の側面に電気的に接続された側面電極と、
前記チャネル層の上方に形成され、前記チャネル層と電気的に接続されたチャネル電極と
を備える半導体素子。 - 前記側面電極は、前記チャネル層に形成されるチャネルには電気的に接続されない
請求項1に記載の半導体素子。 - 前記基板は導電性基板であり、
前記側面電極は、前記基板と電気的に接続される
請求項2に記載の半導体素子。 - 前記チャネル層および前記バッファ層には、前記チャネル層の表面から前記基板の表面まで達するトレンチが形成され、
前記側面電極は、前記トレンチ内において前記基板の表面と、前記バッファ層の側面とを電気的に接続する
請求項3に記載の半導体素子。 - 前記側面電極は、前記基板の表面から、前記バッファ層の側面の上端まで延伸している
請求項4に記載の半導体素子。 - 前記トレンチは、
前記チャネル層の表面から、前記チャネル層のチャネルが形成される領域より深い位置まで形成された表面側孔部と、
前記表面側孔部の底面から前記基板の表面まで形成され、前記表面側孔部の前記底面よりも開口面積の小さい基板側孔部と
を有し、
前記側面電極は、前記基板側孔部に形成され、前記表面側孔部に形成されない
請求項4または5に記載の半導体素子。 - 前記表面側孔部の底面は、前記バッファ層の表面と略同一面に形成される
請求項6に記載の半導体素子。 - 前記側面電極は、前記チャネル電極と電気的に接続される
請求項2に記載の半導体素子。 - 前記チャネル層および前記バッファ層には、前記チャネル層の表面から前記バッファ層の少なくとも一部まで達するトレンチが形成され、
前記トレンチ内には、前記チャネル層の側面を覆う絶縁膜が形成され、
前記側面電極は、前記チャネル電極から、前記トレンチ内に表出する前記バッファ層の側面まで延伸している
請求項8に記載の半導体素子。 - 半導体素子を製造する製造方法であって、
基板上に、エネルギーギャップの異なる複数種類の窒化物半導体が積層された積層体を少なくとも1層有するバッファ層を形成するバッファ形成段階と、
前記バッファ層上に、窒化物半導体のチャネル層を形成するチャネル形成段階と、
前記バッファ層の側面に電気的に接続された側面電極を形成し、前記チャネル層の上方に、前記チャネル層と電気的に接続されたチャネル電極を形成する電極形成段階と
を備える製造方法。 - 前記側面電極は、前記チャネル層に形成されるチャネルには電気的に接続されない
請求項10に記載の製造方法。 - 前記基板は導電性基板であり、
前記側面電極は、前記基板と電気的に接続される
請求項11に記載の製造方法。 - 前記電極形成段階の前において、前記チャネル層および前記バッファ層に、前記チャネル層の表面から前記基板の表面まで達するトレンチを形成するトレンチ形成段階を更に備え、
前記電極形成段階において、前記側面電極を、前記トレンチ内において前記基板の表面と、前記バッファ層の側面とを電気的に接続するように形成する
請求項12に記載の製造方法。 - 前記トレンチ形成段階は、前記チャネル層および前記バッファ層に、前記チャネル層の表面から前記基板の表面まで達する第1トレンチを形成する段階を有し、
前記電極形成段階は、前記第1トレンチの内部に金属膜を形成する段階を有し、
前記トレンチ形成段階は、前記金属膜を形成した後に、前記第1トレンチより断面積の大きい第2トレンチを、前記第1トレンチを含む領域において、前記チャネル層の表面から、前記チャネル層のチャネルが形成される領域より深い位置まで形成する段階を更に有する
請求項13に記載の製造方法。 - 前記第2トレンチの底面は、前記バッファ層の表面と略同一面に形成される
請求項14に記載の製造方法。 - 前記側面電極は、前記チャネル電極と電気的に接続される
請求項11に記載の製造方法。 - 前記電極形成段階の前において、前記チャネル層および前記バッファ層に、前記チャネル層の表面から前記バッファ層の少なくとも一部まで達するトレンチを形成するトレンチ形成段階を更に備え、
前記電極形成段階において、前記トレンチ内に、前記チャネル層の側面を覆う絶縁膜を形成し、前記チャネル電極から、前記トレンチ内に表出する前記バッファ層の側面まで延伸する前記側面電極を形成する
請求項16に記載の製造方法。 - 前記トレンチは、素子分離用の溝である請求項13または17に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011176716A JP2013041914A (ja) | 2011-08-12 | 2011-08-12 | 半導体素子および半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011176716A JP2013041914A (ja) | 2011-08-12 | 2011-08-12 | 半導体素子および半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013041914A true JP2013041914A (ja) | 2013-02-28 |
Family
ID=47890070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011176716A Pending JP2013041914A (ja) | 2011-08-12 | 2011-08-12 | 半導体素子および半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013041914A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015049852A1 (ja) * | 2013-10-01 | 2015-04-09 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP2015090927A (ja) * | 2013-11-06 | 2015-05-11 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP2020035919A (ja) * | 2018-08-30 | 2020-03-05 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
WO2022158408A1 (ja) * | 2021-01-19 | 2022-07-28 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、および、半導体装置の製造方法 |
-
2011
- 2011-08-12 JP JP2011176716A patent/JP2013041914A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015049852A1 (ja) * | 2013-10-01 | 2015-04-09 | パナソニックIpマネジメント株式会社 | 半導体装置 |
US20160197023A1 (en) * | 2013-10-01 | 2016-07-07 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
JPWO2015049852A1 (ja) * | 2013-10-01 | 2017-03-09 | パナソニックIpマネジメント株式会社 | 半導体装置 |
US9966322B2 (en) | 2013-10-01 | 2018-05-08 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
JP2015090927A (ja) * | 2013-11-06 | 2015-05-11 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP2020035919A (ja) * | 2018-08-30 | 2020-03-05 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
JP7101085B2 (ja) | 2018-08-30 | 2022-07-14 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
WO2022158408A1 (ja) * | 2021-01-19 | 2022-07-28 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、および、半導体装置の製造方法 |
WO2022158109A1 (ja) * | 2021-01-19 | 2022-07-28 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、および、半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5348364B2 (ja) | ヘテロ接合型電界効果半導体装置 | |
US7868355B2 (en) | Hetero field effect transistor and manufacturing method thereof | |
JP5696083B2 (ja) | 窒化物半導体素子及びその製造方法 | |
JP2007242853A (ja) | 半導体基体及びこれを使用した半導体装置 | |
KR20110099546A (ko) | 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법 | |
US10854600B2 (en) | Integrated enhancement mode and depletion mode device structure and method of making the same | |
US8592292B2 (en) | Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates | |
JP2005158889A (ja) | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 | |
JP5367429B2 (ja) | GaN系電界効果トランジスタ | |
US9076850B2 (en) | High electron mobility transistor | |
JP2013026442A (ja) | 窒化物半導体装置及びその製造方法 | |
JP2017073499A (ja) | 窒化物半導体装置およびその製造方法 | |
KR20150020105A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
TW201810377A (zh) | 化合物半導體裝置的製造方法 | |
JP2009099774A (ja) | ヘテロ接合電界効果型トランジスタ | |
KR102071019B1 (ko) | 노멀리 오프 타입 트랜지스터 및 그 제조방법 | |
TW201810655A (zh) | 磊晶基板 | |
WO2012132407A1 (ja) | 窒化物系半導体デバイス及びその製造方法 | |
JP2013041914A (ja) | 半導体素子および半導体素子の製造方法 | |
US20230095367A1 (en) | Semiconductor device and method for manufacturing the same | |
US8546207B2 (en) | Method for fabricating semiconductor wafers for the integration of silicon components with HEMTs, and appropriate semiconductor layer arrangement | |
JP2009239144A (ja) | 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法 | |
JP6470480B1 (ja) | 電界効果型トランジスタ | |
JP2014056998A (ja) | InAlN層とGaN層を含む積層型窒化物半導体装置 | |
JP2012230991A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20130109 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141007 |