JP2017168585A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017168585A JP2017168585A JP2016051509A JP2016051509A JP2017168585A JP 2017168585 A JP2017168585 A JP 2017168585A JP 2016051509 A JP2016051509 A JP 2016051509A JP 2016051509 A JP2016051509 A JP 2016051509A JP 2017168585 A JP2017168585 A JP 2017168585A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- nitride semiconductor
- semiconductor device
- drain electrode
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 188
- 150000004767 nitrides Chemical class 0.000 claims abstract description 137
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 230000004048 modification Effects 0.000 description 37
- 238000012986 modification Methods 0.000 description 37
- 238000004519 manufacturing process Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000005533 two-dimensional electron gas Effects 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】電流コラプス現象が起こりにくい半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１窒化物半導体層と、第１窒化物半導体層の上に設けられ、アルミニウムを含む第２窒化物半導体層と、第２窒化物半導体層の上に設けられ、アルミニウム濃度が第２窒化物半導体層のアルミニウム濃度よりも高い第３窒化物半導体層と、第２窒化物半導体層の上または第３窒化物半導体層の上に設けられたドレイン電極及びソース電極と、ドレイン電極とソース電極との間に設けられたゲート電極と、を備える。【選択図】図１
Description
本実施形態は、半導体装置に関する。
少なくとも２種類の窒化物半導体層を備える半導体装置では、ゲート電極とドレイン電極との間に高電圧が印加されると、窒化物半導体層間で発生した二次元電子ガスの電子が、例えば、窒化物半導体層とゲート絶縁膜との界面にトラップされる場合がある。この場合、電荷中性を保つために二次元電子ガスの量が減少して、電流コラプス現象が起こりやすくなる。
本発明の実施形態は、電流コラプス現象が起こりにくい半導体装置を提供することである。
実施形態によれば、半導体装置は、第１窒化物半導体層と、第１窒化物半導体層の上に設けられ、アルミニウムを含む第２窒化物半導体層と、第２窒化物半導体層の上に設けられ、アルミニウム濃度が第２窒化物半導体層のアルミニウム濃度よりも高い窒化物半導体層と、第２窒化物半導体層の上または第３窒化物半導体層の上に設けられたドレイン電極及びソース電極と、ドレイン電極とソース電極との間に設けられたゲート電極と、を備える。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
図１は、本実施形態に係る半導体装置の概略的な構造を示す断面図である。図１に示すように、本実施形態に係る半導体装置１は、基板１１と、バッファー層１２と、窒化物半導体層１３〜１５と、絶縁膜１６と、ゲート電極１７と、ドレイン電極１８と、ソース電極１９と、を備える。窒化物半導体層１３は第１窒化物半導体層に相当し、窒化物半導体層１４は第２窒化物半導体層に相当し、窒化物半導体層１５は第３窒化物半導体層に相当する。
基板１１は、シリコン基板等で構成されている。基板１１の上には、バッファー層１２が設けられている。バッファー層１２は、基板１１と窒化物半導体層１３との間における格子定数の不整合を緩和するための格子緩和層である。バッファー層１２の上には、窒化物半導体層１３が設けられている。
窒化物半導体層１３は、アンドープの窒化ガリウムを含んでいる。窒化物半導体層１３の上には、窒化物半導体層１４が設けられている。窒化物半導体層１４は、アンドープの窒化アルミニウムガリウムを含んでいる。窒化物半導体層１４のバンドギャップは、窒化物半導体層１３のバンドギャップよりも大きい。窒化物半導体層１４の上には、窒化物半導体層１５が設けられている。
窒化物半導体層１５は、アンドープの窒化アルミニウムガリウムを含んでいる。窒化物半導体層１５のアルミニウム濃度は、窒化物半導体層１４のアルミニウム濃度よりも高い。また、窒化物半導体層１５の厚さｔ２は、窒化物半導体層１４の厚さｔ１よりも薄い。
なお、上述したアンドープの層は、意図的に不純物を入れることなく成膜した層であり、成膜後及び／又は製造工程における熱処理等によって、不純物が上層および下層から拡散されて混入された層を意味するのではない。つまり、このアンドープの層は、不純物濃度がおおよそ１×１０１6／ｃｍ３よりも小さい層とする。
絶縁膜１６は、窒化物半導体層１５の上に設けられている。絶縁膜１６は、例えば、シリコン窒化物（ＳｉＮ）やシリコン酸化物（ＳｉＯ２）等を用いて形成される。
ゲート電極１７は、絶縁膜１６の上に設けられている。ゲート電極１７は、例えば、ニッケル（Ｎｉ）と金（Ａｕ）とを含む合金を用いて形成される。ドレイン電極１８およびソース電極１９は、窒化物半導体層１５の上で、ゲート電極１７を挟んで互いに対向している。ドレイン電極１８およびソース電極１９は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが含まれた合金を用いて形成される。
上記のように構成された半導体装置１では、窒化物半導体層１３と窒化物半導体層１４とによって、ヘテロ構造が形成されている。このヘテロ構造により、高移動度の２次元電子ガス２０が、窒化物半導体層１３と窒化物半導体層１４と界面に発生する。この２次元電子ガス２０は、ドレイン電極１８とソース電極１９との間に電流経路(チャネル)を形成する。この電流経路を流れる電流は、ゲート電極１７の電圧を調整することにより制御される。つまり、半導体装置１は、高電子移動度トランジスタ（ＨＥＭＴ）として機能する。
以下、図２〜図５を参照して、本実施形態に係る半導体装置１の製造工程について説明する。
まず、図２に示すように、基板１１の上に、バッファー層１２と、窒化物半導体層１３と、窒化物半導体層１４と、窒化物半導体層１５とが、順次に形成される。本実施形態では、各層は、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いてエピタキシャル成長することによって形成される。
その後、図３に示すように、絶縁膜１６が窒化物半導体層１５の上に形成される。本実施形態では、絶縁膜１６は、例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法を用いて窒化物半導体層１５の上に形成される。その後、図４に示すように、絶縁膜１６の端部が、例えば、ウェットエッチングまたはドライエッチングにて除去される。
その後、図５に示すように、ドレイン電極１８およびソース電極１９が、例えば、真空蒸着法およびリフトオフ法を用いて、絶縁膜１６のエッチングにより露出した窒化物半導体層１５の上に同時に形成される。さらに、約７００度の熱処理を加えることで、ドレイン電極１８およびソース電極１９は、窒化物半導体層１５にオーミック接触することができる。
最後に、図１に戻って、ゲート電極１７が、例えば、真空蒸着法およびリフトオフ法を用いて絶縁膜１６の上に形成される。このとき、ゲート電極１７は、ドレイン電極１８とソース電極１９との間に配置される。
以上説明した本実施形態に係る半導体装置１によれば、窒化物半導体層１４と絶縁膜１６との間に窒化物半導体層１５が設けられている。そのため、ゲート電極１７とドレイン電極１８との間に高電圧が印加されると、窒化物半導体層１５と絶縁膜１６との間には、高密度の界面準位が発生する可能性がある。
しかし、本実施形態に係る半導体装置１では、窒化物半導体層１５のアルミニウム濃度が、窒化物半導体層１４のアルミニウム濃度よりも高い。換言すると、窒化物半導体層１５のバンドギャップは、窒化物半導体層１４のバンドギャップよりも大きい。そのため、窒化物半導体層１５が、電子のバリアとして機能するので、二次元電子ガス２０に存在する電子は、窒化物半導体層１５と絶縁膜１６との界面へトラップしにくくなる。
その結果、窒化物半導体層１５と絶縁膜１６との間に高密度の界面準位が発生しても、トラップ電子の発生量が抑えられる。したがって、二次元電子ガス２０の減少に伴ってオン抵抗が増加する現象、つまり電流コラプス現象が起こりにくくなる。
なお、窒化物半導体層１５のバンドギャップが、窒化物半導体層１４のバンドギャップよりも必要以上に大きいと、窒化物半導体層１４と窒化物半導体層１５との界面にも、二次元ガスが発生するおそれがある。また、窒化物半導体層１５の厚さｔ２が、窒化物半導体層１４の厚さｔ１よりも厚い場合にも、同様に、上記界面に、二次元ガスが発生するおそれがある。
そこで、本実施形態では、窒化物半導体層１５のアルミニウム濃度が、上記界面に二次元ガスが発生しない範囲内に設定されているとともに、窒化物半導体層１５の厚さｔ２が、窒化物半導体層１４の厚さｔ１よりも薄くなっている。
（変形例１）
図６は、変形例１に係る半導体装置の概略的な構造を示す断面図である。以下、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図６は、変形例１に係る半導体装置の概略的な構造を示す断面図である。以下、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図６に示すように、本変形例に係る半導体装置２では、窒化物半導体層１５の形成領域が、絶縁膜１６の形成領域とほぼ同一になっている。
以下、図７〜図９を参照して、本変形例に係る半導体装置２の製造工程について説明する。本変形例に係る半導体装置２の製造工程のうち、窒化物半導体層１３〜窒化物半導体層１５を形成する工程（図２参照）と、絶縁膜１６を形成する工程（図３参照）とは、上述した半導体装置１と同様である。そのため、ここでは、これらの工程の説明は省略し、残りの工程について説明する。
図７に示すように、本変形例においても、絶縁膜１６の端部が、ウェットエッチングまたはドライエッチングにて除去される。その後、本変形例では、図８に示すように、窒化物半導体層１５の端部が、絶縁膜１６をマスクとしてドライエッチングにて除去される。これにより、窒化物半導体層１５の形成領域が絶縁膜１６の形成領域とほぼ同一になる。
その後、図９に示すように、ドレイン電極１８およびソース電極１９が、窒化物半導体層１５のエッチングにより露出した窒化物半導体層１４の上に形成される。本変形例においても、ドレイン電極１８およびソース電極１９は、例えば、真空蒸着法およびリフトオフ法を用いて同時に形成される。さらに、約７００度の熱処理を加えることで、ドレイン電極１８およびソース電極１９は、窒化物半導体層１４にオーミック接触することができる。
最後に、図６に戻って、ゲート電極１７が絶縁膜１６の上に形成される。本変形例においても、ゲート電極１７は、例えば、真空蒸着法およびリフトオフ法を用いて絶縁膜１６の上に形成される。
以上説明した本変形例に係る半導体装置２によれば、窒化物半導体層１５が、窒化物半導体層１４の上面において、絶縁膜１６の底面に対向する領域とともに、ゲート電極１７とドレイン電極１８との間の領域に設けられている。換言すると、高バンドギャップの特性を有する窒化物半導体層１５が、電流コラプスが起こりやすい領域に形成されている。
したがって、窒化物半導体層１５は、上述した半導体装置１と同様に、電子のバリアとして機能するので、電子は、二次元電子ガス２０から窒化物半導体層１５と絶縁膜１６との界面へトラップしにくくなる。よって、電流コラプス現象が起こりにくくなる。
(変形例２)
図１０は、変形例２に係る半導体装置の概略的な構造を示す断面図である。以下、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図１０は、変形例２に係る半導体装置の概略的な構造を示す断面図である。以下、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図１０に示すように、本変形例に係る半導体装置３では、窒化物半導体層１５が、第１部分１５ａと、第２部分１５ｂとを有する。第１部分１５ａは、ゲート電極１７におけるドレイン電極１８側の端部１７ａの下方を含む領域に設けられている。一方、第２部分１５ｂは、ドレイン電極１８におけるゲート電極１７側の端部１８ａの下方を含む領域に設けられている。なお、窒化物半導体層１５は、第１部分１５ａか、または第２部分１５ｂのいずれか一方を有していてもよい。
以下、図１１〜図１４を参照して、本変形例に係る半導体装置３の製造工程について説明する。本変形例に係る半導体装置３の製造工程のうち、窒化物半導体層１３〜窒化物半導体層１５を形成する工程（図２参照）は、上述した半導体装置１と同様である。そのため、ここでは、この工程の説明は省略し、残りの工程について説明する。
図１１に示すように、本変形例では、窒化物半導体層１４の上面に形成された窒化物半導体層１５のうち、第１部分１５ａおよび第２部分１５ｂを除く部分が、ドライエッチングにて除去される。
その後、図１２に示すように、絶縁膜１６が、第１部分１５ａおよび第２部分１５ｂを覆うように窒化物半導体層１４の上に形成される。本変形例においても、絶縁膜１６は、例えばＰＥＣＶＤ法を用いて形成される。
その後、図１３に示すように、絶縁膜１６の端部が、ウェットエッチングまたはドライエッチングにて除去される。その後、図１４に示すように、ドレイン電極１８およびソース電極１９が、絶縁膜１６のエッチングにより露出した窒化物半導体層１４の上に形成される。本変形例では、端部１８ａが第２部分１５ｂの上方に位置するようにドレイン電極１８が形成される。
本変形例においても、ドレイン電極１８およびソース電極１９は、例えば真空蒸着法およびリフトオフ法を用いて同時に形成される。さらに、約７００度の熱処理を加えることで、ドレイン電極１８およびソース電極１９は、窒化物半導体層１４にオーミック接触することができる。
最後に、図１０に戻って、ゲート電極１７が絶縁膜１６の上に形成される。本変形例では、端部１７ａが第１部分１５ａの上方に位置するようにゲート電極１７が形成される。なお、本変形例においても、ゲート電極１７は、例えば真空蒸着法およびリフトオフ法を用いて絶縁膜１６の上に形成される。
以上説明した本変形例に係る半導体装置３によれば、窒化物半導体層１５は、少なくとも、ゲート電極１７の端部１７ａの下方を含む領域と、ドレイン電極１８の端部１８ａの下方を含む領域と、に設けられている。ゲート電極１７の端部１７ａとドレイン電極１８の端部１８ａには、電界強度が集中しやすい。そのため、端部１７ａの下方の領域と端部１８ａの下方の領域は、トラップ電子が発生しやすい領域、換言すると電流コラプス現象が起こりやすい領域となる。
そこで、本変形例では、高バンドギャップの特性を有する第１部分１５ａが端部１７ａの下方の領域に形成され、第１部分１５ａと同様に高バンドギャップの特性を有する第２部分１５ｂが端部１８ａの下方の領域に形成されている。その結果、窒化物半導体層１５の形成領域を、電流コラプス現象を回避するのに必要最低限の領域に抑えることが可能となる。
(変形例３)
図１５は、変形例３に係る半導体装置の概略的な構造を示す断面図である。以下、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図１５は、変形例３に係る半導体装置の概略的な構造を示す断面図である。以下、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図１５に示すように、本変形例に係る半導体装置４では、絶縁膜１６が窒化物半導体層１４の上面とゲート電極１７の底面との間に設けられている。そのため、窒化物半導体層１５は、ゲート電極１７の底面に対向する領域には設けられていない。換言すると、窒化物半導体層１５は、ゲート電極１７の底面に対向する領域以外の領域に設けられている。
以下、本変形例に係る半導体装置４の製造工程について簡単に説明する。ここでは、上述した変形例３と異なる工程について説明する。本変形例では、窒化物半導体層１４の上面全体に形成された窒化物半導体層１５のうち、ゲート電極１７の底面に対向する部分がドライエッチングにて除去される。続いて、絶縁膜１６が、窒化物半導体層１５の除去によって露出した窒化物半導体層１４の上面と、窒化物半導体層１５とを覆うように形成される。その後、変形例３と同様に、ドレイン電極１８およびソース電極１９が形成され、最後にゲート電極１７が形成される。
本変形例に係る半導体装置４において、仮に、窒化物半導体層１５がゲート電極１７の底面に対向する領域に設けられると、キャリア濃度が増えて、しきい値電圧が低下する可能性がある。この場合、半導体装置４がオフしにくくなる。
そこで、本変形例では、窒化物半導体層１５の形成領域を、ゲート電極１７の底面に対向する領域以外の領域に制限することによって、上記しきい値電圧の低下を抑制している。このように、窒化物半導体層１５の形成領域を制限しても、窒化物半導体層１５は、少なくとも、ゲート電極１７とドレイン電極１８との間の領域に設けられている。すなわち、電流コラプスが起こりやすい領域には、窒化物半導体層１５が設けられている。
したがって、本変形例によれば、スイッチング特性への影響を抑えつつ、電流コラプス現象の発生を回避することができる。
以上、実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１３ 第１窒化物半導体層、１４ 第２窒化物半導体層、１５ 第３窒化物半導体層、１６ 絶縁膜、１７ ゲート電極、１８ ドレイン電極、１９ ソース電極
Claims (8)
- 第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられ、アルミニウムを含む第２窒化物半導体層と、
前記第２窒化物半導体層の上に設けられ、アルミニウム濃度が前記２窒化物半導体層のアルミニウム濃度よりも高い第３窒化物半導体層と、
前記第２窒化物半導体層の上または前記第３窒化物半導体層の上に設けられたドレイン電極及びソース電極と、
前記ドレイン電極と前記ソース電極との間に設けられたゲート電極と、
を備える半導体装置。 - 第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられ、バンドギャップが前記第１窒化物半導体層のバンドギャップよりも大きい第２窒化物半導体層と、
前記第２窒化物半導体層の上に設けられ、バンドギャップが前記第２窒化物半導体層のバンドギャップよりも大きい第３窒化物半導体層と、
前記第２窒化物半導体層の上または前記第３窒化物半導体層の上に設けられたドレイン電極及びソース電極と、
前記ドレイン電極と前記ソース電極との間に設けられたゲート電極と、
を備える半導体装置。 - 前記第３窒化物半導体層の厚さが、前記第２窒化物半導体層の厚さよりも薄い、請求項１または２に記載の半導体装置。
- 前記第３窒化物半導体層が、前記第２窒化物半導体層の上面において、少なくとも、前記ゲート電極と前記ドレイン電極との間の領域に設けられている、請求項１から３のいずれかに記載の半導体装置。
- 前記第３窒化物半導体層が、前記ゲート電極における前記ドレイン電極側の端部の下方を含む領域に設けられた第１部分と、前記ドレイン電極における前記ゲート電極側の端部の下方を含む領域に設けられた第２部分と、を有する、請求項１から３のいずれかに記載の半導体装置。
- 前記第３窒化物半導体層が、前記ゲート電極における前記ドレイン電極側の端部の下方を含む領域に設けられた第１部分か、または前記ドレイン電極における前記ゲート電極側の端部の下方を含む領域に設けられた第２部分を有する、請求項１から３のいずれかに記載の半導体装置。
- 前記第３窒化物半導体層が、前記第２窒化物半導体層の前記上面における、前記ゲート電極の底面に対向する領域には設けられていない、請求項４に記載の半導体装置。
- 絶縁膜が、前記第２窒化物半導体層の前記上面と前記ゲート電極の前記底面との間に設けられている、請求項７に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016051509A JP2017168585A (ja) | 2016-03-15 | 2016-03-15 | 半導体装置 |
| US15/231,328 US20170271493A1 (en) | 2016-03-15 | 2016-08-08 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016051509A JP2017168585A (ja) | 2016-03-15 | 2016-03-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017168585A true JP2017168585A (ja) | 2017-09-21 |
Family
ID=59847827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016051509A Pending JP2017168585A (ja) | 2016-03-15 | 2016-03-15 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20170271493A1 (ja) |
| JP (1) | JP2017168585A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7158272B2 (ja) * | 2018-12-25 | 2022-10-21 | エア・ウォーター株式会社 | 化合物半導体基板 |
-
2016
- 2016-03-15 JP JP2016051509A patent/JP2017168585A/ja active Pending
- 2016-08-08 US US15/231,328 patent/US20170271493A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20170271493A1 (en) | 2017-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6591168B2 (ja) | 半導体装置及びその製造方法 | |
| JP6220161B2 (ja) | 半導体装置の製造方法 | |
| TWI487102B (zh) | 化合物半導體裝置 | |
| JP6054070B2 (ja) | Ｈｅｍｔ装置を製造するｃｍｏｓコンパチブルな方法とそのｈｅｍｔ装置 | |
| US8604486B2 (en) | Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication | |
| JP5185341B2 (ja) | 半導体装置及びその製造方法 | |
| US9269800B2 (en) | Enhanced device and manufacturing method therefor | |
| TWI722166B (zh) | 高電子遷移率電晶體 | |
| US20140252371A1 (en) | Heterojunction transistor and method of fabricating the same | |
| JP2011198837A (ja) | 半導体装置およびその製造方法 | |
| JP2011181922A (ja) | 窒化物半導体デバイス | |
| JP2010118556A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010147347A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2016149404A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2009059912A (ja) | ショットキーバリアダイオード | |
| JP2011071307A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2010287605A (ja) | 電界効果トランジスタ | |
| TW201737395A (zh) | 半導體裝置及半導體裝置的製造方法 | |
| JP2018157100A (ja) | 窒化物半導体装置 | |
| US20130341640A1 (en) | Semiconductor device and method for manufacturing same | |
| JP6609926B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US20150262819A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2017168585A (ja) | 半導体装置 | |
| US9893210B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP6422909B2 (ja) | 半導体装置 |