JP2010287605A - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP2010287605A JP2010287605A JP2009138083A JP2009138083A JP2010287605A JP 2010287605 A JP2010287605 A JP 2010287605A JP 2009138083 A JP2009138083 A JP 2009138083A JP 2009138083 A JP2009138083 A JP 2009138083A JP 2010287605 A JP2010287605 A JP 2010287605A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- layer
- carrier supply
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005468 ion implantation Methods 0.000 claims description 74
- 239000000969 carrier Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 22
- 239000000463 material Substances 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 11
- 229910002601 GaN Inorganic materials 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- -1 nitride compound Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】電流コラプス現象およびゲートリーク電流を抑制することが可能な電界効果トランジスタを提供する。
【解決手段】電界効果トランジスタ１は、基板１０と、チャネル層１１と、キャリア供給層１２と、ソース電極２１と、ドレイン電極２２と、ゲート電極２３と、ソース電極２１とドレイン電極２２との間でキャリア供給層１２に積層されて電流コラプス現象を抑制する第１絶縁層３１と、ドレイン電極２２に対向する第１絶縁層３１の端とドレイン電極２２との間に形成された開口部４０と、開口部４０に露出したキャリア供給層１２に積層された第２絶縁層３２とを備える。
【選択図】図１
【解決手段】電界効果トランジスタ１は、基板１０と、チャネル層１１と、キャリア供給層１２と、ソース電極２１と、ドレイン電極２２と、ゲート電極２３と、ソース電極２１とドレイン電極２２との間でキャリア供給層１２に積層されて電流コラプス現象を抑制する第１絶縁層３１と、ドレイン電極２２に対向する第１絶縁層３１の端とドレイン電極２２との間に形成された開口部４０と、開口部４０に露出したキャリア供給層１２に積層された第２絶縁層３２とを備える。
【選択図】図１
Description
本発明は、電流コラプス現象を抑制する絶縁層を備える電界効果トランジスタに関する。
化合物半導体を用いた化合物半導体装置が提案されている。化合物半導体は、電子の飽和速度、耐圧、熱伝導性など物性的に優れていることから、大電力、高周波デバイスの分野で採用されつつある。
図４は、従来例１に係る電界効果トランジスタの断面を示す断面図である。なお、断面のハッチングは、図の見やすさを考慮して省略する（以下の図でも同様である。）。
従来例１に係る電界効果トランジスタ１０１は、基本的なヘテロ接合を用いたＨＦＥＴ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ヘテロ構造電界効果トランジスタ１）の構造の一例である。
電界効果トランジスタ１０１は、半導体基板１１０に順次積層されたチャネル層１１１とキャリア供給層１１２とを備えている。また、キャリア供給層１１２に電極として、ソース電極１２１とドレイン電極１２２が形成され、ソース電極１２１とドレイン電極１２２との間にゲート電極１２３が形成されている。チャネル層１１１の材料としては、例えばアンドープのＧａＮ、キャリア供給層１１２としては、例えばｎ型のＡｌＧａＮ等が用いられる。
キャリア供給層１１２で発生してドナーとなる電子は、チャネル層１１１に集まり、チャネル層１１１とキャリア供給層１１２との界面ＢＤの近傍のうちチャネル層１１１側の領域に、２次元電子ガス層１１５と呼ばれる２次元電子ガスからなるチャネルを形成する。ゲート電極１２３に電圧を加えたときの電界効果によってゲート直下に形成される空乏層の厚さを変化させ、２次元電子ガスの濃度を制御することができる。つまり、電界効果トランジスタ１０１のソース・ドレイン間電流を制御することが可能となる。
図５は、従来例２に係る電界効果トランジスタの断面を示す断面図である。
近年は、電界効果トランジスタに対する改良が種々提案されており、例えば従来例２に係る電界効果トランジスタ１０２が提案されている。なお、基本的な構成は、従来例１の電界効果トランジスタ１０１と同様であるので、符号を援用して主に異なる事項のみを説明する。
従来例２に係る電界効果トランジスタ１０２は、電流コラプス現象を抑制するため、キャリア供給層１１２の表面に第１絶縁層１３１を備えている。なお、電流コラプス現象は、電界効果トランジスタ１０２を高電圧で動作させたとき、ソース・ドレイン間電流が低減するという現象である。
第１絶縁層１３１は、電流コラプス現象の原因と考えられているキャリア供給層１１２の表面準位を低減するために形成されている。第１絶縁層１３１の材料としては、例えばＳｉＮ等が用いられる（例えば、特許文献１参照。）。
電界効果トランジスタ１０２は、キャリア供給層１１２を抑制する第１絶縁層１３１を備えることから、電流コラプス現象を抑制することができる。しかし、他方、第１絶縁層１３１とキャリア供給層１１２との界面ＢＤは、電流リーク経路となりやすいという問題がある。
したがって、従来例２に係る電界効果トランジスタ１０２は、電流コラプス現象を抑制できるが、ゲートリーク電流が大きくなってしまい、十分な耐圧を確保することが困難である。
このような問題を解決する手段として、例えば、ゲート電極１２３とドレイン電極１２２との間で、第１絶縁層１３１の一部に開口部を形成することが提案されている（例えば、特許文献２参照。）。つまり、特許文献２に係る電界効果トランジスタは、ゲート電極とドレイン電極との間に形成した開口部によって、第１絶縁層とキャリア供給層との界面を流れるゲートリーク電流を低減させている。
しかしながら、特許文献２に係る電界効果トランジスタは、第１絶縁層に開口を備えることから、開口部分に表面準位が発生し、開口部分の表面準位が原因となってソース・ドレイン間に流れる電流の低減、すなわち電流コラプス現象の発生を招くという問題がある。なお、特許文献２の電界効果トランジスタは、開口部分に第２絶縁膜を形成しているが、表面準位が発生することを防止することはできない。つまり、ゲートリーク電流の低減を目的として、第１絶縁層に対して開口部を形成した場合は、電流コラプス現象が発生してしまうという問題がある。
本発明はこのような状況に鑑みてなされたものである。つまり、本発明の目的は、第１絶縁層に開口部を形成した電界効果トランジスタについて、開口部を第１絶縁層の端とドレイン電極との間に形成することによって、第１絶縁層とキャリア供給層との間の界面をドレイン電極に対して絶縁し、電流コラプス現象およびゲートリーク電流を抑制することが可能な電界効果トランジスタを提供することにある。
本発明に係る電界効果トランジスタは、基板と、前記基板に積層されキャリアが走行するチャネル層と、前記チャネル層に積層され前記チャネル層にキャリアを供給するキャリア供給層と、前記キャリア供給層に接合されたソース電極と、前記ソース電極に対向して配置され前記キャリア供給層に接合されたドレイン電極と、前記ソース電極と前記ドレイン電極との間に配置されキャリアの走行を制御するゲート電極と、前記ソース電極と前記ドレイン電極との間で前記キャリア供給層に積層されて電流コラプス現象を抑制する第１絶縁層とを備える電界効果トランジスタであって、前記ドレイン電極に対向する前記第１絶縁層の端と前記ドレイン電極との間に形成された開口部と、前記開口部に露出した前記キャリア供給層に積層された第２絶縁層とを備えることを特徴とする。
したがって、本発明に係る電界効果トランジスタは、第１絶縁層とキャリア供給層との間の界面をドレイン電極に対して絶縁することが可能となるので、第１絶縁層とキャリア供給層との間の界面を電流経路とするゲートリーク電流を低減することができる。つまり、本発明に係る電界効果トランジスタは、電流コラプス現象およびゲートリーク電流を抑制したトランジスタ特性を実現することができる。
また、本発明に係る電界効果トランジスタでは、前記第２絶縁層は、延長されて前記第１絶縁層の上に積層されていることを特徴とする。
したがって、本発明に係る電界効果トランジスタは、容易に形成される第１絶縁層および第２絶縁層を備え、キャリア供給層の表面を確実に保護することが可能となる。
また、本発明に係る電界効果トランジスタでは、前記キャリア供給層は、前記開口部に対応する開口部イオン注入領域を備えることを特徴とする。
したがって、本発明に係る電界効果トランジスタは、開口部に対応するキャリア供給層に発生した表面準位密度に比較して開口部イオン注入領域へのイオン注入量を多くすることが可能となるので、開口部に対応するキャリア供給層に発生した表面準位のすべては、開口部イオン注入領域で発生するキャリアを捕獲することが可能となる。つまり、開口部に対応するキャリア供給層に発生した表面準位の影響を低減させ、結果として２次元電子ガス層のキャリア濃度の低減を抑制して、電流コラプス現象を抑制することができる。
また、本発明に係る電界効果トランジスタでは、前記開口部イオン注入領域は、前記ドレイン電極に対応するドレインイオン注入領域と同等の深さにされていることを特徴とする。
したがって、本発明に係る電界効果トランジスタは、開口部イオン注入領域で生じる電界集中を緩和することが可能となり、ドレイン耐圧（ドレインゲート間耐圧）を維持することができる。
また、本発明に係る電界効果トランジスタでは、前記ドレインイオン注入領域、および前記開口部イオン注入領域は、前記チャネル層まで延長されていることを特徴とする。
したがって、本発明に係る電界効果トランジスタは、オン抵抗を抑制してキャリアの走行を効率的に行なうことが可能となる。
また、本発明に係る電界効果トランジスタでは、前記開口部イオン注入領域のイオン注入量は、前記開口部で前記キャリア供給層に発生した表面準位のすべてにキャリアを捕獲させるに必要な注入量より多くしてあることを特徴とする。
したがって、本発明に係る電界効果トランジスタは、開口部に対応するキャリア供給層に発生する表面準位の影響を排除してチャネル層に形成される２次元電子ガス層のキャリア濃度の減少を防止することが可能となり、電流コラプス現象を確実に抑制することができる。
また、本発明に係る電界効果トランジスタでは、前記チャネル層および前記キャリア供給層は、窒化物系化合物半導体で形成されていることを特徴とする。
したがって、本発明に係る電界効果トランジスタは、電子の飽和速度を大きくし、耐圧を大きくすることができる。また、本発明に係る電界効果トランジスタは、熱伝導率を大きくして放熱性を向上させ、高温で動作することができるので、高機能なデバイスとなる。
また、本発明に係る電界効果トランジスタでは、前記チャネル層の禁止帯幅は、前記キャリア供給層の禁止帯幅より小さいことを特徴とする。
したがって、本発明に係る電界効果トランジスタは、チャネル層のキャリア供給層側に２次元電子ガス層を形成することが可能となるので高機能なデバイス（ヘテロ構造電界効果トランジスタ）となる。
また、本発明に係る電界効果トランジスタでは、前記第１絶縁層および前記第２絶縁層は、窒化シリコンであり、前記第１絶縁層の屈折率は、前記第２絶縁層の屈折率より大きいことを特徴とする。
したがって、本発明に係る電界効果トランジスタは、第１絶縁層および第２絶縁層を容易かつ高精度に形成することができる。
また、本発明に係る電界効果トランジスタでは、前記開口部での前記第１絶縁層と前記ドレイン電極との間の距離は、１μｍから２μｍまでの長さであることを特徴とする。
したがって、本発明に係る電界効果トランジスタは、ゲート電極とドレイン電極との間の距離の短縮による電界強度の増加を抑制することが可能となり、ドレイン耐圧の低下を防止することができる。
本発明に係る電界効果トランジスタは、基板と、基板に積層されキャリアが走行するチャネル層と、チャネル層に積層されチャネル層にキャリアを供給するキャリア供給層と、キャリア供給層に接合されたソース電極と、ソース電極に対向して配置されキャリア供給層に接合されたドレイン電極と、ソース電極とドレイン電極との間に配置されキャリアの走行を制御するゲート電極と、ソース電極とドレイン電極との間でキャリア供給層に積層されて電流コラプス現象を抑制する第１絶縁層とを備える電界効果トランジスタであって、ドレイン電極に対向する第１絶縁層の端とドレイン電極との間に形成された開口部と、開口部に露出したキャリア供給層に積層された第２絶縁層とを備えることを特徴とする。
したがって、本発明に係る電界効果トランジスタは、第１絶縁層とキャリア供給層との間の界面をドレイン電極に対して絶縁することが可能となるので、第１絶縁層とキャリア供給層との間の界面を電流経路とするゲートリーク電流を低減することができる。つまり、本発明に係る電界効果トランジスタは、電流コラプス現象およびゲートリーク電流を抑制したトランジスタ特性を実現することができるという効果を奏する。
以下、本発明の実施の形態を図面に基づいて説明する。
＜実施の形態１＞
図１および図２に基づいて、本実施の形態に係る電界効果トランジスタについて説明する。
図１および図２に基づいて、本実施の形態に係る電界効果トランジスタについて説明する。
図１は、本発明の実施の形態１に係る電界効果トランジスタの断面を示す断面図である。なお、断面のハッチングは、図の見やすさを考慮して省略する（以下の図でも同様である。）。
本実施の形態に係る電界効果トランジスタ１は、基板１０と、基板１０に積層されキャリアを走行させるチャネル層１１と、チャネル層１１に積層されチャネル層１１にキャリアを供給するキャリア供給層１２と、キャリア供給層１２に接合されたソース電極２１と、ソース電極２１に対向して配置されキャリア供給層１２に接合されたドレイン電極２２と、ソース電極２１とドレイン電極２２との間に配置されキャリアの走行を制御するゲート電極２３と、ソース電極２１とドレイン電極２２との間でキャリア供給層１２に積層されて電流コラプス現象を抑制する第１絶縁層３１とを備える。
また、電界効果トランジスタ１は、ドレイン電極２２に対向する第１絶縁層３１の端とドレイン電極２２との間に形成された開口部４０と、開口部４０に露出したキャリア供給層１２に積層された第２絶縁層３２とを備える。
したがって、電界効果トランジスタ１は、第１絶縁層３１に開口部４０を形成することにより、第１絶縁層３１とキャリア供給層１２との間の界面ＢＤをドレイン電極２２に対して絶縁することが可能となるので、第１絶縁層３１とキャリア供給層１２との間の界面ＢＤを電流経路とするゲートリーク電流を低減することができる。つまり、本発明に係る電界効果トランジスタ１は、電流コラプス現象およびゲートリーク電流を抑制したトランジスタ特性を実現することができる。
ソース電極２１およびドレイン電極２２は、導電性金属で形成され、キャリア供給層１２とオーミック接合されている。ゲート電極２３は、導電性金属で形成され、ソース電極２１とドレイン電極２２との間のキャリア供給層１２とショットキー接合されている。ソース電極２１とゲート電極２３との間のキャリア供給層１２には、第１絶縁層３１が積層されている。ゲート電極２３とドレイン電極２２との間のキャリア供給層１２上には、ドレイン電極２２の近傍を除いて第１絶縁層３１が積層されている。
ゲート電極２３とドレイン電極２２との間のキャリア供給層１２には、第１絶縁層３１の側壁とドレイン電極２２の側壁とを離間させるための開口部４０が形成されている。したがって、第１絶縁層３１とキャリア供給層１２との界面ＢＤとドレイン電極２２は、電気的に絶縁されることとなる。
また、開口部４０には、第１絶縁層３１の代わりに第２絶縁層３２が埋め込まれている。第２絶縁層３２は、延長されて第１絶縁層３１の上に積層されている。したがって、本発明に係る電界効果トランジスタ１は、容易に形成される第１絶縁層３１および第２絶縁層３２を備え、キャリア供給層１２の表面を確実に保護することが可能となる。
キャリア供給層１２は、開口部４０に対応する開口部イオン注入領域４３を備える。したがって、本発明に係る電界効果トランジスタ１は、開口部４０に対応するキャリア供給層１２に発生した表面準位密度に比較して開口部イオン注入領域４３へのイオン注入量を多くすることが可能となるので、開口部４０に対応するキャリア供給層１２に発生した表面準位のすべては、開口部イオン注入領域４３で発生するキャリアを捕獲することが可能となる。なお、開口部イオン注入領域４３は、キャリア供給層１２の表面近傍に形成されていればよい（実施の形態２参照）。
つまり、電界効果トランジスタ１は、開口部４０に対応するキャリア供給層１２に発生した表面準位の影響を低減させ、結果として２次元電子ガス層１５のキャリア濃度の低減を抑制して、電流コラプス現象を抑制することができる。
また、キャリア供給層１２は、ソース電極２１に対応するソースイオン注入領域４１と、ドレインイオン注入領域４２とを備える。
開口部イオン注入領域４３は、ドレイン電極２２に対応するドレインイオン注入領域４２と同等の深さにされている。したがって、本発明に係る電界効果トランジスタ１は、開口部イオン注入領域４３で生じる電界集中を緩和することが可能となり、ドレイン耐圧（ドレインゲート間耐圧）を維持することができる。
上述したとおり、本実施の形態に係る電界効果トランジスタ１では、開口部イオン注入領域４３は、キャリア供給層１２の表面近傍のみではなく、ドレインイオン注入領域４２の深さと同程度の深さに形成されている。
開口部イオン注入領域４３が浅く形成され、２次元電子ガス層１５まで到達していない場合、開口部イオン注入領域４３のうち、ゲート電極２３に近い側の端の最深部において凸形状の境界を形成することとなり、電界集中が生じる可能性がある。
したがって、開口部イオン注入領域４３の深さと、ドレインイオン注入領域４２の深さとをほぼ同一にし、開口部イオン注入領域４３を２次元電子ガス層１５まで到達させることによって、開口部イオン注入領域４３で生じる電界集中を緩和することが可能となる。
ドレインイオン注入領域４２、および開口部イオン注入領域４３は、チャネル層１１まで延長されている。したがって、本発明に係る電界効果トランジスタ１は、オン抵抗を抑制してキャリアの走行を効率的に行なうことが可能となる。
基板１０は、例えばシリコン（Ｓｉ）で形成される。なお、基板１０は、チャネル層１１とある程度の格子整合を取れる材料であればよい。シリコン基板の他に、例えばサファイア基板、ＳｉＣ基板、ＧａＮ基板等を基板１０とすることができる。
チャネル層１１およびキャリア供給層１２は、窒化物系化合物半導体で形成されていることが望ましい。窒化物系化合物半導体（特に、窒化ガリウムを含む化合物半導体）を適用することによって、電界効果トランジスタ１は、電子の飽和速度を大きくし、耐圧を大きくすることができる。また、電界効果トランジスタ１は、熱伝導率を大きくして放熱性を向上させ、高温で動作することができるので、高機能なデバイスとなる。
チャネル層１１の禁止帯幅は、キャリア供給層１２の禁止帯幅より小さいことが望ましい。この構成により、本発明に係る電界効果トランジスタ１は、チャネル層１１のキャリア供給層１２側に２次元電子ガス層１５を形成することが可能となるので高機能なデバイス（ヘテロ構造電界効果トランジスタ：ＨＦＥＴ）となる。
チャネル層１１およびキャリア供給層１２の材料の組み合わせとしては、チャネル層１１として例えばノンドープのＧａＮ（ｉ−ＧａＮ）を、キャリア供給層１２として例えばＡｌＧａＮを適用することが可能である。ＧａＮおよびＡｌＧａＮを適用することから、有害物質となることがなく、環境問題を発生することがない。
ＧａＮ（チャネル層１１）とＡｌＧａＮ（キャリア供給層１２）が接触（接合）すると、ＡｌＧａＮのドナーから発生した電子がＧａＮに集まることにより、ＡｌＧａＮとＧａＮとの境界近傍のうちＧａＮ側の領域に２次元電子ガス層１５と呼ばれる２次元電子ガスからなるチャネルが形成される。
２次元電子ガス層１５は、電子が走行するチャネルとなり、高い移動度を持つ電子走行領域となる。チャネル層１１およびキャリア供給層１２に適用する材料の組み合わせは、互いに格子整合をある程度取ることができ、チャネル層１１に対してキャリアを供給できるキャリア供給層１２となる材料であればよい。
チャネル層１１、キャリア供給層１２の組み合わせとしては、本実施形態で用いた組み合わせ（ＧａＮ／ＡｌＧａＮ）の他に、チャネル層１１としてＡｌ0.1Ｇａ0.9Ｎ、キャリア供給層１２としてＡｌ0.3Ｇａ0.7Ｎの組み合わせ、チャネル層１１としてＧａＮ、キャリア供給層１２としてＡｌＧａＩｎＮの組み合わせ等とすることができる。
また、基板１０とチャネル層１１との間には、必要に応じて適切なバッファ層を形成してもよい。また、チャネル層１１とキャリア供給層１２との間には、必要に応じて例えばＡｌＮ等からなるスペーサー層を形成してもよい。
また、キャリア供給層１２の表面（他の層に対する境界面のうち、基板１０の側とは反対側に位置する境界面）には、必要に応じて適切なキャップ層や、高キャリア濃度のコンタクト層を積層してもよい。
ソース電極２１およびドレイン電極２２の材料としては、例えばＴｉ／Ａｌ／Ａｕを適用することができる。ソース電極２１およびドレイン電極２２に適用する材料としては、導電性を示す金属であり、キャリア供給層１２に対してオーミック接合を形成する材料であればよい。
ゲート電極２３の材料としては、例えばＷＮ／Ａｕを適用することができる。ゲート電極２３に適用する材料としては、導電性を示す金属であり、キャリア供給層１２に対してショットキー接合を形成する材料であればよい。
第１絶縁層３１の材料としては、例えば屈折率２．０以上の窒化シリコンＳｉＮを適用することが可能である。電流コラプス現象とは、上述したとおり、高電圧で動作したときにソース・ドレイン間電流が低減する現象である。電流コラプス現象の原因としては、キャリア供給層１２の表面近傍に表面準位が発生し、発生した表面準位に捕獲されたキャリアの電荷に基づいて２次元電子ガス層１５のキャリア濃度が相対的に減少することが考えられている。
つまり、表面準位に捕獲されたキャリアの電荷に基づいて、２次元電子ガス層１５のキャリア濃度が減少することによって、ソース・ドレイン間電流が低減することが電流コラプス現象の原因と考えられている。
第１絶縁層３１をキャリア供給層１２に積層することによって、キャリア供給層１２の表面準位の発生を低減することができる。したがって、表面準位に起因するキャリアの捕獲が減少するので、ソース・ドレイン間電流の低減を防ぐことが可能となり、結果として電流コラプス現象を抑制できる。
第１絶縁層３１は、一般にはパッシベーション膜、または単に保護膜と呼ばれる場合もある。なお、電流コラプス現象を抑制する作用を奏するものであれば良く、コラプス抑制層と呼ぶことも可能である。第１絶縁層３１に適用する材料としては、電流コラプス現象を抑制する効果がある絶縁物であり、キャリア供給層１２との密着性を保持できる材料であればよい。
開口部４０は、開口部４０に対応する領域にレジストをパターニングして形成し、ソース電極２１とドレイン電極２２との間に第１絶縁層３１を積層（堆積）した後、レジストを除去することによって、開口部４０に積層された第１絶縁層３１をリフトオフして形成することができる。あるいは、ソース電極２１とドレイン電極２２との間に第１絶縁層３１を積層（堆積）した後、パターニングしたレジストをマスクとしたエッチング等により開口部４０に積層された第１絶縁層３１を削ることによって形成することも可能である。
開口部４０での第１絶縁層３１とドレイン電極２２との間の距離は、１μｍから２μｍまでの長さであることが望ましい。この構成により、本発明に係る電界効果トランジスタ１は、ゲート電極２３とドレイン電極２２との間の距離の短縮による電界強度の増加を抑制することが可能となり、ドレイン耐圧の低下を防止することができる。
つまり、第１絶縁層３１の側壁とドレイン電極２２の側壁との間の距離は、界面ＢＤとドレイン電極２２との絶縁を保つことが可能な程度に離間していればよい。しかし、第１絶縁層３１とドレイン電極２２との間の距離が大きくなると、開口部４０に対応する開口部イオン注入領域４３の端（ゲート電極２３に近い方の端）がゲート電極２３に近くなることから、ゲート電極２３とドレイン電極２２との間の実質的な距離が短くなり、ゲート電極２３とドレイン電極２２との間における電界強度が強くなるため、耐圧が低下する恐れがある。
したがって、第１絶縁層３１とドレイン電極２２との間の距離は、１μｍから２μｍまでの長さにするのが望ましい。なお、この距離は、上述したとおり、耐圧への影響を考慮して適宜設定することが可能であり、この範囲内に限定されるものではない。
第２絶縁層３２の材料としては、例えば屈折率１．７程度の窒化シリコンＳｉＮを適用することが可能である。つまり、第１絶縁層３１および第２絶縁層３２は、窒化シリコンであり、第１絶縁層３１の屈折率は、第２絶縁層３２の屈折率より大きいことが望ましい。この構成により、本発明に係る電界効果トランジスタ１は、第１絶縁層３１および第２絶縁層３２を容易かつ高精度に形成することができる。
つまり、第１絶縁層３１および第２絶縁層３２は、屈折率が互いに異なる窒化シリコンであることから、容易に形成される。また、屈折率が大きい窒化シリコンの形成温度に対して、屈折率が小さい窒化シリコンの形成温度は低い温度とすることが可能であるので、第１絶縁層３１および第２絶縁層３２は、安定した膜質を保持することができる。
なお、第２絶縁層３２の材料は、ソース電極２１、ゲート電極２３、およびドレイン電極２２に対する絶縁性を有する材料であればよい。したがって、本実施の形態で適用したＳｉＮの他に、例えばＳｉＯ2、Ａｌ2Ｏ3、ＨｆＯｘ、ＡｌＮ等を適用することが可能である。
ソースイオン注入領域４１は、ソース電極２１と２次元電子ガス層１５とを導通させることができればよい。また、ドレインイオン注入領域４２は、ドレイン電極２２と２次元電子ガス層１５とを導通させることができればよい。ソースイオン注入領域４１およびドレインイオン注入領域４２によって、電界効果トランジスタ１のオン抵抗を小さくすることができる。ソースイオン注入領域４１、ドレインイオン注入領域４２に対するイオン注入量は、例えば１０15／ｃｍ2程度である。注入するイオンとしては、例えばＳｉ等を適用することができる。
開口部イオン注入領域４３のイオン注入量は、開口部４０でキャリア供給層１２に発生した表面準位のすべてにキャリアを捕獲させるに必要な注入量より多くしてあることが望ましい。この構成により、本発明に係る電界効果トランジスタ１は、開口部４０に対応するキャリア供給層１２に発生する表面準位の影響を排除してチャネル層１１に形成される２次元電子ガス層１５のキャリア濃度の減少を防止することが可能となり、電流コラプス現象を確実に抑制することができる。
以下に、上述した要件の理由について、さらに詳細を説明する。
電流コラプス現象とは、上述したとおり、キャリア供給層１２の表面近傍に準位（表面準位）が発生することに起因する現象である。キャリア供給層１２の表面近傍で実際に発生する表面準位密度は１０12／ｃｍ2程度と考えられている。
したがって、キャリア供給層１２に発生した表面準位のすべてに開口部イオン注入領域４３で発生するキャリアを捕獲させることによって、チャネル層１１に形成される２次元電子ガス層１５のキャリア濃度に対するキャリア供給層１２による表面準位の影響を排除することができる。
つまり、本実施の形態では、開口部４０に対応するキャリア供給層１２に発生した表面準位のすべてに、開口部イオン注入領域４３で発生するキャリアが捕獲されることから、表面準位の影響を排除することが可能となり、結果として２次元電子ガス層１５のキャリア濃度の減少を防ぐことが可能となり、電流コラプス現象を抑制することが可能となる。
本実施の形態では、ソースイオン注入領域４１、ドレインイオン注入領域４２として実際に注入するイオン注入量は、上述したとおり、例えば１０15／ｃｍ2程度である。したがって、ソースイオン注入領域４１およびドレインイオン注入領域４２を形成するときに、開口部イオン注入領域４３を併せて同様に形成すれば、開口部イオン注入領域４３にも例えば１０15／ｃｍ2程度のイオン注入を行うことができる。
したがって、キャリア供給層１２では表面準位密度が１０12／ｃｍ2となるのに対して、開口部イオン注入領域４３では１０15／ｃｍ2のキャリアを発生させることが可能となり、発生したキャリアは、キャリア供給層１２の表面準位のすべてに捕獲させることができる。
なお、開口部イオン注入領域４３は導電性となるが、第１絶縁層３１とキャリア供給層１２との間にはバンドギャップ差（禁止帯幅の差）がある。したがって、第１絶縁層３１およびキャリア供給層１２に対する界面ＢＤと、開口部イオン注入領域４３との間で、キャリアの往来は発生しないので、絶縁性を保持することができる。
図２は、本発明との比較のために示す従来の電界効果トランジスタの断面を示す断面図である。
従来の電界効果トランジスタ１０１（ＨＦＥＴ）は、基板１１０と、基板１１０に積層されたチャネル層１１１と、チャネル層１１１に積層されたキャリア供給層１１２とを備える。また、キャリア供給層１１２に対して、ソース電極１２１、ドレイン電極１２２がオーミック接合され、ソース電極１２１とドレイン電極１２２との間のキャリア供給層１１２に対して導電性金属で形成されたゲート電極１２３がショットキー接合されている。
ソース電極１２１とゲート電極１２３との間、およびゲート電極１２３とドレイン電極１２２との間のキャリア供給層１１２には、第１絶縁層１３１が積層されている。また、ソース電極１２１に対応するキャリア供給層１１２にはソースイオン注入領域１４１が形成され、ドレイン電極１２２に対応するキャリア供給層１１２にはドレインイオン注入領域１４２が形成されている。また、ソースイオン注入領域１４１およびドレインイオン注入領域１４２は、チャネル層１１１に到達するように延長されている。チャネル層１１１のキャリア供給層１１２との境界には、２次元電子ガス層１１５が形成され、キャリアを走行させることが可能となる。
従来の電界効果トランジスタ１０１では、第１絶縁層１３１とキャリア供給層１１２との界面ＢＤは、電流リーク経路となる恐れがある。つまり、ソース電極１２１、ゲート電極１２３、およびドレイン電極１２２それぞれの間にあるキャリア供給層１１２の全面にわたって第１絶縁層１３１を形成していることから、界面ＢＤをリーク経路としたリーク電流が発生しやすい。
実使用上においては、ゲート・ドレイン間は例えば数百Ｖの電位差となるので、ゲートリーク電流が特に問題となる。なお、ここでのゲートリーク電流とは、電源をオフしたとき、ゲート電極１２３とドレイン電極１２２との間に流れるリーク電流のことをいう。
電界効果トランジスタ１０１の構造でのゲートリーク電流を低減するため、ゲート電極１２３とドレイン電極１２２との間の第１絶縁層１３１に開口部を形成し界面ＢＤを遮断することによって、ゲート電極１２３とドレイン電極１２２との間のリーク経路を遮断する方法が考えられる（特許文献２参照）。しかし、開口部には第１絶縁層１３１が存在しないことから、キャリア供給層１１２に表面準位が発生し、電流コラプス現象が発生する原因となる。
従来の電界効果トランジスタ１０１に対して本実施の形態に係る電界効果トランジスタ１は、上述したとおり、ドレイン電極２２に対向する第１絶縁層３１の端とドレイン電極２２との間に形成された開口部４０と、開口部４０に露出したキャリア供給層１２に積層された第２絶縁層３２とを備える。また、キャリア供給層１２は、開口部４０に対応する開口部イオン注入領域４３を備える。
したがって、電界効果トランジスタ１は、従来の電界効果トランジスタ１０１で発生した問題を容易かつ確実に解消することが可能となる。
なお、チャネル層１１の成膜、キャリア供給層１２の成膜、第１絶縁層３１の成膜、第２絶縁層３２の成膜、ソース電極２１の形成、ドレイン電極２２の形成、ゲート電極２３の形成、開口部４０の形成、ソースイオン注入領域４１の形成、ドレインイオン注入領域４２の形成、開口部イオン注入領域４３の形成は、周知の技術を適用して行なうことが可能であるので、成膜方法、形成方法（電極形成方法、イオン注入方法、パターニング方法）についての詳細は省略する。
＜実施の形態２＞
図３に基づいて、本実施の形態に係る電界効果トランジスタについて説明する。
図３に基づいて、本実施の形態に係る電界効果トランジスタについて説明する。
図３は、本発明の実施の形態２に係る電界効果トランジスタの断面を示す断面図である。
本実施の形態に係る電界効果トランジスタ１の基本的な構成は、実施の形態１に係る電界効果トランジスタ１の構成と同様であるので、符号を援用し、主に異なる事項について説明をする。
実施の形態１では、開口部イオン注入領域４３は、ドレインイオン注入領域４２と同程度の深さに形成したが、本実施の形態では、開口部イオン注入領域４３は、キャリア供給層１２の表面近傍にのみ形成してある。
上述したとおり、開口部４０に対応するキャリア供給層１２の表面準位は、キャリア供給層１２の表面近傍で発生する。したがって、表面準位の影響を防ぎ、電流コラプス現象を抑制するためには、開口部４０に対応する領域で、キャリア供給層１２の少なくとも表面近傍にイオン注入領域４１が形成されていればよい。
なお、実施の形態１および実施の形態２において、ゲート電極２３とキャリア供給層１２とはショットキー接合を構成したが、ゲート電極２３をキャリア供給層１２に対し絶縁する絶縁層を設けた、いわゆるＭＩＳ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造とすることも可能であり、この場合も同様の効果を奏する。
以上、本発明の実施の形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、各請求項に示した範囲で種々の変更が可能である。また、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて実現できる実施の形態についても本発明の技術的範囲に含まれる。
１ 電界効果トランジスタ
１０ 基板
１１ チャネル層
１２ キャリア供給層
１５ ２次元電子ガス層
２１ ソース電極
２２ ドレイン電極
２３ ゲート電極
３１ 第１絶縁層
３２ 第２絶縁層
４０ 開口部
４１ ソースイオン注入領域
４２ ドレインイオン注入領域
４３ 開口部イオン注入領域
ＢＤ 界面
１０ 基板
１１ チャネル層
１２ キャリア供給層
１５ ２次元電子ガス層
２１ ソース電極
２２ ドレイン電極
２３ ゲート電極
３１ 第１絶縁層
３２ 第２絶縁層
４０ 開口部
４１ ソースイオン注入領域
４２ ドレインイオン注入領域
４３ 開口部イオン注入領域
ＢＤ 界面
Claims (10)
- 基板と、前記基板に積層されキャリアが走行するチャネル層と、前記チャネル層に積層され前記チャネル層にキャリアを供給するキャリア供給層と、前記キャリア供給層に接合されたソース電極と、前記ソース電極に対向して配置され前記キャリア供給層に接合されたドレイン電極と、前記ソース電極と前記ドレイン電極との間に配置されキャリアの走行を制御するゲート電極と、前記ソース電極と前記ドレイン電極との間で前記キャリア供給層に積層されて電流コラプス現象を抑制する第１絶縁層とを備える電界効果トランジスタであって、
前記ドレイン電極に対向する前記第１絶縁層の端と前記ドレイン電極との間に形成された開口部と、
前記開口部に露出した前記キャリア供給層に積層された第２絶縁層とを備えること
を特徴とする電界効果トランジスタ。 - 請求項１に記載の電界効果トランジスタであって、
前記第２絶縁層は、延長されて前記第１絶縁層の上に積層されていること
を特徴とする電界効果トランジスタ。 - 請求項１または請求項２に記載の電界効果トランジスタであって、
前記キャリア供給層は、前記開口部に対応する開口部イオン注入領域を備えること
を特徴とする電界効果トランジスタ。 - 請求項３に記載の電界効果トランジスタであって、
前記開口部イオン注入領域は、前記ドレイン電極に対応するドレインイオン注入領域と同等の深さにされていること
を特徴とする電界効果トランジスタ。 - 請求項４に記載の電界効果トランジスタであって、
前記ドレインイオン注入領域、および前記開口部イオン注入領域は、前記チャネル層まで延長されていること
を特徴とする電界効果トランジスタ。 - 請求項３から請求項５までのいずれか一つに記載の電界効果トランジスタであって、
前記開口部イオン注入領域のイオン注入量は、前記開口部で前記キャリア供給層に発生した表面準位のすべてにキャリアを捕獲させるに必要な注入量より多くしてあること
を特徴とする電界効果トランジスタ。 - 請求項１から請求項６までのいずれか一つに記載の電界効果トランジスタであって、
前記チャネル層および前記キャリア供給層は、窒化物系化合物半導体で形成されていること
を特徴とする電界効果トランジスタ。 - 請求項７に記載の電界効果トランジスタであって、
前記チャネル層の禁止帯幅は、前記キャリア供給層の禁止帯幅より小さいこと
を特徴とする電界効果トランジスタ。 - 請求項１から請求項８までのいずれか一つに記載の電界効果トランジスタであって、
前記第１絶縁層および前記第２絶縁層は、窒化シリコンであり、前記第１絶縁層の屈折率は、前記第２絶縁層の屈折率より大きいこと
を特徴とする電界効果トランジスタ。 - 請求項１から請求項９までのいずれか一つに記載の電界効果トランジスタであって、
前記開口部での前記第１絶縁層と前記ドレイン電極との間の距離は、１μｍから２μｍまでの長さであること
を特徴とする電界効果トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009138083A JP4794655B2 (ja) | 2009-06-09 | 2009-06-09 | 電界効果トランジスタ |
| US12/728,012 US8258544B2 (en) | 2009-06-09 | 2010-03-19 | Field-effect transistor |
| CN201010201136.0A CN101924128B (zh) | 2009-06-09 | 2010-06-09 | 场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009138083A JP4794655B2 (ja) | 2009-06-09 | 2009-06-09 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010287605A true JP2010287605A (ja) | 2010-12-24 |
| JP4794655B2 JP4794655B2 (ja) | 2011-10-19 |
Family
ID=43300119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009138083A Expired - Fee Related JP4794655B2 (ja) | 2009-06-09 | 2009-06-09 | 電界効果トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8258544B2 (ja) |
| JP (1) | JP4794655B2 (ja) |
| CN (1) | CN101924128B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100308373A1 (en) * | 2009-06-09 | 2010-12-09 | Tetsuzo Nagahisa | Field-effect transistor |
| JP2014229879A (ja) * | 2013-05-27 | 2014-12-08 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9224668B2 (en) | 2013-01-17 | 2015-12-29 | Fujitsu Limited | Semiconductor HEMT device with stoichiometric silicon nitride layer |
| JP2017092282A (ja) * | 2015-11-11 | 2017-05-25 | 住友電気工業株式会社 | 半導体装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4897948B2 (ja) * | 2005-09-02 | 2012-03-14 | 古河電気工業株式会社 | 半導体素子 |
| JP5739774B2 (ja) * | 2011-09-13 | 2015-06-24 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| JP6287143B2 (ja) * | 2013-12-06 | 2018-03-07 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP6640687B2 (ja) * | 2016-09-09 | 2020-02-05 | 株式会社東芝 | 半導体装置 |
| JP6997002B2 (ja) | 2018-02-19 | 2022-01-17 | 住友電気工業株式会社 | 半導体装置及びその製造方法 |
| CN108598149A (zh) * | 2018-04-20 | 2018-09-28 | 苏州闻颂智能科技有限公司 | 一种GaN基HEMT器件 |
| EP3817049A4 (en) * | 2019-04-01 | 2021-12-29 | Nuvoton Technology Corporation Japan | Resistance element and electrical power amplifier circuit |
| CN112242441A (zh) * | 2019-07-16 | 2021-01-19 | 联华电子股份有限公司 | 高电子迁移率晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147524A (ja) * | 2006-12-12 | 2008-06-26 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008219054A (ja) * | 2008-06-16 | 2008-09-18 | Fujitsu Ltd | 化合物半導体装置 |
| JP2008306026A (ja) * | 2007-06-08 | 2008-12-18 | Eudyna Devices Inc | 半導体装置の製造方法 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2873583B2 (ja) * | 1989-05-10 | 1999-03-24 | 富士通株式会社 | 高速半導体装置 |
| US5081511A (en) * | 1990-09-06 | 1992-01-14 | Motorola, Inc. | Heterojunction field effect transistor with monolayers in channel region |
| US5049951A (en) * | 1990-12-20 | 1991-09-17 | Motorola, Inc. | Superlattice field effect transistor with monolayer confinement |
| JPH05308082A (ja) * | 1992-04-30 | 1993-11-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP3259106B2 (ja) * | 1992-09-02 | 2002-02-25 | 富士通株式会社 | 高電子移動度電界効果半導体装置 |
| JPH0766366A (ja) * | 1993-08-26 | 1995-03-10 | Hitachi Ltd | 半導体積層構造体およびそれを用いた半導体装置 |
| JP3295675B2 (ja) * | 1993-10-29 | 2002-06-24 | 三菱電機株式会社 | 化合物半導体デバイスの製造方法 |
| JPH08107216A (ja) * | 1994-10-04 | 1996-04-23 | Fujitsu Ltd | 半導体装置 |
| US6207976B1 (en) * | 1997-12-17 | 2001-03-27 | Fujitsu Limited | Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof |
| US6144048A (en) * | 1998-01-13 | 2000-11-07 | Nippon Telegraph And Telephone Corporation | Heterojunction field effect transistor and method of fabricating the same |
| JP2000349280A (ja) * | 1999-06-03 | 2000-12-15 | Nec Corp | 半導体装置及びその製造方法並びに半導体基板構造 |
| JP2001338988A (ja) * | 2000-05-25 | 2001-12-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3667331B2 (ja) * | 2002-10-29 | 2005-07-06 | 松下電器産業株式会社 | ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 |
| JP2005191022A (ja) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその製造方法 |
| JP2005286135A (ja) * | 2004-03-30 | 2005-10-13 | Eudyna Devices Inc | 半導体装置および半導体装置の製造方法 |
| US7859014B2 (en) * | 2004-06-24 | 2010-12-28 | Nec Corporation | Semiconductor device |
| JP2006086398A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4730529B2 (ja) * | 2005-07-13 | 2011-07-20 | サンケン電気株式会社 | 電界効果トランジスタ |
| JP4897948B2 (ja) * | 2005-09-02 | 2012-03-14 | 古河電気工業株式会社 | 半導体素子 |
| JP5125512B2 (ja) * | 2005-09-30 | 2013-01-23 | 日本電気株式会社 | 電界効果トランジスタ |
| EP1998376B1 (en) * | 2006-03-16 | 2011-08-03 | Fujitsu Ltd. | Compound semiconductor device and process for producing the same |
| US8193591B2 (en) * | 2006-04-13 | 2012-06-05 | Freescale Semiconductor, Inc. | Transistor and method with dual layer passivation |
| JP2008288289A (ja) * | 2007-05-16 | 2008-11-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタとその製造方法 |
| JP5420157B2 (ja) * | 2007-06-08 | 2014-02-19 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2008311355A (ja) * | 2007-06-13 | 2008-12-25 | Rohm Co Ltd | 窒化物半導体素子 |
| JP2009027081A (ja) * | 2007-07-23 | 2009-02-05 | Hitachi Cable Ltd | 半導体集積回路装置及びこれを用いた半導体スイッチ装置 |
| JP5217301B2 (ja) * | 2007-08-28 | 2013-06-19 | 富士通株式会社 | 化合物半導体装置とその製造方法 |
| US7859021B2 (en) * | 2007-08-29 | 2010-12-28 | Sanken Electric Co., Ltd. | Field-effect semiconductor device |
| JP5386829B2 (ja) * | 2008-01-30 | 2014-01-15 | 富士通株式会社 | 半導体装置 |
| JP2009206123A (ja) * | 2008-02-26 | 2009-09-10 | Sanken Electric Co Ltd | Ｈｆｅｔおよびその製造方法 |
| JP2010118556A (ja) * | 2008-11-13 | 2010-05-27 | Furukawa Electric Co Ltd:The | 半導体装置および半導体装置の製造方法 |
| JP5487613B2 (ja) * | 2008-12-19 | 2014-05-07 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP5323527B2 (ja) * | 2009-02-18 | 2013-10-23 | 古河電気工業株式会社 | ＧａＮ系電界効果トランジスタの製造方法 |
| JP4794655B2 (ja) * | 2009-06-09 | 2011-10-19 | シャープ株式会社 | 電界効果トランジスタ |
| WO2010151721A1 (en) * | 2009-06-25 | 2010-12-29 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Transistor with enhanced channel charge inducing material layer and threshold voltage control |
| JP5589329B2 (ja) * | 2009-09-24 | 2014-09-17 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置 |
| JP5776143B2 (ja) * | 2010-07-06 | 2015-09-09 | サンケン電気株式会社 | 半導体装置 |
| JP5685020B2 (ja) * | 2010-07-23 | 2015-03-18 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2010283372A (ja) * | 2010-07-30 | 2010-12-16 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| JP2012033688A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
-
2009
- 2009-06-09 JP JP2009138083A patent/JP4794655B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-19 US US12/728,012 patent/US8258544B2/en not_active Expired - Fee Related
- 2010-06-09 CN CN201010201136.0A patent/CN101924128B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147524A (ja) * | 2006-12-12 | 2008-06-26 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008306026A (ja) * | 2007-06-08 | 2008-12-18 | Eudyna Devices Inc | 半導体装置の製造方法 |
| JP2008219054A (ja) * | 2008-06-16 | 2008-09-18 | Fujitsu Ltd | 化合物半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100308373A1 (en) * | 2009-06-09 | 2010-12-09 | Tetsuzo Nagahisa | Field-effect transistor |
| US8258544B2 (en) * | 2009-06-09 | 2012-09-04 | Sharp Kabushiki Kaisha | Field-effect transistor |
| US9224668B2 (en) | 2013-01-17 | 2015-12-29 | Fujitsu Limited | Semiconductor HEMT device with stoichiometric silicon nitride layer |
| US9514930B2 (en) | 2013-01-17 | 2016-12-06 | Fujitsu Limited | Method for manufacturing semiconductor HEMT device with stoichiometric silicon nitride layer |
| JP2014229879A (ja) * | 2013-05-27 | 2014-12-08 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2017092282A (ja) * | 2015-11-11 | 2017-05-25 | 住友電気工業株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8258544B2 (en) | 2012-09-04 |
| JP4794655B2 (ja) | 2011-10-19 |
| US20100308373A1 (en) | 2010-12-09 |
| CN101924128A (zh) | 2010-12-22 |
| CN101924128B (zh) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4794655B2 (ja) | 電界効果トランジスタ | |
| US9406792B2 (en) | Semiconductor device having GaN-based layer | |
| JP4755961B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| EP3252825B1 (en) | Double-channel hemt device and manufacturing method thereof | |
| US8835986B2 (en) | Method for fabrication of III-nitride device and the III-nitride device thereof | |
| JP5691267B2 (ja) | 半導体装置 | |
| US20110133205A1 (en) | Field-effect transistor | |
| JP5534661B2 (ja) | 半導体装置 | |
| JP5386987B2 (ja) | 半導体装置 | |
| JP2008258419A (ja) | 窒化物半導体素子 | |
| TWI736600B (zh) | 高電子遷移率電晶體 | |
| JP6597046B2 (ja) | 高電子移動度トランジスタ | |
| JP2008016588A (ja) | ＧａＮ系半導体素子 | |
| JP5568891B2 (ja) | ヘテロ接合電界効果トランジスタ、その製造方法 | |
| JP4815020B2 (ja) | 窒化物半導体装置 | |
| US20150325680A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP5777586B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011142358A (ja) | 窒化物半導体装置 | |
| US9450071B2 (en) | Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices | |
| JP5545653B2 (ja) | 窒化物系半導体装置 | |
| JP2017143231A (ja) | 半導体装置 | |
| JP2016086108A (ja) | 化合物半導体装置 | |
| JP6145985B2 (ja) | 電界効果トランジスタ | |
| JP2013125918A (ja) | 半導体装置 | |
| TW201711185A (zh) | 半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4794655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |