JP2012033688A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012033688A JP2012033688A JP2010171681A JP2010171681A JP2012033688A JP 2012033688 A JP2012033688 A JP 2012033688A JP 2010171681 A JP2010171681 A JP 2010171681A JP 2010171681 A JP2010171681 A JP 2010171681A JP 2012033688 A JP2012033688 A JP 2012033688A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- plasma treatment
- oxygen
- oxygen plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 54
- 239000001301 oxygen Substances 0.000 claims abstract description 54
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 54
- 238000009832 plasma treatment Methods 0.000 claims abstract description 34
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims description 4
- 238000005247 gettering Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 description 11
- 229910018557 Si O Inorganic materials 0.000 description 10
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 10
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】電流コラプスを抑制することが可能な半導体装置を提供すること。
【解決手段】本発明は、窒化物半導体からなるチャネル層１４と、前記チャネル層１４上に設けられた窒化物半導体からなる電子供給層１６と、前記電子供給層１６上に設けられた窒化ガリウムからなるキャップ層１８と、を形成する成長工程と、前記キャップ層１８の上面に、パワー密度が０．０１２５〜０．１５Ｗ／ｃｍ２である酸素プラズマ処理を行う工程と、を有する半導体装置の製造方法である。本発明によれば、酸素をゲッタリングすることで、電流コラプスを抑制することが可能な半導体装置を提供することができる。
【選択図】図１
【解決手段】本発明は、窒化物半導体からなるチャネル層１４と、前記チャネル層１４上に設けられた窒化物半導体からなる電子供給層１６と、前記電子供給層１６上に設けられた窒化ガリウムからなるキャップ層１８と、を形成する成長工程と、前記キャップ層１８の上面に、パワー密度が０．０１２５〜０．１５Ｗ／ｃｍ２である酸素プラズマ処理を行う工程と、を有する半導体装置の製造方法である。本発明によれば、酸素をゲッタリングすることで、電流コラプスを抑制することが可能な半導体装置を提供することができる。
【選択図】図１
Description
本発明は半導体装置の製造方法に関し、特に窒化物半導体層を有する半導体装置の製造方法に関する。
窒化物半導体を用いた半導体装置、例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果型トランジスタ）等の半導体装置は、高周波用出力増幅用素子として用いられることがある。特許文献１には、屈折率の異なるＳｉＮ（窒化シリコン）膜を形成して、半導体層表面の不純物を除去する発明が開示されている。
従来の技術では、半導体層表面に存在する、酸素等の不純物に電子等のキャリアが捕獲され、電流コラプス等が発生することがある。電流コラプスが発生すると、半導体装置の出力が低下する。本発明は上記課題に鑑み、電流コラプスを抑制することが可能な半導体装置の製造方法を提供することを目的とする。
本発明は、窒化物半導体からなるチャネル層と、前記チャネル層上に設けられた窒化物半導体からなる電子供給層と、前記電子供給層上に設けられた窒化ガリウムからなるキャップ層と、を形成する成長工程と、前記キャップ層の上面に、パワー密度が０．０１２５〜０．１５Ｗ／ｃｍ２である酸素プラズマ処理を行う工程と、を有する半導体装置の製造方法である。本発明によれば、電流コラプスを抑制することが可能となる。
上記構成において、前記酸素プラズマ処理を行う工程の後に、前記キャップ層の上面に、絶縁層を形成する工程と、前記絶縁層を形成する工程の後に、熱処理を行う工程と、を有する構成とすることができる。この構成によれば、効果的に酸素のゲッタリングが行われ、電流コラプスの発生が抑制される。
上記構成において、前記絶縁層を形成する工程は、窒化シリコンからなる前記絶縁層を形成する工程である構成とすることができる。この構成によれば、効果的に酸素のゲッタリングが行われ、電流コラプスの発生が抑制される。
上記構成において、前記酸素プラズマ処理を行う工程は、酸素ガスと窒素ガスとを供給して酸素プラズマ処理を行う工程である構成とすることができる。
本発明によれば、電流コラプスを抑制することが可能な半導体装置の製造方法を提供することができる。
図面を用いて、本発明の実施例について説明する。
上記のように、電流コラプスは、電子等のキャリアが半導体層表面の不純物、特に酸素に捕獲されることにより発生する。実施例１では、プラズマ処理を行うことで、酸素のゲッタリングを行う。図１（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造方法を例示する断面図である。
図１（ａ）に示すように、例えばＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長法）により、基板１０上に、バリア層１２、チャネル層１４、電子供給層１６、及びキャップ層１８をエピタキシャル成長させ、半導体基板を形成する。バリア層１２、チャネル層１４、電子供給層１６及びキャップ層１８が下から順に積層され、窒化物半導体層１１は形成される。キャップ層１８は、チャネル層１４及び電子供給層１６の上に形成されている。基板１０は例えばＳｉＣ（炭化シリコン）、Ｓｉ（シリコン）又はサファイア等からなる。バリア層１２は、例えば厚さ３００ｎｍのＡｌＮ（窒化アルミニウム）からなる。チャネル層１４は例えば厚さ１０００ｎｍのｉ−ＧａＮ（窒化ガリウム）からなる。電子供給層１６は、例えば厚さ２０ｎｍのＡｌＧａＮ（窒化アルミニウムガリウム）からなる。キャップ層１８は、例えば厚さ５ｎｍのｎ−ＧａＮからなる。
さらに、キャップ層１８の上面に、酸素プラズマ処理を行う。酸素プラズマ処理により、キャップ層１８上面の酸素がゲッタリングされる。酸素プラズマ処理の条件は以下の通りである。なお、パワー密度とは、アッシャーが備える電極の単位面積あたりのパワーである。またガスの比率は流量比である。
装置：対向型バレルアッシャー
アッシャーの電極面積：４０００ｃｍ２
プラズマのパワー：５０〜６００Ｗ（パワー密度０．０１２５〜０．１５Ｗ／ｃｍ２に相当）
炉内温度：２５〜５０℃
処理時間：２〜１０分
炉内に供給したガス、及び比率：
酸素：窒素＝１：０〜１０
装置：対向型バレルアッシャー
アッシャーの電極面積：４０００ｃｍ２
プラズマのパワー：５０〜６００Ｗ（パワー密度０．０１２５〜０．１５Ｗ／ｃｍ２に相当）
炉内温度：２５〜５０℃
処理時間：２〜１０分
炉内に供給したガス、及び比率：
酸素：窒素＝１：０〜１０
図１（ｂ）に示すように、酸素プラズマ処理の後に、例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法により、キャップ層１８の上面にＳｉＮ層２０を形成する。ＳｉＮ層２０の厚さは例えば２０ｎｍであり、屈折率は例えば２．０５〜２．４５である。ＳｉＮ層２０の成長条件は、以下の通りである。
装置：平行平板型プラズマＣＶＤ装置
炉内温度：２５０〜３５０℃
気圧：０．８〜１．０Ｔｏｒｒ（１０６．６４〜１３３．３Ｐａ）
電力：２５〜７５Ｗ
材料及び流量：
ＳｉＨ４（モノシラン）：ＮＨ３（アンモニア）：窒素：ヘリウム＝３〜６：０〜２：２００〜６００：５００〜９００ｓｃｃｍ
（５．０７×１０−３〜１０．１４×１０−３：０〜３．３８×１０−３：３３８×１０−３〜１０１４×１０−３：８４５×１０−３〜１５２０．９×１０−３Ｐａ・ｍ３／ｓｅｃ）
装置：平行平板型プラズマＣＶＤ装置
炉内温度：２５０〜３５０℃
気圧：０．８〜１．０Ｔｏｒｒ（１０６．６４〜１３３．３Ｐａ）
電力：２５〜７５Ｗ
材料及び流量：
ＳｉＨ４（モノシラン）：ＮＨ３（アンモニア）：窒素：ヘリウム＝３〜６：０〜２：２００〜６００：５００〜９００ｓｃｃｍ
（５．０７×１０−３〜１０．１４×１０−３：０〜３．３８×１０−３：３３８×１０−３〜１０１４×１０−３：８４５×１０−３〜１５２０．９×１０−３Ｐａ・ｍ３／ｓｅｃ）
図１（ｃ）に示すように、ＳｉＮ層２０上にレジスト２１を形成し、ＳｉＮ層２０のパターニングを行う。パターニングにより露出したキャップ層１８上に、ソース電極２４及びドレイン電極２６を形成する。ソース電極２４及びドレイン電極２６は、例えば下から順にＴｉ／ＡｌやＴａ／Ａｌ等の金属を積層してなるオーミック電極である。ソース電極２４及びドレイン電極２６を形成する工程は、良好なオーミック接触を得るため、例えば４００〜８００℃の温度、窒素雰囲気中で熱処理を行う工程を含む。つまり、ＳｉＮ層２０を形成する工程の後に、熱処理を行う。
図２（ａ）に示すように、例えばプラズマＣＶＤ法により、キャップ層１８、ＳｉＮ層２０、ソース電極２４及びドレイン電極２６上に、例えば厚さ４０ｎｍのＳｉＮ層２２を形成する。ＳｉＮ層２２の屈折率は例えば２．０５〜２．４５である。ＳｉＮ層２２の成長条件は、ＳｉＮ層２０の成長条件と同じであるため説明を省略する。
図２（ｂ）に示すように、ＳｉＮ層２２上にレジスト２３を形成し、ＳｉＮ層２０及び２２をパターニングする。パターニングにより露出したキャップ層１８上にゲート電極２８を形成する。ゲート電極２８は、例えば下から順にＮｉ／Ａｌ等の金属を積層してなる。
図２（ｃ）に示すように、ソース電極２４及びドレイン電極２６上に配線層３０を形成する。配線層３０は、例えばＡｕ等の金属からなる。以上で、実施例１に係る半導体装置の製造方法は終了する。半導体装置は、チャネル層１４、電子供給層１６、及びＧａＮからなるキャップ層１８を含むＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）構造である。
次に実験について説明する。実験では、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：Ｘ線光電子分光）分析、及び半導体装置の特性の測定を行った。
まずＸＰＳ分析について説明する。これは、ＳｉＮ層２０及び２２中のＳｉ−Ｏ結合強度（シリコン−酸素結合強度）を測定することで、酸素プラズマ処理のゲッタリングの効果を評価したものである。キャップ層１８表面の酸素は、熱処理によりＳｉＮ層２０及び２２中に吸収される。つまり、熱処理後のＳｉＮ層２０及び２２中のＳｉ−Ｏ結合強度が大きいほど、キャップ層１８表面に酸素が残留していることを意味する。言い換えれば、Ｓｉ−Ｏ結合強度が小さいほど、酸素プラズマ処理によるキャップ層１８表面の酸素のゲッタリングが強く行われたことを意味する。
ＸＰＳ分析に用いたサンプルについて説明する。サンプルＡは酸素プラズマ処理を行わなかったものであり、サンプルＢ及びＣは酸素プラズマ処理を行ったものである。なお各サンプルには、オーミック電極形成時の熱処理を行った。酸素プラズマ処理及び熱処理の条件は以下の通りである。
パワー：４００Ｗ（パワー密度０．１Ｗ／ｃｍ２）
サンプルＢの酸素プラズマ処理時間：１分
サンプルＣの酸素プラズマ処理時間：３分
炉内に供給したガス、及び比率：
酸素：窒素＝１：４
熱処理の温度：５５０℃
熱処理の処理時間：５分
また、各サンプルにおいて、熱処理前のＳｉ−Ｏ結合強度は０．１１であった。
パワー：４００Ｗ（パワー密度０．１Ｗ／ｃｍ２）
サンプルＢの酸素プラズマ処理時間：１分
サンプルＣの酸素プラズマ処理時間：３分
炉内に供給したガス、及び比率：
酸素：窒素＝１：４
熱処理の温度：５５０℃
熱処理の処理時間：５分
また、各サンプルにおいて、熱処理前のＳｉ−Ｏ結合強度は０．１１であった。
次にＸＰＳ分析の結果について説明する。表１は、ＸＰＳ分析の結果を示す表である。表１に示すように、サンプルＡでは熱処理前と熱処理後とでは、Ｓｉ−Ｏ結合強度が０．１１から０．２へ、０．０９上昇した。サンプルＢでは、Ｓｉ−Ｏ結合強度が０．１１から０．１６へ、０．０５上昇した。サンプルＣでは、Ｓｉ−Ｏ結合強度が０．１１から０．１４へ、０．０３上昇した。
サンプルＢ及びＣは、サンプルＡと比較して、熱処理後のＳｉ−Ｏ結合強度の上昇幅が小さかった。また、酸素プラズマ処理時間が長いサンプルＣは、サンプルＢよりも、熱処理後のＳｉ−Ｏ結合強度の上昇幅が小さかった。Ｓｉ−Ｏ結合強度の上昇幅が小さいことは、キャップ層１８に残留する酸素が少ないことを意味する。このことから、酸素プラズマ処理により、キャップ層１８の酸素のゲッタリングが行われたことがわかった。
次に特性の測定について説明する。まずサンプルについて説明する。酸素プラズマ処理を行わなかったサンプルＤと、酸素プラズマ処理を行ったサンプルＥとを用いた。サンプルＥの作成において適用した酸素プラズマ処理の条件は、以下の通りである。既述した条件と同じものについては、説明を省略する。
パワー：４００Ｗ（パワー密度０．１Ｗ／ｃｍ２）
処理時間：３分
炉内に供給したガス、及び比率：
酸素：窒素＝１：４
パワー：４００Ｗ（パワー密度０．１Ｗ／ｃｍ２）
処理時間：３分
炉内に供給したガス、及び比率：
酸素：窒素＝１：４
半導体装置の特性は、ドレイン−ソース間電圧Ｖｄｓ＝０Ｖ，ゲート−ソース間電圧Ｖｇｓ＝０Ｖとした場合、及びＶｄｓ＝５０Ｖ，Ｖｇｓ＝−３Ｖのピンチオフ状態の場合、それぞれの場合にＶｄｓ及びＶｇｓのパルス信号を入力した際の、各サンプルのＤＣ特性を３端子法で測定した。信号のゲート電圧は、−２Ｖ〜２Ｖまで０．４Ｖ刻みで変動させた。信号のパルス幅は４μｓｅｃ、デューティー比は１％とした。ゲート電極２８の幅（ゲート幅）は１ｍｍ、長さ（ゲート長）は０．９μｍとした。なお幅方向は図２（ｃ）の奥行き方向であり、長さ方向は図２（ｃ）の横方向である。
図３（ａ）及び図３（ｂ）は、実験の結果を示す図である。図３（ａ）は酸素プラズマ処理を行わなかったサンプルＤの測定結果、図３（ｂ）は酸素プラズマ処理を行ったサンプルＥの測定結果、をそれぞれ表す。横軸はドレイン−ソース間電圧、縦軸はドレイン−ソース間電流である。図中の破線はＶｄｓ＝０Ｖ，Ｖｇｓ＝０Ｖの場合の測定結果、実線はＶｄｓ＝５０Ｖ，Ｖｇｓ＝−３Ｖの場合の測定結果を表す。破線と実線との差異が大きいほど、電流コラプスが強く発生している。
図３（ｂ）に示すサンプルＥの方が、図３（ａ）に示すサンプルＤよりも、破線と実線との差異が小さい。このことから、酸素プラズマ処理を行うことで、電流コラプスが抑制されていることが分かった。
実施例１によれば、理由は不明であるが、キャップ層１８に、酸素プラズマ処理を行うことにより、キャップ層１８上面の酸素がゲッタリングされる。チャネル層１４の電子を捕獲する酸素がゲッタリングされるため、電流コラプスの発生が抑制される。
酸素プラズマ処理のパワー密度は、酸素のゲッタリングが十分に行われる程度の大きさとすればよい。ただし、パワーが高すぎると、窒化物半導体層１１に与えるダメージが大きくなる。このためパワー密度は、０．０１２５〜０．１５Ｗ／ｃｍ２とすることが好ましい。また、パワー密度を０．０１２５Ｗ／ｃｍ２より大きく、かつ０．１５Ｗ／ｃｍ２未満としてもよい。さらにパワー密度を０．０２〜０．１３Ｗ／ｃｍ２としてもよい。また、酸素プラズマ処理は酸素ガスのみを供給してもよいし、酸素ガス及び窒素ガスの両方を供給してもよい。窒素ガスは、高周波信号に対して高インピーダンスを示す。このため、窒素ガスを供給することで、プラズマインピーダンスをコントロールすることができる。つまり窒素ガスを供給することによって、酸素プラズマをよりコントロールしやすくし、ゲッタリングエネルギーを調節することができる。
酸素プラズマ処理を行う工程だけでなく、ＳｉＮ層２０を形成した後、熱処理を行うことによっても、酸素のゲッタリングは行われる。つまり、実施例１によれば、酸素プラズマ処理と、ＳｉＮ層２０及び熱処理と、によって効果的に酸素のゲッタリングが行われ、電流コラプスの発生が抑制される。ＳｉＮ層２０以外に、別の絶縁層を形成して熱処理を行ってもよい。ただし、電流コラプスの発生をより効果的に抑制するためには、ＳｉＮ層２０を形成することが好ましい。
熱処理を行う工程は、例えば筒型の炉を用いて、３００℃以上の温度で、３０分程度の時間、半導体基板の熱処理を行う工程である。温度が低いとゲッタリングが十分に行われない可能性がある。その一方で、温度が高すぎると、窒化物半導体層１１の結晶が破壊される可能性がある。このため熱処理の温度は４００〜８００℃が好ましく、さらに好ましくは４５０〜７００℃が好ましい。
実施例１では、熱処理を行う工程は、オーミック電極（ソース電極２４及びドレイン電極２６）を形成する工程に含まれる。このため、工程を簡略化することができる。なお、熱処理を行う工程は、オーミック電極を形成する工程に含まれず、別の工程であってもよい。
窒化物半導体層１１は、ＡｌＮ、ＧａＮ、ＡｌＧａＮ以外の窒化物半導体から形成してもよい。窒化物半導体とは、窒素を含む半導体であり、例えばＩｎＮ（窒化インジウム）、ＩｎＧａＮ（窒化インジウムガリウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、及びＡｌＩｎＧａＮ（窒化アルミニウムインジウムガリウム）等がある。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
基板 １０
窒化物半導体層 １１
バリア層 １２
チャネル層 １４
電子供給層 １６
キャップ層 １８
ＳｉＮ層 ２０，２２
ソース電極 ２４
ドレイン電極 ２６
ゲート電極 ２８
配線層 ３０
窒化物半導体層 １１
バリア層 １２
チャネル層 １４
電子供給層 １６
キャップ層 １８
ＳｉＮ層 ２０，２２
ソース電極 ２４
ドレイン電極 ２６
ゲート電極 ２８
配線層 ３０
Claims (4)
- 窒化物半導体からなるチャネル層と、前記チャネル層上に設けられた窒化物半導体からなる電子供給層と、前記電子供給層上に設けられた窒化ガリウムからなるキャップ層と、を形成する成長工程と、
前記キャップ層の上面に、パワー密度が０．０１２５〜０．１５Ｗ／ｃｍ２である酸素プラズマ処理を行う工程と、を有することを特徴とする半導体装置の製造方法。 - 前記酸素プラズマ処理を行う工程の後に、前記キャップ層の上面に、絶縁層を形成する工程と、
前記絶縁層を形成する工程の後に、熱処理を行う工程と、を有することを特徴とする請求項１記載の半導体装置の製造方法。 - 前記絶縁層を形成する工程は、窒化シリコンからなる前記絶縁層を形成する工程であることを特徴とする請求項２記載の半導体装置の製造方法。
- 前記酸素プラズマ処理を行う工程は、酸素ガスと窒素ガスとを供給して酸素プラズマ処理を行う工程であることを特徴とする請求項１から３いずれか一項記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010171681A JP2012033688A (ja) | 2010-07-30 | 2010-07-30 | 半導体装置の製造方法 |
| US13/192,731 US20120028423A1 (en) | 2010-07-30 | 2011-07-28 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010171681A JP2012033688A (ja) | 2010-07-30 | 2010-07-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012033688A true JP2012033688A (ja) | 2012-02-16 |
Family
ID=45527159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010171681A Pending JP2012033688A (ja) | 2010-07-30 | 2010-07-30 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120028423A1 (ja) |
| JP (1) | JP2012033688A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014123667A (ja) * | 2012-12-21 | 2014-07-03 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| WO2016059889A1 (ja) * | 2014-10-14 | 2016-04-21 | シャープ株式会社 | 窒化物半導体装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4794655B2 (ja) * | 2009-06-09 | 2011-10-19 | シャープ株式会社 | 電界効果トランジスタ |
| JP2012033689A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| US9640617B2 (en) * | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| JP6110163B2 (ja) * | 2013-03-06 | 2017-04-05 | トランスフォーム・ジャパン株式会社 | 半導体装置とその製造方法 |
| WO2020007265A1 (en) * | 2018-07-02 | 2020-01-09 | Jin Wei | Nitride power device with cap regions and manufacturing method thereof |
| CN117613082B (zh) * | 2024-01-23 | 2024-09-06 | 山东大学 | 一种氮化镓hemt器件及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4663038B2 (ja) * | 1997-05-28 | 2011-03-30 | 三菱電機株式会社 | コンタクトホールの形成方法 |
-
2010
- 2010-07-30 JP JP2010171681A patent/JP2012033688A/ja active Pending
-
2011
- 2011-07-28 US US13/192,731 patent/US20120028423A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014123667A (ja) * | 2012-12-21 | 2014-07-03 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| WO2016059889A1 (ja) * | 2014-10-14 | 2016-04-21 | シャープ株式会社 | 窒化物半導体装置 |
| JPWO2016059889A1 (ja) * | 2014-10-14 | 2017-07-27 | シャープ株式会社 | 窒化物半導体装置 |
| CN107078064A (zh) * | 2014-10-14 | 2017-08-18 | 夏普株式会社 | 氮化物半导体器件 |
| US9824887B2 (en) | 2014-10-14 | 2017-11-21 | Sharp Kabushiki Kaisha | Nitride semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120028423A1 (en) | 2012-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5323527B2 (ja) | ＧａＮ系電界効果トランジスタの製造方法 | |
| JP5634681B2 (ja) | 半導体素子 | |
| JP5685020B2 (ja) | 半導体装置の製造方法 | |
| JP4154558B2 (ja) | 半導体装置 | |
| JP2012033688A (ja) | 半導体装置の製造方法 | |
| JP5799604B2 (ja) | 半導体装置 | |
| WO2010044431A1 (ja) | 半導体装置およびその製造方法 | |
| JP2008218696A (ja) | 電界効果トランジスタ | |
| JP2009049121A (ja) | ヘテロ接合型電界効果トランジスタ及びその製造方法 | |
| JP2009206163A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP4906023B2 (ja) | ＧａＮ系半導体装置 | |
| JP2009032803A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2005183733A (ja) | 高電子移動度トランジスタ | |
| JP2008091699A (ja) | 半導体トランジスタの製造方法 | |
| KR100969608B1 (ko) | 질화물 반도체 소자의 누설전류 감소 방법 | |
| JP2013008836A (ja) | 窒化物半導体装置 | |
| JP5509544B2 (ja) | 半導体装置及びその製造方法 | |
| JP2012033656A (ja) | 半導体装置の製造方法 | |
| JP2012049170A (ja) | 窒化物半導体装置 | |
| JP2005203544A (ja) | 窒化物半導体装置とその製造方法 | |
| JP6152700B2 (ja) | 半導体装置の製造方法 | |
| JP5732228B2 (ja) | 窒化物半導体装置の製造方法 | |
| JP5463529B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2010087376A (ja) | 半導体積層体を含む半導体装置の製造方法 | |
| JP5814033B2 (ja) | 窒化物半導体装置およびその製造方法 |