CN114843239A - 功率器件的立体封装结构和封装方法 - Google Patents

功率器件的立体封装结构和封装方法 Download PDF

Info

Publication number
CN114843239A
CN114843239A CN202210313033.6A CN202210313033A CN114843239A CN 114843239 A CN114843239 A CN 114843239A CN 202210313033 A CN202210313033 A CN 202210313033A CN 114843239 A CN114843239 A CN 114843239A
Authority
CN
China
Prior art keywords
terminal
power device
copper strip
igbt
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210313033.6A
Other languages
English (en)
Inventor
曾健忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sirius Semiconductor Chengdu Co ltd
Original Assignee
Sirius Semiconductor Chengdu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sirius Semiconductor Chengdu Co ltd filed Critical Sirius Semiconductor Chengdu Co ltd
Priority to CN202210313033.6A priority Critical patent/CN114843239A/zh
Publication of CN114843239A publication Critical patent/CN114843239A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本申请属于半导体技术领域，尤其涉及一种功率器件的立体封装结构和封装方法，其中，功率器件的立体封装结构包括：引线框架，设置有用于连接功率器件的焊盘；第一功率器件，通过倒装方式设置于所述引线框架上；第二功率器件，堆叠设置在所述第一功率器件之上；其中，所述第一功率器件的底部端子与所述引线框架的焊盘固定连接，所述第一功率器件的顶部端子与所述第二功率器件相靠近的底部端子以铜条带键合的方式电性连接，所述第一功率器件的底部端子还与所述第二功率器件的顶部端子以铜条带键合的方式电性连接。通过将功率器件堆叠设置，减少封装需要的打线数量，降低寄生效应的影响，提高功率器件的性能，大大提升产品良率。

Description

功率器件的立体封装结构和封装方法
技术领域
本申请属于半导体技术领域，尤其涉及功率器件的立体封装结构和封装方法。
背景技术
传统的功率器通过打线(wire bonding)实现功率器件芯片外部管脚的连接，越大越复杂的功率器件也就需要更多外部管脚的打线，并且需要采用更粗的金线或铝线来维持大电流通过，由于打线带来的寄生效应，导致功率器件的性能下降。为了获得更大的耐压或者更大的过电流能力，需要将多颗单个功率器件做并联或串联，在一些特殊的器件应用上比如绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，由于IGBT关断时有拖尾电流，需要搭配快速恢复二极管(Fast recovery diode，RFD)共同使用，这样就增加更多的打线数量。打线数量越多的功率器件，其良率也会受到影响。
因此，现有技术中至少存在集成功率器件在打线数增加时导致器件的性能和良率下降的问题。
发明内容
有鉴于此，本申请实施例提供了一种功率器件的立体封装结构和封装方法，旨在解决封装功率器件时，打线数增加导致器件的性能和良率下降的问题。
本申请实施例的第一方面提供了一种立体封装结构，包括：
引线框架，设置有用于连接功率器件的焊盘；
第一功率器件，通过倒装方式设置于所述引线框架上；
第二功率器件，堆叠设置在所述第一功率器件之上；
其中，所述第一功率器件的底部端子与所述引线框架的焊盘固定连接，所述第一功率器件的顶部端子与所述第二功率器件相靠近的所述第二功率器件的底部端子以铜条带键合的方式电性连接，所述第一功率器件的底部端子还与所述第二功率器件的顶部端子以铜条带键合的方式电性连接。
其中一个实施例中，还包括用于铜条带键合的第一铜条带和第二铜条带，所述第一功率器件为IGBT单管，所述第二功率器件为快速恢复二极管；
所述IGBT单管的底部端子包括发射极端子和基极端子，所述IGBT单管的顶部端子为集电极端子，所述快速恢复二极管的顶部端子为阳极端子，所述快速恢复二极管的底部端子为阴极端子，所述IGBT单管的集电极端子通过所述第一铜条带与所述快速恢复二极管的阴极端子电性连接，所述快速恢复二极管的阳极端子通过所述第二铜条带与所述IGBT单管的发射极端子电性连接。
其中一个实施例中，还包括用于铜条带键合的第一铜条带和第二铜条带，所述第一功率器件为IGBT单管，所述第二功率器件为碳化硅二极管；
所述IGBT单管的底部端子包括发射极端子和基极端子，所述IGBT单管的顶部端子为集电极端子，所述碳化硅二极管的顶部端子为阳极端子，所述碳化硅二极管的底部端子为阴极端子，所述IGBT单管的集电极端子通过所述第一铜条带与所述碳化硅二极管的阴极端子电性连接，所述碳化硅二极管的阳极端子通过所述第二铜条带与所述IGBT单管的发射极端子电性连接。
其中一个实施例中，还包括用于铜条带键合的第一铜条带和第二铜条带，所述第一功率器件和所述第二功率器件均为MOS管；
所述第一功率器件的底部端子包括栅极端子和源极端子，所述第一功率器件的顶部端子为漏极端子，所述第二功率器件的顶部端子包括栅极端子和源极端子，所述第二功率器件的底部端子为漏极端子，两个所述MOS管的漏极端子通过所述第一铜条带电性连接，两个所述MOS管的栅极端子和源极端子分别通过所述第二铜条带电性连接。
其中一个实施例中，还包括用于铜条带键合的第一铜条带和第二铜条带，所述第一功率器件为IGBT单管或IGBT模块，所述第二功率器件为IGBT单管或IGBT模块；
所述第一功率器件的底部端子包括发射极端子和基极端子，所述第一功率器件的顶部端子为集电极端子，所述第二功率器件的顶部端子包括发射极端子和基极端子，所述第二功率器件的底部端子为集电极端子，所述IGBT单管或IGBT模块的集电极端子通过所述第一铜条带电性连接，所述IGBT单管或IGBT模块的发射极端子和基极端子分别通过所述第二铜条带电性连接。
其中一个实施例中，还包括胶体，所述胶体填充在所述立体封装结构的缝隙，且包覆在所述立体封装结构的外表面。
其中一个实施例中，所述引线框架为PCB。
本申请实施例的第二方面提供了一种功率器件立体封装结构的封装方法，包括：
提供一个具有两个相互隔离的焊盘的引线框架；
在所述引线框架上点锡膏，将第一功率器件采用倒装方式进行上片，使所述第一功率器件的第一端子、第二端子分别与所述引线框架的两个所述焊盘固定连接；
在所述第一功率器件上面点锡膏，将第一铜条带粘着在所述第一功率器件的上面；
在所述第一铜条带上点锡膏，将第二功率器件采用常规装片方式进行装片，以使所述第一功率器件的顶部端子与所述第二功率器件相靠近的所述第二功率器件的底部端子电性连接；
在所述第二功率器件的顶部端子以及两个所述焊盘点锡膏，将两个第二铜条带分别粘着在所述第二功率器件的顶部端子和两个所述焊盘之上，通过两个所述第二铜条带分别将所述第一功率器件的第一端子、第二端子分别与所述第二功率器件的顶部端子电性连接，以形成电子通路；
进行回流焊，使得所述第一功率器件和所述第二功率器件与所述引线框架以及各个极性连接点可靠焊接。
其中一个实施例中，在所述进行回流焊的步骤之后，还包括：
在所述进行回流焊的步骤之后，还包括：
对立体封装结构的缝隙进行胶体填充，使得所述立体封装结构固化。
其中一个实施例中，所述胶体为环氧树脂。
上述本申请的立体封装结构和封装方法，具有以下有益效果：
(1)解决功率器件封装中，大量打线造成的寄生效应，通过将功率器件堆叠设置，减少封装需要的打线数量，降低寄生效应的影响，提高功率器件的性能。
(2)节省底板面积，通过功率器件之间的堆叠封装方式，与传统的平面式摆放封装方式相比，不再受限于功率模块的定向键合铜基板或者功率器件单管的引线框面积。
(3)提升产品良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中IGBT和FRD连接的原理示意图；
图2为本申请一实施例提供的立体封装结构的结构示意图；
图3为本申请一实施例提供的IGBT和FRD形成立体封装结构的示意图；
图4为本申请一实施例提供的两个MOS管形成立体封装结构的示意图；
图5为本申请一实施例提供的立体封装结构填充胶体的结构示意图；
图6为本申请一实施例提供的封装方法的流程示意图；
图7为本申请一实施例提供的封装方法的步骤S100的原理示意图；
图8为本申请一实施例提供的封装方法的步骤S200的原理示意图；
图9为本申请一实施例提供的封装方法的步骤S300的原理示意图；
图10为本申请一实施例提供的封装方法的步骤S400的原理示意图；
图11为本申请一实施例提供的封装方法的步骤S500的原理示意图；
图12为本申请另一实施例提供的封装方法的流程示意图；
图13为本申请一实施例提供的封装方法的步骤S700的原理示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。
传统的功率器通过打线(wire bonding)实现功率器件芯片外部管脚的连接，越大越复杂的功率器件也就需要更多外部管脚的打线，并且需要采用更粗的金线或铝线来维持大电流通过，由于打线带来的寄生效应，导致功率器件的性能下降。为了获得更大的耐压或者更大的过电流能力，需要将多颗单个功率器件做并联或串联，在一些特殊的器件应用上比如绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，由于IGBT关断时有拖尾电流，需要搭配快速恢复二极管(Fast recovery diode，RFD)共同使用，请参阅图1为IGBT和FRD的连接示意图，对这样的器件连接进行封装时，会增加更多的打线数量。打线数量越多的功率器件，其良率也会受到影响。
为了解决上述技术问题，本申请实施例的第一方面提供一种功率器件的立体封装结构，请参阅图2，立体封装结构包括引线框架10、第一功率器件20和第二功率器件30，引线框架10设置有用于连接功率器件的焊盘，引线框架10可以是铜引线框架、印刷电路板(PCB)等其他具有焊盘的基板。第一功率器件20通过倒装方式设置于引线框架10上，这里的倒装方式例如是芯片倒装技术(Flip Chip)，将第一功率器件20上的导电凸点与引线框架10上的焊盘通过一定工艺连接起来。第二功率器件30堆叠设置在第一功率器件20之上，这里的堆叠设置是区别于传统的平面式封装结构，即与引线框架10放置的平面的垂直面上，第一功率器件20和第二功率器件30为堆叠方式，第一功率器件20和第二功率器件30通过铜条带键合(Cu clip bond)方式电性连接。其中，第一功率器件20的底部端子与引线框架10的焊盘固定连接，第一功率器件20的顶部端子与第二功率器件30相靠近的第二功率器件30的底部端子以铜条带键合的方式电性连接，第一功率器件20的底部端子还与第二功率器件30的顶部端子以铜条带键合的方式电性连接。这里的顶部端子和底部端子可以为一个或者多个，在一个实施例中，第一功率器件20为IGBT单管，则其底部端子包括基极端子和发射极端子，其顶部端子为集电极端子。
本申请实施例的第一方面提供的一种功率器件的立体封装结构，通过利用堆叠的方式将功率器件形成立体封装结构，同時不再通过打线的方式使芯片的外部引脚做连接，而是采用铜条带键合的方式，解决功率器件封装中大量打线造成的寄生效应，通过将功率器件堆叠设置，减少封装需要的打线数量，降低寄生效应的影响，提高功率器件的性能。节省底板面积，通过功率器件之间的堆叠封装方式，与传统的平面式摆放封装方式相比，不再受限于功率模块的定向键合铜基板(Directed Bonding Copper，DBC)或者功率器件单管的引线框面积，并且本封装结构工艺更简单，大大提升产品良率。
其中一个实施例中，立体封装结构还包括用于铜条带键合的第一铜条带11和第二铜条带12，第一功率器件20为IGBT单管，第二功率器件30为快速恢复二极管。请参阅图3并结合图1所示，IGBT单管通过芯片倒装技术以倒装方式设置在引线框架10上，IGBT单管的底部端子包括基极端子B和发射极端子E，IGBT单管的顶部端子为集电极端子C，基极端子B和发射极端子E与引线框架10通过焊接固定连接，快速恢复二极管底部端子为阴极端子C1，快速恢复二极管的顶部端子为阳极端子A，快速恢复二极管的阴极端子C1与IGBT单管的集电极端子C通过第一铜条带11连接，快速恢复二极管的阳极端子A与IGBT单管的发射极端子E通过第二铜条带12连接，IGBT单管和快速恢复二极管通过堆叠方式形成立体封装结构，通过将功率器件IGBT和快速恢复二极管的堆叠设置，减少打线数量，降低寄生效应的影响，提高集成功率器件的性能。
可以理解的是，在一些实施例中，IGBT单管的位置和快速恢复二极管的位置可以互换，即快速恢复二极管在下与引线框架10固定连接，IGBT单管在上。
其中一个实施例中，立体封装结构还包括用于铜条带键合的第一铜条带11和第二铜条带12，第一功率器件20为IGBT单管，第二功率器件30为碳化硅二极管。请参阅图3并结合图1所示，IGBT单管通过芯片倒装技术以倒装方式设置在引线框架10上，IGBT单管的底部端子包括基极端子B和发射极端子E，IGBT单管的顶部端子为集电极端子C，基极端子B和发射极端子E与引线框架10通过焊接固定连接，碳化硅二极管的底部端子为阴极端子C1，碳化硅二极管的顶部端子为阳极端子A，碳化硅二极管的阴极端子C1与IGBT单管的集电极端子C通过第一铜条带11连接，碳化硅二极管的阳极端子A与IGBT单管的发射极端子E通过第二铜条带12连接，IGBT单管和碳化硅二极管通过堆叠方式形成立体封装结构，通过将功率器件IGBT和碳化硅二极管的堆叠设置，减少打线数量，降低寄生效应的影响，提高集成功率器件的性能。
可以理解地是，在一些实施例中，IGBT单管的位置和碳化硅二极管的位置可以互换，即碳化硅二极管在下与引线框架10固定连接，IGBT单管在上。
其中一个实施例中，立体封装结构还包括用于铜条带键合的第一铜条带11和第二铜条带12，第一功率器件20和第二功率器件30均为MOS管。请参阅图4，第一功率器件20为第一MOS管，第二功率器件30为第二MOS管，其中，第一MOS管的通过芯片倒装技术以倒装方式设置在引线框架10上，第一功率器件20的底部端子包括栅极端子G和源极端子S，第一功率器件20的顶部端子为漏极端子D，第二功率器件30的顶部端子包括栅极端子G和源极端子S，第二功率器件30的底部端子为漏极端子D，第一MOS管的栅极端子G和源极端子S与引线框架10固定连接，第一MOS管的漏极端子D和第二MOS管的漏极端子D通过第一铜条带11连接，第二MOS管的源极端子S与第一MOS管的源极端子S通过第二铜条带12连接，第二MOS管的栅极G与第一MOS管的栅极G通过铜条带连接，第二MOS管的漏极Drain与第一MOS管的漏极Drain通过第二铜条带12连接，第一MOS管和第二MOS管通过堆叠方式形成立体封装结构，通过将第一MOS管和第二MOS管的堆叠设置，减少打线数量，降低打线带来的寄生效应的影响，提高封装后的功率器件的性能。
可以理解地是，在一些实施例中，第一MOS管和第二MOS管之间的端子连接关系可以根据实际需要进行改变，通过改变第一铜条带11或第二铜条带12的设置即可。
其中一个实施例中，第一功率器件20为IGBT单管或者IGBT模块，第二功率器件30为IGBT单管或者IGBT模块。第一功率器件20的底部端子包括发射极端子和基极端子，第一功率器件20的顶部端子为集电极端子，第二功率器件30的顶部端子包括发射极端子和基极端子，第二功率器件30的底部端子为集电极端子，IGBT单管或IGBT模块的集电极端子通过第一铜条带11电性连接，IGBT单管或IGBT模块的发射极端子和基极端子分别通过第二铜条带12电性连接，IGBT单管和IGBT单管之间通过堆叠方式形成立体封装结构，IGBT模块之间同样适用本申请中的立体封装结构。
其中一个实施例中，请参阅图5，立体封装结构还包括胶体40，胶体40填充在立体封装结构的缝隙，且包覆在立体封装结构的外表面，用于对封装结构进行固化和保护，提高立体封装结构的稳定性。
其中一个实施例中，引线框架为PCB，PCB具有焊盘，方面立体封装结构外接线路。
本实施例的第一方面提供的功率器件的立体封装结构，通过利用堆叠的方式将功率器件形成立体封装结构，同時不再通过打线的方式使芯片的外部引脚做连接，而是采用铜条带键合的方式，解决功率器件封装中大量打线造成的寄生效应，通过将功率器件堆叠设置，减少封装需要的打线数量，降低寄生效应的影响，提高功率器件的性能。节省底板面积，通过功率器件之间的堆叠封装方式，与传统的平面式摆放封装方式相比，不再受限于功率模块的DBC或者功率器件单管的引线框面积，并且本封装结构工艺更简单，大大提升产品良率。
请参阅图6，本申请实施例的第二方面提供一种功率器件立体封装结构的封装方法，包括：
S100、提供一个具有两个相互隔离的焊盘的引线框架；
结合图7所示，引线框架100上具有两个相互隔离的焊盘端子100a、100b，该两个焊盘比如是引线框架100上的焊盘端子或镀铜区域，用于与设置在其上方的功率器件对应的电极固定连接。在一些实施例中，引线框架100还预留有多个焊盘。
S200、在引线框架上点锡膏，将第一功率器件采用倒装方式进行上片，使第一功率器件的第一端子、第二端子分别与引线框架的两个焊盘端子100a、100b固定连接；
结合图8所示，在引线框架100上点锡膏110，将第一功率器件200采用倒装方式进行上片，倒装方式即芯片倒装技术，第一功率器件200的底部端子与引线框架100固定连接。第一功率器件200比如是IGBT单管、IGBT模块、快速恢复二极管、碳化硅二极管单管、碳化硅二极管模块、MOS管等，参阅图8，这里的第一功率器件200为MOS管，第一功率器件200的底部端子包括MOS管的栅极端子G和源极端子S，即引线框架100的端子100a、100b和MOS管的栅极端子G和源极端子S分别对应连接。在一些实施例中，引线框架100可以是铜引线框架、PCB等其他具有引线的基板。
S300、在第一功率器件上面点锡膏，将第一铜条带粘着在第一功率器件的上面；
结合图9所示，在第一功率器件200的上面点锡膏110，将第一铜条带130粘着在第一功率器件200的上面。
S400、在第一铜条带上点锡膏，将第二功率器件采用常规装片方式进行装片，以使第一功率器件的顶部端子与第二功率器件相靠近的第二功率器件的底部端子电性连接；
结合图10所示，在第一铜条带130上点锡膏110，将第二功率器件300采用常规装片方式进行装片，以使第一功率器件200的顶部端子与第二功率器件300相靠近的第二功率器件300的底部端子电性连接，这里的常规装片方式是指相对于第一功率器件200的倒装方式而言的普通装片方式。第二功率器件300比如是IGBT单管、IGBT模块、快速恢复二极管、碳化硅二极管单管、碳化硅二极管模块、MOS管等。如图10所示，这里的第二功率器件300为MOS管，第一功率器件200的漏极端子D与第二功率器件300的漏极端子D通过第一铜条带130连接。
在一些实施例中，两个功率器件之间的端子连接关系可以根据实际需要进行改变，通过改变第一铜条带130或第二铜带条140的设置即可。
S500、在第二功率器件的顶部端子以及两个焊盘点锡膏，将两个第二铜条带分别粘着在第二功率器件的顶部端子和两个焊盘之上，通过两个第二铜条带分别将第一功率器件的第一端子、第二端子分别与第二功率器件的顶部端子电性连接，以形成电子通路；
结合图11所示，在第二功率器件300的顶部端子也就是MOS管的栅极端子G和源极端子S以及两个焊盘100a、100b点锡膏110，将两个第二铜条140分别粘着在第二功率器件300的两个不同的顶部端子和焊盘100a、100b之上，通过两个第二铜条带140分别将第一功率器件200的栅极端子G、源极端子S分别与第二功率器件300的栅极端子G、源极端子S电性连接，以形成电子通路。
S600、进行回流焊，使得第一功率器件和第二功率器件与引线框架以及各个极性连接点可靠焊接；
这里的回流焊(IR-Reflow)通过回流焊设备完成，进一步提高焊接的可靠性。
其中一个实施例中，请参阅图12，在进行回流焊的步骤之后，还包括：
S700、对立体封装结构的缝隙进行胶体填充，使得立体封装结构固化。
结合图13所示，对立体封装结构的缝隙填充胶体400，胶体400填充在封装结构的缝隙，用于对封装结构进行固化和保护，提高立体封装结构的稳定性。在一些实施例中，胶体400还覆盖在立体封装结构的外表面。
其中一个实施例中，胶体400为环氧树脂，环氧树脂具有良好的耐热性和绝缘性，进一步提高立体封装结构的稳定性。
本申请实施例的第二方面提供一种立体封装结构的封装方法，解决功率器件封装中，大量打线造成的寄生效应，通过将功率器件堆叠设置，减少封装需要的打线数量，降低寄生效应的影响，提高功率器件的性能。节省底板面积，提升产品良率，此封装方法工艺难度低易于实现。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种功率器件的立体封装结构，其特征在于，包括：
引线框架，设置有用于连接功率器件的焊盘；
第一功率器件，通过倒装方式设置于所述引线框架上；
第二功率器件，堆叠设置在所述第一功率器件之上；
其中，所述第一功率器件的底部端子与所述引线框架的焊盘固定连接，所述第一功率器件的顶部端子与所述第二功率器件相靠近的所述第二功率器件的底部端子以铜条带键合的方式电性连接，所述第一功率器件的底部端子还与所述第二功率器件的顶部端子以铜条带键合的方式电性连接。
2.如权利要求1所述的立体封装结构，其特征在于，还包括用于铜条带键合的第一铜条带和第二铜条带，所述第一功率器件为IGBT单管，所述第二功率器件为快速恢复二极管；
所述IGBT单管的底部端子包括发射极端子和基极端子，所述IGBT单管的顶部端子为集电极端子，所述快速恢复二极管的顶部端子为阳极端子，所述快速恢复二极管的底部端子为阴极端子，所述IGBT单管的集电极端子通过所述第一铜条带与所述快速恢复二极管的阴极端子电性连接，所述快速恢复二极管的阳极端子通过所述第二铜条带与所述IGBT单管的发射极端子电性连接。
3.如权利要求1所述的立体封装结构，其特征在于，还包括用于铜条带键合的第一铜条带和第二铜条带，所述第一功率器件为IGBT单管，所述第二功率器件为碳化硅二极管；
所述IGBT单管的底部端子包括发射极端子和基极端子，所述IGBT单管的顶部端子为集电极端子，所述碳化硅二极管的顶部端子为阳极端子，所述碳化硅二极管的底部端子为阴极端子，所述IGBT单管的集电极端子通过所述第一铜条带与所述碳化硅二极管的阴极端子电性连接，所述碳化硅二极管的阳极端子通过所述第二铜条带与所述IGBT单管的发射极端子电性连接。
4.如权利要求1所述的立体封装结构，其特征在于，还包括用于铜条带键合的第一铜条带和第二铜条带，所述第一功率器件和所述第二功率器件均为MOS管；
所述第一功率器件的底部端子包括栅极端子和源极端子，所述第一功率器件的顶部端子为漏极端子，所述第二功率器件的顶部端子包括栅极端子和源极端子，所述第二功率器件的底部端子为漏极端子，两个所述MOS管的漏极端子通过所述第一铜条带电性连接，两个所述MOS管的栅极端子和源极端子分别通过所述第二铜条带电性连接。
5.如权利要求1所述的立体封装结构，其特征在于，还包括用于铜条带键合的第一铜条带和第二铜条带，所述第一功率器件为IGBT单管或IGBT模块，所述第二功率器件为IGBT单管或IGBT模块；
所述第一功率器件的底部端子包括发射极端子和基极端子，所述第一功率器件的顶部端子为集电极端子，所述第二功率器件的顶部端子包括发射极端子和基极端子，所述第二功率器件的底部端子为集电极端子，所述IGBT单管或IGBT模块的集电极端子通过所述第一铜条带电性连接，所述IGBT单管或IGBT模块的发射极端子和基极端子分别通过所述第二铜条带电性连接。
6.如权利要求1-5任一项所述的立体封装结构，其特征在于，还包括胶体，所述胶体填充在所述立体封装结构的缝隙，且包覆在所述立体封装结构的外表面。
7.如权利要求1所述的立体封装结构，其特征在于，所述引线框架为PCB。
8.一种功率器件立体封装结构的封装方法，其特征在于，包括：
提供一个具有两个相互隔离的焊盘的引线框架；
在所述引线框架上点锡膏，将第一功率器件采用倒装方式进行上片，使所述第一功率器件的第一端子、第二端子分别与所述引线框架的两个所述焊盘固定连接；
在所述第一功率器件上面点锡膏，将第一铜条带粘着在所述第一功率器件的上面；
在所述第一铜条带上点锡膏，将第二功率器件采用常规装片方式进行装片，以使所述第一功率器件的顶部端子与所述第二功率器件相靠近的所述第二功率器件的底部端子电性连接；
在所述第二功率器件的顶部端子以及两个所述焊盘点锡膏，将两个第二铜条带分别粘着在所述第二功率器件的顶部端子和两个所述焊盘之上，通过两个所述第二铜条带分别将所述第一功率器件的第一端子、第二端子分别与所述第二功率器件的顶部端子电性连接，以形成电子通路；
进行回流焊，使得所述第一功率器件和所述第二功率器件与所述引线框架以及各个极性连接点可靠焊接。
9.如权利要求8所述的封装方法，其特征在于，在所述进行回流焊的步骤之后，还包括：
对立体封装结构的缝隙进行胶体填充，使得所述立体封装结构固化。
10.如权利要求9所述的封装方法，其特征在于，所述胶体为环氧树脂。
CN202210313033.6A 2022-03-28 2022-03-28 功率器件的立体封装结构和封装方法 Pending CN114843239A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210313033.6A CN114843239A (zh) 2022-03-28 2022-03-28 功率器件的立体封装结构和封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210313033.6A CN114843239A (zh) 2022-03-28 2022-03-28 功率器件的立体封装结构和封装方法

Publications (1)

Publication Number Publication Date
CN114843239A true CN114843239A (zh) 2022-08-02

Family

ID=82563152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210313033.6A Pending CN114843239A (zh) 2022-03-28 2022-03-28 功率器件的立体封装结构和封装方法

Country Status (1)

Country Link
CN (1) CN114843239A (zh)

Similar Documents

Publication Publication Date Title
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7291869B2 (en) Electronic module with stacked semiconductors
US6080264A (en) Combination of semiconductor interconnect
US8582317B2 (en) Method for manufacturing a semiconductor component and structure therefor
US20140264611A1 (en) Semiconductor component and method of manufacture
KR101519062B1 (ko) 반도체 소자 패키지
CN105826209B (zh) 一种封装结构及其制造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US8232635B2 (en) Hermetic semiconductor package
US20230123782A1 (en) Method of manufacture for a cascode semiconductor device
US10937767B2 (en) Chip packaging method and device with packaged chips
CN114843239A (zh) 功率器件的立体封装结构和封装方法
CN215118900U (zh) 半导体器件封装件
US10957673B2 (en) Semiconductor device
CN114628375A (zh) 一种压接式半导体子模组及模块
CN107527899B (zh) 功率组件、功率组件的制造方法及氮化镓智能功率模块
US9362221B2 (en) Surface mountable power components
KR20080067891A (ko) 멀티 칩 패키지
CN216871961U (zh) 半导体装置
CN116435264B (zh) 功率半导体模块
CN218647932U (zh) 一种超声波焊接引线框架的功率半导体模块
CN220895500U (zh) 一种半导体功率模块
CN115985783B (zh) 一种mosfet芯片的封装结构和工艺
US20230335530A1 (en) Multi-chip device with gate redistribution structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination