CN104143542A - 一种方形扁平无引线封装 - Google Patents
一种方形扁平无引线封装 Download PDFInfo
- Publication number
- CN104143542A CN104143542A CN201410325357.7A CN201410325357A CN104143542A CN 104143542 A CN104143542 A CN 104143542A CN 201410325357 A CN201410325357 A CN 201410325357A CN 104143542 A CN104143542 A CN 104143542A
- Authority
- CN
- China
- Prior art keywords
- qfn
- qfn encapsulation
- electrode contacts
- encapsulation
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种QFN封装，包括：裸露焊盘、电极触点和增强连接焊盘；裸露焊盘位于QFN封装的底部中央位置；QFN封装的外围四周布置有电极触点；QFN封装的四角分别设置一个增强连接焊盘。在QFN封装的四角增加了增强连接焊盘，现有技术中QFN封装中没有增强连接焊盘，QFN封装使用时与PCB板连接在一起，如果没有增强连接焊盘，容易使QFN中的电极触点受力损坏。而本申请增加了增强连接焊盘后，QFN封装承受机械应力时，四角的增强连接焊盘与PCB的焊点首先受力，这样可以避免内侧有电气连接关系的电极触点与PCB的连接受到损坏。可从而降低热冲击及长期运行时内侧的电极触点所承受的机械应力，保持内侧的电极触点与PCB可靠连接。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种方形扁平无引线(QFN，Quad Flat No-lead)封装。
背景技术
在集成电路中，实现各个功能的芯片需要封装，而QFN封装是一种方形扁平无引线的半导体芯片封装结构。由于QFN封装不像传统的小外形集成电路封装(SOIC，Small Outline Integrated Circuit Package)与薄型小尺寸封装(TOSP，Thin Small Outline Package)封装那样具有欧翼状引线，QFN封装内部引脚与焊盘之间的导电路径短，自感系数以及封装体内部线电阻很低，所以它可以提供卓越的电性能。
现有技术中的QFN封装，主要通过单元陈列式的框架封装后，经过切割成为独立的单元，但是由于QFN封装与PCB的电气连接是通过印刷焊膏印刷到PCB上，然后贴片、回流焊。
因此，在密封、加工或运输过程中，QFN封装容易被损坏。
发明内容
本发明实施例提供一种QFN封装，能够使QFN封装在各种途径中不被损坏。
第一方面，提供一种QFN封装，包括：裸露焊盘、电极触点和增强连接焊盘；
所述裸露焊盘位于QFN封装的底部中央位置；
所述QFN封装的外围四周布置有所述电极触点；
所述QFN封装的四角分别设置一个所述增强连接焊盘。
在第一方面的第一种可能的实现方式中，所述增强连接焊盘与QFN封装塑封后的边界留有填充区。
结合第一方面及上述任一种可能的实现方式中，在第二种可能的实现方式中，所述填充区为三角形区域。
结合第一方面及上述任一种可能的实现方式中，在第三种可能的实现方式中，所述裸露焊盘为导电的。
结合第一方面及上述任一种可能的实现方式中，在第四种可能的实现方式中，所述电极触点为导电的。
结合第一方面及上述任一种可能的实现方式中，在第五种可能的实现方式中，所述增强连接焊盘为导电的。
结合第一方面及上述任一种可能的实现方式中，在第六种可能的实现方式中，所述增强连接焊盘为不导电的。
结合第一方面及上述任一种可能的实现方式中，在第七种可能的实现方式中，所述裸露焊盘底部设有底部沟槽。
结合第一方面及上述任一种可能的实现方式中，在第八种可能的实现方式中，所述底部沟槽将裸露焊盘底部等分为不同区域。
结合第一方面及上述任一种可能的实现方式中，在第九种可能的实现方式中，所述底部沟槽将裸露焊盘底部不等分为不同区域。
以上技术方案，在QFN封装的四角增加了增强连接焊盘，现有技术中QFN封装中没有增强连接焊盘，QFN封装使用时与PCB板连接在一起，如果没有增强连接焊盘，容易使QFN中的电极触点受力损坏。而本申请增加了增强连接焊盘后，QFN封装承受机械应力时，四角的增强连接焊盘与PCB的焊点首先受力，这样可以避免内侧有电气连接关系的电极触点与PCB的连接受到损坏。可从而降低热冲击及长期运行时内侧的电极触点所承受的机械应力，保持内侧的电极触点与PCB可靠连接。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的QFN封装俯视图；
图2是本发明提供的QFN封装的实施例一对应的俯视图；
图3是本发明提供的QFN封装的实施例二对应的俯视图；
图4-5是本发明提供的QFN封装的实施例三对应的主视剖面图；
图6是本发明提供的实施例三对应的俯视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
首先，为了更好地理解本发明的改进点，下面先介绍现有技术中的QFN封装的结构。
参见图1，该图为现有技术中的QFN封装俯视图。
QFN封装的底部中央位置有一个面积较大的裸露焊盘B。
所述裸露焊盘B位于QFN封装的底部中央位置；
所述QFN封装的外围四周布置有所述电极触点C；
需要说明的是，根据实际芯片的功能需要，所述裸露焊盘B可以为导电的。
QFN封装的外围四周有实现电气连接的电极触点C；电极触点C均是需要导电的。电极触点C用于将裸芯片上不同电气网络引出QFN封装作为QFN封装的输入引脚和输出引脚。
由于QFN封装在密封、加工和运输过程中，QFN封装的电极触点C均是裸露的，容易被损坏，从而造成电极触点C与PCB不能可靠连接。因此，本发明中为了解决这个问题，对QFN封装进行了改进。下面结合附图来详细进行说明。
实施例一：
参见图2，该图为本发明提供的QFN封装的实施例一对应的俯视图。
本发明提供的QFN封装，包括：裸露焊盘B、电极触点C和增强连接焊盘A；
所述裸露焊盘B位于QFN封装的底部中央位置；
需要说明的是，裸露焊盘B的面积较大。
所述QFN封装的外围四周布置有所述电极触点C；
需要说明的是，相对两侧的电极触点的数目是相同的。QFN封装的四角上是没有电极触点的。
QFN封装可以为正方形的，也可以为长方形的。
所述QFN封装的四角分别设置一个所述增强连接焊盘A。
可以理解的是，QFN封装的四个角一共设置四个所述增强连接焊盘A。
本实施例中，在QFN封装的四角增加了增强连接焊盘，现有技术中QFN封装中没有增强连接焊盘，QFN封装使用时与PCB板连接在一起，如果没有增强连接焊盘，容易使QFN中的电极触点受力损坏。而本申请增加了增强连接焊盘后，QFN封装承受机械应力时，四角的增强连接焊盘与PCB的焊点首先受力，这样可以避免内侧有电气连接关系的电极触点与PCB的连接受到损坏。可从而降低热冲击及长期运行时内侧的电极触点所承受的机械应力，保持内侧的电极触点与PCB可靠连接。
实施例二：
参见图3，该图为本发明提供的QFN封装的实施例二对应的俯视图。
为了便于加工和切割，本实施例中提供的QFN封装中的四角的顶端可以预留三角状区域，如图3所示的四个增强连接焊盘A的四角预留三角状区域A1。
需要说明的是，所述增强连接焊盘A根据实际芯片的功能需要，可以为导电的，也可以为不导电的。
本实施例提供的QFN封装，在QFN封装的四角预留三角状区域，该三角状区域为增强连接焊盘与QFN封装塑封后的边界所留的填充区。当比较大的QFN封装框架分割为各自的QFN封装时避免增强连接焊盘所带来的毛刺，进而可以避免QFN封装与PCB焊接时带来不同电气网络之间短路的风险。
实施例三：
参见图4-5，该图为本发明提供的QFN封装的实施例三对应的主视剖面图。
该图为主视剖面图，可以看到QFN封装的裸露焊盘B和电极触点C。
本实施例提供的QFN封装，在所述裸露焊盘B底部设有底部沟槽D。
可以理解的是，所述底部沟槽D将裸露焊盘B的底部等分为不同区域；也可以所述底部沟槽D将裸露焊盘B的底部不等分为不同区域。
另外，图4中，F为芯片打线(bonding线)、E为裸芯片、H为侧面爬锡、G为PCB。
侧面爬锡H可以增加QFN封装与PCB的连接，使两者的连接更加可靠。
参见图6，该图为本发明提供的实施例三对应的俯视图。
从俯视图中可以看出，所述底部沟槽D将裸露焊盘B底部等分为不同区域。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种方形扁平无引线QFN封装，其特征在于，包括：裸露焊盘、电极触点和增强连接焊盘；
所述裸露焊盘位于QFN封装的底部中央位置；
所述QFN封装的外围四周布置有所述电极触点；
所述QFN封装的四角分别设置一个所述增强连接焊盘。
2.根据权利要求1所述的QFN封装，其特征在于，所述增强连接焊盘与QFN封装塑封后的边界留有填充区。
3.根据权利要求2所述的QFN封装，其特征在于，所述填充区为三角形区域。
4.根据权利要求1-3任一项所述的QFN封装，其特征在于，所述裸露焊盘为导电的。
5.根据权利要求1-3任一项所述的QFN封装，其特征在于，所述电极触点为导电的。
6.根据权利要求1-3任一项所述的QFN封装，其特征在于，所述增强连接焊盘为导电的。
7.根据权利要求1-3任一项所述的QFN封装，其特征在于，所述增强连接焊盘为不导电的。
8.根据权利要求1所述的QFN封装，其特征在于，所述裸露焊盘底部设有底部沟槽。
9.根据权利要求8所述的QFN封装，其特征在于，所述底部沟槽将裸露焊盘底部等分为不同区域。
10.根据权利要求8所述的QFN封装，其特征在于，所述底部沟槽将裸露焊盘底部不等分为不同区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410325357.7A CN104143542A (zh) | 2014-07-09 | 2014-07-09 | 一种方形扁平无引线封装 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410325357.7A CN104143542A (zh) | 2014-07-09 | 2014-07-09 | 一种方形扁平无引线封装 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104143542A true CN104143542A (zh) | 2014-11-12 |
Family
ID=51852683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410325357.7A Withdrawn CN104143542A (zh) | 2014-07-09 | 2014-07-09 | 一种方形扁平无引线封装 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104143542A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104299955A (zh) * | 2014-07-25 | 2015-01-21 | 华为技术有限公司 | 一种方形扁平无引脚封装 |
-
2014
- 2014-07-09 CN CN201410325357.7A patent/CN104143542A/zh not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104299955A (zh) * | 2014-07-25 | 2015-01-21 | 华为技术有限公司 | 一种方形扁平无引脚封装 |
| CN104299955B (zh) * | 2014-07-25 | 2017-06-27 | 华为技术有限公司 | 一种方形扁平无引脚封装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105405823A (zh) | 具有可检查的焊接点的半导体装置 | |
| CN103887292B (zh) | 堆叠式双芯片封装结构及其制备方法 | |
| KR20150109284A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN205194694U (zh) | 表面贴装电子器件 | |
| CN209804635U (zh) | 利于焊接的大电流半导体功率器件 | |
| CN102315135B (zh) | 芯片封装及其制作工艺 | |
| CN204011394U (zh) | 双岛sop封装结构 | |
| CN104143542A (zh) | 一种方形扁平无引线封装 | |
| CN103826386A (zh) | 电子电路及其制造方法以及电子部件 | |
| CN206505948U (zh) | 一种高防潮性的片式led器件及其显示屏 | |
| CN104299955A (zh) | 一种方形扁平无引脚封装 | |
| CN104465423A (zh) | 一种双引线框架叠合设计半导体器件封装方法 | |
| CN202042476U (zh) | 器件封装结构 | |
| CN203351647U (zh) | Led封装结构 | |
| CN205984972U (zh) | 一种引线框架结构 | |
| CN102201379B (zh) | 器件封装结构及其封装方法 | |
| CN204303804U (zh) | 可拆卸、可组装的半导体封装体堆叠结构 | |
| CN103280510A (zh) | Led封装结构及其封装方法 | |
| CN209169137U (zh) | 半导体封装结构 | |
| CN214588813U (zh) | 一种反折弯内绝缘产品的封装结构 | |
| CN218632028U (zh) | 半导体封装结构 | |
| CN203932043U (zh) | 一种贴片封装的功率器件 | |
| CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
| JP2011192817A (ja) | 面実装半導体装置及び面実装半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C04 | Withdrawal of patent application after publication (patent law 2001) | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20141112 |