CN209169137U - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN209169137U
CN209169137U CN201822204114.4U CN201822204114U CN209169137U CN 209169137 U CN209169137 U CN 209169137U CN 201822204114 U CN201822204114 U CN 201822204114U CN 209169137 U CN209169137 U CN 209169137U
Authority
CN
China
Prior art keywords
adhesion layer
conductive
metal sheet
conductive adhesion
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822204114.4U
Other languages
English (en)
Inventor
杨道国
王希有
蔡苗
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN201822204114.4U priority Critical patent/CN209169137U/zh
Application granted granted Critical
Publication of CN209169137U publication Critical patent/CN209169137U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供了一种半导体封装结构，半导体封装结构包括：引线框架；半导体芯片，半导体芯片的漏极设置于引线框架的主体上；第一导电粘接层及第二导电粘接层，分别设置在引线框架的第一引脚及半导体芯片的源极上；导电金属片，导电金属片的一端通过第一导电粘接层与第一引脚相连接，将导电金属片的另一端通过第二导电粘接层与半导体芯片的源极相连接。由于采用导电金属片无需使用铝线或铝带键合工艺实现，降低了半导体封装工艺门槛与封装设备成本，并且导电金属片可以根据半导体芯片封装性能要求定制各种规格，有利于提高半导体封装结构的电学性能与散热性能。

Description

半导体封装结构
技术领域
本实用新型涉及半导体制造领域，更具体而言，涉及一种半导体封装结构。
背景技术
近年来，功率半导体应用领域不断扩展，其工作电流不断提升，尤其是电力电子与汽车电子等高功率应用场景更是如此，这就要求功率半导体封装微互连具备更强的电流承载能力。当前的做法是通过键合多根互连引线，尤其是大功率芯片封装，多是键合多根铝线或铝带。然而，铝线与铝带的键合工艺对设备性能要求极高，目前国内尚无成熟铝线或铝带键合设备供应，只能高价进口欧美国家的设备，极大的拉高了功率器件封装成本。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一。
本实用新型的一个方面提供了一种半导体封装结构。
鉴于上述，根据实用新型的一个方面提供了一种半导体封装结构，半导体封装结构包括：引线框架；半导体芯片，半导体芯片的漏极设置于引线框架的主体上；第一导电粘接层及第二导电粘接层，分别设置在引线框架的第一引脚及半导体芯片的源极上；导电金属片，导电金属片的一端通过第一导电粘接层与第一引脚相连接，将导电金属片的另一端通过第二导电粘接层与半导体芯片的源极相连接。
本实用新型提供的半导体封装结构包括引线框架，半导体芯片，第一导电粘接层，第二导电粘接层和导电金属片，半导体芯片的漏极设置于引线框架的主体上，使得半导体芯片的漏极可与引线框架实现机械互连与电气导通，第一导电粘接层及第二导电粘接层分别设置在引线框架的第一引脚及半导体芯片的源极上，导电金属片的一端通过第一导电粘接层与第一引脚相连接，再将导电金属片的另一端通过第二导电粘接层与半导体芯片的源极相连接，通过设置导电金属片实现引线框架的第一引脚与半导体芯片的源极相连接的效果，进而使得引线框架与半导体芯片的源极实现机械互连与电气导通；由于采用导电金属片无需使用铝线或铝带键合工艺实现，降低了半导体封装工艺门槛与封装设备成本，并且导电金属片可以根据半导体芯片封装性能要求定制各种规格，有利于提高半导体封装结构的电学性能与散热性能。
优选地，在选择导电金属片时需要考虑半导体芯片的功率值，并且导电金属片的阻值与半导体芯片的功率值正相关，以便于能按照半导体芯片的功率值选取合适的导电金属片，以使得半导体封装结构具备更强的电流承载能力。
另外，根据本实用新型上述技术方案提供的一种半导体封装结构还具有如下附加技术特征：
在上述任一技术方案中，优选地，半导体封装结构还包括：键合引线，键合引线的一端与半导体芯片的栅极相连接，键合引线的另一端与引线框架的第二引脚相连接；封装壳体，封装壳体将部分引线框架、半导体芯片、导电金属片和键合引线进行封装。
在该技术方案中，半导体封装结构还包括键合引线和封装壳体，键合引线的一端与半导体芯片的栅极相连接，键合引线的另一端与引线框架的第二引脚相连接，使得引线框架的第二引脚与半导体芯片的栅极实现，随后再通过封装壳体包封部分引线框架、半导体芯片、实现导电金属片和键合引线机械互连与电气导通。
在上述任一技术方案中，优选地，半导体封装结构还包括：第三导电粘接层，第三导电粘接层设置在引线框架的主体与半导体芯片之间。
在该技术方案中，半导体封装结构还包括第三导电粘接层，第三导电粘接层提供了一种将将半导体芯片的漏极设置于引线框架的主体上的方案，在引线框架的主体上设置第三导电粘接层，使得半导体芯片第三导电粘接层与引线框架的主体相连接，使得半导体芯片的漏极可与引线框架实现机械互连与电气导通。
在上述任一技术方案中，优选地，引线框架的第一引脚的表面积大于引线框架的第二引脚的表面积。
在该技术方案中，提供了一种定制引线框架的具体方案，在定制引线框架时，还需要考虑到将引线框架的第一引脚的表面积设定为大于引线框架的第二引脚的表面积，即使得与导电金属片相连接的第一引脚大于与键合引线相连接的第二引脚，这是由于导电金属片会相对于键合引线体积大，这样第一引脚为了保证能与导电金属片连接高效，需要将第一引脚的表面积相应做大，以提高连接面积。
在上述任一技术方案中，优选地，半导体封装结构还包括：过渡段，过渡段为倾斜设置，过渡段将引线框架的第一引脚和第二引脚与引线框架的主体相连接，以使得第一导电粘接层和第二导电粘接层位于同一平面上。
在该技术方案中，提供了一种定制引线框架的具体方案，在定制引线框架时，还需要考虑到导电金属片两端安装位置的高度差，使得导电金属片两端安装位置最好位于同一平面上，这样就需要使得第一导电粘接层的表面和第二导电粘接层的表面位于同一高度，由于在第一导电粘接层的下方设置有半导体芯片，而在第二导电粘接层的下方则是直接与第一引脚相连接，这样就由于半导体芯片的存在而引起高度差，此时为了克服该高度差，需要将第一引脚和第二引脚相对于引线框架的主体向上抬高，因此便通过向上倾斜的过渡段进行连接，过渡段两端中高度低的一端与引线框架的主体相连接，过渡段两端中高度高的一端与第一引脚和第二引脚相连接，以使得第一导电粘接层的表面和第二导电粘接层的表面位于同一高度，这样导电金属片的两端分别可与第一导电粘接层和第二导电粘接层面接触，保证导电金属片的两端连接牢靠。
可以想到地，为了保证导电金属片的两端分别可与第一导电粘接层和第二导电粘接层面接触，也可以不采用过渡段去弥补高度差，而是将导电金属片中间设置具有阶梯段，使得导电金属片的两端具有高度差，此时在固定导电金属片时，就需要对位于不同高度的两端进行区分，如若采用过渡段时则无需对导电金属片的设置位置进行区分。
在上述任一技术方案中，优选地，在导电金属片与键合引线均与半导体芯片相连接后，导电金属片与键合引线在半导体芯片的表面所在平面上的投影无重合区域。
在该技术方案中，由于需要避免导电金属片与键合引线之间的连接，避免两者相连接后出现的一系列影响，如短路等问题，因此在导电金属片与键合引线均与半导体芯片相连接后，需要保证导电金属片与键合引线在半导体芯片的表面所在平面上的投影无重合区域，使得导电金属片与键合引线无法接触，同时也不存在接触的可能性。
在上述任一技术方案中，优选地，导电金属片的两端的表面积分别大于第一导电粘接层及第二导电粘接层的表面积，以使得导电金属片的两端分别可完全覆盖第一导电粘接层及第二导电粘接层。
在该技术方案中，将导电金属片的两端的表面积分别大于第一导电粘接层及第二导电粘接层的表面积，这样在导电金属片的两端分别与第一导电粘接层和第二导电粘接层相连接时，可以使得导电金属片的两端分别可完全覆盖第一导电粘接层及第二导电粘接层，保证连接效果稳定，防止会有露出的第一导电粘接层和第二导电粘接层会影响到其他元件。
在上述任一技术方案中，优选地，导电金属片的阻值与半导体芯片的功率值正相关。
在该技术方案中，在选择导电金属片时需要考虑半导体芯片的功率值，并且导电金属片的阻值与半导体芯片的功率值正相关，以便于能按照半导体芯片的功率值选取合适的导电金属片，以使得半导体封装结构具备更强的电流承载能力。
在上述任一技术方案中，优选地，第一导电粘接层为以下任一或组合：导电胶、钎焊材料或共晶焊材料；和/或第二导电粘接层为以下任一或组合：导电胶、钎焊材料或共晶焊材料；和/或第三导电粘接层为以下任一或组合：导电胶、钎焊材料或共晶焊材料。
在该技术方案中，第一导电粘接层和/或第二导电粘接层和/或第三导电粘接层分别设置为导电胶、钎焊材料或共晶焊材料中任一或组合，只要能够实现被连接部件之间的机械连接与电气导通目的即可。并且第一导电粘接层、第二导电粘接层和第三导电粘接层可以选择相同或不相同的材料。
可以想到地，根据导电粘接层所选材质，在连接时可以通过导电胶粘片工艺、无铅钎焊工艺或共晶焊工艺实现两个部件之间的连接。
在上述任一技术方案中，优选地，第一导电粘接层、第二导电粘接层及第三导电粘接层分别为连续的片状结构或为离散分布的凸块状结构。
在该技术方案中，第一导电粘接层、第二导电粘接层及第三导电粘接层分别为连续的片状结构或为离散分布的凸块状结构。导电粘接层可以是连续的片状结构，同时由于需要考虑封装应力，使得导电粘接层也可以是离散分布的凸块状结构(例如为阵列的凸块状结构)，或其他形状，以降低半导体芯片与导电金属片间的封装应力为目的。
根据本实用新型的附加方面和优点将在下面的描述部分中给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了本实用新型的一个实施例提供的半导体封装结构的封装过程的一个示意图；
图2示出了本实用新型的一个实施例提供的半导体封装结构的封装过程的又一个示意图；
图3示出了本实用新型的一个实施例提供的半导体封装结构的封装过程的又一个示意图；
图4示出了本实用新型的一个实施例提供的半导体封装结构的封装过程的又一个示意图；
图5示出了本实用新型的一个实施例提供的半导体封装结构的封装过程的又一个示意图；
图6示出了本实用新型的一个实施例提供的半导体封装结构的封装过程的又一个示意图；
图7示出了本实用新型的一个实施例提供的半导体封装结构的一个示意图；
图8示出了本实用新型的一个实施例提供的半导体封装结构的又一个示意图；
图9示出了本实用新型的一个实施例提供的半导体封装结构的又一个示意图；
图10示出了本实用新型的一个实施例提供的半导体封装结构的又一个示意图；
图11示出了本实用新型的一个实施例提供的半导体封装结构的又一个示意图；
图12示出了本实用新型的一个实施例提供的半导体封装结构的又一个示意图。
附图标记：
其中，图1至图12中附图标记与部件名称之间的对应关系为：
10引线框架，102主体，104第一引脚，106第二引脚，108过渡段，12半导体芯片，122栅极，14第一导电粘接层，16第二导电粘接层，18导电金属片，20键合引线，22封装壳体，24第三导电粘接层。
具体实施方式
为了能够更清楚地理解本实用新型的上述目的、特征和优点，下面结合附图和具体实施方式对本实用新型进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是，本实用新型还可以采用其他不同于在此描述的方式来实施，因此，本实用新型的保护范围并不受下面公开的具体实施例的限制。
下面参照图1至图12来描述根据本实用新型的一个实施例提供的半导体封装结构。
如图1至图12所示，实用新型的一个方面提供了一种半导体封装结构，半导体封装结构包括：引线框架10；半导体芯片12，半导体芯片12的漏极设置于引线框架10的主体上；第一导电粘接层14及第二导电粘接层16，分别设置在引线框架10的第一引脚104及半导体芯片12的源极上；导电金属片18，导电金属片18的一端通过第一导电粘接层14与第一引脚104相连接，将导电金属片18的另一端通过第二导电粘接层16与半导体芯片12的源极相连接。
本实用新型提供的半导体封装结构包括引线框架10，半导体芯片12，第一导电粘接层14，第二导电粘接层16和导电金属片18，半导体芯片12的漏极设置于引线框架10的主体102上，使得半导体芯片12的漏极可与引线框架10实现机械互连与电气导通，第一导电粘接层14及第二导电粘接层16分别设置在引线框架10的第一引脚104及半导体芯片12的源极上，导电金属片18的一端通过第一导电粘接层14与第一引脚104相连接，再将导电金属片18的另一端通过第二导电粘接层16与半导体芯片12的源极相连接，通过设置导电金属片18实现引线框架10的第一引脚104与半导体芯片12的源极相连接的效果，进而使得引线框架10与半导体芯片12的源极实现机械互连与电气导通；由于采用导电金属片18无需使用铝线或铝带键合工艺实现，降低了半导体封装工艺门槛与封装设备成本，并且导电金属片18可以根据半导体芯片12封装性能要求定制各种规格，有利于提高半导体封装结构的电学性能与散热性能。
优选地，在选择导电金属片18时需要考虑半导体芯片12的功率值，并且导电金属片18的阻值与半导体芯片12的功率值正相关，以便于能按照半导体芯片12的功率值选取合适的导电金属片18，以使得半导体封装结构具备更强的电流承载能力。
在本实用新型提供的一个实施例中，优选地，半导体封装结构还包括：键合引线20，键合引线20的一端与半导体芯片12的栅极122相连接，键合引线20的另一端与引线框架10的第二引脚106相连接；封装壳体22，封装壳体22将部分引线框架10、半导体芯片12、导电金属片18和键合引线20进行封装。
在该实施例中，半导体封装结构还包括键合引线20和封装壳体22，键合引线20的一端与半导体芯片12的栅极122相连接，键合引线20的另一端与引线框架10的第二引脚106相连接，使得引线框架10的第二引脚106与半导体芯片12的栅极122实现，随后再通过封装壳体22包封部分引线框架10、半导体芯片12、实现导电金属片18和键合引线20机械互连与电气导通。
在本实用新型提供的一个实施例中，优选地，半导体封装结构还包括：第三导电粘接层24，第三导电粘接层24设置在引线框架10的主体102与半导体芯片12之间。
在该实施例中，半导体封装结构还包括第三导电粘接层24，第三导电粘接层24提供了一种将将半导体芯片12的漏极设置于引线框架10的主体102上的方案，在引线框架10的主体102上设置第三导电粘接层24，使得半导体芯片12第三导电粘接层24与引线框架10的主体102相连接，使得半导体芯片12的漏极可与引线框架10实现机械互连与电气导通。
如图1至图7所示为本实用新型提供的一个实施例的半导体封装结构的制备过程示意图，图1和图2为根据半导体芯片的尺寸定制引线框架，图3为在引线框架的主体上设置第三导电粘接层，图4为将半导体芯片的漏极贴合于第三导电粘接层上，图5为在引线框架的第一引脚上设置第一导电粘接层，在半导体芯片的源极上设置第二导电粘接层，图6为将导电金属片的一端通过第一导电粘接层与第一引脚相连接，将导电金属片的另一端通过第二导电粘接层与半导体芯片的源极相连接，图7为将半导体芯片的栅极与引线框架的第二引脚通过键合引线相连接。
在本实用新型提供的一个实施例中，优选地，引线框架10的第一引脚104的表面积大于引线框架10的第二引脚106的表面积。
在该实施例中，提供了一种定制引线框架10的具体方案，在定制引线框架10时，还需要考虑到将引线框架10的第一引脚104的表面积设定为大于引线框架10的第二引脚106的表面积，即使得与导电金属片18相连接的第一引脚104大于与键合引线20相连接的第二引脚106，这是由于导电金属片18会相对于键合引线20体积大，这样第一引脚104为了保证能与导电金属片18连接高效，需要将第一引脚104的表面积相应做大，以提高连接面积。
在本实用新型提供的一个实施例中，优选地，半导体封装结构还包括：过渡段108，过渡段108为倾斜设置，过渡段108将引线框架10的第一引脚104和第二引脚106与引线框架10的主体102相连接，以使得第一导电粘接层14和第二导电粘接层16位于同一平面上。
在该实施例中，提供了一种定制引线框架10的具体方案，在定制引线框架10时，还需要考虑到导电金属片18两端安装位置的高度差，使得导电金属片18两端安装位置最好位于同一平面上，这样就需要使得第一导电粘接层14的表面和第二导电粘接层16的表面位于同一高度，由于在第一导电粘接层14的下方设置有半导体芯片12，而在第二导电粘接层16的下方则是直接与第一引脚104相连接，这样就由于半导体芯片12的存在而引起高度差，此时为了克服该高度差，需要将第一引脚104和第二引脚106相对于引线框架10的主体102向上抬高，因此便通过向上倾斜的过渡段108进行连接，过渡段108两端中高度低的一端与引线框架10的主体102相连接，过渡段108两端中高度高的一端与第一引脚104和第二引脚106相连接，以使得第一导电粘接层14的表面和第二导电粘接层16的表面位于同一高度，这样导电金属片18的两端分别可与第一导电粘接层14和第二导电粘接层16面接触，保证导电金属片18的两端连接牢靠。
可以想到地，为了保证导电金属片18的两端分别可与第一导电粘接层14和第二导电粘接层16面接触，也可以不采用过渡段108去弥补高度差，而是将导电金属片18中间设置具有阶梯段，使得导电金属片18的两端具有高度差，此时在固定导电金属片18时，就需要对位于不同高度的两端进行区分，如若采用过渡段108时则无需对导电金属片18的设置位置进行区分。
在本实用新型提供的一个实施例中，优选地，在导电金属片18与键合引线20均与半导体芯片12相连接后，导电金属片18与键合引线20在半导体芯片12的表面所在平面上的投影无重合区域。
在该实施例中，由于需要避免导电金属片18与键合引线20之间的连接，避免两者相连接后出现的一系列影响，如短路等问题，因此在导电金属片18与键合引线20均与半导体芯片12相连接后，需要保证导电金属片18与键合引线20在半导体芯片12的表面所在平面上的投影无重合区域，使得导电金属片18与键合引线20无法接触，同时也不存在接触的可能性。
在本实用新型提供的一个实施例中，优选地，导电金属片18的两端的表面积分别大于第一导电粘接层14及第二导电粘接层16的表面积，以使得导电金属片18的两端分别可完全覆盖第一导电粘接层14及第二导电粘接层16。
在该实施例中，将导电金属片18的两端的表面积分别大于第一导电粘接层14及第二导电粘接层16的表面积，这样在导电金属片18的两端分别与第一导电粘接层14和第二导电粘接层16相连接时，可以使得导电金属片18的两端分别可完全覆盖第一导电粘接层14及第二导电粘接层16，保证连接效果稳定，防止会有露出的第一导电粘接层14和第二导电粘接层16会影响到其他元件。
在本实用新型提供的一个实施例中，优选地，导电金属片18的阻值与半导体芯片12的功率值正相关。
在该实施例中，在选择导电金属片18时需要考虑半导体芯片12的功率值，并且导电金属片18的阻值与半导体芯片12的功率值正相关，以便于能按照半导体芯片12的功率值选取合适的导电金属片18，以使得半导体封装结构具备更强的电流承载能力。
在本实用新型提供的一个实施例中，优选地，第一导电粘接层14为以下任一或组合：导电胶、钎焊材料或共晶焊材料；和/或第二导电粘接层16为以下任一或组合：导电胶、钎焊材料或共晶焊材料；和/或第三导电粘接层24为以下任一或组合：导电胶、钎焊材料或共晶焊材料。
在该实施例中，第一导电粘接层14和/或第二导电粘接层16和/或第三导电粘接层24分别设置为导电胶、钎焊材料或共晶焊材料中任一或组合，只要能够实现被连接部件之间的机械连接与电气导通目的即可。并且第一导电粘接层14、第二导电粘接层16和第三导电粘接层24可以选择相同或不相同的材料。
可以想到地，根据导电粘接层所选材质，在连接时可以通过导电胶粘片工艺、无铅钎焊工艺或共晶焊工艺实现两个部件之间的连接。
在本实用新型提供的一个实施例中，优选地，第一导电粘接层14、第二导电粘接层16及第三导电粘接层24分别为连续的片状结构或为离散分布的凸块状结构。
在该实施例中，第一导电粘接层14、第二导电粘接层16及第三导电粘接层24分别为连续的片状结构或为离散分布的凸块状结构。导电粘接层可以是连续的片状结构，同时由于需要考虑封装应力，使得导电粘接层也可以是离散分布的凸块状结构(例如为阵列的凸块状结构)，或其他形状，以降低半导体芯片12与导电金属片18间的封装应力为目的。
在本说明书的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“连接”、“安装”、“固定”等均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
引线框架；
半导体芯片，所述半导体芯片的漏极设置于所述引线框架的主体上；
第一导电粘接层及第二导电粘接层，分别设置在所述引线框架的第一引脚及所述半导体芯片的源极上；
导电金属片，所述导电金属片的一端通过所述第一导电粘接层与所述第一引脚相连接，将所述导电金属片的另一端通过所述第二导电粘接层与所述半导体芯片的源极相连接。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括：
键合引线，所述键合引线的一端与所述半导体芯片的栅极相连接，所述键合引线的另一端与所述引线框架的第二引脚相连接；
封装壳体，所述封装壳体将部分所述引线框架、所述半导体芯片、所述导电金属片和所述键合引线进行封装。
3.根据权利要求1或2所述的半导体封装结构，其特征在于，所述半导体封装结构还包括：
第三导电粘接层，所述第三导电粘接层设置在所述引线框架的主体与所述半导体芯片之间。
4.根据权利要求1或2所述的半导体封装结构，其特征在于，
所述引线框架的第一引脚的表面积大于所述引线框架的第二引脚的表面积。
5.根据权利要求1或2所述的半导体封装结构，其特征在于，所述半导体封装结构还包括：
过渡段，所述过渡段为倾斜设置，所述过渡段将所述引线框架的第一引脚和第二引脚与所述引线框架的主体相连接，以使得所述第一导电粘接层和所述第二导电粘接层位于同一平面上。
6.根据权利要求2所述的半导体封装结构，其特征在于，
在所述导电金属片与所述键合引线均与所述半导体芯片相连接后，所述导电金属片与所述键合引线在所述半导体芯片的表面所在平面上的投影无重合区域。
7.根据权利要求2所述的半导体封装结构，其特征在于，
所述导电金属片的两端的表面积分别大于所述第一导电粘接层及所述第二导电粘接层的表面积，以使得所述导电金属片的两端分别可完全覆盖所述第一导电粘接层及所述第二导电粘接层。
8.根据权利要求2所述的半导体封装结构，其特征在于，
所述导电金属片的阻值与所述半导体芯片的功率值正相关。
9.根据权利要求3所述的半导体封装结构，其特征在于，
所述第一导电粘接层为以下任一或组合：导电胶、钎焊材料或共晶焊材料；和/或
所述第二导电粘接层为以下任一或组合：导电胶、钎焊材料或共晶焊材料；和/或
所述第三导电粘接层为以下任一或组合：导电胶、钎焊材料或共晶焊材料。
10.根据权利要求3所述的半导体封装结构，其特征在于，
所述第一导电粘接层、所述第二导电粘接层及所述第三导电粘接层分别为连续的片状结构或为离散分布的凸块状结构。
CN201822204114.4U 2018-12-26 2018-12-26 半导体封装结构 Active CN209169137U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201822204114.4U CN209169137U (zh) 2018-12-26 2018-12-26 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201822204114.4U CN209169137U (zh) 2018-12-26 2018-12-26 半导体封装结构

Publications (1)

Publication Number Publication Date
CN209169137U true CN209169137U (zh) 2019-07-26

Family

ID=67344853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822204114.4U Active CN209169137U (zh) 2018-12-26 2018-12-26 半导体封装结构

Country Status (1)

Country Link
CN (1) CN209169137U (zh)

Similar Documents

Publication Publication Date Title
US7276739B2 (en) Low thermal resistance light emitting diode
JP6131048B2 (ja) Ｌｅｄモジュール
CN102790513B (zh) 电源模块和电源模块的封装方法
CN103311402B (zh) 发光二极管封装以及承载板
TWI228303B (en) Semiconductor package, method for manufacturing the same and lead frame for use in the same
CN106298722A (zh) 一种大电流功率半导体器件的封装结构及制造方法
CN102244066A (zh) 一种功率半导体模块
CN206282838U (zh) 无源器件与有源器件的集成封装结构
JP2021068783A (ja) 半導体装置
CN211719598U (zh) 一种线路可靠的散热型贴片式二极管
CN209169137U (zh) 半导体封装结构
CN101183673A (zh) 堆叠式多芯片半导体封装结构及封装方法
CN107946269B (zh) 一种传感芯片的封装结构及其封装方法
CN104052244B (zh) 功率模块
CN212113705U (zh) 一种功率半导体模块
CN104241209A (zh) 一种室外用电源专用功率模块
CN210223999U (zh) 一种功率模块及其车辆
CN109545697A (zh) 半导体封装方法及半导体封装结构
CN208256642U (zh) 一种半导体器件及集成半导体器件
CN208173593U (zh) 金属封装串联结构二极管
CN114628375A (zh) 一种压接式半导体子模组及模块
CN106449517A (zh) 一种堆叠式单基岛sip封装工艺
CN220895500U (zh) 一种半导体功率模块
CN212571030U (zh) 一种新型小体积可固rgb三晶的中高功率led支架
CN218274567U (zh) 一种半导体芯片背部电极引出至正面的dfn封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant