CN110383464A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110383464A
CN110383464A CN201880015263.6A CN201880015263A CN110383464A CN 110383464 A CN110383464 A CN 110383464A CN 201880015263 A CN201880015263 A CN 201880015263A CN 110383464 A CN110383464 A CN 110383464A
Authority
CN
China
Prior art keywords
mentioned
joint sealing
sealing portion
conductive component
resin body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880015263.6A
Other languages
English (en)
Other versions
CN110383464B (zh
Inventor
林英二
上泷领二
奥村知巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority claimed from PCT/JP2018/003734 external-priority patent/WO2018173511A1/ja
Publication of CN110383464A publication Critical patent/CN110383464A/zh
Application granted granted Critical
Publication of CN110383464B publication Critical patent/CN110383464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体装置，具备：具有电极(121)的半导体芯片(12)；包含金属基材(186)、在与电极对置的对置面具有半导体芯片的安装部(182)和将安装部包围的周围部(183)的导电部件(18)；介于电极与安装部之间、将电极和导电部件连接的焊料(16)；以及将半导体芯片、导电部件的至少对置面以及焊料一体地密封的密封树脂体(14)。导电部件，作为周围部，以将安装部包围的方式设置，具有与密封树脂体密接的密接部(184)和设置在安装部与密接部之间并且不连接焊料、与密接部相比对密封树脂体的密接性较低的非密接部(185)。

Description

半导体装置
关连申请的相互参照
本申请基于2017年3月22日申请的日本专利申请第2017－56316号、2017年6月14日申请的日本专利申请第2017－117217号，这里通过参照而引用其记载内容。
技术领域
本发明涉及半导体装置。
背景技术
在专利文献1中，公开了经由焊料将半导体芯片的电极和导电部件连接、并通过密封树脂体一体地密封而成的半导体装置。导电部件在与电极对置的对置面具有经由焊料的半导体芯片的安装部、和将安装部包围的周围部。并且，在周围部，设有密封树脂体所密接的密接部。
现有技术文献
专利文献
专利文献1:JP2016－197706A
发明概要
在周围部的整个区域作为密接部的结构下，密接部与安装部即焊料邻接。本申请发明者发现了以下情况。在以往的结构下，在密接部中的焊料侧的端部与密封树脂体之间的界面，由于剪切方向的热应力变高，所以尽管为了抑制密封树脂体的剥离而设有密接部，但仍有密封树脂体从密接部剥离的可能。
发明内容
本发明的目的在于，提供能够抑制密封树脂体从导电部件剥离的半导体装置。
根据本发明的一实施方式，半导体装置具备：具有电极的半导体芯片；包含金属基材、在与电极对置的对置面具有半导体芯片的安装部和将安装部包围的周围部的导电部件；介于电极与安装部之间、将电极和导电部件连接的焊料；以及将半导体芯片、金属部件的至少对置面、以及焊料一体地密封的密封树脂体。导电部件，作为周围部，以将安装部包围的方式设置。导电部件具有密封树脂体密接的密接部和设置在安装部与密接部之间、不连接焊料并且与密接部相比对密封树脂体的密接性较低的非密接部。
根据该半导体装置，在安装部与密接部之间，设有不连接焊料且不与密封树脂体密接的非密接部。由此，安装部即焊料不与密接部邻接。因而，降低在密接部中的焊料侧的端部与密封树脂体之间的界面上作用的剪切方向的热应力，能够抑制密封树脂体从密接部剥离。
附图说明
关于本发明的上述及其他目的、特征、优点通过参照附图的下述详细说明会更加明确。
图1是表示第1实施方式的半导体装置的概略结构的平面图。
图2是沿图1的II-II线的剖面图。
图3是将第1热沉从对置面侧观察的平面图。
图4是将图2中单点划线所示的区域IV放大了的剖面图。
图5是表示非密接部的宽度与作用于密接部的端部的剪切应力之间的关系的图。
图6是表示在各元件厚度下、非密接部的宽度与焊料变形之间的关系的图。
图7是表示密接部的宽度与焊料变形之间的关系的图。
图8是表示第1变形例的剖面图，与图3对应。
图9是表示第2实施方式的半导体装置的概略结构的剖面图，与图3对应。
图10是表示第3实施方式的半导体装置的概略结构的剖面图，与图2对应。
图11是表示非密接部与第2密接部的平面配置的图。
图12是将图10中单点划线所示的区域XII放大了的剖面图。
图13是表示在非密接部上产生了孔隙的状态的剖面图，与图10对应。
图14是表示孔隙有无与焊料变形的关系的图。
图15是表示来自第1热沉侧的SAT像的图。
图16是表示来自第2热沉侧的SAT像的图。
图17是表示第4实施方式的半导体装置中的非密接部与第2密接部的平面配置的图，与图11对应。
图18是表示第2变形例的平面图，与图17对应。
图19是表示第3变形例的平面图，与图17对应。
图20是表示第4变形例的平面图，与图17对应。
具体实施方式
参照附图说明多个实施方式。在多个实施方式中，对于功能上及/或构造上对应的部分附加同一附图标记。以下，将半导体基板的厚度方向表示为Z方向，将与Z方向正交的一个方向表示为X方向。此外，将与Z方向及X方向这两个方向正交的方向表示为Y方向。只要无特别声明，就将沿着由上述X方向及Y方向规定的XY面的形状设为平面形状。
(第1实施方式)
首先，基于图1～图3，说明半导体装置的概略结构。
如图1及图2所示，半导体装置10具备半导体芯片12、密封树脂体14、第1热沉18、主端子20、信号端子22、接线柱(terminal)26、第2热沉30以及主端子32。这样的半导体装置10例如适用于构成车载电力变换装置的三相逆变器。半导体装置10构成了构成三相逆变器的6个臂的1个。
半导体芯片12通过在硅或碳化硅等的半导体基板120上形成绝缘栅双极型晶体管(IGBT)等元件而得到。本实施方式中，形成n沟道型的IGBT，并且还形成了与IGBT反并联地连接的续流二极管(FWD)。即，在半导体基板120，形成了RC(Reverse Conducting)－IGBT。半导体基板120呈平面大致矩形状。
IGBT及FWD呈所谓纵型构造，以在半导体基板120的板厚方向即Z方向上流过电流。在半导体基板120的Z方向的两面，分别形成有主电极。作为主电极，在一面上形成有集电极电极121，在与一面相反的背面上形成有发射极电极122。集电极电极121相当于电极。另外，一面也称作表面或第1面，背面也称作第2面。
本实施方式中，集电极电极121兼作FWD的阴极电极，发射极电极122兼作阳极电极。集电极电极121形成在半导体基板120的背面侧的整面。在半导体基板120的一面上，形成有聚酰亚胺等的保护膜123，发射极电极122从保护膜123露出。即，发射极电极122形成在半导体基板120的一面侧的一部分。另外，未图示的信号用的焊盘也从保护膜123露出。在信号用的焊盘中，也包括栅极电极用的焊盘。
密封树脂体14将半导体芯片12以及半导体芯片12以外的半导体装置10的构成要素一体地密封。密封树脂体14是树脂成形体。密封树脂体14例如用环氧类树脂形成。本实施方式中，通过传递成型法形成密封树脂体14。
密封树脂体14呈平面大致矩形状。密封树脂体14，作为Z方向上的表面，具有作为一方的面的一面140以及与一面140相反的背面141。一面140以及背面141呈大致平坦面。此外，密封树脂体14，作为表面的一部分而具有侧面142。侧面142与一面140及背面141相连。
半导体芯片12的集电极电极121经由焊料16而与第1热沉18连接。第1热沉18相当于导电部件。第1热沉18将半导体芯片12产生的热向半导体装置10的外部散热。第1热沉18将半导体芯片12与后述的主端子20电气性中继。
第1热沉18，作为Z方向上的表面，具有与集电极电极121对置的对置面180以及与对置面180相反的背面181。如图2及图3所示，第1热沉18在对置面180具有安装部182及周围部183。安装部182是对置面180中的与焊料16连接的部分，即安装半导体芯片12的部分。安装部182在从Z方向的平面视图中至少包含与集电极电极121(半导体芯片12)重叠的部分。周围部183是对置面180中将安装部182除外的部分。周围部183将安装部182包围。
周围部183具有密封树脂体14所密接的密接部184、以及密封树脂体14不密接的非密接部185。密接部184以不与安装部182邻接的方式在从安装部182离开了的位置将安装部182包围。并且，安装部182与密接部184之间的部分作为非密接部185。非密接部185与安装部182邻接而将安装部182包围。本实施方式中，通过后述的粗化处理，形成了密接部184。即，由粗化部构成了密接部184。此外，从非密接部185到对置面180的外周缘为止的部分全部作为密接部184。非密接部185的宽度在整周上大致固定。
非密接部185与密接部184相比相对于密封树脂体14的密接性较低。由此，密封树脂体14不与非密接部185密接，仅与密接部184密接。这样，能够使密封树脂体14在非密接部185有意地剥离。另外，包含周围部183的第1热沉18的详情后述。
第1热沉18的背面181从密封树脂体14露出。背面181与一面140大致共面地露出。这样，背面181作为向半导体装置10的外部散热的散热面。将背面181除外的表面、即对置面180也被密封树脂体14覆盖。
第1热沉18与主端子20相连。主端子20经由第1热沉18而与集电极电极121电连接。主端子20从第1热沉18沿Y方向延伸设置，从密封树脂体14的侧面142之一向外部突出。主端子20可以作为引线框的一部分而与第1热沉18一体地形成，也可以将分体部件的主端子20与第1热沉18连接。本实施方式中，主端子20与第1热沉18一体地形成。主端子20的厚度比第1热沉18的厚度薄。主端子20与第1热沉18的对置面180大致共面地相连。
在半导体芯片12的焊盘上，经由未图示的键合线，电连接有信号端子22。信号端子22如图1所示，在Y方向上延伸设置。信号端子22从与主端子20所突出的侧面142相反的面向外部突出。
在半导体芯片12的发射极电极122上，经由焊料24连接着接线柱26。接线柱26介于半导体芯片12与第2热沉30之间。接线柱26具有用来确保上述键合线的高度的间隔件功能。因此，并不是必须的。例如也可以在第2热沉30设置凸部，使该凸部具有间隔件的功能。
接线柱26含有Cu等金属基材。接线柱26将半导体芯片12的发射极电极122与第2热沉30电气性中继。半导体芯片12产生的热经由接线柱26向第2热沉30传递。
在接线柱26的与半导体芯片12相反侧的面，经由焊料28连接着第2热沉30。第2热沉30将半导体芯片12产生的热向半导体装置10的外部散热。第2热沉30将半导体芯片12与后述的主端子32电气性中继。第2热沉30含有Cu等金属基材。
第2热沉30，作为Z方向上的表面，具有与接线柱26对置的对置面300以及与对置面300相反的背面301。第2热沉30在对置面300具有用于容纳溢出了的焊料28的槽部302。通过在槽部302中容纳溢出了的焊料28，能够抑制焊料28经过接线柱26的侧面向半导体芯片12侧浸润扩展。
第2热沉30的背面301从密封树脂体14露出。背面301与背面141大致共面地露出。这样，背面301作为向半导体装置10的外部散热的散热面。将背面301除外的表面即对置面300也被密封树脂体14覆盖。
第2热沉30与主端子32相连。主端子32经由第2热沉30而与发射极电极122电连接。主端子32从第2热沉30向Y方向上的与主端子20相同的一侧延伸设置。主端子32从与主端子20相同的侧面142向外部突出。主端子32可以作为引线框的一部分而与第2热沉30一体地形成，也可以将分体部件的主端子32与第2热沉30连接。本实施方式中，主端子32与第2热沉30一体地形成。主端子32的厚度比第2热沉30的厚度薄。主端子32与第2热沉30的对置面300大致共面地相连。
根据如以上那样构成的半导体装置10，通过密封树脂体14，将半导体芯片12、第1热沉18的一部分、主端子20、32各自的一部分、信号端子22的一部分、接线柱26、以及第2热沉30的一部分一体地密封。在半导体装置10中，通过密封树脂体14，将构成一个臂的半导体芯片12密封。因此，半导体装置10也称作1in1封装。
第1热沉18及第2热沉30被与密封树脂体14一起切削加工。由此，一面140及背面181是切削面，彼此大致共面。同样地，背面141及背面301是切削面，彼此大致共面。这样，半导体装置10成为背面181、301都从密封树脂体14露出的两面散热构造。
另外，作为焊料16、24、28，使用无钎剂(fluxless)的焊料。一面140及背面181不限定于切削面。背面141及背面301也不限定于切削面。也可以通过使背面181、301与密封树脂体14的成形模的壁面接触，从而不经切削地使背面181、301从密封树脂体14露出。
接着，基于图4说明第1热沉18的详细构造。
如图4所示，第1热沉18具有用Cu等金属材料形成的基材186、以及在基材186的表面中的至少对置面180侧设置的被膜187。基材186相当于金属基材。基材186呈大致长方体状。被膜187具有在基材186的表面形成的金属薄膜188、以及表面连续地形成凹凸的凹凸氧化膜189，该凹凸氧化膜189是与构成金属薄膜188的主成分金属相同的金属的氧化物。
在本实施方式中，金属薄膜188以Ni为主成分。金属薄膜188例如通过镀覆、蒸镀而形成。金属薄膜188例如通过非电解镀Ni形成在基材186的表面。金属薄膜188除了作为主成分的Ni以外还含有P(磷)。
金属薄膜188形成在基材186的表面中的将背面181侧除外的部分。在对置面180侧，在金属薄膜188的表面中的与密接部184对应的部分，形成有多个凹部188a。即，在安装部182及非密接部185，没有形成凹部188a。在没有形成凹部188a的部分，金属薄膜188的膜厚例如为10μm左右。换言之，后述的激光的照射前的膜厚为10μm左右。
凹部188a通过脉冲振荡的激光的照射而形成。按每一个脉冲形成有一个凹部188a。在激光的扫描方向上，相邻的凹部188a相连。多个凹部188a在X方向上相连并且在Y方向上也相连。在密接部184，金属薄膜188的表面由于多个凹部188a而呈鳞状。与密接部184对应的部分是激光的照射区，与安装部182及非密接部185对应的部分是非照射区。
另外，各凹部188a的宽度为5μm～300μm。凹部188a的深度为0.5μm～5μm。如果凹部188a的深度比0.5μm浅，则由激光的照射带来的金属薄膜188的表面的熔融及蒸镀不充分，难以形成后述的凹凸氧化膜189。如果凹部188a的深度比5μm深，则金属薄膜188的表面容易熔融飞散，与蒸镀相比，由熔融飞散带来的表面形成成为主导，难以形成凹凸氧化膜189。
凹凸氧化膜189在对置面180侧形成在金属薄膜188上。凹凸氧化膜189不形成在安装部182，形成在周围部183、即密接部184以及非密接部185。凹凸氧化膜189通过向金属薄膜188照射激光从而将构成金属薄膜188的金属氧化而形成。凹凸氧化膜189是通过将金属薄膜188的表层氧化从而形成在金属薄膜188表面的氧化物的膜。凹凸氧化膜189由于通过激光的照射形成，所以也可以说是激光照射膜。
本实施方式中，构成凹凸氧化膜189的成分中，80％为NI2O3，10％为NiO，10％为Ni。这样，凹凸氧化膜189的主成分是金属薄膜188的主成分即Ni的氧化物。
在密接部184即激光的照射区，凹凸氧化膜189的平均膜厚为10nm～几百nm。凹凸氧化膜189仿形于具有凹部188a的金属薄膜188表面的凹凸而形成。此外，在凹凸氧化膜189的表面，以比凹部188a的宽度细的间距形成有凹凸。即，形成有非常微细的凹凸(粗化部)。换言之，多个凸部189a(柱状体)以较细的间距形成。例如，凸部189a的平均宽度为1nm～300nm，凸部189a间的平均间隔为1nm～300nm。此外，凸部189a的平均高度为10nm～几百nm。
这样，通过在表面形成有非常微细的凹凸的凹凸氧化膜189，构成了密接部184。密封树脂体14缠绕于凹凸氧化膜189表面的凸部189a，产生锚定(anchor)效应。此外，由于凸部189a的高度比非密接部185高，所以与密封树脂体14的接触面积增加。因而，密封树脂体14与对置面180的密接部184密接。
凹凸氧化膜189由于向金属薄膜188照射激光并通过金属薄膜188的表面的熔融及蒸镀来形成，所以不仅形成在作为激光的照射区的密接部184，还形成在密接部184的周围。本实施方式中，在激光的非照射区之中，在非密接部185的整个区域形成有凹凸氧化膜189，在安装部182没有形成凹凸氧化膜189。在整个区域具有凹凸氧化膜189的非密接部185的宽度W1(参照图3)为0.2mm～0.3mm。
但是，由于不是直接地被照射激光，所以非密接部185的凹凸氧化膜189的平均膜厚比密接部184的凹凸氧化膜189的平均膜厚薄，并且，比自然氧化膜厚。具体而言为0.1nm～10nm。此外，凹凸氧化膜189的表面的凸部189a的高度也被密接部184低。具体而言是0.1nm～10nm。另外，凸部189a的平均宽度及平均间隔与密接部184为相同程度。
通过具有上述的凹凸氧化膜189，非密接部185相对于密封树脂体14的密接性比密接部184低。由此，密封树脂体14不与非密接部185密接。这样，能够使密封树脂体14在非密接部185有意地剥离。此外，通过具有上述凹凸氧化膜189，非密接部185相对于焊料16的浸润性比安装部182低。即，焊料16难以从安装部182向非密接部185侧浸润扩展。由此，焊料16不与非密接部185连接。
另外，在形成上述的半导体装置10时，在进行焊料16、24、28的回流前，预先在第1热沉18形成凹凸氧化膜189。当形成凹凸氧化膜189时，向第1热沉18的对置面180侧的金属薄膜188的表面中的、密接部184的形成区域，照射脉冲振荡的激光。使相邻的激光的光斑(1脉冲的照射范围)在X方向上局部重叠，在X方向上将激光进行扫描。此外，使相邻的激光的光斑在Y方向上局部重叠，在Y方向上将激光进行扫描。由此，向密接部184的形成区域的整个区域照射激光。
通过激光的照射，金属薄膜188的表面熔融、汽化，形成多个凹部188a。此外，熔融并汽化了的金属薄膜188向激光的照射部分(即密接部184的形成区域)及其周边部分(即非密接部185的形成区域)蒸镀。由此，形成在密接部184处膜厚较厚而在非密接部185处膜厚较薄的凹凸氧化膜189。此外，形成在密接部184处凸部189a的高度较高而在非密接部185处凸部189a的高度较低的凹凸氧化膜189。
另外，在安装部182，在金属薄膜188的表面不形成凹凸氧化膜189，形成未图示的自然氧化膜。该自然氧化膜比非密接部185的凹凸氧化膜189薄，所以在焊料16的回流、例如氢气氛下的减压回流时被还原去除。
关于焊料16、24、28的回流，能够采用周知的方法。如果需要，能够引用日本特开2016－197706号公报的记载。
接着，说明上述的半导体装置10的效果的一例。
本申请发明者发现了以下情况。在第1热沉的对置面，如果使密接部与安装部邻接，即，使密接部与焊料邻接，则剪切方向的热应力在密接部中的焊料侧的端部与密封树脂体之间的界面处变高，尽管为了抑制密封树脂体的剥离而设置了密接部，但是有密封树脂体从密接部剥离的可能。
相对于此，在本实施方式的半导体装置10中，在第1热沉18的对置面180，在焊料16所连接的安装部182、与密封树脂体14密接的密接部184之间，设置了没有连接焊料16并且密封树脂体14不密接的非密接部185。通过设置非密接部185，安装部182即焊料16相对于密接部184不邻接。因而，能够降低在密接部184中的焊料16侧的端部与密封树脂体14之间的界面处作用的剪切方向的热应力。即，能够抑制密封树脂体14从密接部184剥离。
图5中，对于非密接部185的宽度W1、以及在密接部184中的焊料16侧的端部与密封树脂体14之间的界面处作用的剪切方向的热应力(以下表示为剪切应力)的关系，表示出进行了仿真的结果。该仿真中，设半导体基板120即元件的厚度为105μm，设元件的尺寸为13.4mm×15mm，设焊料16的厚度为40μm，设焊料24的厚度为150μm。此外，使密封树脂体14的温度从180℃到-40℃变化，求出了-40℃的剪切应力。
如图5所示，非密接部185的宽度W1为0mm、即密接部184与安装部182邻接的情况下的剪切应力为40.5MPa，宽度W1为0.1mm的情况下的剪切应力为22.3MPa。此外，宽度W1为0.2mm的情况下的剪切应力为18.5MPa，0.5mm的情况下的剪切应力为10.0MPa，1.0mm的情况下的剪切应力为5.1MPa。进而，宽度W1为1.5mm的情况下的剪切应力为2.6MPa，1.95mm的情况下的剪切应力为0.8MPa。
这样，根据仿真结果也可得知，相比于密接部184与安装部182邻接的结构，设置非密接部185能够降低剪切应力。
特别是，本实施方式中，非密接部185的宽度W1为0.2mm～0.3mm。如图5所示，如果使宽度W1为0.2mm以上，则能够将剪切应力抑制为20MPa以下。已经确认的是，如果使剪切应力为20MPa以下，则在上述的冷热循环试验中，能够有效地抑制密封树脂体14从密接部184剥离。因而，本实施方式中，由于宽度W1为0.2mm以上，所以能够有效地抑制密封树脂体14从密接部184剥离。
图6中，对于非密接部185的宽度W1与由热应力引起的焊料16的变形(塑性变形)的关系，示出进行了仿真的结果。该仿真中，设元件的尺寸为13.4mm×15mm，设焊料16的厚度为40μm，设焊料24的厚度为40μm。关于元件厚，如图6所示，采用了0.08mm(80μm)、0.12mm、0.18mm的三个水准。此外，如图6所示，关于元件厚，圆圈标记对应于0.08mm，四角标记对应于0.12mm，三角标记对应于0.18mm。并且，使密封树脂体14的温度从180℃到-40℃变化，根据相对于180℃的而言的-40℃下的焊料16的变位而求出了焊料变形(％)。
根据图6可知，无论是哪种元件厚，如果使宽度W1为0.5mm以下，都能够降低焊料变形。本实施方式中，宽度W1为0.2mm～0.3mm，所以无论元件厚如何，都能够降低焊料变形、即作用于焊料16的热应力。即，无论元件厚如何，都能够提高焊料16的连接可靠性。根据本实施方式，能够有效地抑制密封树脂体14从密接部184剥离并且能够提高焊料16的连接可靠性。
进而，本实施方式中，通过激光的照射，在第1热沉18的对置面180侧，形成了具有微细的凹凸的凹凸氧化膜189。并且，被照射激光而凸部189a的高度较高的部分、即凹凸氧化膜189的膜厚较厚的部分被作为密接部184。这样，将由激光照射形成的粗化部作为密接部184，所以容易局部地形成密接部184。
此外，密接部184的周围部分的、凸部189a的高度较低的部分、即凹凸氧化膜189的膜厚较薄的部分被作为非密接部185。这样，在非密接部185的形成区域的整个区域，形成了凹凸氧化膜189。在凹凸氧化膜189的表面，形成了微细的凹凸，非密接部185的相对于焊料16的浸润性比安装部182低。因而，能够将焊料16浸润扩展的区域限制在比凹凸氧化膜189靠内侧，即比非密接部185靠内侧。因此，容易规定安装部182。换言之，容易得到具有希望的宽度W1的非密接部185。
另外，图7中，对于密接部184的宽度的最小值W2(以下，简单表示为密接部184的宽度W2)与由热应力带来的焊料16的变形(塑性变形)之间的关系，表示出进行了仿真的结果。该仿真中，设元件的厚度为105μm，设元件的尺寸为13.4mm×15mm，设焊料16的厚度为40μm，设焊料24的厚度为150μm，设非密接部185的宽度W1为0.65mm。此外，将密封树脂体14的温度从180℃到-40℃的温度变化进行3个循环，求出了焊料变形(％)。从图7可知，即使将宽度W2变化为0.5mm、1.0mm、1.5mm、2.0mm，焊料变形也表示出大致一定的值。
本实施方式中，表示了在非密接部185的整个区域形成具有高度较低的凸部189a的凹凸氧化膜189的例子。但是，也可以如图8所示的第1变形例那样，具有高度较低的凸部189a的凹凸氧化膜189仅形成在非密接部185的一部分。图8中，非密接部185的宽度W1例如设为1mm。在非密接部185的宽度方向上，在密接部184侧的一部分，形成具有高度较低的凸部189a的凹凸氧化膜189，在其余部分即安装部182侧的一部分形成有自然氧化膜190。
(第2实施方式)
本实施方式能够参照先前实施方式。因此，省略与先前实施方式所示的半导体装置10共通的部分的说明。
如图9所示，本实施方式中，在密接部184的形成区域，形成提高与密封树脂体14的密接性的树脂层191，由此，密封树脂体14与密接部184密接。树脂层191形成在金属薄膜188上，树脂层191仅形成在周围部183中的密接部184，没有形成在非密接部185。作为树脂层191的构成材料，能够采用聚酰胺、聚酰亚胺、聚酰胺酰亚胺等。树脂层191通过分配(dispense)等形成。在非密接部185，在金属薄膜188上形成有自然氧化膜，但省略图示。
这样，通过树脂层191的选择性配置，在安装部182与密接部184之间，有意地设置了非密接部185。由此，安装部182不与密接部184邻接。因而，能够降低在密接部184中的焊料16侧的端部与密封树脂体14之间的界面处作用的剪切方向的热应力。
(第3实施方式)
本实施方式能够参照先前实施方式。因此，省略与先前实施方式所示的半导体装置10共通的部分的说明。
如图10及图11所示，本实施方式的第2热沉30，在对置面300中的周围部303具有密接部304。密接部304，与设于第1热沉18的密接部184同样地，是对置面300中密封树脂体14密接的部分。图11省略半导体装置10的一部分、密封树脂体14以及信号端子22等而进行图示。图11中，为了在Z方向的平面视图中使非密接部185与密接部304的重叠明确，对密接部304施以影线。
第2热沉30的对置面300中，比上述的槽部302靠外侧的部分被作为周围部303。在Z方向的平面视图中，比槽部302的外周端靠内侧的部分是连接焊料28的安装部。本实施方式中，周围部303的整个区域被作为密接部304。并且，在Z方向的平面视图中，密接部304与非密接部185的整个区域重叠。即，槽部302的整个区域与比周围部183靠内侧的安装部182重叠。
密接部304通过与密接部184相同的粗化处理形成。即，由粗化部构成了密接部304。第1热沉18的结构与第1实施方式相同。
如图12所示，第2热沉30与第1热沉18同样，具有用Cu等金属材料形成的基材305、以及在基材305的表面中的至少对置面300侧设置的被膜306。基材305呈大致长方体状。被膜306具有在基材305的表面形成的金属薄膜307、以及表面连续地形成凹凸的凹凸氧化膜308，该凹凸氧化膜308是与构成金属薄膜307的主成分金属相同的金属的氧化物。
本实施方式中，金属薄膜307之中，没有形成凹凸氧化膜308的部分具有无电解Ni镀膜、和形成在无电解Ni镀膜上的Au镀膜。另一方面，形成有凹凸氧化膜308的部分具有无电解Ni镀膜。这样在对置面300中在凹凸氧化膜308的形成区域不存在Au镀膜是因为，通过激光的照射将Au镀膜除去，并且由下层的无电解Ni镀膜形成凹凸氧化膜308。金属薄膜307形成在基材305的表面中的将背面301侧除外的部分。
凹凸氧化膜308与凹凸氧化膜189同样地形成。凹凸氧化膜308通过激光的照射而形成。具体而言，准备形成有无电解Ni镀膜以及无电解Ni镀膜上的Au镀膜的第2热沉30。并且，以与凹凸氧化膜189相同的条件，照射脉冲振荡的激光。由此，将上层的Au镀膜除去，并且使下层的无电解Ni镀膜的表层部分熔融、汽化，在金属薄膜307的表面上形成凹凸氧化膜308。
由于这样通过脉冲振荡的激光形成凹凸氧化膜308，所以在金属薄膜307的表面中的与密接部304对应的部分，与金属薄膜188的凹部188a同样地形成多个凹部307a。按每1脉冲形成一个凹部307a。此外，在凹凸氧化膜308的表面，与凸部189a同样地形成凸部308a。
本实施方式中，对置面300之中周围部303的整个区域被作为激光的照射区，比槽部302的外周端靠内侧、即安装部的整个区域被作为激光的非照射区。因此，与和密接部184邻接的非密接部185同样地，在与密接部304邻接的部分(例如槽部302的壁面)，也形成凹凸氧化膜308。但是，第2热沉30作为金属薄膜307而具有Au镀膜。因而，由于Au的效果，焊料28向槽部302内浸润扩展。
另外，本实施方式中，第2热沉30相当于第2导电部件，第1热沉18相当于第1导电部件。此外，密接部184相当于第1密接部，密接部304相当于第2密接部。此外，集电极电极121相当于第1电极，发射极电极122相当于第2电极。
接着，说明上述半导体装置10的效果的一例。
由于密封树脂体14成形时的空气的卷入、作为密封树脂体14的材料的树脂板内的空气、吸收的水分的汽化等，如图13所示，有可能与非密接部185及焊料16邻接而产生孔隙40。
图14中，对于孔隙40的有无与焊料16的变形(塑性变形)之间的关系，表示出进行了仿真的结果。该仿真中，设元件的尺寸为13.4mm×15mm，设焊料16的厚度为40μm，设焊料24的厚度为150μm。此外，关于元件厚，设为0.08mm(80μm)。并且，使密封树脂体14的温度从180℃到-40℃变化，根据相对于180℃而言的-40℃下的焊料16的变位求出了焊料变形(％)。
另外，图14中的仅剥离，表示密封树脂体14不与非密接部185密接、密封树脂体14从非密接部185剥离的情况。即，表示没有产生孔隙40的情况。另一方面，孔隙1及孔隙2表示产生了孔隙40的情况。孔隙1表示使孔隙40的厚度等于焊料16的厚度与半导体芯片12的厚度的1/2之和的情况。孔隙2表示使孔隙40的厚度等于焊料16的厚度与半导体芯片12的厚度之和的情况。
如图14所示，可知如果产生孔隙40则焊料变形变大。此外，可知孔隙40越厚(越大)则焊料变形越大。这样，如果焊料变形变大，则焊料16的连接可靠性下降。因此，检测孔隙40的有无是重要的。
在孔隙40的检测中，能够使用超声波探伤装置(SAT：Scanning AcousticTomograph)。但是，在Z方向上，即使想要从第1热沉18侧检测孔隙40，也由于在孔隙40的近前存在非密接部185处的密封树脂体14的剥离，所以SAT像如图15所示。图15所示的符号41表示相对于非密接部185的密封树脂体14的剥离部。这样，孔隙40隐藏于剥离部41，无法识别孔隙40与剥离部41。即，无法检测孔隙40。
如先前实施方式所示，在第2热沉30的对置面300不设置密接部304的结构下，相对于对置面300的周围部303，密封树脂体14剥离。因此，即使想要从第2热沉30侧检测孔隙40，在孔隙40的近前也存在第2热沉30侧的剥离部。因而，孔隙40隐藏于剥离部，无法检测孔隙40。
相对于此，本实施方式中，在第2热沉30的对置面300设置密接部304，在Z方向的平面视图中，密接部304与非密接部185重叠。在非密接部185的正上方，密封树脂体14与第2热沉30密接，所以第2热沉30与密封树脂体14的界面的状态不妨碍孔隙40的检测。
因此，通过调整超声波探伤的深度，能够精度良好地检测位于剥离部41近前的孔隙40。来自第2热沉30侧的SAT像成为如图16所示。由此，焊料16的连接可靠性提高，进而能够抑制制品寿命的降低。
特别是，在本实施方式中，在Z方向的平面视图中，密接部304与非密接部185的整个区域重叠。因而，无论在非密接部185的哪个部分产生孔隙40，都能够检测孔隙40。
在本实施方式中，通过在表面形成有非常微细的凹凸的凹凸氧化膜308，构成了密接部304。因而，通过锚定效应及接触面积的增加，能够使密封树脂体14密接。此外，由于能够通过激光的照射一起形成密接部184、304，所以还能够简化制造工序。
另外，表示了将周围部303的整个区域作为密接部304的例子，但不限于此。也可以是，以使密接部304与非密接部185的整个区域重叠的方式，仅在周围部303的一部分设置密接部304。
作为第1热沉18的密接部184，表示了具有凹凸氧化膜189的粗化部的例子，但不限于此。也能够与第2实施方式所示的具有树脂层191的密接部184组合。
(第4实施方式)
本实施方式能够参照先前实施方式。因此，省略与先前实施方式所示的半导体装置10共通的部分的说明。
本实施方式中，第2热沉30的密接部304在Z方向的平面视图中设置为，仅与非密接部185的一部分重叠。这以外的结构与第3实施方式相同。
图17中，密接部304设置为，与呈平面矩形环状的非密接部185中的仅周向的一部分重叠。具体而言，非密接部185之中，根据与使密封树脂体14成形的未图示模具的浇口位置的关系，对应于容易产生孔隙40的部分而设有密接部304。图17采用了侧浇口，密接部304在Z方向的平面视图中设置为，包含距浇口的位置在半导体芯片20周围最远的位置。密接部304对应于非密接部185的四角的一个而设置。
这样仅对应于非密接部185的一部分而设置密接部304，也能够检测非密接部185上的孔隙40。在Z方向上，能够检测密接部304的正下方的孔隙40。
另外，密接部304的位置不限于图17所示的例子。例如在采用中央浇口的情况下，如图18所示的第2变形例那样，可以将密接部304设在呈矩形环状的非密接部185的边的中央附近。
此外，如图19所示的第3变形例那样，可以将密接部304设在呈矩形环状的非密接部185的四角的每一个。由此，即使在非密接部185的四角的某个中产生孔隙40也能够进行检测。
此外，如图20所示的第4变形例那样，可以将密接部304设置为，不是在周向上而是在宽度方向上仅与非密接部185的一部分重叠。由此，在Z方向上，能够检测密接部304的正下方的孔隙40。
另外，图17～图20对应于图11。图17～图20中，也与图11同样，为了明确非密接部185与密接部304的重叠，对密接部304施以影线。
本说明书公开的内容不限于例示的实施方式。公开内容包含例示的实施方式以及本领域技术人员基于它们做出的变形实施方式。例如，包括内容不限于实施方式中示出的要素的组合。公开内容能够通过多种组合来实施。所公开的技术的范围不限于实施方式的记载。
作为半导体装置10，示出了具备一个半导体芯片12的1in1封装构造的例子，但不限于此。也能够应用于具备构成一相的上下臂的两个半导体芯片12的结构、具备构成三相的上下臂的六个半导体芯片12的结构。即，也能够应用于2in1封装构造及6in1封装构造。
示出了IGBT与FWD形成于同一半导体芯片12的例子，但不限于此。IGBT和FWD也可以作为不同芯片。
示出了第1热沉18的背面181以及第2热沉30的背面301从密封树脂体14露出的例子，但不限于此。也可以是背面181、301的至少一方被密封树脂体14覆盖的结构。
构成金属薄膜188的金属不限于Ni。即，凹凸氧化膜189也不限于Ni的氧化物。作为凹凸氧化膜189，是与构成金属薄膜188的金属相同的金属的氧化物即可。
作为构成密接部184的粗化部，示出了由激光照射形成的粗化部的例子，但不限于此。例如也可以做成如下结构：通过施以粗化镀覆，从而使密封树脂体14仅与密接部184密接，并且密封树脂体14不与非密接部185密接。
示出了半导体装置10具备半导体芯片12、密封树脂体14、焊料16、作为导电部件的第1热沉18、焊料24、接线柱26、焊料28、以及第2热沉30的例子，但不限于此。半导体装置具备具有电极的半导体芯片、包含金属基材并且在与电极的对置面具有半导体芯片的安装部和将安装部包围的周围部的导电部件、介于电极与安装部之间并且将电极和导电部件连接的焊料、将半导体芯片、金属部件的至少对置面、以及焊料一体地密封的密封树脂体即可。并且，导电部件，作为周围部而以将安装部包围的方式设置，具有密封树脂体密接的密接部和设在安装部与密接部之间、不连接焊料且与密接部相比相对于密封树脂体的密接性较低的非密接部即可。不限于两面散热构造的半导体装置，还能够应用于单面散热构造的半导体装置。
作为构成密接部304的粗化部，示出了由激光照射形成的粗化部的例子，但不限于此。例如也可以通过施以粗化镀覆，从而使密封树脂体14与密接部304密接。进而，也可以如第2实施方式所示，在密接部304的形成区域，设置提高与密封树脂体14的密接性的树脂层。
另外，根据本发明的半导体装置，也可以是，半导体芯片在厚度方向的一面侧具有作为电极的第1电极，并且在与一面相反的面侧具有第2电极，还具备在厚度方向上以在与作为导电部件的第1导电部件之间夹着半导体芯片的方式设置、并与第2电极电连接的第2导电部件。此外，密封树脂体可以将第2导电部件的与第1导电部件对置的对置面也一体地密封。进而，可以是，第1导电部件，作为周围部而具有作为密接部的第1密接部以及非密接部，第2导电部件，在与第1导电部件对置的对置面具有第2密接部，该第2密接部是密封树脂体密接的部分，并且在厚度方向的平面视图中与非密接部的至少一部分重叠而设置。
此外，可以是，根据该半导体装置，即使在第1导电部件的非密接部上产生孔隙，也能够检测孔隙。
以上，例示了本发明的一实施方式的半导体装置的实施方式、结构、形态，但本发明的实施方式、结构、形态不限于上述各实施方式、各结构、各形态。例如，将不同的实施方式、结构、形态中分别公开的技术适当组合而得到的实施方式、结构、形态也包含在本发明的实施方式、结构、形态的范围中。

Claims (10)

1.一种半导体装置，其特征在于，
具备：
半导体芯片(12)，具有电极(121)；
导电部件(18)，包含金属基材(186)，在与上述电极对置的对置面具有上述半导体芯片的安装部(182)和将上述安装部包围的周围部(183)；
焊料(16)，介于上述电极与上述安装部之间，将上述电极与上述导电部件连接；以及
密封树脂体(14)，将上述半导体芯片、上述导电部件的至少对置面、以及上述焊料一体地密封；
上述导电部件，作为上述周围部，以将上述安装部包围的方式设置，并且，上述导电部件，具有上述密封树脂体所密接的密接部(184)、和设置在上述安装部与上述密接部之间并且不连接上述焊料的非密接部(185)，该非密接部(185)与上述密接部相比，对上述密封树脂体的密接性较低。
2.如权利要求1所述的半导体装置，其特征在于，
上述非密接部的宽度为0.2mm以上。
3.如权利要求1或2所述的半导体装置，其特征在于，
上述非密接部的宽度为0.5mm以下。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于，
上述密接部是表面连续地形成凹凸的粗化部。
5.如权利要求4所述的半导体装置，其特征在于，
上述导电部件包含形成在上述金属基材的表面的被膜(187)；
上述被膜具有形成在上述金属基材的表面的金属薄膜(188)、和表面连续地形成凹凸的凹凸氧化膜(189)，该凹凸氧化膜(189)是与上述金属薄膜的主成分金属相同的金属的氧化物；
上述凹凸氧化膜设置在上述密接部的整个区域、和上述非密接部的至少上述密接部侧的部分；
对于上述凹凸氧化膜中的凸部的高度而言，上述密接部高于上述非密接部。
6.如权利要求1～3中任一项所述的半导体装置，其特征在于，
上述周围部之中，仅在上述密接部，形成有提高与上述密封树脂体的密接性的树脂层(191)。
7.如权利要求1～6中任一项所述的半导体装置，其特征在于，
上述半导体芯片在厚度方向的一面侧具有作为上述电极的第1电极(121)，并且在与上述一面相反的面侧具有第2电极(122)；
在上述厚度方向上，还具备与上述第2电极电连接的第2导电部件(30)，该第2导电部件(30)与作为上述导电部件的第1导电部件之间夹着上述半导体芯片；
上述密封树脂体将上述第2导电部件的与上述第1导电部件对置的对置面也一体地密封；
上述第1导电部件，作为上述周围部，具有作为上述密接部的第1密接部以及上述非密接部；
上述第2导电部件，在与上述第1导电部件对置的对置面具有第2密接部(304)，该第2密接部(304)是上述密封树脂体所密接的部分并且在上述厚度方向的平面视图下以与上述非密接部的至少一部分重叠的方式设置。
8.如权利要求7所述的半导体装置，其特征在于，
上述第2密接部以与上述非密接部的整个区域重叠的方式设置。
9.如权利要求7所述的半导体装置，其特征在于，
上述第2密接部以与将上述安装部包围的上述非密接部中的仅周向的一部分重叠的方式设置。
10.如权利要求7～9中任一项所述的半导体装置，其特征在于，
上述第2密接部是表面连续地形成凹凸的粗化部。
CN201880015263.6A 2017-03-22 2018-02-05 半导体装置 Active CN110383464B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017056316 2017-03-22
JP2017-056316 2017-03-22
JP2017117217A JP6696480B2 (ja) 2017-03-22 2017-06-14 半導体装置
JP2017-117217 2017-06-14
PCT/JP2018/003734 WO2018173511A1 (ja) 2017-03-22 2018-02-05 半導体装置

Publications (2)

Publication Number Publication Date
CN110383464A true CN110383464A (zh) 2019-10-25
CN110383464B CN110383464B (zh) 2023-06-30

Family

ID=63796723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880015263.6A Active CN110383464B (zh) 2017-03-22 2018-02-05 半导体装置

Country Status (3)

Country Link
US (1) US10943859B2 (zh)
JP (1) JP6696480B2 (zh)
CN (1) CN110383464B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6696480B2 (ja) 2017-03-22 2020-05-20 株式会社デンソー 半導体装置
JP6737221B2 (ja) * 2017-04-11 2020-08-05 株式会社デンソー 電動パワーステアリング制御装置および電子ユニット。
JP2020145271A (ja) * 2019-03-05 2020-09-10 トヨタ自動車株式会社 半導体装置
JP7120150B2 (ja) * 2019-05-14 2022-08-17 株式会社デンソー 半導体モジュール
CN115244684A (zh) * 2020-03-11 2022-10-25 罗姆股份有限公司 半导体器件
JP2022125445A (ja) * 2021-02-17 2022-08-29 三菱電機株式会社 半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147266A (ja) * 2006-12-07 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2014098004A1 (ja) * 2012-12-19 2014-06-26 富士電機株式会社 半導体装置
CN105722633A (zh) * 2013-12-09 2016-06-29 株式会社电装 金属构件及其表面加工方法、半导体装置及其制造方法、复合成型体
JP2016143846A (ja) * 2015-02-05 2016-08-08 三菱電機株式会社 半導体装置
JP2016197706A (ja) * 2014-12-10 2016-11-24 株式会社デンソー 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP2002231883A (ja) 2001-01-31 2002-08-16 Hitachi Ltd パワー半導体モジュールおよびそれを用いた電力変換装置
JP2005311019A (ja) 2004-04-21 2005-11-04 Hitachi Ltd 半導体パワーモジュール
JP2011082305A (ja) * 2009-10-06 2011-04-21 Renesas Electronics Corp 半導体装置およびその製造方法
JP6483440B2 (ja) 2012-09-07 2019-03-13 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
DE112016007241B4 (de) * 2016-09-20 2021-08-19 Mitsubishi Electric Corporation Halbleitervorrichtung
US11437333B2 (en) * 2016-12-30 2022-09-06 Texas Instruments Incorporated Packaged semiconductor device with a reflow wall
JP6696480B2 (ja) 2017-03-22 2020-05-20 株式会社デンソー 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147266A (ja) * 2006-12-07 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2014098004A1 (ja) * 2012-12-19 2014-06-26 富士電機株式会社 半導体装置
CN105722633A (zh) * 2013-12-09 2016-06-29 株式会社电装 金属构件及其表面加工方法、半导体装置及其制造方法、复合成型体
JP2016197706A (ja) * 2014-12-10 2016-11-24 株式会社デンソー 半導体装置及びその製造方法
JP2016143846A (ja) * 2015-02-05 2016-08-08 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN110383464B (zh) 2023-06-30
US20190355656A1 (en) 2019-11-21
JP2018160653A (ja) 2018-10-11
US10943859B2 (en) 2021-03-09
JP6696480B2 (ja) 2020-05-20

Similar Documents

Publication Publication Date Title
CN110383464A (zh) 半导体装置
CN107004662B (zh) 半导体装置及其制造方法
US9905494B2 (en) Semiconductor device
JP5649142B2 (ja) 封止型半導体装置及びその製造方法
WO2018173511A1 (ja) 半導体装置
JP2016072575A (ja) 半導体装置およびその製造方法
JP2015170810A (ja) 半導体装置
US10672677B2 (en) Semiconductor package structure
CN108604579B (zh) 电子装置及其制造方法
JP2016018866A (ja) パワーモジュール
JP2013539919A (ja) 半導体モジュールおよび半導体モジュールを製造する方法
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
JP2014154613A (ja) 半導体装置およびその製造方法
CN213026110U (zh) 半导体器件
CN106663639A (zh) 半导体装置
JP2017123360A (ja) 半導体モジュール
US20150237718A1 (en) Power semiconductor device
JP3812549B2 (ja) 半導体装置
JP6538513B2 (ja) 半導体パワーモジュールおよび移動体
JP5884625B2 (ja) 半導体デバイス
JP2014220329A (ja) 半導体装置の製造方法
WO2022249812A1 (ja) 半導体装置
WO2022249803A1 (ja) 半導体装置
JP3656744B2 (ja) 半導体装置
JP2013179230A (ja) 半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant