JP2020145271A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020145271A JP2020145271A JP2019039545A JP2019039545A JP2020145271A JP 2020145271 A JP2020145271 A JP 2020145271A JP 2019039545 A JP2019039545 A JP 2019039545A JP 2019039545 A JP2019039545 A JP 2019039545A JP 2020145271 A JP2020145271 A JP 2020145271A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- roughened area
- sealing body
- area
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 半導体装置の耐久性に与える影響を抑制しつつ、金属板に粗面化エリアを設ける。【解決手段】 半導体装置は、半導体素子と、半導体素子を封止する封止体と、封止体によって保持された金属板とを備える。金属板は、封止体の内部に位置する内側部分と、封止体の外部に位置する外側部分とを有する。金属板の一表面は、非粗面化エリアと、非粗面化エリアよりも表面粗さの大きい粗面化エリアとを有する。非粗面化エリアは、金属板の内側部分と外側部分との両者に亘って延びている。【選択図】図5
Description
本明細書が開示する技術は、半導体装置に関する。
特許文献1に、半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子を封止する封止体と、封止体によって保持された金属板とを備える。金属板の一表面には、封止体との密着性を高めるために、レーザ照射による粗面化エリアが設けられている。
金属板の表面に粗面化エリアを設けると、金属板の機械的強度が変化することによって、半導体装置の耐久性に影響を与えるおそれがある。このような懸念は、レーザ照射に限られず、様々な手法による粗面化にも共通し得る。本明細書では、半導体装置の耐久性に与える影響を抑制しつつ、金属板に粗面化エリアを設けるための技術を提供する。
本明細書が開示する半導体装置は、半導体素子と、半導体素子を封止する封止体と、封止体によって保持された金属板とを備える。金属板は、封止体の内部に位置する内側部分と、封止体の外部に位置する外側部分とを有する。金属板の一表面は、非粗面化エリアと、非粗面化エリアよりも表面粗さの大きい粗面化エリアとを有する。非粗面化エリアは、金属板の内側部分と外側部分との両者に亘って延びている。
上記した半導体装置では、金属板が、封止体の内部に位置する内側部分と、封止体の外部に位置する外側部分とを有している。このような構成であると、封止体の外部に位置する外側部分に、意図せず外力が作用することがある。金属板の外側部分に外力が作用すると、金属板の内側部分と外側部分との間の境界(即ち、外側部分の根元)において、比較的に大きな応力が生じ得る。従って、そのような部分に粗面化エリアが設けられていると、半導体装置の耐久性に影響を与えるおそれが高くなる。この点に関して、本明細書が開示する半導体装置では、非粗面化エリアが、金属板の内側部分と外側部分との両者に亘って延びている。このように、金属板の内側部分と外側部分との間の境界では、少なくとも部分的に非粗面化エリアが設けられていると、半導体装置の耐久性に与える影響を抑制しつつ、金属板に粗面化エリアを設けることができる。
本技術の一実施形態において、粗面化エリアの少なくとも一部は、封止体の内部に位置しており、非粗面化エリアの少なくとも一部は、封止体の外部に位置してもよい。この場合、粗面化エリアと非粗面化エリアとの間の境界の少なくとも一部が、封止体の内部に位置してもよい。このような構成は、粗面化エリアを、金属板の主に内側部分に設ける場合に有効である。粗面化エリアを、金属板の内側部分に設けることで、例えば金属板と封止体との間の密着性を高めることができる。
上記した実施形態では、粗面化エリアと非粗面化エリアとの間の境界の全部が、封止体の内部に位置していてもよい。このような構成によると、半導体装置の耐久性に与える影響を十分に抑制しつつ、金属板に粗面化エリアを設けることができる。
本技術の一実施形態において、金属板の前記した一表面は、半導体素子が実装された実装エリアをさらに有してもよい。この場合、粗面化エリアは、封止体の内部において、実装エリアを取り囲んでいてもよい。このような構成によると、実装エリアを取り囲む粗面化エリアに、封止体が強く密着することによって、封止体による半導体素子の密封性を高めることができる。
上記した実施形態では、金属板が、実装エリアを有する厚肉部分と、厚肉部分から封止体の外部へ延びるとともに厚肉部分よりも厚みの小さい薄肉部分とを有してもよい。この場合、粗面化エリアと非粗面化エリアとの間の境界は、薄肉部分に位置していてもよい。このような構成によると、金属板の広い範囲に粗面化エリアを設けることができ、封止体による半導体素子の密封性をより高めることができる。
上記した実施形態では、薄肉部分が、厚肉部分から延びる幅広部分と、幅広部分から封止体の外部へ延びる幅狭部分とを有してもよい。この場合、粗面化エリアと非粗面化エリアとの間の境界は、幅狭部分に位置してもよい。このような構成によると、封止体による半導体素子の密封性を維持しながら、半導体装置の電気的特性(例えば、インダクタンス)を向上することができる。
本技術の一実施形態において、粗面化エリアにおける比表面積(Sa)は、5〜16であってよい。一例ではあるが、このような微細な凹凸を有する粗面化エリアは、例えばレーザ照射によって形成することができ、その詳細は、例えば特開2016−197706号公報(特許文献1)に開示されている。
本技術の他の実施形態では、粗面化エリアが、金属板の主に外側部分に設けられてもよい。即ち、粗面化エリアの一部又は全部が、封止体の外部に位置しており、非粗面化エリアの一部又は全部が、封止体の内部に位置してもよい。そして、粗面化エリアと非粗面化エリアとの間の境界の少なくとも一部が、封止体の外部に位置してもよい。粗面化エリアを設ける目的や、そのための粗面化エリアの具体的な構成については、特に限定されない。いずれの場合においても、非粗面化エリアが、金属板の内側部分と外側部分との両者に亘って延びていればよい。
図面を参照して、実施例の半導体装置10を説明する。本実施例の半導体装置10は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の一部を構成することができる。なお、本明細書における電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。
図1、図2に示すように、半導体装置10は、半導体素子12と、半導体素子12を封止する封止体14とを備える。封止体14は、絶縁性の材料で構成されている。特に限定されないが、本実施例における封止体14は、例えばエポキシ樹脂といった、封止用材料で構成されている。封止体14は、概して板形状を有しており、上面14a、下面14b、第1端面14c、第2端面14d、第1側面14e及び第2側面14fを有する。
半導体素子12は、パワー半導体素子であって、半導体基板12aと上面電極12bと下面電極12cとを有する。上面電極12bは、半導体基板12aの上面に位置しており、下面電極12cは、半導体基板12aの下面に位置している。上面電極12bと下面電極12cは、半導体基板12aを介して互いに電気的に接続される。特に限定されないが、本実施例における半導体素子12は、スイッチング素子であり、上面電極12bと下面電極12cとの間を、選択的に導通及び遮断することができる。上面電極12b及び下面電極12cは、例えばアルミニウム、ニッケル、金といった、金属を用いて構成されている。
一例ではあるが、本実施例における半導体素子12は、IGBT(Insulated Gate Bipolar Transistor)とダイオードとが一体化されたRC(Reverse Conducting)−IGBTである。上面電極12bは、IGBTのエミッタ及びダイオードのアノードに接続されており、下面電極12cは、IGBTのコレクタ及びダイオードのカソードに接続されている。なお、他の実施形態として、半導体素子12は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であってもよい。この場合、上面電極12bは、MOSFETのソースに接続され、下面電極12cは、MOSFETのドレインに接続される。
半導体装置10は、第1導体板16と第2導体板18とをさらに備える。第1導体板16と第2導体板18は、封止体14によって保持されており、半導体素子12を挟んで互いに対向している。第1導体板16の上面16aは、封止体14の内部に位置しており、半導体素子12の下面電極12cと電気的に接続されている。第1導体板16の下面16bは、封止体14の下面14bに露出している。これにより、第1導体板16は、半導体素子12と電気的に接続された回路の一部を構成するとともに、半導体素子12の熱を外部へ放出する放熱板としても機能することができる。なお、特に限定されないが、第1導体板16の上面16aと、半導体素子12の下面電極12cとの間は、はんだ付けによって接合されている。
同様に、第2導体板18の下面18bは、封止体14の内部に位置しており、半導体素子12の上面電極12bと電気的に接続されている。但し、第2導体板18の下面18bと、半導体素子12の上面電極12bとの間には、導体スペーサ20が介挿されている。第2導体板18の上面18aは、封止体14の上面14aに露出している。これにより、第2導体板18についても、半導体素子12と電気的に接続された回路の一部を構成するとともに、半導体素子12の熱を外部へ放出する放熱板としても機能することができる。なお、特に限定されないが、第2導体板18の下面18bと導体スペーサ20との間は、はんだ付けによって接合されている。また、導体スペーサ20と半導体素子12の上面電極12bとの間も、はんだ付けによって接合されている。
半導体装置10は、第1電力端子22と、第2電力端子24と、複数の信号端子26とを備える。第1電力端子22及び第2電力端子24は、封止体14の第1端面14cから突出している。第1電力端子22は、封止体14の内部において第1導体板16と電気的に接続されており、第2電力端子24は、封止体14の内部において第2導体板18と電気的に接続されている。これにより、第1電力端子22と第2電力端子24との間は、半導体素子12を介して電気的に接続されている。複数の信号端子26は、封止体14の第2端面14dから突出している。各々の信号端子26は、半導体素子12の信号パッド(図示省略)と電気的に接続されている。
図3、図4に示すように、第1導体板16と第1電力端子22は、金属板30によって一体に構成されている。金属板30を構成する具体的な金属については特に限定されない。一例ではあるが、本実施例における金属板30は、銅で構成された母材30aの両面に、ニッケル膜30bが形成されている。金属板30は、厚肉部分32と薄肉部分34とを有する。薄肉部分34は、厚肉部分32よりも厚みが小さく、厚肉部分32から細長く延びている。厚肉部分32は、半導体装置10において第1導体板16を構成し、薄肉部分34は、半導体装置10において第1電力端子22を構成する。なお、他の実施形態として、金属板30は、全体に亘って一定の厚みを有してもよい。
金属板30の一表面40は、実装エリア40aと粗面化エリア40bと非粗面化エリア40cとを有する。実装エリア40aは、半導体装置10において、半導体素子12が実装される範囲である。実装エリア40aは、金属板30の厚肉部分32(即ち、第1導体板16)に位置している。粗面化エリア40bは、レーザ照射によって粗面化された範囲である。粗面化エリア40bは、主に厚肉部分32に設けられており、実装エリア40aを取り囲んでいる。但し、粗面化エリア40bの一部は、薄肉部分34(即ち、第1電力端子22)に位置している。金属板30に粗面化エリア40bが設けられていると、金属板30と封止体14との間の密着性が高まることで、封止体14による半導体素子12の密封性が向上する。
非粗面化エリア40cは、レーザ照射による粗面化が施されていない範囲である。そのことから、粗面化エリア40bは、非粗面化エリア40cよりも表面粗さが大きい範囲と定義される。非粗面化エリア40cは、金属板30の薄肉部分34に位置している。従って、粗面化エリア40bと非粗面化エリア40cとの間の境界40xも、金属板30の薄肉部分34に位置している。ここで、粗面化エリア40bにおける表面粗さの程度については、特に限定されない。一例ではあるが、粗面化エリア40bにおける比表面積Saは5〜16であってもよく、それにより、金属板30と封止体14との間の密着性を十分に高めることができる。
図5に示すように、半導体装置10に組み込まれた金属板30は、封止体14の内部に位置する内側部分36と、封止体14の外部に位置する外側部分38とを有する。このような構成であると、封止体14の外部に位置する外側部分38に、意図せず外力が作用することがある。金属板30の外側部分38に外力が作用すると、金属板30の内側部分36と外側部分38との間の境界30x(即ち、外側部分38の根元)において、比較的に大きな応力が生じ得る。従って、そのような部分に粗面化エリア40bが設けられていると、半導体装置10の耐久性に影響を与えるおそれが高くなる。粗面化エリア40bでは、非粗面化エリア40cと比較して、金属板30の機械的強度が変化し得るためである。
上記の点に関して、本実施例の半導体装置10では、粗面化エリア40bと非粗面化エリア40cとの間の境界40xが、封止体14の内部に位置しており、非粗面化エリア40cが、金属板30の内側部分36と外側部分38との両者に亘って延びている。このように、金属板30の内側部分36と外側部分38との間の境界30xでは、少なくとも部分的に非粗面化エリア40cが設けられていると、半導体装置10の耐久性に与える影響を抑制しつつ、金属板30に粗面化エリア40bを設けることができる。特に限定されないが、同様の金属板30は、第2導体板18及び第2電力端子24にも採用されている。即ち、第2導体板18及び第2電力端子24についても、同様の金属板30によって一体に構成されている。
粗面化エリア40bと非粗面化エリア40cとの間の境界40xと、金属板30の内側部分36と外側部分38との間の境界30xとの間の距離Dは、特に限定されないが、例えば1.5ミリメートル以上とすることができる。
図6に示すように、他の実施例の半導体装置10aでは、金属板30の薄肉部分34が、厚肉部分32から延びる幅広部分34aと、幅広部分34aから封止体14の外部へ延びる幅狭部分34bとを有してもよい。この場合、粗面化エリア40bと非粗面化エリア40cとの間の境界40xは、幅狭部分34bに位置するとよい。このような構成によると、封止体14による半導体素子12の密封性を維持しながら、第1電力端子22(又は第2電力端子24)を部分的に拡幅することによって、半導体装置10の電気的特性(例えば、インダクタンス)を向上することができる。
上述した半導体装置10、10aでは、粗面化エリア40bと非粗面化エリア40cとの間の境界40xの全部が、封止体14の内部に位置している。このような構成によると、半導体装置10の耐久性に与える影響を十分に抑制しつつ、金属板30に粗面化エリア40bを設けることができる。しかしながら、図7に示すように、他の実施例の半導体装置10bでは、粗面化エリア40bと非粗面化エリア40cとの間の境界40xの一部が、封止体14の外部に位置していてもよい。このような構成であっても、非粗面化エリア40cが、金属板30の内側部分36と外側部分38との両者に亘って延びていることで、半導体装置10の耐久性に与える影響を少なくとも部分的に抑制することができる。
なお、図7に示す半導体装置10bに関して、金属板30の内側部分36と外側部分38との間の境界30xでは、金属板30の幅方向Wの中央部分Yにおいて、比較的に大きな応力が発生しやすい。従って、粗面化エリア40bと非粗面化エリア40cとの間の境界40xの一部を封止体14の外部に位置させる場合でも、当該中央部分Yについては非粗面化エリア40cとすることが有効である。なお、ここでいう中央部分Yとは、金属板30の内側部分36と外側部分38との間の境界30xを含み、かつ、金属板30の幅方向Wの中央を含む部分を意味する。
上述した半導体装置10、10a、10bでは、金属板30が、厚肉部分32と薄肉部分34とを有しており、粗面化エリア40bと非粗面化エリア40cとの間の境界40xが、薄肉部分34に位置している。このような構成によると、金属板30の広い範囲に粗面化エリア40bを設けることができ、封止体14による半導体素子12の密封性をより高めることができる。しかしながら、他の実施形態として、粗面化エリア40bと非粗面化エリア40cとの間の境界40xの一部又は全部が、薄肉部分34ではなく、厚肉部分32に位置してもよい。
上述した半導体装置10、10a、10bでは、金属板30と封止体14との間の密着性を向上するために、粗面化エリア40bが金属板30の主に内側部分36に設けられている。しかしながら、他の実施形態として、粗面化エリア40bは、金属板30の主に外側部分38に設けられてもよい。この場合、例えば粗面化エリア40bの全部が封止体14の外部に位置し、非粗面化エリア40cの全部が封止体14の内部に位置してもよい。そして、粗面化エリア40bと非粗面化エリア40cとの間の境界40xの全体が、封止体14の外部に位置してもよい。粗面化エリア40bを設ける目的や、そのための粗面化エリア40bの具体的な構成については、特に限定されない。いずれの場合においても、非粗面化エリア40cが、金属板30の内側部分36と外側部分38との両者に亘って延びていることで、粗面化エリア40bが半導体装置10の耐久性に与える影響を有意に抑制することができる。
上述した半導体装置10、10a、10bでは、金属板30が、半導体装置10において第1導体板16及び第1電力端子22(又は、第2導体板18及び第2電力端子24)を構成する。しかしながら、本明細書で開示する技術は、このような金属板30に限られず、封止体14から突出する様々な金属板にも同様に適用することができる。例えば、その金属板は、各々の信号端子26を構成するものであってもよいし、第1電力端子16(又は第2電力端子24)のみを構成するものであってもよい。あるいは、その金属板は、半導体素子12と電気的に接続された端子でなくてもよい。
以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体素子
14:封止体
16:第1導体板
18:第2導体板
20:導体スペーサ
22:第1電力端子
24:第2電力端子
26:信号端子
30:金属板
32:金属板の厚肉部分
34:金属板の薄肉部分
36:金属板の内側部分
38:金属板の外側部分
40:金属板の一表面
40a:実装エリア
40b:粗面化エリア
40c:非粗面化エリア
12:半導体素子
14:封止体
16:第1導体板
18:第2導体板
20:導体スペーサ
22:第1電力端子
24:第2電力端子
26:信号端子
30:金属板
32:金属板の厚肉部分
34:金属板の薄肉部分
36:金属板の内側部分
38:金属板の外側部分
40:金属板の一表面
40a:実装エリア
40b:粗面化エリア
40c:非粗面化エリア
Claims (7)
- 半導体素子と、
前記半導体素子を封止する封止体と、
前記封止体によって保持された金属板と、を備え、
前記金属板は、前記封止体の内部に位置する内側部分と、前記封止体の外部に位置する外側部分とを有し、
前記金属板の一表面は、非粗面化エリアと、前記非粗面化エリアよりも表面粗さの大きい粗面化エリアとを有し、
前記非粗面化エリアは、前記金属板の前記内側部分と前記外側部分との両者に亘って延びている、
半導体装置。 - 前記粗面化エリアの少なくとも一部は、前記封止体の内部に位置しており、
前記非粗面化エリアの少なくとも一部は、前記封止体の外部に位置しており、
前記粗面化エリアと前記非粗面化エリアとの間の境界の少なくとも一部が、前記封止体の内部に位置している、請求項1に記載の半導体装置。 - 前記粗面化エリアと前記非粗面化エリアとの間の前記境界の全部が、前記封止体の内部に位置している、請求項2に記載の半導体装置。
- 前記金属板の前記一表面は、前記半導体素子が実装された実装エリアをさらに有し、
前記粗面化エリアは、前記封止体の内部において、前記実装エリアを取り囲んでいる、請求項2又は3に記載の半導体装置。 - 前記金属板は、前記実装エリアを有する厚肉部分と、前記厚肉部分から前記封止体の外部へ延びるとともに前記厚肉部分よりも厚みの小さい薄肉部分とを有し、
前記粗面化エリアと前記非粗面化エリアとの間の前記境界は、前記薄肉部分に位置している、請求項4に記載の半導体装置。 - 前記薄肉部分は、前記厚肉部分から延びる幅広部分と、前記幅広部分から前記封止体の外部へ延びる幅狭部分とを有し、
前記粗面化エリアと前記非粗面化エリアとの間の前記境界は、前記幅狭部分に位置している、請求項5に記載の半導体装置。 - 前記粗面化エリアにおける比表面積(Sa)は5〜16である、請求項1から6のいずれか一項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019039545A JP2020145271A (ja) | 2019-03-05 | 2019-03-05 | 半導体装置 |
PCT/JP2019/045292 WO2020179143A1 (ja) | 2019-03-05 | 2019-11-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019039545A JP2020145271A (ja) | 2019-03-05 | 2019-03-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020145271A true JP2020145271A (ja) | 2020-09-10 |
Family
ID=72337816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019039545A Pending JP2020145271A (ja) | 2019-03-05 | 2019-03-05 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2020145271A (ja) |
WO (1) | WO2020179143A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6578900B2 (ja) * | 2014-12-10 | 2019-09-25 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP6686691B2 (ja) * | 2016-05-16 | 2020-04-22 | 株式会社デンソー | 電子装置 |
JP6696480B2 (ja) * | 2017-03-22 | 2020-05-20 | 株式会社デンソー | 半導体装置 |
-
2019
- 2019-03-05 JP JP2019039545A patent/JP2020145271A/ja active Pending
- 2019-11-19 WO PCT/JP2019/045292 patent/WO2020179143A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2020179143A1 (ja) | 2020-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11545419B2 (en) | Semiconductor package having an additional material with a comparative tracking index (CTI) higher than that of encapsulant resin material formed between two terminals | |
US7514777B2 (en) | Power semiconductor module | |
JP2007073743A (ja) | 半導体装置 | |
JP6439750B2 (ja) | 半導体装置 | |
US20220199578A1 (en) | Semiconductor device | |
CN110600457B (zh) | 半导体装置 | |
WO2020241346A1 (ja) | 半導体装置 | |
JP5754398B2 (ja) | 半導体装置 | |
JP6272213B2 (ja) | 半導体装置 | |
JP2017112131A (ja) | 半導体モジュールおよび半導体装置 | |
JP2020145271A (ja) | 半導体装置 | |
CN110858568B (zh) | 半导体装置 | |
KR20180023365A (ko) | 파워 모듈 | |
US20220278006A1 (en) | Semiconductor device | |
JP2020188162A (ja) | 半導体装置 | |
JP7120470B2 (ja) | 半導体装置 | |
US20220392819A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2019140175A (ja) | 半導体モジュール | |
JP7159609B2 (ja) | 半導体装置 | |
JP3995618B2 (ja) | 半導体装置 | |
JP2020188105A (ja) | 半導体モジュール | |
JP2020188107A (ja) | 半導体モジュール | |
JP2023079704A (ja) | 半導体装置 | |
JP2022123611A (ja) | 半導体装置 | |
JP2021093499A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210322 |