CN107004662B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107004662B
CN107004662B CN201580066323.3A CN201580066323A CN107004662B CN 107004662 B CN107004662 B CN 107004662B CN 201580066323 A CN201580066323 A CN 201580066323A CN 107004662 B CN107004662 B CN 107004662B
Authority
CN
China
Prior art keywords
mentioned
solder
oxidation film
concave
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580066323.3A
Other languages
English (en)
Other versions
CN107004662A (zh
Inventor
林英二
小林涉
野村英司
神田和辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority claimed from PCT/JP2015/006035 external-priority patent/WO2016092791A1/ja
Publication of CN107004662A publication Critical patent/CN107004662A/zh
Application granted granted Critical
Publication of CN107004662B publication Critical patent/CN107004662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

半导体装置具备：半导体芯片(11、11H、11L)，在一面(11a)具有电极(12)；上述半导体芯片的一面侧的第1导电部件(23、23H、23L)；金属部件(18、18H、18L)，具有基材(19a)和被膜(19b)，并夹设于上述半导体芯片与上述第1导电部件之间；上述半导体芯片的电极与上述金属部件之间的第1焊料(17)；以及上述金属部件与上述第1导电部件之间的第2焊料(22)。上述被膜具有上述基材的表面上的金属薄膜(20)和凹凸氧化膜(21、31、32)。上述凹凸氧化膜在上述金属部件的表面中的、将上述第1焊料所连接的第1连接区域(18d)与上述第2焊料所连接的第2连接区域(18e)相连的连接区域(18f)的至少一部分，配置在上述金属薄膜上。

Description

半导体装置及其制造方法
关联申请的相互参照
本申请基于2014年12月10日申请的日本专利申请号2014－250186号、以及2015年5月14日申请的日本专利申请号2015―99403号、以及2015年11月13日申请的日本专利申请号2015―223330号，在此引用其记载内容。
技术领域
本公开涉及在半导体芯片的一面侧经由金属部件配置有第1导电部件、形成于一面的电极与金属部件通过第1焊料连接、并且金属部件与第1导电部件通过第2焊料连接而成的半导体装置以及其制造方法。
背景技术
例如如专利文献1所示，已知有在半导体芯片(半导体元件)的一面侧经由金属部件(块体)配置有第1导电部件(第2金属板)、形成于一面的电极与金属部件通过第1焊料连接、并且金属部件与第1导电部件通过第2焊料连接而成的半导体装置。
在该半导体装置中，在半导体芯片中的与一面相反的背面侧配置有第2导电部件(第1金属板)，形成于背面的电极与第2导电部件利用第3焊料连接。另外，利用密封树脂体(模制树脂)将半导体芯片密封，各导电部件的表面中的与半导体芯片相反的面成为从密封树脂体露出的散热面。半导体装置形成了能够将半导体芯片的热量向两面侧进行散热的两面散热构造。
如上述那样，在金属部件夹设于半导体芯片与第1导电部件之间的构成中，配置于半导体芯片与金属部件之间的第1焊料在回流时在金属部件的表面浸润扩展，存在流入第2焊料侧的隐患。另外，配置于金属部件与第1导电部件之间的第2焊料在回流时在金属部件的表面浸润扩展，存在流入第1焊料侧的隐患。
在这种情况下，一方的焊料相对于所希望的量变多，另一方的焊料相对于所希望的量变少。因此，担心产生焊料量增加所导致的短路、焊料量减少所导致的焊料寿命降低、焊料溢出所导致的生产设备污染等不良情况。
另外，已知在第1焊料与电极所成的角度为钝角的情况下，与成为锐角的情况相比，热应力变大。例如若第2焊料流入第1焊料侧，第1焊料的量增加，则担心由于热应力导致电极产生裂缝。
特别是，在上述两面散热构造的半导体装置中，为了分别在两面侧配置冷却器，需要管理散热面间的距离。因此，在半导体芯片的厚度方向上，为了吸收各部件的高度的偏差，增多第2焊料而进行回流。因此，在回流时，存在第2焊料在金属部件的表面浸润扩展并流入第1焊料侧的隐患。即，存在第1焊料与一面的电极所成的角度成为钝角的隐患。
现有技术文献
专利文献
专利文献1：日本特开2007－103909号公报
发明内容
本公开的目的在于提供一种能够抑制第1焊料以及第2焊料中的一方朝向另一方浸润扩展的半导体装置及其制造方法。
在本公开的第一方式中，半导体装置具备：半导体芯片，在一面具有电极；第1导电部件，被配置在上述半导体芯片的一面侧；金属部件，具有使用金属材料而形成的基材、以及形成于上述基材的表面的被膜，并夹设于上述半导体芯片与上述第1导电部件之间；第1焊料，被配置在上述半导体芯片的电极与上述金属部件之间，连接上述电极与上述金属部件；以及第2焊料，被配置在上述金属部件与上述第1导电部件之间，连接上述金属部件与上述第1导电部件，上述被膜具有：金属薄膜，形成在上述基材的表面；以及表面连续地呈凹凸的凹凸氧化膜，是与上述金属薄膜的主要成分的金属相同的金属的氧化物，在上述金属部件的表面中的将上述第1焊料所连接的第1连接区域与上述第2焊料所连接的第2连接区域相连的连接区域的至少一部分，上述凹凸氧化膜被配置在上述金属薄膜上。
根据上述的半导体装置，由于在连接区域中的金属薄膜上设置凹凸氧化膜，因此与未设置凹凸氧化膜的构成即金属薄膜的表面露出的构成相比，能够降低设有凹凸氧化膜的部分的对于焊料的浸润性。另外，由于凹凸氧化膜的表面形成连续的凹凸形状即粗化面，因此与平坦面相比，能够降低对于焊料的浸润性。通过以上，能够抑制第1焊料以及第2焊料的一方在金属部件的表面浸润扩展并流入另一方。例如能够通过凹凸氧化膜阻拦第2焊料的浸润扩展，抑制第2焊料流入第1焊料侧。
作为替代方案，上述凹凸氧化膜也可以是向上述金属薄膜的表面的激光照射膜。通过激光的照射，使金属薄膜的表面熔融并且蒸发(气化)。然后，使熔融而气化后的金属薄膜蒸镀到被照射了激光的部分和其周边部分。由此，本发明人确认到了能够在金属薄膜上形成表面连续地成为凹凸的凹凸氧化膜。
在本公开的第二方式中，一种半导体装置的制造方法，该半导体装置具备：半导体芯片，在一面具有电极；第1导电部件，被配置在上述半导体芯片的一面侧；金属部件，具有使用金属材料而形成的基材、以及形成于上述基材的表面的被膜，并夹设于上述半导体芯片与上述第1导电部件之间；第1焊料，被配置在上述半导体芯片的电极与上述金属部件之间，连接上述电极与上述金属部件；以及第2焊料，被配置在上述金属部件与上述第1导电部件之间，连接上述金属部件与上述第1导电部件，上述被膜具有：金属薄膜，形成在上述基材的表面；以及表面连续地呈凹凸的凹凸氧化膜，形成在上述金属薄膜上，是与上述金属薄膜的主要成分的金属相同的金属的氧化物，在上述半导体装置的制造方法中，准备形成有上述金属薄膜的上述基材，向上述金属薄膜的表面照射脉冲振荡的激光，在上述金属部件的表面中的将上述第1焊料所连接的第1连接区域与上述第2焊料所连接的第2连接区域相连的连接区域的至少一部分，形成上述凹凸氧化膜，在形成上述凹凸氧化膜之后，通过上述第1焊料连接上述半导体芯片的电极与上述金属部件，通过上述第2焊料连接上述金属部件与上述第1导电部件。
在上述的半导体装置的制造方法中，能够通过激光的照射形成表面连续地成为凹凸的凹凸氧化膜。因此，能够抑制第1焊料以及第2焊料的一方在金属部件的表面浸润扩展并流入另一方。例如能够通过凹凸氧化膜阻拦第2焊料的浸润扩展，第2焊料流入第1焊料侧。
附图说明
关于本公开的上述目的及其他目的、特征或优点，通过一边参照附图一边进行下述的详细叙述而变得更加明确。附图是：
图1是表示第1实施方式的半导体装置的概略结构的俯视图。
图2是沿着图1的II-II线的剖面图。
图3是放大了图2中虚线所示的区域III的剖面图。
图4是表示凹凸氧化膜的形成方法的俯视图。
图5是放大了图4的区域V的俯视图。
图6是表示第2焊料即将回流之前的剖面图。
图7是表示第2焊料的回流时的剖面图。
图8是表示第1变形例的剖面图。
图9是表示实施例1的结果的图。
图10是表示实施例2的结果的图。
图11是表示实施例3的结果的图。
图12是表示实施例4的结果的图。
图13是表示实施例5的结果的图。
图14是表示实施例6的结果的图。
图15是表示第2实施方式的半导体装置中的接头以及凹凸氧化膜的概略结构的剖面图。
图16是表示接头以及凹凸氧化膜的第2变形例的剖面图。
图17是表示第3实施方式的半导体装置的概略结构的剖面图。
图18是表示第4实施方式的半导体装置的概略结构的剖面图。
图19是表示接头以及凹凸氧化膜的第3变形例的剖面图。
图20是表示接头以及凹凸氧化膜的第4变形例的剖面图。
图21是表示第5实施方式的半导体装置的概略结构的剖面图。
图22是表示第6实施方式的半导体装置的概略结构的剖面图。
图23是表示第7实施方式的半导体装置的概略结构的俯视图。
图24是省略了半导体装置中的密封树脂体的俯视图。
图25是表示第1散热片中的凹凸氧化膜的形成范围的俯视图。
图26是表示第2散热片以及主端子中的凹凸氧化膜的形成范围的俯视图。
图27是沿着图23的XXVII－XXVII线的剖面图。
具体实施方式
以下，参照附图说明本公开的实施方式。在以下所示的各实施方式中，对共用以及相关的要素赋予相同的附图标记。将后述的半导体芯片的厚度方向表示为Z方向，将与Z方向正交的一方向表示为X方向。另外，将与Z方向以及X方向这两个方向正交的方向表示为Y方向。只要没有特别否定，将沿着由上述X方向以及Y方向规定的XY面的形状设为平面形状。
(第1实施方式)
首先，基于图1～图3，对半导体装置的概略结构进行说明。
如图1以及图2所示，半导体装置10具备半导体芯片11、密封树脂体15、接头(Terminal)18、第1散热片23、以及第2散热片27。而且，半导体装置10具备信号端子16和主端子25、28作为外部连接用的端子。这种半导体装置10已知为构成三相转换器的6个臂中的一个臂的所谓1-in-1封装，例如被装入车辆的转换器电路。
半导体芯片11是在硅等半导体基板形成有绝缘栅双极晶体管(IGBT)等功率晶体管而成。在本实施方式中，形成n沟道型的IGBT，并且形成有与IGBT反并联连接的续流二极管(FWD)。即，在半导体芯片11形成有RC(Reverse Conducting，逆导型)-IGBT。半导体芯片11形成为平面大致矩形状。
IGBT以及FWD形成为在Z方向上流过电流的所谓纵型构造，半导体芯片11在Z方向上的一面11a以及与一面11a相反的背面11b分别具有电极。在一面11a形成有发射极电极12。该发射极电极12相当于“一面的电极”。发射极电极12也兼作FWD的阳极电极。发射极电极12从为了保护IGBT和FWD而配置于一面11a的保护膜13露出。保护膜13例如包含聚酰亚胺而构成。另外，不仅是发射极电极12，未图示的焊盘也从保护膜13露出。该焊盘包含栅电极用的焊盘等。
另一方面，在背面11b的大致整个面形成有集电极电极14。该集电极电极14相当于“背面的电极”。集电极电极14也兼作FWD的阴极电极。
密封树脂体15例如由环氧类树脂构成。密封树脂体15形成为平面大致矩形状，具有与Z方向正交的一面15a、与一面15a相反的背面15b、以及将一面15a与背面15b相连的侧面15c。一面15a以及背面15b例如成为平坦面。
在半导体芯片11的焊盘上，经由未图示的焊线(Bonding wire)电连接有信号端子16。信号端子16如图1所示那样向Y方向延伸设置，并从密封树脂体15的侧面15c之一向外部突出。
在半导体芯片11的发射极电极12经由第1焊料17连接有接头18。在本实施方式中，作为第1焊料17使用了无钎剂(Fluxless)的焊料。接头18相当于“金属部件”。
接头18夹设于半导体芯片11与第1散热片23之间。接头18由于位于半导体芯片11与第1散热片23的热传导、电传导路径的中途，因此为了确保热传导性以及电传导性，主要使用金属材料而形成。如图3所示，接头18具有由金属材料构成的基材19a和形成于基材19a的表面的被膜19b。在本实施方式中，作为基材19a的材料采用了Cu。
接头18形成大致棱柱状、更详细地说是大致四棱柱状(换言之是大致长方体状)。接头18作为其表面，具有与第1散热片23对置的第1对置面18a、与半导体芯片11对置的第2对置面18b、以及将两对置面18a、18b相连的侧面18c。第1对置面18a以及第2对置面18b也被称作大致四棱柱状的底面。接头18的与第1对置面18a以及第2对置面18b正交的方向、即接头18的厚度方向与Z方向大致平行。
在本实施方式中，接头18的表面中的、第2对置面18b的大致整个面成为供第1焊料17连接的第1连接区域18d。同样，第1对置面18a的大致整个面成为供后述的第2焊料22连接的第2连接区域18e。而且，侧面18c成为将第1连接区域18d与第2连接区域18e相连的连接区域18f。
被膜19b具有形成于基材19a的表面的金属薄膜20、以及与构成金属薄膜20的主要成分的金属相同的金属的氧化物、并且是表面连续地形成凹凸的凹凸氧化膜21。
金属薄膜20是以金属为构成材料的膜。本实施方式的金属薄膜20以Ni为主要成分。金属薄膜20例如通过镀覆、蒸镀形成。金属薄膜20例如通过非电解镀Ni形成于基材19a的表面。金属薄膜20除了作为主要成分的Ni之外，还包含P(磷)。
金属薄膜20形成于基材19a的整个表面。在金属薄膜20的表面中的、成为接头18的侧面18c的部分如图3所示形成有凹部20a。该凹部20a如后述那样，通过脉冲振荡的激光的照射而形成。例如以每一个脉冲形成一个凹部20a。凹部20a与激光的光斑对应。另外，在激光的扫描方向上，相邻的凹部20a相连。各凹部20a的宽度为5μm～300μm。另外，凹部20a的深度为0.5μm～5μm。
此外，若凹部20a的深度比0.5μm浅，则激光照射下的金属薄膜20的表面的熔融以及蒸镀变得不充分，难以形成后述的凹凸氧化膜21。若凹部20a的深度比5μm深，则金属薄膜20的表面容易产生熔融飞散，相比于蒸镀，基于熔融飞散的表面形成会成为主导，难以形成凹凸氧化膜21。
凹凸氧化膜21形成在金属薄膜20上。在本实施方式中，形成在金属薄膜20的表面中的、成为接头18的侧面18c的部分上。凹凸氧化膜21形成于接头18的4个侧面18c的整周上。而且，凹凸氧化膜21形成于侧面18c的整个面即各侧面18c的整个面。因此，凹凸氧化膜21形成于连接区域18f。
凹凸氧化膜21是通过向金属薄膜20照射激光而将构成金属薄膜20的金属氧化而形成的。即，凹凸氧化膜21是通过将金属薄膜20的表层氧化而形成于金属薄膜20的表面的氧化物的膜。因此，也可以说金属薄膜20的一部分提供了凹凸氧化膜21。
在本实施方式中，构成凹凸氧化膜21的成分之中，80％为NI2O3，，10％为NiO，10％为Ni。这样，凹凸氧化膜21的主要成分是作为金属薄膜20的主要成分的Ni的氧化物。凹凸氧化膜21的平均膜厚为10nm～几百nm。凹凸氧化膜21是沿着具有凹部20a的金属薄膜20的表面的凹凸而形成的。另外，以比凹部20a的宽度细的间距形成有凹凸。即，形成有非常微小的凹凸。换言之，以较细的间距形成有多个凸部21a(柱状体)。例如凸部21a的平均宽度为1nm～300nm，凸部21a间的平均间隔为1nm～300nm。
在接头18的第1对置面18a上经由第2焊料22连接有第1散热片23。在本实施方式中，作为第2焊料22，使用了无钎剂的焊料。第1散热片23相当于“第1导电部件”。以下，也将第1焊料17以及第2焊料22称为焊料17、22。
第1散热片23发挥将半导体芯片11所产生的热量向半导体装置10的外部散热的散热功能、以及将半导体芯片11与后述的主端子25进行电中继的功能。这种第1散热片23使用热传导性优于第2焊料22的材料形成。例如，能够采用Cu、Cu合金、Al合金等热传导性以及电传导性优异的金属材料。在本实施方式中，使用Cu而形成。
第1散热片23中的与接头18对置的对置面23a被密封树脂体15覆盖。另一方面，与对置面23a相反的面成为从密封树脂体15的一面15a露出的散热面23b。该散热面23b与一面15a成为大致一个面。此外，将对置面23a以及散热面23b相连的侧面23c也被密封树脂体15覆盖。
在第1散热片23的对置面23a上，以在从Z方向投影观察时包围接头18的方式形成有槽24。环状的槽24是为了将在回流(Reflow)时从第1散热片23与接头18的对置区域溢出的多余的第2焊料22吸收(存储)而设置的。第2焊料22在从Z方向投影观察时，配置于槽24内以及被该槽24包围的区域。
在第1散热片23连结有主端子25。该主端子25经由接头18以及第1散热片23而与半导体芯片11的发射极电极12电连接。主端子25从第1散热片23向Y方向、并且是与信号端子16相反的方向延伸设置。而且，主端子25从密封树脂体15的侧面15c中的、与信号端子16突出的面相反的面向外部突出。主端子25既可以作为引线框的一部分而与第1散热片23一体地形成，也可以是另一部件的主端子25连接于第1散热片23。
在半导体芯片11的集电极电极14经由第3焊料26连接有第2散热片27。第2散热片27相当于“第2导电部件”。第2散热片27也与第1散热片23同样，具有将半导体芯片11所产生的热量向半导体装置10的外部散热的散热功能、以及将半导体芯片11与后述的主端子28进行电中继的功能。在本实施方式中，第2散热片27使用Cu而形成。
第2散热片27中的、与半导体芯片11对置的对置面27a被密封树脂体15覆盖。另一方面，与对置面27a相反的面成为从密封树脂体15的背面15b露出的散热面27b。该散热面27b与背面15b大致成为一个面。此外，将对置面27a以及散热面27b相连的侧面27c也被密封树脂体15覆盖。
在第2散热片27连结有主端子28。该主端子28经由第2散热片27而与半导体芯片11的集电极电极14电连接。主端子28从第2散热片27向Y方向、并且是与主端子25相同的方向延伸设置。而且，主端子28从密封树脂体15的侧面15c中的与主端子25突出的面相同的面向外部突出。主端子28既可以作为引线框的一部分而与第2散热片27一体地形成，也可以是另一部件的主端子28连接于第2散热片27。
接下来，基于图4～图7，对上述半导体装置10的制造方法的一个例子进行说明。
首先，准备构成半导体装置10的各要素。即，分别准备半导体芯片11、信号端子16、接头18、第1散热片23、主端子25、第2散热片27、以及主端子28。对这些准备工序中的接头18的准备工序进行说明。如以下所示，接头18的准备工序由于照射激光，因此也被称作照射工序。另外，由于形成被膜19b，因此也被称作被膜形成工序。
在接头18的准备工序中，首先，准备具有基材19a和被膜19b中的金属薄膜20的接头18。在本实施方式中，在基材19a的整个表面上，通过非电解镀Ni形成金属薄膜20。金属薄膜20的膜厚的目标值例如为10μm左右。
接着，通过对接头18的侧面18c中的金属薄膜20的表面照射脉冲振荡的激光，从而使金属薄膜20的表面熔融以及蒸发。具体而言，通过照射激光，使金属薄膜20的表面的部分熔融并且蒸发(气化)，并在外部空气中使其浮游。脉冲振荡的激光被调整成，能量密度比0J/cm2大且为100J/cm2以下，脉冲宽度为1μ秒以下。为了满足该条件，可以采用YAG激光、YVO4激光、光纤激光等。例如在YAG激光的情况下，能量密度为1J/cm2以上即可。在通过非电解镀Ni形成金属薄膜20的情况下，如后述那样例如以5J/cm2左右也能够对金属薄膜20进行加工。此外，能量密度也被称作脉冲注量(Pulse fluence)。
此时，通过使激光的光源与接头18相对地移动，从而如图4所示，将激光依次照射到侧面18c的多个位置。此外，既可以使激光的光源移动，也可以使接头18移动。而且，也可以通过镜的旋转动作而扫描激光。即，也可以通过扫描激光，依次向侧面18c的多个位置照射激光。
激光对照射面的照射角度不特别限定。例如对于接头18的侧面18c，从与该侧面18c正交的方向照射激光。此外，对于与X方向正交的侧面18c，在Y方向上扫描激光，向直线上的多个位置依次照射激光。对于与Y方向正交的侧面18c，在X方向上扫描激光，向直线上的多个位置依次照射激光。
在与X方向正交的侧面18c的情况下，例如沿Y方向扫描激光而结束从侧面18c的一端至另一端的照射后，在Z方向上将激光的照射区域错开。即，在Z方向上扫描激光。然后，同样地在Y方向上进行扫描，从一端至另一端照射激光。重复上述过程，对侧面18c的大致整个区域照射激光。即，对YZ坐标中的规定间距的网格点照射激光。
在本实施方式中，以使相邻的激光的光斑(基于1脉冲的照射范围)在Y方向上重叠一部分的方式，在Y方向上扫描激光。另外，以使相邻的激光的光斑在Z方向上重叠一部分的方式，在Z方向上扫描激光。对于与Y方向正交的侧面18c也以相同方式实施。由此，能够在侧面18c的大致整个面上形成凹凸氧化膜21。此外，在图4中，示出了将激光照射至侧面18c的中途的状态。
这样，照射激光使金属薄膜20的表面熔融、气化，从而在金属薄膜20的表面形成多个凹部20a。另外，侧面18c的金属薄膜20的平均厚度比不照射激光的第1对置面18a以及第2对置面18b的金属薄膜20的平均厚度薄。
接着，使熔融了的金属薄膜20的部分凝固。具体而言，使熔融而气化了的金属薄膜20蒸镀到被照射了激光的部分及其周边部分。这样，通过蒸镀熔融而气化后的金属薄膜20，在金属薄膜20的表面上形成凹凸连续的凹凸氧化膜21。由此，在基材19a上除了金属薄膜20之外还形成包含凹凸氧化膜21的被膜19b，接头18的准备结束。
如上述那样，以使激光的光斑在例如Y方向上重叠一部分的方式沿Y方向扫描激光，并且以使光斑在Z方向上重叠一部分的方式沿Z方向扫描激光。因此，与激光的光斑对应地形成的多个凹部20a在Y方向上相连，并且在Z方向上也相连。由此，如图5所示，侧面18c的激光照射痕迹(凹部20a)呈鱗状。
此外，本发明人深刻研究后得知，在激光的照射中，在使能量密度为比100J/cm2大的150J/cm2、或300J/cm2的情况下，未形成凹凸氧化膜21。另外，在照射连续振荡的激光而并非脉冲振荡的情况下，也未形成凹凸氧化膜21。
接下来，实施基于第1焊料17以及第2焊料22的连接工序。在本实施方式中，首先在第2散热片27的对置面27a上经由第3焊料26(例如焊箔)配置半导体芯片11。接着，在半导体芯片11上，以使第1焊料17成为半导体芯片11侧的方式配置例如预先在两面配置有焊料17、22作为预焊的接头18。第2焊料22为了将半导体装置10中的高度的公差偏差吸收而留有富余较多地配置。
然后，在该层叠状态下使焊料17、22、26回流(第一次回流)，由此将半导体芯片11与第2散热片27经由第3焊料26而连接，将半导体芯片11与接头18经由第1焊料17而连接。关于第2焊料22，由于还没有作为连接对象的第1散热片23，因此在表面张力下成为以接头18的第1对置面18a的中心为顶点隆起的形状。
接着，利用焊线连接信号端子16与半导体芯片11的焊盘。然后，如图6所示，以使对置面23a成为上方的方式将第1散热片23配置在台座29上，以使接头18成为下方的方式将通过第一次回流而一体化的连接体配置在第1散热片23的对置面23a上。
接着，如图7所示，使第1散热片23成为下方而进行回流(第二次回流)。此时，对构造体施加负载，使半导体装置10的高度成为规定的高度。在本实施方式中，通过使隔件30夹设在台座29与第2散热片27的对置面27a之间，并与两者接触，使得半导体装置10的高度成为规定的高度。即，台座29与隔件30作为高度调整部件发挥功能。
如上述那样，由于向接头18与第1散热片23之间供给了较多的第2焊料22，因此在第二次回流中，接头18与第1散热片23之间的第2焊料22充足，能够进行可靠的连接。另外，由于上述负载的施加等，从接头18与第1散热片23之间压出多余的第2焊料22。然而，在本实施方式中，在接头18的侧面18c的大致整个面形成有凹凸氧化膜21。因此，多余的第2焊料22不会在接头18的侧面18c浸润扩展，而是在第1散热片23的对置面23a浸润扩展，进而收容于槽24。
此外，第一次回流以及第二次回流被设为氢气氛下的减压回流。由此，能够通过还原来去除焊接中不需要的金属表面的自然氧化膜、例如在接头18、第1散热片23、以及第2散热片27的表面上形成的自然氧化膜。因此，能够使用无钎剂的焊料作为各焊料17、22、26。另外，通过减压，能够抑制在焊料17、22、26产生空位。此外，由于凹凸氧化膜21也通过还原减薄厚度，因此利用激光的照射形成期望厚度的凹凸氧化膜21，以便即使还原也残留凹凸氧化膜21。
若连接工序结束，则接着利用传递模塑法进行密封树脂体15的成形。在本实施方式中，以各散热片23、27被完全覆盖的方式形成密封树脂体15。在该情况下，将成形的密封树脂体15连同散热片23、27的一部分一起进行切削，从而使各散热片23、27的散热面23b、27b露出。
此外，也可以以将各散热片23、27的散热面23b、27b按压于成型模具的腔室壁面并使其紧贴的状态，对密封树脂体15进行成形。在该情况下，在成形密封树脂体15的时刻，散热面23b、27b从密封树脂体15露出。因此，不再需要成形后的切削。
然后，通过去除引线框的不需要部分，能够获得半导体装置10。
接下来，对上述半导体装置10的效果进行说明。
在本实施方式中，在接头18的表面中的侧面18c形成有凹凸氧化膜21。即，在将第1连接区域18d与第2连接区域18e相连的连接区域18f形成有凹凸氧化膜21。若这样设置凹凸氧化膜21，则与未设有凹凸氧化膜21的构成、即金属薄膜20的表面露出的构成相比较，能够使对于焊料17、22的浸润性降低。
另外，通过具有凹凸氧化膜21，在接头18的表面形成有微小的凹凸。这样，在粗化面中，焊料17、22难以进入凹部。因此，焊料17、22的一部分与接头18的接触面积变小，焊料17、22的一部分由于表面张力而成为球状。即，接触角变大。因此，能够在形成了凹凸氧化膜21的部分降低对于焊料17、22的浸润性。
通过以上，能够抑制第1焊料17以及第2焊料22的一方在接头18的表面浸润扩展并流入另一方。在本实施方式中，虽然为了吸收高度而使用较多的第2焊料22，但能够利用凹凸氧化膜21阻拦第2焊料22的浸润扩展。由此，能够抑制第2焊料22向第1焊料17侧流入。即，能够抑制第1焊料17的量增加、第1焊料17与发射极电极12的和Z方向正交的一面所成的角成为钝角。因此，能够抑制因热应力导致发射极电极12产生裂缝。
另外，在本实施方式中，在接头18的侧面18c设有凹凸氧化膜21。侧面18c设于相比于第1连接区域18d在Z方向上更远离发射极电极12的位置。另外，侧面18c设于相比于第2连接区域18e在Z方向上更远离第1散热片23的位置。因此，针对侧面18c，可以对焊料17、22的浸润扩展不考虑毛细现象。因此，能够抑制凹凸氧化膜21所带来的效果被毛细现象抵消而弱化。
另外，若设置凹凸氧化膜21，则与密封树脂体15的接触面积增加。而且，密封树脂体15与凹凸氧化膜21的凸部21a缠绕而产生锚定效果。因此，接头18与密封树脂体15的紧贴性提高，能够抑制密封树脂体15的剥离。
此外，在本实施方式中，示出了在接头18的侧面18c整个面上设置凹凸氧化膜21的例子。然而，形成于侧面18c的凹凸氧化膜21的范围不被上述例子限定。侧面18c是连接区域18f。因此，若在侧面18c的至少一部分设置凹凸氧化膜21，则能够抑制第1焊料17以及第2焊料22的一方朝向另一方浸润扩展。优选的是，遍及侧面18c的整周设置凹凸氧化膜21较好。在4个侧面18c中的任何一个中也能够抑制第1焊料17以及第2焊料22的一方朝向另一方浸润扩展。
例如，也可以如图8所示的第1变形例那样，仅在接头18的侧面18c中的、从第1对置面18a侧的端部起一部分的范围内设置凹凸氧化膜21。然而，认为凹凸氧化膜21的Z方向的长度长、即宽度宽的话，在回流时抑制第1焊料17以及第2焊料22中的一方流入另一方的效果较好。因此，优选的是如上述那样在侧面18c的整个面上设置凹凸氧化膜21。
接下来，对本发明人通过试验等确认到的具体的实施例进行说明。
(实施例1)
本发明人对凹凸氧化膜21的有无以及凹凸氧化膜21的形成范围与焊料浸润之间的关系进行了确认。将其结果表示在图9中。此时，通过上述制造方法形成半导体装置10并进行了评价。在无凹凸氧化膜21时，以不会向接头18产生浸润扩展的第2焊料22的量作为基准量，以基准量和基准量的3倍量进行了比较。另外，分别准备了将侧面18c中的凹凸氧化膜21的形成范围设为整个面、从第1对置面18a侧的端部起至侧面18c的1/2、从第1对置面18a侧的端部起至侧面18c的1/3这三种，进行了比较。此时，使用了以能量密度12J/cm2对通过非电解镀Ni形成的金属薄膜20照射激光而形成的凹凸氧化膜21。
如图9所示，在没有凹凸氧化膜21的情况下，在3倍量时，第2焊料22向接头18的侧面18c浸润扩展，并产生了向第1焊料17侧的流入。另一方面，如本实施方式所示，可知在将凹凸氧化膜21设于侧面18c的整个面的情况下，即使设为3倍量，第2焊料22也未向接头18浸润扩展。
另外，在仅在侧面18c中的、从第1对置面18a侧的端部至侧面18c的1/2处设有凹凸氧化膜21的情况下，即便将第2焊料22设为3倍量，第2焊料22也未向接头18浸润扩展。另外，在仅在侧面18c中的、从第1对置面18a侧的端部至侧面18c的1/3处设有凹凸氧化膜21的情况下，即便将第2焊料22设为3倍量，第2焊料22也未向接头18浸润扩展。
根据以上可知，通过设置凹凸氧化膜21，相比于使金属薄膜20的表面露出的构成，能够使对于焊料17、22的浸润性降低。另外，可知通过在从第1对置面18a侧的端部到至少一部分的范围内设置凹凸氧化膜21，能够抑制第2焊料22向接头18浸润扩展。
(实施例2)
本发明人对金属薄膜20的有无、金属薄膜20的种类、以及凹凸氧化膜21的有无、与焊桥的产生容易程度之间的关系进行了确认。将其结果表示在图10中。此时，通过上述制造方法形成半导体装置10并进行了评价。即，在形成凹凸氧化膜21的情况下，以能量密度6J/cm2对金属薄膜20照射激光，之后通过氢气氛下的减压回流进行了焊接。关于金属薄膜20，分别评价了通过电镀Ni形成的金属薄膜20和通过非电解镀Ni形成的金属薄膜20。
另外，对于各种情况，对材料公差目标值(以下，表示为材料公差Typ)和材料公差max进行了评价。材料公差Typ示出使构成半导体装置10的各要素即半导体芯片11、接头18、第1散热片23、以及第2散热片27各自的厚度为材料公差的目标值的状态，此时，为了形成第2焊料22，使用了一张规定厚度的焊箔。另一方面，在材料公差max下，为了模拟半导体芯片11、接头18、第1散热片23、以及第2散热片27各自的厚度为材料公差的最大值(上限值)时的第2焊料22的溢出，将用于形成第2焊料22的上述焊箔设为1.5张。然后，对第2焊料22是否在接头18的侧面18c浸润扩展并与第1焊料17形成桥部进行了确认。
如图10所示，在未设置金属薄膜20的情况下，即接头18仅由基材19构成的情况下，即使是材料公差Typ下，172次中也有5次产生了桥部。另外，在材料公差max的情况下，2次中2次均产生了桥部。在通过电镀Ni形成金属薄膜20、且无凹凸氧化膜21的情况下，在材料公差Typ下，226次中1次都没产生桥部。然而，在材料公差max的情况下，2次中2次均产生了桥部。在通过电镀Ni形成金属薄膜20，且有凹凸氧化膜21的情况下，在材料公差Typ下，24次中1次都没产生桥部。然而，在材料公差max的情况下，4次中4次均产生了桥部。
在通过非电解镀Ni形成金属薄膜20、且无凹凸氧化膜21的情况下，在材料公差Typ下，4次中1次都没产生桥部。然而，在材料公差max的情况下，6次中6次均产生了桥部。在通过非电解镀Ni形成金属薄膜20、且有凹凸氧化膜21的情况下，在材料公差Typ中，4次中1次都没产生桥部，在材料公差max的情况下，也是12次中1次都没产生桥部。
通过以上可知，若对通过非电解镀Ni形成的金属薄膜20照射激光并形成凹凸氧化膜21，则对抑制桥部的产生、即降低对于焊料17、22的浸润性有效。
(实施例3)
本发明人对能量密度与焊料浸润之间的关系进行了确认。并将其结果表示在图11中。此时，通过上述制造方法形成半导体装置10并进行了评价。另外，对接头18的侧面18c整个面照射了激光。另外，作为第2焊料22，使用了掺有Ni球的厚度为0.1mm的SnCuNiP。
如图11所示，在通过电镀Ni形成金属薄膜20的情况下，在能量密度2J/cm2时，在作为加工面的侧面18c的整个面上确认到了焊料17、22的浸润扩展。在4～10J/cm2时，在侧面18c的一部分确认到了焊料17、22的浸润扩展。在12J/cm2以上时，焊料17、22未在侧面18c上浸润扩展。
另一方面，在通过非电解镀Ni形成金属薄膜20的情况下，在能量密度2J/cm2时，在侧面18c的整个面上确认到了焊料17、22的浸润扩展。然而，在4J/cm2以上时，焊料17、22未在侧面18c上浸润扩展。此外，在2J/cm2时，几乎看不到图5所示的鱗状的激光照射痕迹(凹部20a)，在4J/cm2以上时，能够确认到鱗状的激光照射痕迹(凹部20a)。
通过以上可知，在通过非电解镀Ni形成的金属薄膜20的情况下，能够通过更低能量的激光的照射降低对于焊料17、22的浸润性。另外可知，在通过电镀Ni形成的金属薄膜20的情况下，虽然相比于非电解镀Ni能量更高，但是能够以低于100J/cm2的能量的激光的照射来降低对于焊料17、22的浸润性。
(实施例4)
本发明人对能量密度与凹凸氧化膜21的膜厚之间的关系进行了确认。并将其结果表示在图12中。在图12中，用实线表示通过非电解镀Ni形成的金属薄膜20，用虚线表示通过电镀Ni形成的金属薄膜20。此外，通过俄歇电子能谱法测量了凹凸氧化膜21的膜厚。图12所示的氧化膜厚是凹凸氧化膜21的膜厚的n＝5的平均值。
如图12所示，可知在通过非电解镀Ni形成的金属薄膜20的情况下，若照射的激光的能量密度较低，则氧化膜厚变薄，若能量密度较高，则氧化膜厚变厚。具体而言，在4J/cm2时，氧化膜厚约为11nm，在10J/cm2时，氧化膜厚约为108nm。
另一方面，可知在通过电镀Ni形成的金属薄膜20的情况下，也是若照射的激光的能量密度较低，则氧化膜厚变薄，若能量密度较高，则氧化膜厚变厚。具体而言，在2J/cm2时，氧化膜厚约为5nm，在10J/cm2时，氧化膜厚约为60nm。
通过以上可知，如果激光的照射条件相同，则相比于通过电镀Ni形成的金属薄膜20，通过非电解镀Ni形成的金属薄膜20时的凹凸氧化膜21的膜厚更厚。认为这是因为，通过非电解镀Ni形成的金属薄膜20(Ni－P)的熔点，虽然和P的含量有关，但也有约800度左右，通过电镀Ni形成的金属薄膜20(Ni)的熔点约为1450度。由于通过非电解镀Ni形成的金属薄膜20熔点更低，因此在较低的能量的激光下熔融以及蒸发，凹凸氧化膜21的膜厚变厚。
(实施例5)
本发明人对激光照射后的凹凸氧化膜21的膜厚与第二次回流后的凹凸氧化膜21的膜厚之间的关系进行了确认。并将其结果表示在图13中。此时，通过上述制造方法形成半导体装置10并进行了评价。另外，通过俄歇电子能谱法测量了凹凸氧化膜21的膜厚。另外，以7J/cm2对通过非电解镀Ni形成的金属薄膜20照射激光，形成了凹凸氧化膜21。图13所示的氧化膜厚是凹凸氧化膜21的膜厚的n＝6的平均值。
如图13所示，激光照射后的氧化膜厚约为62nm。与此相对，第二次回流后的氧化膜厚约为33nm。即，通过在还原气氛下实施回流，使得氧化膜被还原了约30nm。换言之，凹凸氧化膜21被还原了约一半。然而，确认了对于焊料17、22的浸润性时，在激光照射后以及第二次回流后，焊料17、22都没有浸润扩展。
通过以上可知，由于还原气氛下的回流，凹凸氧化膜21的膜厚变薄。此外，对于通过电镀Ni形成的金属薄膜20的氧化膜厚的变化未做评价。然而，认为关于通过电镀Ni形成的金属薄膜20上的凹凸氧化膜21，氧化膜厚也同样会在还原气氛下减少。
根据实施例2－5(图10－13)所示的结果，认为在通过电镀Ni形成的金属薄膜20的情况下，若能量密度小于12J/cm2，则即使形成凹凸氧化膜21，也较薄，因此在回流时的还原作用下，不会残留具有抑制焊料17、22的浸润扩展的膜厚的凹凸氧化膜21。因此，若采用如通过非电解镀Ni形成的金属薄膜20那样以熔点较低的金属作为主要成分的金属薄膜20，则能够以较低能量的激光加厚凹凸氧化膜21的膜厚。
(实施例6)
本发明人对仅由基材19构成的情况、无凹凸氧化膜的情况、有凹凸氧化膜的情况分别评价了剪切强度。并将其结果表示在图14中。在图14中，用实线表示有凹凸氧化膜，用虚线表示仅由基材19构成，用单点划线表示无凹凸氧化膜(有金属薄膜20)。有凹凸氧化膜以及无凹凸氧化膜时，都使用了通过非电解镀Ni形成的金属薄膜20。另外，以12J/cm2照射激光，形成了凹凸氧化膜21。另外，将形成在接头18上的树脂的材料设为与密封树脂体15相同的环氧树脂，将树脂的形状设为下表面的直径为3.57mm、上表面的直径为2.85mm、高度为3.13mm的圆锥台形状。然后，在剪切速度50μm/秒下，评价了树脂对于接头18的熔接强度即剪切强度。此时，将工件保存在175度的恒温槽内，在经过规定时间之后将工件从恒温槽中取出，以25度的室温确认了剪切强度。图14所示的剪切强度分别示出了n＝5的平均值。
如图14所示，在接头18仅具有基材19的情况下，即，不具有金属薄膜20的情况下，剪切强度随着时间的经过而降低。认为这是因为，构成基材19的Cu容易在高温下氧化、Cu的氧化膜的强度较低。
在不具有凹凸氧化膜21的情况下，金属薄膜20的表面被氧化而形成氧化膜。即，形成Ni的氧化膜。然而，Ni的氧化膜即使在高温下也较为稳定，氧化膜的生长相比于Cu更迟。因此，如图14所示，认为剪切强度的随时间降低相比于Cu更小。
在有凹凸氧化膜21的情况下，除了无凹凸氧化膜21的情况下的效果之外，还由于凹凸氧化膜21的微小凹凸而使得接触面积增加。因此，如图14所示，认为与无凹凸氧化膜21的情况相比，剪切强度更高。
通过以上，若设置凹凸氧化膜21，则能够通过微小凹凸增加接触面积，并在与密封树脂体15之间形成稳固的连接构造。特别是，若形成以Ni为主要成分的金属薄膜20，则能够长期地保持稳定的连接构造。
(第2实施方式)
本实施方式能够参照先前的实施方式。因此，对与先前的实施方式共同的部分省略说明。
在第1实施方式中，示出了在形成大致四棱柱状的接头18的侧面18c设置凹凸氧化膜21的例子。然而，接头18的形状并不限定于上述例子。如图15所示，在本实施方式中，接头18具有凸部18g，并在第1对置面18a侧形成了凸的形状。
因此，第1对置面18a具有第2连接区域18e和包围第2连接区域18e的外周区域18h。外周区域18h设于比第2连接区域18e更远离第1散热片23的位置。另外，由于具有凸部18g，将侧面18c分为两个。详细地说，侧面18c具有将第2连接区域18e与外周区域18h相连的第1分割面18ca、以及将外周区域18h与第2对置面18b相连的第2分割面18cb。而且，在两个分割面18ca、18cb上形成有凹凸氧化膜21。
即使采用这种构成，也能够起到与第1实施方式相同的效果。此外，如图15中空心箭头所示，通过从与Z方向正交的方向照射激光，能够在分割面18ca、18cb形成凹凸氧化膜21。
另外，在图16所示的第2变形例中，接头18形成为锥台形状。即，侧面18c形成为倾斜面(锥面)。而且，在呈倾斜的侧面18c的整个面形成有凹凸氧化膜21。在该情况下，也是如空心箭头所示，通过从与Z方向正交的方向照射激光，能够形成凹凸氧化膜21。
除此以外，也可以在侧面18c上的、从第2对置面18b侧的端部起的一部分范围内设置凹凸氧化膜21。另外，也可以在侧面18c上的、远离第1对置面18a以及第2对置面18b这两方的位置设置凹凸氧化膜21。另外，也可以在侧面18c上设置多段凹凸氧化膜21，例如可以在Z方向上相互平行地设置多个凹凸氧化膜21。
(第3实施方式)
本实施方式能够参照先前的实施方式。因此，对与先前的实施方式共同的部分省略说明。
如图17所示，接头18具有作为从第1对置面18a侧的端部至规定范围的部分的第1侧面部18c1、以及作为第1侧面部18c1与第2对置面18b之间的部分的第2侧面部18c2作为侧面18c。在图17中，第2侧面部18c2形成向外侧变凸的曲线形状(所谓R形状)，在从Z方向观察时，第2侧面部18c2也与半导体芯片11对置。
凹凸氧化膜21仅形成于侧面18c中的第1侧面部18c1，并未形成于第2侧面部18c2。第1焊料17如图17所示那样连接于接头18的表面中的第2对置面18b以及第2侧面部18c2。即，由第2对置面18b与第2侧面部18c2构成了第1连接区域18d。另外，由第1侧面部18c1构成了连接区域18f。
具有这种第2侧面部18c2的接头18的基材19通过对金属块进行冲压加工而形成。在冲压加工时，若从金属块冲切出基材19，则可形成R形状的第2侧面部18c2。在本实施方式中，将第2侧面部18c2在Z方向上配置于半导体芯片11侧。在其上方，如上述那样在第2侧面部18c2上不形成凹凸氧化膜21，而是仅在第1侧面部18c1上形成凹凸氧化膜21。
因此，在回流时，在第2侧面部18c2上也浸润扩展有第1焊料17，能够形成良好的角焊缝(Fillet)。由此，与在第2侧面部18c2设置凹凸氧化膜21的构成相比，能够较宽地获取用于将半导体芯片11所产生的热量传递到接头18的散热路径。
此外，在上述中，将第2侧面部18c2示为侧面18c的一部分，但也能够作为第2对置面18b的一部分而获取。在该情况下，第2对置面18b具有中央部、以及包围中央部并将中央部与侧面18c相连的向外侧变凸的R部。
(第4实施方式)
本实施方式能够参照先前的实施方式。因此，对与先前的实施方式共同的部分省略说明。
在第1实施方式中，示出了在接头18的侧面18c形成凹凸氧化膜21的例子。换言之，示出了通过来自与Z方向正交的方向的激光的照射所形成的凹凸氧化膜21的例子。与此相对，在本实施方式中，特征在于，在接头18的表面中的第1对置面18a以及第2对置面18b的至少一方形成凹凸氧化膜21这一点。
在图18所示的例子中，与上述第2实施方式(参照图15)同样，接头18具有凸部18g。第1对置面18a具有第2连接区域18e与外周区域18h，相比于第2连接区域18e，外周区域18h在Z方向上与第1散热片23之间的对置距离更长。而且，在外周区域18h形成有凹凸氧化膜21。
若接头18与第1散热片23之间的对置区域较窄，则第2焊料22也会因毛细现象而浸润扩展。因此，在平坦的第1对置面18a中的外周区域18h设有凹凸氧化膜21的情况下，凹凸氧化膜21所带来的效果被毛细现象抵消而变弱。与此相对，在本实施方式中，在接头18设置凸部18g，使第2连接区域18e为凸部18g的前端面，使外周区域18h相对于第2连接区域18e成为台阶面。因此，接头18与第1散热片23的对置距离相比于第2连接区域18e在外周区域18h更长。而且，由于在对置距离较长的外周区域18h设有凹凸氧化膜21，因此能够减少或者消除毛细现象所带来的浸润扩展的效果。即，能够有效地抑制虽然在对置面18a设置凹凸氧化膜21、第1焊料17以及第2焊料22的一方却在接头18的表面浸润扩展并流入另一方的情况。
特别是，若采用凸形状的接头18，则能够通过冲压容易地形成，因此能够简化制造工序、进而减少制造成本。
在本实施方式中，示出了在凸形状的接头18中的外周区域18h设置凹凸氧化膜21的例子。然而，接头18的形状并不限定于上述例子。在图19所示的第3变形例中，接头18具有锥状的外周区域18h(倾斜面)作为第1对置面18a，并在该外周区域18h形成有凹凸氧化膜21。作为这种构成，也能够起到与在凸形状的接头18的外周区域18h设置凹凸氧化膜21的情况同等的效果。
另外，在图20所示的第4变形例中，接头18与第1实施方式相同地形成大致四棱柱状，并在平坦的第1对置面18a中的外周区域18h形成有凹凸氧化膜21。此外，在图19以及图20中，也都是如空心箭头所示那样，通过从Z方向照射激光，能够形成凹凸氧化膜21。
虽然示出了在第1对置面18a设置凹凸氧化膜21的例子，但也可以在第2对置面18b上的包围第1连接区域18d的外周区域设置凹凸氧化膜21。在该情况下，也能够起到相同的效果。另外，也可以在第1对置面18a以及第2对置面18b这两方设置凹凸氧化膜21。
而且，也可以采用在第1对置面18a以及第2对置面18b的至少一方设置凹凸氧化膜21、并且在侧面18c设有凹凸氧化膜21的构成。
(第5实施方式)
本实施方式能够参照先前的实施方式。因此，对与先前的实施方式共同的部分省略说明。
在本实施方式中，如图21所示，特征在于，除了形成于接头18的凹凸氧化膜21之外，还具备形成于第1散热片23的凹凸氧化膜31这一点。
凹凸氧化膜31也以与凹凸氧化膜21相同的条件形成。虽然省略图示，第1散热片23与接头18相同地具有例如使用Cu而形成的基材、以及例如以Ni为主要成分并形成在基材的表面的金属薄膜。而且，通过对金属薄膜的表面照射激光，由此形成了凹凸氧化膜31。
凹凸氧化膜31形成于第1散热片23的对置面23a中的、与第2焊料22连接的区域的周边。在本实施方式中，在对置面23a形成有槽24，形成为环状的槽24以及比槽24靠内侧的部分成为与第2焊料22连接的连接区域。因此，在比槽24靠外侧的部分的整个面形成有凹凸氧化膜31。即，与槽24相邻地形成有凹凸氧化膜31。因此，通过凹凸氧化膜31，能够将第2焊料22留在第2焊料22的连接区域。例如，即使第2焊料22的量较多，也能够抑制第2焊料22向槽24的外侧溢出。
此外，即使不在比槽24靠外侧的部分的整个面设置凹凸氧化膜31，通过以包围第2焊料22的方式与槽24相邻地设置凹凸氧化膜31，也能够抑制第2焊料22从槽24向外侧溢出。另外，也能够应用于不具有槽24的第1散热片23。在该情况下，通过以包围第2焊料22的方式设置凹凸氧化膜31，能够将第2焊料22留在被凹凸氧化膜31包围的区域内。
另外，通过设置凹凸氧化膜31，使得与密封树脂体15接触的接触面积增加。另外，密封树脂体15与凹凸氧化膜31的凸部缠绕而产生锚定效果。因此，能够提高第1散热片23与密封树脂体15的紧贴性，由此能够抑制密封树脂体15的剥离。
作为凹凸氧化膜21，虽然示出了第1实施方式(参照图2)的例子，但并不限定于此。也可以是其他实施方式以及上述各变形例之间的组合。
(第6实施方式)
本实施方式能够参照先前的实施方式。因此，对与先前的实施方式共同的部分省略说明。
在本实施方式中，其特征在于，如图22所示，除了形成于接头18的凹凸氧化膜21之外，还具备形成于第2散热片27的凹凸氧化膜32这一点。此外，在图22中，形成了在第5实施方式(参照图21)所示的构成中加入凹凸氧化膜32而得的构成，且半导体装置10具备凹凸氧化膜21、31、32。
凹凸氧化膜32也以与凹凸氧化膜21相同的条件形成。虽然省略图示，第2散热片27与接头18相同地具有例如使用Cu而形成的基材、以及例如以Ni为主要成分并形成在基材的表面的金属薄膜。而且，通过对金属薄膜的表面照射激光，由此形成了凹凸氧化膜32。
凹凸氧化膜32配置于第2散热片27的对置面27a中的、与第3焊料26连接的区域的周边。具体而言，以包围对置面27a中的与第3焊料26连接的区域的方式，在比第3焊料26的连接区域靠外侧的区域整个面形成有凹凸氧化膜32。因此，通过凹凸氧化膜32，能够将第3焊料26留在第3焊料26的连接区域。
此外，在第2散热片27上也能够设置用于吸收多余焊料的槽。在该情况下，通过与槽相邻地设置凹凸氧化膜32，能够抑制第3焊料26从槽向外侧溢出。
另外，通过设置凹凸氧化膜32，使得与密封树脂体15接触的接触面积增加。另外，密封树脂体15与凹凸氧化膜32的凸部缠绕而产生锚定效果。因此，能够提高第2散热片27与密封树脂体15的紧贴性，由此能够抑制密封树脂体15的剥离。
作为凹凸氧化膜21，虽然示出了第1实施方式(参照图2)的例子，但并不限定于此。也可以是第2实施方式以及上述各变形例之间的组合。
(第7实施方式)
本实施方式能够参照先前的实施方式。因此，对与先前的实施方式共同的部分省略说明。基于图23～图27，对本实施方式的半导体装置10进行说明。此外，在图23以及图24中，为了方便，省略了凹凸氧化膜32。另外，在图27中，为了方便，省略了保护膜13。在图25以及图26中，为了更加明确，对凹凸氧化膜31、32的形成范围施加了阴影。
如图24以及图27所示，半导体装置10具备构成三相转换器的一相的上下臂的两个半导体芯片11作为半导体芯片11。同样，半导体装置10具备两组信号端子16和两个接头18。另外，半导体装置10具备两个第1散热片23和两个第2散热片27。对半导体芯片11、信号端子16、接头18、第1散热片23、以及第2散热片27中的上臂的构成要素在附图标记的末尾标注了H，对下臂的构成要素在附图标记的末尾标注了L。对于除此以外的发射极电极12、集电极电极14、各焊料17、22、26，为了方便，在上臂与下臂标注了相同的附图标记。
半导体芯片11H、11L形成彼此大致相同的平面形状、具体而言是平面大致矩形状，并且具有彼此大致相同的大小和大致相同的厚度。半导体芯片11H、11L将集电极电极14配置于Z方向上彼此相同的一侧。而且，半导体芯片11H、11L在Z方向上位于大致相同的高度，并且在X方向上横向排列地配置。
如图24所示，在半导体芯片11H的焊盘上经由引线33电连接有上臂侧的信号端子16H。另外，在半导体芯片11L的焊盘上，也经由引线33电连接有下臂侧的信号端子16L。信号端子16H、16L均沿Y方向延伸设置，并从密封树脂体15的同一侧面向外部突出。信号端子16H、16L在X方向上排列地配置。
在半导体芯片11H的发射极电极12侧配置有上臂侧的第1散热片23H。第1散热片23H在从Z方向的投影观察时被设为将半导体芯片11H包覆于内。在第1散热片23H的对置面23a与半导体芯片11H的发射极电极12之间夹设有上臂侧的接头18H。而且，利用第1焊料17，将半导体芯片11H的发射极电极12与接头18H连接。
同样，在半导体芯片11L的发射极电极12侧配置有下臂侧的第1散热片23L。第1散热片23L在从Z方向的投影观察时被设为将半导体芯片11L包覆于内。在第1散热片23L的对置面23a与半导体芯片11L的发射极电极12之间夹设有下臂侧的接头18L。而且，利用第1焊料17，将半导体芯片11L的发射极电极12与接头18L连接。
在本实施方式中，接头18H、18L为相同形状。如图27所示，在接头18H、18L的侧面18c分别形成有凹凸氧化膜21。另外，第1散热片23H、23L也为相同形状，第1散热片23H与第1散热片23L以双对称方式配置。
第1散热片23(23H、23L)如图24以及图25所示那样形成平面大致L字状，并具有经由第2焊料22连接于对应的接头18的主体部23d、以及从主体部23d延伸设置的连接体部23e。在第1散热片23中的主体部23d的对置面23a形成有槽24。主体部23d中的与接头18相反的面成为第1散热片23的散热面23b。如图23所示，上臂侧的第1散热片23H的散热面23b和下臂侧的第1散热片23L的散热面23b从密封树脂体15的一面15a露出。第1散热片23H、23L的散热面23b彼此在X方向上排列。
连接体部23e以被密封树脂体15覆盖的方式被设为比主体部23d薄。在本实施方式中，主体部23d与连接体部23e在对置面23a侧成为一个面。在第1散热片23中的连接体部23e的对置面23a也形成有槽34。如图25以及图27所示，槽34形成为将连接体部23e和连接体部23e的连接对象的连接部分包围。如图27所示，连接体部23e和连接体部23e的连接对象例如后述的连接体部27e，通过焊料35而连接。焊料35与第2焊料22在相同的时刻回流。槽34是为了将从连接体部23e与连接体部23e的连接对象的对置区域溢出的多余的焊料35吸收(存储)而设置的。焊料35在从Z方向的投影观察时配置于槽34内以及被该槽34包围的区域。
在第1散热片23的对置面23a形成有凹凸氧化膜31。凹凸氧化膜31如图25中阴影所示那样，形成于对置面23a中的除了槽24内以及被槽24包围的区域和槽34内以及被槽34包围的区域之外的区域。因此，利用凹凸氧化膜31，能够抑制第2焊料22从槽24溢出。另外，利用凹凸氧化膜31，能够抑制焊料35从槽34溢出。另外，也能够提高对置面23a与密封树脂体15的紧贴性。
如图24以及图27所示，第1散热片23H的连接体部23e经由焊料35而与下臂侧的第2散热片27L的连接体部27连接。另一方面，如图24所示，第1散热片23L的连接体部23e经由焊料35而与主端子25的延伸设置部25a连接。
主端子25被设为独立于第1散热片23的部件。主端子25由于连接于直流电源的低电位侧，因此也被称作低电位电源端子或者N端子。主端子25如图25所示那样沿Y方向延伸设置，并如图23所示那样从密封树脂体15中的与信号端子16相反的侧面向外部突出。延伸设置部25a的X方向的长度即宽度比主端子25的其他部分的宽度窄。延伸设置部25a在从Z方向的投影观察时配置于第1散热片23H、23L的主体部23d之间。
在半导体芯片11H的集电极电极14侧配置有上臂侧的第2散热片27H。第2散热片27H在从Z方向的投影观察时被设为将半导体芯片11H包覆于内。在第2散热片27H的对置面27a与半导体芯片11H的集电极电极14之间夹设有第3焊料26，利用第3焊料26将第2散热片27H与半导体芯片11H的集电极电极14连接。此外，第2散热片27H的散热面27b从密封树脂体15的背面15b露出。
如图24以及图26所示，在第2散热片27H连结有主端子28H。该主端子28H由于连接于直流电源的高电位侧，因此也被称作高电位电源端子或者P端子。主端子28H既可以与第2散热片27H一体地形成，也可以连接独立于第2散热片27H的部件而成。在本实施方式中，主端子28H与第2散热片27H一体地形成。主端子28H的厚度比第2散热片27H薄，主端子28H从第2散热片27H的侧面之一向Y方向延伸设置，并如图23所示那样从与主端子25(N端子)相同的侧面向密封树脂体15的外部突出。
下臂侧的第2散热片27L在X方向上与第2散热片27H并列设置。第2散热片27L配置于半导体芯片11L的集电极电极14侧，在从Z方向的投影观察时被设为将半导体芯片11L包覆于内。在第2散热片27L的对置面27a与半导体芯片11L的集电极电极14之间也夹设有第3焊料26，利用第3焊料26，将第2散热片27L与半导体芯片11L的集电极电极14连接。第2散热片27L的散热面27b也从密封树脂体15的背面15b露出。第2散热片27H、27L的散热面27b也彼此在X方向上排列。
如图24以及图26所示，在第2散热片27L连结有主端子28L。该主端子28L由于连接于三相马达的输出线，因此也被称作输出端子或者O端子。主端子28L既可以与第2散热片27L一体地形成，也可以连接独立于第2散热片27L的部件而成。在本实施方式中，主端子28L与第2散热片27L一体地形成。主端子28L的厚度比第2散热片27L薄，主端子28L从第2散热片27L的侧面之一向Y方向延伸设置，并如图23所示那样从与主端子25(N端子)相同的侧面向密封树脂体15的外部突出。
主端子25、28H、28L中的从密封树脂体15突出的突出部分在Z方向上彼此成为大致相同的位置。另外，在X方向上，按照主端子28H(P端子)、主端子25(N端子)、主端子28L(O端子)的顺序排列地配置。
如图24、图26、以及图27所示，第2散热片27中的下臂侧的第2散热片27L具有经由第3焊料26连接于半导体芯片11L的集电极电极14的主体部27d、以及从主体部27d延伸设置的连接体部27e。连接体部27e被设为比主体部27d薄。另外，连接体部27e在从Z方向的投影观察时，以与第1散热片23H的连接体部23e重叠的方式，从主体部27d的侧面中的在X方向上与第2散热片27H对置的面延伸设置。另外，连接体部27e由于经由焊料35而与连接体部23e连接，因此具有两处弯曲部而向第1散热片23H侧延伸设置。
在第2散热片27的对置面27a形成有凹凸氧化膜32。凹凸氧化膜32如图26中阴影所示那样，在对置面27a上形成为将第3焊料26的连接区域包围。凹凸氧化膜32形成于对置面27a中的除了第3焊料26的连接区域之外的区域。凹凸氧化膜32形成至连接体部27e中的弯曲部，即形成于与主体部27d的对置面27a为大致为一个面的部分。另外，凹凸氧化膜32还形成于与主体部27d相连的主端子28H、28L的一部分。图26所示的单点划线示出了密封树脂体15的端部15d的位置。凹凸氧化膜32从第2散热片27起一体地形成至主端子28(28H、28L)中的比端部15d更靠规定距离外侧为止。主端子28中的未形成凹凸氧化膜32的部分是与未图示的总线连接的连接部分。
而且，在本实施方式中，凹凸氧化膜32还形成于主端子25。在主端子25中，凹凸氧化膜32形成至密封树脂体15的端部15d的规定距离外侧。凹凸氧化膜32排除延伸设置部25a中的与焊料35连接的连接部分、以及与未图示的总线连接的连接部分而形成。
这样构成的半导体装置10成为具备两个半导体芯片11H、11L的所谓2-in-1封装。而且，能够将半导体芯片11H、11L的热量向密封树脂体15的一面15a以及背面15b这两方进行散热。另外，各凹凸氧化膜21、31、32与上述同样地通过激光的照射而形成。
此外，附图标记36是为了将包含主端子28H的引线框定位而形成于主端子28H的贯通孔。贯通孔36形成于凹凸氧化膜32的区域外。附图标记37是为了抑制密封树脂体15的剥离而形成于第2散热片27与主端子28的连结部周边的贯通孔。附图标记38是为了抑制密封树脂体15的剥离而形成于信号端子16的贯通孔。在这些贯通孔37、38中填充有密封树脂体15。
在上述实施方式中，示出了半导体装置10为具有一个半导体芯片11的1-in-1封装、具有两个半导体芯片11的2-in-1封装的例子。然而，半导体芯片11的个数并不限定于上述例子。例如也能够应用于具有构成三相的上下臂的6个半导体芯片11的结构。
虽然示出了IGBT与FWD形成于同一芯片的例子，但也能够应用于相互形成于不同芯片的构成。
虽然示出了半导体装置10具备密封树脂体15的例子，但也能够应用于不具备密封树脂体15的构成。
虽然示出了半导体装置10具备第3焊料26、第2散热片27、以及主端子28的例子，但也能够应用于不具备它们的构成。
虽然示出了各散热片23、27中的与半导体芯片11相反的面(散热面23b、27b)从密封树脂体15露出的例子。然而，也能够应用于与半导体芯片11相反的面不从密封树脂体15露出的构成。
构成金属薄膜20的金属并不限定于Ni。另外，凹凸氧化膜21、31、32也并不限定于Ni的氧化物。作为凹凸氧化膜21、31、32，只要是与构成金属薄膜20的金属相同的金属的氧化物即可。
本公开以实施例为基准进行了叙述，但可理解为本公开并不限定于该实施例和构造。本公开也包含各种变形例和等效范围内的变形。除此之外，各种组合和形态、还有包含它们之中的仅一个要素、一个要素以上、或一个要素以下的其他组合和形态也落入本公开的范畴和思想范围内。

Claims (18)

1.一种半导体装置，具备：
半导体芯片(11、11H、11L)，在一面(11a)具有电极(12)；
第1导电部件(23、23H、23L)，被配置在上述半导体芯片的一面侧；
金属部件(18、18H、18L)，具有使用金属材料而形成的基材(19a)、以及形成于上述基材的表面的被膜(19b)，并夹设于上述半导体芯片与上述第1导电部件之间；
第1焊料(17)，被配置在上述半导体芯片的电极与上述金属部件之间，连接上述电极与上述金属部件；以及
第2焊料(22)，被配置在上述金属部件与上述第1导电部件之间，连接上述金属部件与上述第1导电部件，
上述被膜具有：金属薄膜(20)，形成在上述基材的表面；以及表面连续地呈凹凸的凹凸氧化膜(21、31、32)，是与上述金属薄膜的主要成分的金属相同的金属的氧化物，
在上述金属部件的表面中的将上述第1焊料所连接的第1连接区域(18d)与上述第2焊料所连接的第2连接区域(18e)相连的连接区域(18f)的至少一部分，上述凹凸氧化膜被配置在上述金属薄膜上，以抑制上述第1焊料和第2焊料中的一方流入到另一方，
上述凹凸氧化膜在将上述第1连接区域(18d)与上述第2连接区域(18e)相连的方向上连续地形成。
2.根据权利要求1所述的半导体装置，其中，
上述凹凸氧化膜是激光照射膜。
3.根据权利要求1所述的半导体装置，其中，
上述金属薄膜包含Ni作为主要成分。
4.根据权利要求3所述的半导体装置，其中，
上述金属薄膜是镀覆膜。
5.根据权利要求4所述的半导体装置，其中，
上述金属薄膜是无电镀覆膜。
6.根据权利要求1所述的半导体装置，其中，
上述金属部件的表面中的与上述第1导电部件对置的第1对置面(18a)具有上述第2连接区域和包围该第2连接区域的外周区域(18h)，
在与上述一面正交的方向上，上述外周区域与上述第1导电部件的对置距离比上述第2连接区域与上述第1导电部件的对置距离长，
上述凹凸氧化膜被配置在上述外周区域。
7.根据权利要求6所述的半导体装置，其中，
上述金属部件呈上述第2连接区域相对于上述外周区域突出的凸形状。
8.根据权利要求1所述的半导体装置，其中，
上述金属部件具有：第1对置面(18a)，包含上述第2连接区域，并与上述第1导电部件对置；第2对置面(18b)，包含上述第1连接区域，并与上述半导体芯片对置；以及侧面(18c)，将上述第1对置面与上述第2对置面相连，
上述凹凸氧化膜被配置在上述侧面。
9.根据权利要求8所述的半导体装置，其中，
上述凹凸氧化膜被配置在上述侧面中的从上述第1对置面侧的端部起的规定范围内。
10.根据权利要求9所述的半导体装置，其中，
上述侧面具有：第1侧面部(18c1)，是从上述第1对置面侧的端部至规定范围的部分；以及第2侧面部(18c2)，是上述第1侧面部与上述第2对置面之间的部分，并呈向外侧凸起的曲线形状，
上述第2侧面部与上述第2对置面一起构成上述第1连接区域，
上述凹凸氧化膜仅配置在上述侧面中的上述第1侧面部。
11.根据权利要求8所述的半导体装置，其中，
上述凹凸氧化膜被配置在上述侧面的整周上。
12.根据权利要求1所述的半导体装置，其中，
上述凹凸氧化膜以包围上述第2焊料的方式还被配置在上述第1导电部件中的与上述金属部件对置的对置面(23a)。
13.根据权利要求12所述的半导体装置，其中，
上述第1导电部件在与上述金属部件对置的对置面上具有用于吸收多余的上述第2焊料的槽(24)，
上述凹凸氧化膜(31)与上述槽相邻地配置。
14.根据权利要求1所述的半导体装置，其中，
上述半导体芯片在与上述一面相反的背面也具有电极(14)，
上述半导体装置还具备：
第2导电部件(27、27H、27L)，被配置在上述半导体芯片的背面侧；以及
第3焊料(26)，被配置在上述半导体芯片的背面侧的电极与上述第2导电部件之间，将上述背面侧的电极与上述第2导电部件连接。
15.根据权利要求14所述的半导体装置，其中，
上述凹凸氧化膜以包围上述第3焊料的方式还被配置在上述第2导电部件中的与上述半导体芯片对置的对置面(27a)。
16.一种半导体装置的制造方法，该半导体装置具备：
半导体芯片(11、11H、11L)，在一面(11a)具有电极(12)；
第1导电部件(23、23H、23L)，被配置在上述半导体芯片的一面侧；
金属部件(18、18H、18L)，具有使用金属材料而形成的基材(19a)、以及形成于上述基材的表面的被膜(19b)，并夹设于上述半导体芯片与上述第1导电部件之间；
第1焊料(17)，被配置在上述半导体芯片的电极与上述金属部件之间，连接上述电极与上述金属部件；以及
第2焊料(22)，被配置在上述金属部件与上述第1导电部件之间，连接上述金属部件与上述第1导电部件，
上述被膜具有：金属薄膜(20)，形成在上述基材的表面；以及表面连续地呈凹凸的凹凸氧化膜(21、31、32)，形成在上述金属薄膜上，是与上述金属薄膜的主要成分的金属相同的金属的氧化物，
上述半导体装置的制造方法包括以下步骤：
准备形成有上述金属薄膜的上述基材；
向上述金属薄膜的表面照射脉冲振荡的激光，来形成上述凹凸氧化膜；以及
在形成上述凹凸氧化膜之后，通过上述第1焊料连接上述半导体芯片的电极与上述金属部件，通过上述第2焊料连接上述金属部件与上述第1导电部件，
上述凹凸氧化膜形成在上述金属部件的表面的连接区域(18f)的至少一部分，以在通过上述第1焊料连接上述半导体芯片的电极与上述金属部件，并通过上述第2焊料连接上述金属部件与上述第1导电部件时，抑制上述第1焊料和第2焊料中的一方流入到另一方，
连接区域将上述第1焊料所连接的第1连接区域(18d)与上述第2焊料所连接的第2连接区域(18e)相连，
在将上述第1连接区域(18d)与上述第2连接区域(18e)相连的方向上连续地形成上述凹凸氧化膜。
17.根据权利要求1至15中任一项所述的半导体装置，其中，
上述半导体装置还具备将上述半导体芯片、上述第1导电部件的至少一部分、上述金属部件、上述第1焊料以及上述第2焊料一体地密封的密封树脂体(15)，
上述密封树脂体紧贴于上述凹凸氧化膜。
18.根据权利要求16所述的半导体装置的制造方法，其中，
在通过上述第1焊料连接上述半导体芯片的电极与上述金属部件，并通过上述第2焊料连接上述金属部件与上述第1导电部件之后，还包括形成密封树脂体(15)的步骤，该密封树脂体(15)将上述半导体芯片、上述第1导电部件的至少一部分、上述金属部件、上述第1焊料以及上述第2焊料一体地密封。
CN201580066323.3A 2014-12-10 2015-12-04 半导体装置及其制造方法 Active CN107004662B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2014-250186 2014-12-10
JP2014250186 2014-12-10
JP2015099403 2015-05-14
JP2015-099403 2015-05-14
JP2015223330A JP6578900B2 (ja) 2014-12-10 2015-11-13 半導体装置及びその製造方法
JP2015-223330 2015-11-13
PCT/JP2015/006035 WO2016092791A1 (ja) 2014-12-10 2015-12-04 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN107004662A CN107004662A (zh) 2017-08-01
CN107004662B true CN107004662B (zh) 2019-08-13

Family

ID=57358600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580066323.3A Active CN107004662B (zh) 2014-12-10 2015-12-04 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US10147671B2 (zh)
JP (1) JP6578900B2 (zh)
CN (1) CN107004662B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6772768B2 (ja) * 2016-11-09 2020-10-21 株式会社デンソー 半導体装置
KR101956996B1 (ko) * 2016-12-15 2019-06-24 현대자동차주식회사 양면냉각형 파워모듈
JP6512231B2 (ja) * 2017-01-27 2019-05-15 トヨタ自動車株式会社 半導体装置
JP6878930B2 (ja) * 2017-02-08 2021-06-02 株式会社デンソー 半導体装置
JP6586970B2 (ja) * 2017-03-09 2019-10-09 トヨタ自動車株式会社 半導体装置
WO2018173511A1 (ja) * 2017-03-22 2018-09-27 株式会社デンソー 半導体装置
JP6696480B2 (ja) * 2017-03-22 2020-05-20 株式会社デンソー 半導体装置
JP6724851B2 (ja) 2017-04-14 2020-07-15 株式会社デンソー 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
KR101977956B1 (ko) * 2017-06-21 2019-05-13 현대오트론 주식회사 전력반도체 모듈의 제조방법
JP2019009280A (ja) * 2017-06-23 2019-01-17 トヨタ自動車株式会社 半導体装置
JP6953859B2 (ja) * 2017-07-25 2021-10-27 株式会社デンソー 半導体装置
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置
JP2019129228A (ja) * 2018-01-24 2019-08-01 トヨタ自動車株式会社 半導体装置及びその製造方法
US11107761B2 (en) * 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
JP6995674B2 (ja) * 2018-03-23 2022-01-14 株式会社東芝 半導体装置
JP6939679B2 (ja) * 2018-03-29 2021-09-22 株式会社デンソー 半導体装置
JP2019186403A (ja) 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置
JP7159609B2 (ja) * 2018-05-15 2022-10-25 株式会社デンソー 半導体装置
JP6930495B2 (ja) * 2018-05-18 2021-09-01 株式会社デンソー 半導体装置
JP2019212801A (ja) * 2018-06-06 2019-12-12 株式会社デンソー 半導体装置およびその製造方法
JP7188915B2 (ja) * 2018-06-22 2022-12-13 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP6971931B2 (ja) * 2018-07-27 2021-11-24 日立Astemo株式会社 パワー半導体装置
JP2020047725A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 半導体装置
JP7077893B2 (ja) * 2018-09-21 2022-05-31 株式会社デンソー 半導体装置
JP6958529B2 (ja) * 2018-10-02 2021-11-02 株式会社デンソー 半導体装置
KR102574378B1 (ko) 2018-10-04 2023-09-04 현대자동차주식회사 파워모듈
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置
JP2020145271A (ja) * 2019-03-05 2020-09-10 トヨタ自動車株式会社 半導体装置
JP7120083B2 (ja) 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
JP7207150B2 (ja) 2019-05-15 2023-01-18 株式会社デンソー 半導体装置
JP7180533B2 (ja) * 2019-05-15 2022-11-30 株式会社デンソー 半導体装置
JP7172846B2 (ja) * 2019-05-15 2022-11-16 株式会社デンソー 半導体装置
US20210028084A1 (en) * 2019-07-22 2021-01-28 Intel Corporation Variable-thickness integrated heat spreader (ihs)
JP2021040012A (ja) * 2019-09-02 2021-03-11 キオクシア株式会社 半導体装置の製造方法
JP7294068B2 (ja) * 2019-11-01 2023-06-20 株式会社デンソー ターミナル、および、その製造方法
JP7327134B2 (ja) * 2019-12-12 2023-08-16 株式会社デンソー 半導体装置
JP7363682B2 (ja) 2020-06-26 2023-10-18 株式会社デンソー 半導体装置
WO2022059288A1 (ja) * 2020-09-18 2022-03-24 住友電気工業株式会社 半導体装置
US20220239662A1 (en) * 2021-01-28 2022-07-28 MSP Solutions Group LLC User management system for computing support
US20220415745A1 (en) * 2021-06-29 2022-12-29 Infineon Technologies Ag Semiconductor packages including recesses to contain solder

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180942A (zh) * 2011-10-24 2013-06-26 丰田自动车株式会社 半导体模块

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077259A (ja) 1993-06-17 1995-01-10 Matsushita Electric Ind Co Ltd 電子部品実装方法
JPH08148647A (ja) 1994-11-15 1996-06-07 Toshiba Corp 半導体装置
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP3719506B2 (ja) * 2001-12-19 2005-11-24 株式会社デンソー 半導体装置及びその製造方法
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP4770533B2 (ja) 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
JP4702196B2 (ja) 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP2007173537A (ja) 2005-12-22 2007-07-05 Mtex Matsumura Co 電子部品パッケージの表面改質方法とその表面の改質装置
JP2008247633A (ja) 2007-03-29 2008-10-16 Central Glass Co Ltd レーザー光照射によるガラス板の加工方法
JP5113462B2 (ja) 2007-09-12 2013-01-09 三星ダイヤモンド工業株式会社 脆性材料基板の面取り方法
JP5691831B2 (ja) 2011-05-18 2015-04-01 株式会社デンソー 半導体装置およびその製造方法
JP5747805B2 (ja) 2011-12-12 2015-07-15 株式会社デンソー 電子装置
JP2013247256A (ja) * 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法
US9530722B2 (en) 2012-09-07 2016-12-27 Hitachi Automotive Systems, Ltd. Semiconductor device and production method for same
JP5983700B2 (ja) 2013-12-09 2016-09-06 株式会社デンソー 半導体装置およびその製造方法、複合成形体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180942A (zh) * 2011-10-24 2013-06-26 丰田自动车株式会社 半导体模块

Also Published As

Publication number Publication date
US10147671B2 (en) 2018-12-04
US20170278774A1 (en) 2017-09-28
CN107004662A (zh) 2017-08-01
JP2016197706A (ja) 2016-11-24
JP6578900B2 (ja) 2019-09-25

Similar Documents

Publication Publication Date Title
CN107004662B (zh) 半导体装置及其制造方法
JP6686691B2 (ja) 電子装置
US8563364B2 (en) Method for producing a power semiconductor arrangement
WO2017154289A1 (ja) 半導体装置及び半導体装置の製造方法
CN109075147A (zh) 电子装置及其制造方法
CN108604579B (zh) 电子装置及其制造方法
CN103035601A (zh) 在烧结银层上包括扩散焊接层的半导体器件
CN109075149A (zh) 半导体装置以及半导体装置的制造方法
CN110383464A (zh) 半导体装置
JP4765853B2 (ja) 半導体装置の製造方法
WO2016092791A1 (ja) 半導体装置およびその製造方法
US7646089B2 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
CN103794571A (zh) 一种功率半导体用新型金属-陶瓷绝缘基板
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
CN106058005A (zh) 半导体发光装置及其制造方法
CN113169138A (zh) 载体，具有载体的装置和用于制造载体的方法
JP2007042738A (ja) 半導体装置
JP2019192739A (ja) 半導体装置およびその製造方法
WO2022249803A1 (ja) 半導体装置
WO2022249804A1 (ja) 半導体装置
WO2022249806A1 (ja) 半導体装置
WO2022249810A1 (ja) 半導体装置
WO2022249814A1 (ja) 半導体装置
WO2022249807A1 (ja) 半導体装置
WO2022249813A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant