CN100565850C - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN100565850C CN100565850C CNB2004101048574A CN200410104857A CN100565850C CN 100565850 C CN100565850 C CN 100565850C CN B2004101048574 A CNB2004101048574 A CN B2004101048574A CN 200410104857 A CN200410104857 A CN 200410104857A CN 100565850 C CN100565850 C CN 100565850C
- Authority
- CN
- China
- Prior art keywords
- resin
- semiconductor device
- metal parts
- thick wall
- wall part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 159
- 229920005989 resin Polymers 0.000 claims abstract description 177
- 239000011347 resin Substances 0.000 claims abstract description 177
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims description 95
- 229910052751 metal Inorganic materials 0.000 claims description 95
- 230000005855 radiation Effects 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 10
- 238000000465 moulding Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 230000002146 bilateral effect Effects 0.000 description 8
- 238000011049 filling Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 239000011888 foil Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 208000034189 Sclerosis Diseases 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001021 Ferroalloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005273 aeration Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13034—Silicon Controlled Rectifier [SCR]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
在具有半导体芯片(10、11)、连接在半导体芯片(10、11)的主后表面侧上的下部散热器(20)、和连接在半导体芯片(10、11)的主前表面侧上的上部散热器(30)的半导体器件中,其中整个器件(S1)基本上由模制树脂(80)封装,位于安装部分(90)周围的树脂(80)的厚壁部分提供有孔(81),其是用于在其成型过程中阻碍树脂(80)流动的树脂流阻碍部分,由此防止气泡出现在安装部分(90)中的树脂(80)中。
Description
技术领域
本发明涉及半导体器件,其具有第一金属部件和第二金属部件,分别连接在半导体元件的主后表面侧上和主前表面侧上,其具有在主前表面和后表面侧上的电极,所有这些均封装在树脂中。
背景技术
近来,需要减小半导体元件的尺寸以便于满足降低成本的需要。
然而,由于半导体元件的小型化导致了发热密度和电流密度的增加,因此现有技术的结构涉及下面将陈述的问题,其中使用了对半导体元件的引线接合连接,并且其中通过在半导体元件的一个表面上设置散热器使热散发出来。
首先,对于引线接合连接,由于半导体元件的小型化,引线可被接合的区域变小,并且额定电流受到引线的限制。这带来了这样的问题,即难于获得流过半导体元件的大电流。
在另一方面,采用通过在半导体元件的一个表面上设置散热器使热散发出来的构造,由于器件的小型化导致了热辐射率的降低。另一问题在于,由于半导体元件的发热密度上升,因而其温度也上升。因此,该构造对接合引线或者焊料连接的热疲劳寿命有不利的影响。
因此,为了解决上述问题,提出了这样的结构,其中用作电极和辐射部件的金属部件焊接在半导体元件的两侧上,作为结合了基于双侧辐射的增强的热辐射率和基于焊接的电连接的结构。
图9A和9B说明了该类型的半导体器件的一般构造,其中图9A是示意性平面图,而图9B是沿图9A的IXB-IXB线截得的示意性截面图。
例如,在JP-A-2001-156219或者JP-A-2003-110064中公开的半导体器件被建议用作如图9A和9B所示的半导体器件,其内容在此处并入列为参考。
图9A和9B中示出的半导体器件包括:半导体元件10、11,其分别具有主前表面和主后表面上的电极;第一金属部件20,其连接在半导体元件10、11的主后表面侧上,并且用作电极和辐射部件;和第二金属部件30,其连接在半导体元件10、11的主前表面侧上,并且用作电极和辐射部件,并且其具有双侧辐射的模制结构,其中该器件基本上整体由模制树脂80封装。
这里,在图9A和9B中示出的半导体器件中,在其中第三金属部件40插入在该第二金属部件30和半导体元件10、11的主前表面之间的状态中,连接第二金属部件30。而且,半导体元件10的一侧通过树脂80中的接合引线70,连接到由引线框架等制成的信号端60。
而且,半导体元件10、11和金属部件20、30、40通过由焊料等制成的传导连接部件50相互连接,并且在它们之间的连接是电连接和热连接。
由此,在具有双侧辐射模制结构的半导体器件中,允许半导体元件10、11从主前表面和主后表面散热,并且允许其从主前表面和主后表面电引出。因此,该半导体器件有效地增强了其热辐射率并且提高了其电流密度。
同时,在图9A和9B中所示的半导体器件的情况中,未处于树脂80中的部分90(在下文中将被称为“安装部分90”)被置于金属模具中,并且将树脂80倒入金属模具中,以便于充满该金属模具。即,树脂(模制树脂)80通过铸模成型。
然而,在使用模制树脂80填充金属模具的情况中,发生了制造的问题,即由于下列原因在树脂80中残留有气泡:
在双侧辐射模制结构中,金属部件20、30分别暴露于树脂80的后表面和前表面。此外,由于金属部件20、30还用作电极,因此电场跨越暴露的部分起作用。
因此,如图9B中所示,树脂80形成具有围绕金属部件20、30的厚壁部分,即,在树脂80的外围部分处,以便于获得沿表面的间隔,其对于后金属部件20和前金属部件30之间的电绝缘是必需的。因此,在设计中确保了距离(Wa+t+Wb),作为如图中标出的单独的尺寸Wa,t和Wb的和。
这样,在该类型的半导体器件中,树脂80的外围部分由厚壁部分制成,并且位于安装部分90中的树脂80的部分由相比于厚壁部分的薄壁部分制成。
这里,让我们考虑模制树脂80的成型。如图10中所示,在厚壁部分中,其具有在树脂80流动方向上看到的大的截面积,在成型操作中树脂80的流动是容易的,然而在模制部分90中,由于后金属部件20和前金属部件30以及半导体元件10、11的存在而导致其截面积很小,并且阻碍了树脂80的流动。
因此,如图10中所示,以这样的方式,即树脂80在金属模具中的厚壁部分中相对快速地循环,使以树脂80进行的填充变得不平衡。此外,树脂80的最终的填充部分在安装部分90内部延伸,并且气泡残留在安装部分90内部的最终填充部分中的树脂80中。该气泡影响了半导体器件的耐压特性等,并且其可靠性方面是成问题的。
发明内容
考虑上述问题,本发明的目的在于,在具有双侧辐射模制结构的半导体器件中,最大限度地防止气泡出现在安装部分内部的树脂中。
本发明考虑到了这一事实,即在树脂成型操作中,相比于在安装部分中的薄壁树脂部分中,树脂在围绕安装部分的厚壁树脂部分中流动较快,因此安装部分的内部变成树脂成型操作的最终填充部分,并在其中留有气泡,因此在厚壁部分中提供了适当阻碍树脂流动的部分,以便于在最大限度上使厚壁部分和薄壁部分处的树脂流动速度一致。
为了实现该目的,根据第一方面的半导体器件包括:半导体元件,其分别在主前表面和主后表面上具有电极;第一金属部件,其连接在半导体元件的主后表面侧上,并且用作电极和辐射部件;和第二金属部件,其连接在半导体元件的主前表面侧上,并且用作电极和辐射部件;其中整个器件基本上由模制树脂封装;其特征在于包括树脂流阻碍部分,用于在其成型过程中阻碍树脂流动,该部分提供在位于半导体器件的外围部分的厚壁树脂部分中。
根据该半导体器件,在位于半导体器件的外围部分的厚壁树脂部分中,提供了用于在其成型过程中阻碍树脂流动的树脂流阻碍部分。因此,在树脂成型操作中,相比于现有技术,可以使树脂在将变成厚壁部分的部分中的流动更加缓慢,并且可以使树脂在将变成厚壁部分的部分中的流动速度和在将变成薄壁部分的部分中的流动速度尽可能地一致。
因此,可以在具有双侧辐射模制结构的半导体器件中最大限度地防止气泡出现在安装部分中。
根据第二方面,在如第一方面所定义的半导体器件中,树脂流阻碍部分可以制作成孔,其形成在树脂中的厚壁部分中。
在该情况中,通过提供有对应于孔的凸起部分的金属模具,可以容易地在树脂中的厚壁部分中形成孔。而且,在该情况中,以树脂碰撞金属模具的凸起部分这样的方式阻碍树脂的流动。
而且,根据第三方面,在如第二方面所定义的半导体器件中,孔可以被制作为凹口,其形成在树脂中的厚壁部分的端面中。
而且,根据第四方面,在如第一方面所定义的半导体器件中,树脂流阻碍部分可以被制作为嵌入在通孔中的绝缘体部分,该通孔在树脂中的厚壁部分中以其厚度方向穿过该器件。
在该情况中,当该绝缘体部分夹在金属模具的上下模具之间时,它们可被置于金属模具中,并且树脂被注入到金属模具中,由此树脂的流动受到绝缘体部分的阻碍。
此外,在成型之后的树脂中,因此,其中绝缘体部分嵌入在通孔中的树脂流阻碍部分形成在树脂中的厚壁部分中。
因此,根据上述方面的半导体器件具有这样的优点,即可以原封不动地使用现有技术的金属模具,而不需要特别改变其构造。
此外,根据第五方面,在如第一方面所定义的半导体器件中,树脂流阻碍部分可被制作为薄壁部分,其是当树脂中厚壁部分的外围部分变薄时形成的。
同样在该情况中,当对应于该薄壁部分来改变金属模具的形状时,在树脂中的厚壁部分的外围部分处,可以容易地形成这些成为树脂流阻碍部分的薄壁部分。这里,当适当地保持该薄壁部分的横向尺寸时,可以容易地确保沿表面的间隔。
根据第六方面,在如第一方面所定义的半导体器件中,树脂流阻碍部分可被制作为金属件,其嵌入在树脂中的厚壁部分中。
由于在该情况中,树脂流阻碍部分可制作为金属件,因此它们可以焊接到安装部分中的金属部件,或者它们可以同金属部件整体成型,由此它们可以固定到安装部分。此外,在该情况中,树脂的流动受到金属件的阻碍。
于是,同样在该情况中,仅通过将金属件所固定于其上的安装部分置于金属模具中,随即注入树脂,可以形成树脂流阻碍部分。因此,存在这样的优点,即可以原封不动地使用现有技术的金属模具,而不需要特别改变其构造。
根据第七方面,在如第六方面所定义的半导体器件中,金属件可以同第一金属部件或者第二金属部件整体形成。
根据该半导体器件,金属件与第一金属部件或者第二金属部件整体制作,由此增加了作为辐射部件的第一金属部件或者第二金属部件的体积,带来了这样的优点,即降低了金属部件的热阻。
根据第八方面,在如第一到第七方面中任何一个所定义的半导体器件中,可以以这样的状态连接第二金属部件,即其中第三金属部件插入在第二金属部件和半导体元件的主前表面之间。
附图说明
图1A和1B说明了根据第一实施例的半导体器件的示意性构造,其中图1A是示出了单独部分的平面配置的示意性平面图,而图1B是沿图1A中的线IB-IB截得的示意性截面图;
图2A和2B说明了根据第二实施例的半导体器件的示意性构造,其中图2A是示出了单独部分的平面配置的示意性平面图,而图2B是沿图2A中的线IIB-IIB截得的示意性截面图;
图3A和3B说明了根据第三实施例的半导体器件的示意性构造,其中图3A是示出了单独部分的平面配置的示意性平面图,而图3B是沿图3A中的线IIIB-IIIB截得的示意性截面图;
图4A和4B说明了根据第四实施例的半导体器件的示意性构造,其中图4A是示出了单独部分的平面配置的示意性平面图,而图4B是沿图4A中的线IVB-IVB截得的示意性截面图;
图5A和5B说明了根据第五实施例的半导体器件的示意性构造,其中图5A是示出了单独部分的平面配置的示意性平面图,而图5B是沿图5A中的线VB-VB截得的示意性截面图;
图6A和6B说明了根据第六实施例的半导体器件的示意性构造,其中图6A是示出了单独部分的平面配置的示意性平面图,而图6B是沿图6A中的线VIB-VIB截得的示意性截面图;
图7是示出了第六实施例的半导体器件在树脂成型过程中的状态,连同金属模具中的凸起的示意性截面图;
图8A和8B说明了根据第七实施例的半导体器件的示意性构造,其中图8A是示出了单独部分的平面配置的示意性平面图,而图8B是沿图8A中的线VIIB-VIIB截得的示意性截面图;
图9A和9B说明了现有技术的半导体器件的大致构造,其中图9A是示意性平面图,而图9B是沿图9A中的线VIIIIB-VIIIIB截得的示意性截面图;和
图10是示出了图9A和9B中所示半导体器件在其树脂成型过程中的状态的示意性平面图。
具体实施方式
通过参考附图,现将描述本发明的实施例。顺便提及,在全部附图中,为了描述简便,相同的数字和符号将表示随后的实施例中彼此相同的部分或者彼此等效的部分。
在下文中将参考的每个平面图中,白色的箭头表示树脂填充端口的位置,即,用于树脂成型操作的金属模具的闸门,以及通过这些闸门注入的树脂流的位置。
在下文中将参考的每个平面图中,示出了具有三个闸门的金属模具的示例,但是本发明不限于该示例。而且,在下文中将参考的每个平面图中,为了说明,省略了位于半导体芯片10、11下面的第三传导连接部件53。
(第一实施例)
图1A和1B说明了根据第一实施例的半导体器件S1的示意性构造,其中图1A是示出了单独部分的平面配置的示意性平面图,而图1B是沿图1A的线IB-IB截得的示意性截面图。
如图1A和1B所示,该实施例的半导体器件S1包括:作为半导体元件的半导体芯片10、11、作为第一金属部件的下部散热器20、作为第二金属部件的上部散热器30、和模制树脂80。
这里,在该实施例中,散热模块40置于半导体芯片10、11和上部散热器30之间,并且半导体芯片10、11通过散热模块40连接到上部散热器30。
顺便提及,尽管未在图1B中示出,第二半导体芯片11以与第一半导体芯片10类似的方式,通过散热模块40连接到上部散热器30。关于第二半导体芯片11的位置,应参考图5等,如下面所将解释的。
在所说明的构造的情况中,半导体芯片10、11的下表面和下部散热器20的上表面通过第一传导连接部件51连接。
半导体芯片10、11的上表面和每个散热模块40的下表面通过第二传导连接部件52连接。
而且,每个散热模块40的上表面和上部散热器30的下表面通过第三传导连接部件53连接。
这里,焊料、传导粘合剂等可适用于第一、第二和第三传导连接部件51、52和53。在该示例的半导体器件中,Sn(锡)基焊料用于第一、第二和第三传导连接部件51、52和53。
这样,在该构造中,在半导体芯片10、11的上表面处,热量通过第二传导连接部件52、散热模块40、第三传导连接部件53和上部散热器30散发,而在半导体芯片10、11的下表面处,热量通过下部散热器20从第一传导连接部件51散发。
这里,尽管未作特别限制,第一半导体芯片10可以由例如IGBT(绝缘栅双极型晶体管)或者诸如闸流晶体管的功率半导体元件来构造。而且,第二半导体芯片11可以由例如FWD(飞轮二极管)来构造。
具体地,可以使每个半导体芯片10、11形成例如矩形薄板的形状。在图1B中,半导体芯片10、11的上表面侧形成了作为元件形成表面的主前表面,而其下表面侧形成了主后表面。每个半导体芯片10、11具有在主前表面和主后表面上的电极。
即,在该实施例中,在主后表面侧上的半导体芯片10、11的电极通过第一传导连接部件51电连接到作为第一金属部件的下部散热器20,而在其主前表面侧上的半导体芯片10、11的主电极通过第二传导连接部件52电连接到散热模块40。
而且,在散热模块40远离半导体芯片10、11的侧面上,这些散热模块40和作为第二金属部件的上部散热器30通过第三传导连接部件53电连接。
这里,下部散热器20、上部散热器30和散热模块40由具有高热导率和电导率的金属制成,诸如铜合金或者铝合金。可替换地,一般的铁合金可用于散热模块40。
此外,下部散热器20可以由例如整体上基本是长方形的板状部件制成。此外,散热模块40可以由例如尺寸略小于分别连接于其的半导体芯片10、11的矩形板状部件制成。
散热模块40特别用于热连接和电连接第一半导体芯片10和上部散热器30,并且用于确保半导体芯片10、11和上部散热器30之间的间隔高度,其用于这样的目的,即在将引线70引出第一半导体芯片10的情况中,确保如下面所将解释的接合引线70的高度。
而且,上部散热器30可以由例如整体上基本是长方形的板状部件来构造。
这里,下部散热器20和上部散热器30分别用于引出半导体芯片10、11的电极,即,用于电连接半导体芯片10、11和半导体器件S1的外部。通过例如在散热器20、30中都提供端子部分(未示出),这可以容易地实现。
这样,下部散热器20和上部散热器30分别被构造为用作电极和辐射部件的第一金属部件和第二金属部件。在半导体器件S1中,下部散热器20和上部散热器30具有辐射来自半导体芯片10、11的热量的功能,并且它们还用作半导体芯片10、11的电极。
此外,形成为引线框架等的信号端60围绕第一半导体芯片10设置。信号端60与置于第一半导体芯片10的主前表面上的信号电极(例如,栅电极)连接。
在该实施例中,第一半导体芯片10和信号端60通过引线70接合并电连接。引线70通过引线接合等布局,并且由金、铝等制成。
而且,在该实施例中,基本上全部的半导体器件S1通过模制树脂封装。具体地,如图1B所示,散热器对20、30和围绕半导体芯片10的部分以及散热模块40的外围部分之间的间隙由树脂80填充并成型。
普通的成型材料,例如环氧树脂,可以用作树脂80。此外,通过使用由上部模具和下部模具构成的模具组件(未示出)的转移造型,可以容易地完成采用树脂80的散热器20、30等的封装。
这样,该实施例的半导体器件S1被基本构造为树脂模制型的半导体器件,其中金属部件20、30和40通过传导粘合剂51-53电连接和热连接到作为垂直功率元件的半导体芯片10的主前表面和主后表面。
此处,在图1A和1B中不是树脂80的半导体器件S1的部分,即图1A和1B中不是通过树脂80成型的叠层体,将被称为“安装部分90”。
此外,树脂80具有两个作用:一个作用是密封安装部分90及其环绕部分,与之紧密接触,由此保护半导体芯片10、11,而另一个作用是确保沿表面的间隔,以便于保持分别暴露于半导体器件S1的后侧和前侧的下部散热器20和上部散热器30之间的电绝缘。这里,为了获得沿表面的间隔,围绕安装部分90提供了仅由树脂80构成的厚壁部分。
在该实施例中,作为独特的构造,在位于树脂80外围部分的厚壁部分中提供了用于在树脂成型操作中阻碍树脂80流动的树脂流阻碍部分81。在该实施例中,树脂流阻碍部分81是形成在树脂80的厚壁部分中的孔81。
在该实施例中,作为树脂流阻碍部分的每一个孔81形成为从上部散热器30侧面上的半导体器件S1的表面,沿其厚度方向延伸到半导体器件S1的中间部分。在该实施例中,在如图1A所示的厚壁部分的闸门侧上提供了两个孔81。
孔81通过销栓(凸起部分)形成,其从用于树脂80成型操作的金属模具上凸出。
下面,通过参考图1A和1B,将描述制造具有上述构造的半导体器件S1的方法。首先,执行将半导体芯片10、11和散热模块40焊接到下部散热器20的上表面的步骤。
在该情况中,将半导体芯片10、11放在中间夹有由例如Sn基焊料制成的焊料箔的下部散热器20的上表面上,并且将散热模块40放在中间夹有同类焊料箔的各个半导体芯片10、11上。
随后,通过加热设备(回流设备),将获得的结构加热至焊料的熔点之上,由此熔化金属箔。进一步使焊料箔硬化。
随后,执行引线接合第一半导体芯片10和信号端60的步骤。这样,第一半导体芯片10和信号端60通过引线70接合并电连接。
随后,执行将上部散热器30焊接到散热模块40上的步骤。在该情况中,将上部散热器30放在中间夹有焊料箔的散热模块40上。此外,通过加热设备熔化该焊料箔,并且随后使之硬化。
当熔化的焊料箔在适当时间之后硬化时,硬化的焊料部分形成了第一、第二和第三传导连接部件51、52和53。
此外,通过传导连接部件51-53,可以实现下部散热器20、半导体芯片10、11、散热模块40和上部散热器30之间的接合以及热连接和电连接。
顺便提及,即使当使用传导粘合剂用于第一、第二和第三传导连接部件51、52和53时,通过在上述步骤中将焊料替换为传导粘合剂,并且施加和硬化该传导粘合剂,可以实现下部散热器20、半导体芯片10、11、散热模块40和上部散热器30之间的接合以及热连接和电连接。
随后,使用未示出的金属模具,执行用树脂80填充散热器20、30和其环绕部分之间的空隙的步骤。这里,在该实施例中,向金属模具提供对应于孔81的销栓,以便于形成树脂80的孔81。
在半导体器件的安装部分90正确地置于金属模具中之后,通过金属模具的闸门注入树脂80。这里,图1A中的虚线表示通过闸门注入的树脂80的初始填充状态。在树脂80的部分变为厚壁部分处,该树脂80的流动受到对应于孔81的销栓的阻碍。
因此,在金属模具中,可以使树脂80在将变为厚壁部分的部分中的流动速度和在将变为薄壁部分的部分中的流动速度最大限度地保持一致。因此,可以抑制金属模具中通过树脂80进行的填充的失衡。
而且,最终的填充部分基本上变为与闸门相对的厚壁部分,即安装部分90的外部部分,由此防止气泡残留在安装部分90中的树脂80中。
这样,如图1A和1B所示,散热器20、30和其环绕部分之间的间隔通过树脂80填充和成型。此外,在树脂80硬化之后,从金属模具中取出半导体器件S1,由此完成半导体器件S1。在该情况中,孔81用作金属模具的销栓的抽出孔。
顺便提及,在上述构造的情况中,半导体器件S1通过树脂80进行封装,使得下部散热器20的下表面和上部散热器30的上表面可以分别暴露。这样,增强了散热器20、30的热辐射率。
根据该实施例,提供了半导体器件S1,包括半导体芯片10、11,每个半导体芯片10、11具有位于主前表面和主后表面上的电极;作为第一金属部件的下部散热器20,其连接到半导体芯片10、11的主后表面侧上,并且其用作电极和辐射部件;和作为第二金属部件的上部散热器30,其连接到半导体芯片10、11的主前表面侧上,并且用作电极和辐射部件,其中整个器件基本上由模制树脂80封装,其特征在于,位于其外围部分的树脂80的厚壁部分提供有作为树脂流阻碍部分的孔81,其用于在树脂80成型操作中阻碍树脂80的流动。
根据该实施例,由于在位于其外围部分中的树脂80的厚壁部分中提供了作为树脂流阻碍部分的孔81,因此相比于现有技术,可以使树脂80在将变成厚壁部分的部分中流动得更加缓慢,并且在如上文所述的树脂成型操作中,可以使树脂80在将变为厚壁部分的部分中的流动速度和在将变为薄壁部分的部分中的流动速度在最大限度上保持一致。
因此,根据该实施例,在具有双侧辐射模制结构的半导体器件S1中,可以最大限度地防止气泡出现在安装部分90中的树脂80中。
而且,在该实施例中,树脂流阻碍部分是形成在树脂80中的厚壁部分中的孔81。在该情况中,如果在金属模具中提供作为对应于孔81的凸出部分的销栓,则可以容易地在树脂80中的厚壁部分中形成孔81。在该情况中,以树脂80碰撞金属模具的销栓这样的方式来阻碍树脂80的流动。
(第二实施例)
图2A和2B说明了根据第二实施例的半导体器件S2的示意性构造,其中图2A是示出了单独部分的平面配置的示意性平面图,而图2B是沿图2A中的线IIB-IIB截得的示意性截面图。
如图2A和2B所示,该实施例在于相比第一实施例中,增加了作为树脂流阻碍部分的孔81的数目。在图2A所示的示例中,如在图中所看到的,在树脂80的厚壁部分中,在每个上侧和下侧上提供了四个孔81。各个孔81的尺寸或者深度可以相同或不同。
根据该实施例,以这样的方式提供了大量的孔81,由此可以进一步增强阻碍树脂流动的效果。
(第三实施例)
图3A和3B说明了根据第三实施例的半导体器件S3的示意性构造,其中图3A是示出了单独部分的平面配置的示意性平面图,而图3B是沿图3A中的线IIIB-IIIB截得的示意性截面图。
如图3A和3B中所示,和第一实施例中的相比,增加了作为树脂流阻碍部分的孔81的数目。
在该实施例中,如图3B所示,形成孔81以便于分别从上部散热器30一侧上的半导体器件S3的表面和下部散热器20一侧上的表面,沿其厚度方向延伸至半导体器件S3的中间部分。
而且这里,单独的孔81的尺寸和深度可以相同或不同。而且在该实施例中,通过提供大量的孔81,可以更加增强阻碍树脂流动的效果。
(第四实施例)
图4A和4B说明了根据第四实施例的半导体器件S4的示意性构造,其中图4A是示出了单独部分的平面配置的示意性平面图,而图4B是沿图4A中的线IVB-IVB截得的示意性截面图。
在该实施例中,相比于第一实施例,修改了树脂流阻碍部分的形状。如图4A和4B所示,该实施例中的每个树脂流阻碍部分由绝缘体82形成,其嵌入在通孔中,该通孔在树脂80的厚壁部分中沿其厚度方向穿过半导体器件S4。
绝缘体80由树脂、陶瓷等制成,其熔点高于树脂80的熔点。在该示例中,绝缘体82是圆柱形的。
在该情况中,当绝缘体部分82夹在上模具和下模具之间时,它们可被固定并置于由该上模具和下模具构成的金属模具中。以这种状态通过金属模具的闸门注入树脂80,由此树脂80的流动受到绝缘体部分82的阻碍,如同第一实施例中解释的金属模具的销栓的情况。
因此,在成型之后,在树脂80中的厚壁部分中形成了树脂流阻碍部分,其中绝缘体材料82嵌入在通孔中。
即,根据该实施例,获得了与第一实施例相同的功能效果。而且,优点在于,可以原封不动地使用现有技术的金属模具而不需要特别改变其结构。
(第五实施例)
图5A和5B说明了根据第五实施例的半导体器件S5的示意性构造,其中图5A是示出了单独部分的平面配置的示意性平面图,而图5B是沿图5A中的线VB-VB截得的示意性截面图。
在该实施例中,相比于第一实施例,修改了树脂流阻碍部分的形状。如图5A和5B所示,该实施例中的树脂流阻碍部分是薄壁部分83,其中使树脂80中的厚壁部分的外围部分变薄。在该示例中,薄壁部分83形成从金属模具的闸门沿该树脂80的流而延伸的那些树脂80的端面处。
而且在该情况中,通过对应于薄壁部分83改变金属模具的形状,在树脂80中的厚壁部分的外围部分处可以容易地形成作为树脂流阻碍部分的薄壁部分83。此外,通过适当地设置薄壁部分83的横向尺寸,可以容易地确保如前所述的沿表面的间隔。
在该实施例中,可以获得与第一实施例相同的功能效果。而且,可以避免树脂80集中在厚壁部分中,并且可以降低树脂80的填充量,使得该实施例是经济的。
(第六实施例)
图6A和6B说明了根据第六实施例的半导体器件S6的示意性构造,其中图6A是示出了单独部分的平面配置的示意性平面图,而图6B是沿图6A中的线VIB-VIB截得的示意性截面图。
在该实施例中,相比于第一实施例,同样修改了构成树脂流阻碍部分的孔的形状。如图6A和6B所示,该实施例中作为树脂流阻碍部分的孔84是形成在树脂80中厚壁部分的端面中的凹口84。在该示例中,凹口84分别形成在从金属模具的闸门沿树脂80的流而延伸的那些树脂80的端面中。
该凹口84可以以这样的方法实现,即通过衬垫或者滑块向树脂成型操作中的金属模具提供凸起。图7的示意性截面图示出了该实施例的半导体器件S6在成型操作过程中的状态,和金属模具中的凸起K1。
同样在该实施例中,向金属模具提供对应于作为孔的凹口84的凸起部分,类似于凸起K1,由此在树脂80中的厚壁部分中可以容易地形成这些凹口84。
此外,同样在该情况下,通过其与金属模具的凸起K1的碰撞,阻碍了树脂80的流动,由此获得了与第一实施例相同的效果。
(第七实施例)
图8A和8B说明了根据第七实施例的半导体器件S7的示意性构造,其中图8A是示出了单独部分的平面配置的示意性平面图,而图8B是沿图8A中的线VIIB-VIIB截得的示意性截面图。
在该实施例中,相比于第一实施例,修改了树脂流阻碍部分。如图8A和8B所示,该实施例中的树脂流阻碍部分是嵌入在树脂80中的厚壁部分中的金属件85。在该实施例中,在那些从金属模具的闸门沿树脂80的流延伸的树脂80的厚壁部分中,设置金属件85,以便于在相同的方向上延伸。
这里,由于树脂流阻碍部分被制作为金属件85,因此它们可以焊接到金属部件上,即,安装部分90中的散热器20、30,或者它们可以同散热器20、30整体成型。
在该示例中,金属件85焊接到上部散热器30,由此固定到安装部分90。此外,在该情况中,在树脂成型操作中,树脂80的流动受到金属件85的阻碍。
这样,同样在该实施例中,获得了与第一实施例相同的功能效果。而且,仅通过将金属件85所固定到的安装部分90置于金属模具中,随即注入树脂80,可以形成树脂流阻碍部分,带来了这样的优点,即可以原封不动地使用现有技术的金属模具,而不需要特别改变其结构。
在金属件85同散热器20或30整体形成的情况中,增加了作为辐射部件的该散热器20或30的体积,以带来降低散热器20或30的热阻的优点。
(其他实施例)
在每个上述实施例中,散热模块40置于半导体芯片10、11和上部散热器30之间。散热模块热连接和电连接半导体元件和散热器(辐射板),并且确保半导体元件和辐射板之间的间隔的高度,用于这样的目的,即在将引线引出第一半导体元件的情况中确保接合引线的高度。
这里,在不需要散热模块的构造过程中,当然可以省略这些散热模块。
可以修改第七实施例以具有安装部分,其中通过粘合等将诸如陶瓷的电绝缘件取代金属件而固定到该安装部分,其可以很好地置于金属模具中,以便于执行树脂的注入。
如迄今所描述的,基本观点在于,为了防止气泡出现在具有双侧辐射模制结构的半导体器件的安装部分中的树脂中,在位于该半导体器件外围部分的树脂的厚壁部分中提供了树脂流阻碍部分。其他观点能够设计除了上述实施例以外的变化方案。
Claims (8)
1.一种半导体器件,包括:
半导体元件(10、11),其分别在主前表面和主后表面上具有电极;
第一金属部件(20),其连接在半导体元件(10、11)的主后表面侧上,并且其用作电极和辐射部件;和
第二金属部件(30),其连接在半导体元件(10、11)的主前表面侧上,并且其用作电极和辐射部件;
其中整个器件由模制树脂(80)封装;包括:
用于在其成型过程中阻碍树脂(80)流动的树脂流阻碍部分(81、82、83、84或85),该部分提供在位于所述半导体器件的外围部分处的树脂(80)厚壁部分中。
2.权利要求1的半导体器件,其中所述树脂流阻碍部分是形成在树脂(80)中的厚壁部分中的孔(81或84)。
3.权利要求2的半导体器件,其中所述孔是形成在树脂(80)中的厚壁部分的端面中的凹口(84)。
4.权利要求1的半导体器件,其中所述树脂流阻碍部分是嵌入在通孔中的绝缘体部分(82),该通孔在树脂(80)的厚壁部分中沿其厚度方向穿过所述器件。
5.权利要求1的半导体器件,其中所述树脂流阻碍部分是薄壁部分(83),其中使树脂(80)中厚壁部分的外围部分变薄。
6.权利要求1的半导体器件,其中所述树脂流阻碍部分是嵌入在树脂(80)中的厚壁部分中的金属件(85)。
7.权利要求6的半导体器件,其中所述金属件(85)形成为与第一金属部件(20)或者第二金属部件(30)成为整体。
8.权利要求1~7中任何一个的半导体器件,其中以这样的状态将第二金属部件(30)连接到半导体元件(10、11)的主前表面,即其中第三金属部件(40)插入在所述第二金属部件(30)和半导体元件(10、11)的主前表面之间。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003427311A JP4254527B2 (ja) | 2003-12-24 | 2003-12-24 | 半導体装置 |
JP427311/2003 | 2003-12-24 | ||
JP427311/03 | 2003-12-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1638105A CN1638105A (zh) | 2005-07-13 |
CN100565850C true CN100565850C (zh) | 2009-12-02 |
Family
ID=34708890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004101048574A Expired - Fee Related CN100565850C (zh) | 2003-12-24 | 2004-12-24 | 半导体器件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7091603B2 (zh) |
JP (1) | JP4254527B2 (zh) |
CN (1) | CN100565850C (zh) |
DE (1) | DE102004060378B4 (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007073743A (ja) * | 2005-09-07 | 2007-03-22 | Denso Corp | 半導体装置 |
US7737548B2 (en) * | 2007-08-29 | 2010-06-15 | Fairchild Semiconductor Corporation | Semiconductor die package including heat sinks |
US8421198B2 (en) * | 2007-09-18 | 2013-04-16 | Stats Chippac Ltd. | Integrated circuit package system with external interconnects at high density |
US7906857B1 (en) * | 2008-03-13 | 2011-03-15 | Xilinx, Inc. | Molded integrated circuit package and method of forming a molded integrated circuit package |
US20090230519A1 (en) * | 2008-03-14 | 2009-09-17 | Infineon Technologies Ag | Semiconductor Device |
US8450845B2 (en) * | 2008-04-09 | 2013-05-28 | Fuji Electric Co., Ltd. | Semiconductor device |
TWI405307B (zh) * | 2009-09-18 | 2013-08-11 | Novatek Microelectronics Corp | 晶片封裝及其製程 |
US8354303B2 (en) * | 2009-09-29 | 2013-01-15 | Texas Instruments Incorporated | Thermally enhanced low parasitic power semiconductor package |
DE102010030838A1 (de) * | 2010-07-02 | 2012-01-05 | Robert Bosch Gmbh | Halbleiterbauteil mit verbesserter Wärmeabfuhr |
JP2012094592A (ja) * | 2010-10-25 | 2012-05-17 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP5714916B2 (ja) * | 2011-01-12 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5692377B2 (ja) | 2011-06-16 | 2015-04-01 | 富士電機株式会社 | 半導体ユニットおよび半導体装置 |
JP6028810B2 (ja) * | 2012-11-20 | 2016-11-24 | トヨタ自動車株式会社 | 半導体装置 |
JP2014116366A (ja) * | 2012-12-06 | 2014-06-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP6125984B2 (ja) * | 2013-12-11 | 2017-05-10 | トヨタ自動車株式会社 | 半導体装置 |
JP6160508B2 (ja) * | 2014-02-25 | 2017-07-12 | 株式会社デンソー | モールドパッケージ |
TWI593067B (zh) * | 2014-02-26 | 2017-07-21 | 林朋科技股份有限公司 | 半導體封裝結構 |
JP6384406B2 (ja) * | 2015-06-18 | 2018-09-05 | 株式会社デンソー | 半導体装置 |
JP6685209B2 (ja) * | 2016-09-12 | 2020-04-22 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
US10483178B2 (en) * | 2017-01-03 | 2019-11-19 | Infineon Technologies Ag | Semiconductor device including an encapsulation material defining notches |
KR20190018812A (ko) * | 2017-08-16 | 2019-02-26 | 삼성전기주식회사 | 반도체 패키지와 이를 구비하는 전자 기기 |
JP2019087555A (ja) * | 2017-11-01 | 2019-06-06 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
US11621204B2 (en) * | 2021-02-17 | 2023-04-04 | Infineon Technologies Ag | Molded semiconductor module having a mold step for increasing creepage distance |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0353551A (ja) * | 1989-07-21 | 1991-03-07 | Nec Corp | 絶縁型半導体装置用放熱板 |
JP2755440B2 (ja) * | 1989-07-28 | 1998-05-20 | 関西日本電気株式会社 | 樹脂モールド型半導体装置及び樹脂モールド装置 |
JPH04107931A (ja) * | 1990-08-29 | 1992-04-09 | Fujitsu Ltd | 半導体装置 |
US5369550A (en) * | 1992-09-02 | 1994-11-29 | Vlsi Technology, Inc. | Method and apparatus for cooling a molded-plastic integrated-circuit package |
JP2526787B2 (ja) * | 1993-07-01 | 1996-08-21 | 日本電気株式会社 | 半導体装置用リ―ドフレ―ム |
JPH0738045A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置 |
JP3406753B2 (ja) * | 1995-11-30 | 2003-05-12 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
JP3431406B2 (ja) * | 1996-07-30 | 2003-07-28 | 株式会社東芝 | 半導体パッケージ装置 |
JP3596388B2 (ja) * | 1999-11-24 | 2004-12-02 | 株式会社デンソー | 半導体装置 |
US6703707B1 (en) * | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
US6693350B2 (en) * | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
US6459144B1 (en) * | 2001-03-02 | 2002-10-01 | Siliconware Precision Industries Co., Ltd. | Flip chip semiconductor package |
JP2003110064A (ja) * | 2001-07-26 | 2003-04-11 | Denso Corp | 半導体装置 |
US7145254B2 (en) * | 2001-07-26 | 2006-12-05 | Denso Corporation | Transfer-molded power device and method for manufacturing transfer-molded power device |
JP3627738B2 (ja) * | 2001-12-27 | 2005-03-09 | 株式会社デンソー | 半導体装置 |
-
2003
- 2003-12-24 JP JP2003427311A patent/JP4254527B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-15 DE DE102004060378.2A patent/DE102004060378B4/de not_active Expired - Fee Related
- 2004-12-16 US US11/012,091 patent/US7091603B2/en active Active
- 2004-12-24 CN CNB2004101048574A patent/CN100565850C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7091603B2 (en) | 2006-08-15 |
CN1638105A (zh) | 2005-07-13 |
US20050145999A1 (en) | 2005-07-07 |
JP2005191071A (ja) | 2005-07-14 |
DE102004060378A1 (de) | 2005-07-28 |
DE102004060378B4 (de) | 2014-08-28 |
JP4254527B2 (ja) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100565850C (zh) | 半导体器件 | |
US9224662B2 (en) | Semiconductor apparatus | |
JP4302607B2 (ja) | 半導体装置 | |
CN109585392A (zh) | 包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件 | |
CN107078127B (zh) | 电力用半导体装置及其制造方法 | |
WO2013133134A1 (ja) | 半導体装置及びその製造方法 | |
US11776882B2 (en) | Method of fabricating a semiconductor package | |
CN102522375A (zh) | 半导体装置、半导体装置的制造方法及引线框 | |
JP2000138343A (ja) | 半導体装置 | |
US11817327B2 (en) | Semiconductor device and manufacturing method thereof | |
CN104051363A (zh) | 芯片封装和用于制造该芯片封装的方法 | |
JP6001472B2 (ja) | 半導体装置の製造方法 | |
JP2005167075A (ja) | 半導体装置 | |
JP6001473B2 (ja) | 半導体装置の製造方法 | |
JP5623367B2 (ja) | 半導体装置および半導体装置モジュール | |
JP4356494B2 (ja) | 半導体装置 | |
US11456285B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2019079967A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4258391B2 (ja) | 半導体装置 | |
JP6160508B2 (ja) | モールドパッケージ | |
JP4055700B2 (ja) | 半導体装置 | |
US11178770B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US20230335452A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP4258411B2 (ja) | 半導体装置 | |
CN202564281U (zh) | 半导体模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091202 |
|
CF01 | Termination of patent right due to non-payment of annual fee |