JPH1126490A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1126490A JPH1126490A JP9184024A JP18402497A JPH1126490A JP H1126490 A JPH1126490 A JP H1126490A JP 9184024 A JP9184024 A JP 9184024A JP 18402497 A JP18402497 A JP 18402497A JP H1126490 A JPH1126490 A JP H1126490A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode pad
- electrode pads
- pad group
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
- H01L2224/49052—Different loop heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
Abstract
(57)【要約】
【課題】電極パッドのピッチが微細化された場合、ワイ
ヤ相互の絶縁距離を確保することが難しくなるととも
に、ループ高を個別に設定する必要が生じる。 【解決手段】第2の電極パッド群14の電極パッド14
a、14bの高さを第1の電極パッド群13の電極パッ
ド13a、13bの高さより高く設定している。このた
め、全ワイヤのループ高を同一としたまま、電極パッド
のピッチが微細化された場合でも、隣接するワイヤの相
互間隔を拡張でき、絶縁距離を充分確保できる。
ヤ相互の絶縁距離を確保することが難しくなるととも
に、ループ高を個別に設定する必要が生じる。 【解決手段】第2の電極パッド群14の電極パッド14
a、14bの高さを第1の電極パッド群13の電極パッ
ド13a、13bの高さより高く設定している。このた
め、全ワイヤのループ高を同一としたまま、電極パッド
のピッチが微細化された場合でも、隣接するワイヤの相
互間隔を拡張でき、絶縁距離を充分確保できる。
Description
【0001】
【発明の属する技術分野】本発明は、例えば電極パッド
を1つずつボンディングするステッチボンディング法を
採用した半導体装置に関する。
を1つずつボンディングするステッチボンディング法を
採用した半導体装置に関する。
【0002】
【従来の技術】近時、半導体装置は高密度化、高集積化
が要求され、チップに配置される電極パッドも縮小さ
れ、配設ピッチも狭められている。このため、電極パッ
ド相互の絶縁距離を確保することが困難となってきてい
る。また、このように、微細化された電極パッドにワイ
ヤボンディングすることも困難となっている。
が要求され、チップに配置される電極パッドも縮小さ
れ、配設ピッチも狭められている。このため、電極パッ
ド相互の絶縁距離を確保することが困難となってきてい
る。また、このように、微細化された電極パッドにワイ
ヤボンディングすることも困難となっている。
【0003】そこで、ワイヤボンディングにおいては、
ワイヤの先端に形成されるボールの直径を縮小した小ボ
ールボンディング技術を採用したり、電極パッドの配置
を所謂千鳥配列等とすることにより、狭ピッチを実現し
ている。現行の技術では、チップ周辺の1列換算でボン
ディングパッドのピッチを60μmとすることを可能と
している。
ワイヤの先端に形成されるボールの直径を縮小した小ボ
ールボンディング技術を採用したり、電極パッドの配置
を所謂千鳥配列等とすることにより、狭ピッチを実現し
ている。現行の技術では、チップ周辺の1列換算でボン
ディングパッドのピッチを60μmとすることを可能と
している。
【0004】一方、電極パッド及びそのピッチの微細化
に伴い、電極パッドとリード電極とを接続するボンディ
ングワイヤの相互間隔も同様に近接している。これに対
応する技術としては、製造装置としてのワイヤボンダに
よって接続する電極パッドとリード電極との間のワイヤ
経路(一般に、これをワイヤループ又はループという)
を直線的に形成する技術が採用される。
に伴い、電極パッドとリード電極とを接続するボンディ
ングワイヤの相互間隔も同様に近接している。これに対
応する技術としては、製造装置としてのワイヤボンダに
よって接続する電極パッドとリード電極との間のワイヤ
経路(一般に、これをワイヤループ又はループという)
を直線的に形成する技術が採用される。
【0005】図5は、従来のワイヤボンディング技術を
示している。ダイパッド51には半導体チップ52が取
着され、この半導体チップ52には複数の電極パッド5
3が配置されている。この半導体チップ52の近傍には
複数のリード電極(インナーリード)54が配置されて
いる。これらリード電極54と電極パッド53はボンデ
ィングワイヤ55によりそれぞれ接続されている。これ
らワイヤ55は、互いに同一の高さに設定され、ループ
は直線状とされている。電極パッド53に対するボンデ
ィングには、ネイルヘッドボンディング法が使用され、
リード電極に対するボンディングにはウェッジボンディ
ング法が使用される。
示している。ダイパッド51には半導体チップ52が取
着され、この半導体チップ52には複数の電極パッド5
3が配置されている。この半導体チップ52の近傍には
複数のリード電極(インナーリード)54が配置されて
いる。これらリード電極54と電極パッド53はボンデ
ィングワイヤ55によりそれぞれ接続されている。これ
らワイヤ55は、互いに同一の高さに設定され、ループ
は直線状とされている。電極パッド53に対するボンデ
ィングには、ネイルヘッドボンディング法が使用され、
リード電極に対するボンディングにはウェッジボンディ
ング法が使用される。
【0006】
【発明が解決しようとする課題】ところで、上記のよう
に、ループの高さを均一とし、ループを直線状とした場
合においてもワイヤの相互間隔を十分に確保できないこ
とが考えられる。この場合、電極パッドを前述したよう
に千鳥配列とし、さらに、電極パッドとリード電極との
間のワイヤ経路に応じて、個別にループの高さを変化さ
せ、ワイヤ相互間の電気的ショートを防止している。し
かし、前記ループ高を個々に変える場合、1つのワイヤ
毎に個別にキャピラリの軌跡を設定し、ループ形状を決
定しなければならない。このため、この設定作業に多く
時間が必要であった。
に、ループの高さを均一とし、ループを直線状とした場
合においてもワイヤの相互間隔を十分に確保できないこ
とが考えられる。この場合、電極パッドを前述したよう
に千鳥配列とし、さらに、電極パッドとリード電極との
間のワイヤ経路に応じて、個別にループの高さを変化さ
せ、ワイヤ相互間の電気的ショートを防止している。し
かし、前記ループ高を個々に変える場合、1つのワイヤ
毎に個別にキャピラリの軌跡を設定し、ループ形状を決
定しなければならない。このため、この設定作業に多く
時間が必要であった。
【0007】また、従来のワイヤボンディングに使用さ
れるワイヤの表面には絶縁物がないため、ワイヤを交差
して電極パッドとリード電極とを接続することができな
い。このため、ワイヤの経路が互いに交差しないよう、
電極パッドの配置を半導体チップの設計段階で検討する
必要がある。したがって、同一機能を有する半導体素子
であっても接続すべきリード電極の配置が変わった場
合、半導体チップの電極パッドの位置を設計し直す必要
があり、多大な時間と労力を費やす必要があった。
れるワイヤの表面には絶縁物がないため、ワイヤを交差
して電極パッドとリード電極とを接続することができな
い。このため、ワイヤの経路が互いに交差しないよう、
電極パッドの配置を半導体チップの設計段階で検討する
必要がある。したがって、同一機能を有する半導体素子
であっても接続すべきリード電極の配置が変わった場
合、半導体チップの電極パッドの位置を設計し直す必要
があり、多大な時間と労力を費やす必要があった。
【0008】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、電極パッド
のピッチが微細化された場合においても、電極パッドの
配置の再設計や、ワイヤのループ形状を個別に設計する
必要がなく、ワイヤ相互の短絡を防止できるとともに、
製造工数を軽減可能な半導体装置を提供しようとするも
のである。
れたものであり、その目的とするところは、電極パッド
のピッチが微細化された場合においても、電極パッドの
配置の再設計や、ワイヤのループ形状を個別に設計する
必要がなく、ワイヤ相互の短絡を防止できるとともに、
製造工数を軽減可能な半導体装置を提供しようとするも
のである。
【0009】
【課題を解決するための手段】本発明の半導体装置は、
上記課題を解決するため、半導体素子に設けられた複数
の電極パッドと、前記半導体素子の近傍に配置されたリ
ード電極とをループ高が同一のワイヤで接続する半導体
装置であって、半導体素子に設けられ、複数の電極パッ
ドからなる第1の電極パッド群と、半導体素子に設けら
れ、複数の電極パッドからなる第2の電極パッド群とを
具備し、前記第2の電極パッド群の各電極パッドの高さ
を、前記第1の電極パッド群の各電極パッドの高さより
高く設定している。
上記課題を解決するため、半導体素子に設けられた複数
の電極パッドと、前記半導体素子の近傍に配置されたリ
ード電極とをループ高が同一のワイヤで接続する半導体
装置であって、半導体素子に設けられ、複数の電極パッ
ドからなる第1の電極パッド群と、半導体素子に設けら
れ、複数の電極パッドからなる第2の電極パッド群とを
具備し、前記第2の電極パッド群の各電極パッドの高さ
を、前記第1の電極パッド群の各電極パッドの高さより
高く設定している。
【0010】前記第2の電極パッド群は、前記第1の電
極パッド群より半導体素子の周縁から内側に配置され、
且つ、第2の電極パッド群の電極パッドは第1の電極パ
ッド群を構成する電極パッドの相互間に対応した位置に
配置されている。
極パッド群より半導体素子の周縁から内側に配置され、
且つ、第2の電極パッド群の電極パッドは第1の電極パ
ッド群を構成する電極パッドの相互間に対応した位置に
配置されている。
【0011】前記第1の電極パッド群を構成する電極パ
ッドと第2の電極パッド群を構成する電極パッドは交互
に配置されている。前記第1の電極パッド群を構成する
電極パッドに接続されるワイヤと、第2の電極パッド群
を構成する電極パッドに接続されるワイヤは交差されて
いる。
ッドと第2の電極パッド群を構成する電極パッドは交互
に配置されている。前記第1の電極パッド群を構成する
電極パッドに接続されるワイヤと、第2の電極パッド群
を構成する電極パッドに接続されるワイヤは交差されて
いる。
【0012】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1、図2は、この発明の
第1の実施の形態を示している。図1、図2において、
ダイパッド11には半導体チップ12が取着され、この
半導体チップ12には複数の電極パッドが千鳥状に配置
されている。すなわち、半導体チップ12の周縁には第
1の電極パッド群13が配置されている。この第1の電
極パッド群13において、複数の電極パッド13a、1
3b…は、所定間隔離間して半導体チップ12の辺に沿
って配列され、その表面の高さは半導体チップ12の表
面から若干突出する程度とされている。
施の形態について説明する。図1、図2は、この発明の
第1の実施の形態を示している。図1、図2において、
ダイパッド11には半導体チップ12が取着され、この
半導体チップ12には複数の電極パッドが千鳥状に配置
されている。すなわち、半導体チップ12の周縁には第
1の電極パッド群13が配置されている。この第1の電
極パッド群13において、複数の電極パッド13a、1
3b…は、所定間隔離間して半導体チップ12の辺に沿
って配列され、その表面の高さは半導体チップ12の表
面から若干突出する程度とされている。
【0013】一方、半導体チップ12の周縁に対して前
記第1の電極パッド群13より内側には第2の電極パッ
ド群14が配列されている。この第2の電極パッド群1
4において、複数の電極パッド14a、14b…は、前
記電極パッド13a、13b…の相互間に対応し、電極
パッド13a、13b…と同一ピッチで配列されてい
る。これら電極パッド14a、14b…の高さは、電極
パッド13a、13b…より高く設定されている。
記第1の電極パッド群13より内側には第2の電極パッ
ド群14が配列されている。この第2の電極パッド群1
4において、複数の電極パッド14a、14b…は、前
記電極パッド13a、13b…の相互間に対応し、電極
パッド13a、13b…と同一ピッチで配列されてい
る。これら電極パッド14a、14b…の高さは、電極
パッド13a、13b…より高く設定されている。
【0014】図2に示すように、電極パッド14a、1
4b…の表面の高さと、電極パッド13a、13b…の
表面の高さの差H1は、例えばワイヤの直径を23〜3
3μm、電極パッド13a、13bのピッチ、電極パッ
ド14a、14bのピッチをそれぞれ120μmとした
場合、30μm以上に設定される。電極パッド14a、
14bの高さは、第1の電極パッド群13と第2の電極
パッド群14との相互間距離、各電極パッドのピッチ、
及び隣接するワイヤ間の絶縁距離等に応じて決定され
る。
4b…の表面の高さと、電極パッド13a、13b…の
表面の高さの差H1は、例えばワイヤの直径を23〜3
3μm、電極パッド13a、13bのピッチ、電極パッ
ド14a、14bのピッチをそれぞれ120μmとした
場合、30μm以上に設定される。電極パッド14a、
14bの高さは、第1の電極パッド群13と第2の電極
パッド群14との相互間距離、各電極パッドのピッチ、
及び隣接するワイヤ間の絶縁距離等に応じて決定され
る。
【0015】半導体チップ12の近傍には複数のリード
電極(インナーリード)15a、15b、15c、15
d…が配置されている。これらリード電極15a、15
b、15c、15d…と電極パッド13a、13b…、
14a、14b…はボンディングワイヤ16a、16
b、16c、16d…によりそれぞれ接続される。すな
わち、電極パッド13a、13bとリード電極15a、
15cはワイヤ16a、16cにより接続され、電極パ
ッド14a、14bとリード電極15b、15dはワイ
ヤ16b、16dにより接続される。
電極(インナーリード)15a、15b、15c、15
d…が配置されている。これらリード電極15a、15
b、15c、15d…と電極パッド13a、13b…、
14a、14b…はボンディングワイヤ16a、16
b、16c、16d…によりそれぞれ接続される。すな
わち、電極パッド13a、13bとリード電極15a、
15cはワイヤ16a、16cにより接続され、電極パ
ッド14a、14bとリード電極15b、15dはワイ
ヤ16b、16dにより接続される。
【0016】図2に示すように、ワイヤ16a、16c
のループの高さと、ワイヤ16b、16dのループの高
さは、共にH2に設定され、ループは直線状とされてい
る。また、ワイヤ16b、16dはワイヤ16a、16
cより長く設定されている。電極パッド13a、13b
…、14a、14b…に対するボンディングには、ネイ
ルヘッドボンディング法が使用され、リード電極15
a、15b、15c、15d…に対するボンディングに
はウェッジボンディング法が使用される。
のループの高さと、ワイヤ16b、16dのループの高
さは、共にH2に設定され、ループは直線状とされてい
る。また、ワイヤ16b、16dはワイヤ16a、16
cより長く設定されている。電極パッド13a、13b
…、14a、14b…に対するボンディングには、ネイ
ルヘッドボンディング法が使用され、リード電極15
a、15b、15c、15d…に対するボンディングに
はウェッジボンディング法が使用される。
【0017】上記実施の形態によれば、第2の電極パッ
ド群14を構成する電極パッド14a、14bを、第1
の電極パッド群13を構成する電極パッド13a、13
bより高く設定している。したがって、全ワイヤのルー
プ高を同一としたままで、電極パッドを千鳥状に配置
し、電極パッドのピッチを微細化した場合においても、
隣接するワイヤの相互間隔を広げることができ、絶縁距
離を充分確保できる。
ド群14を構成する電極パッド14a、14bを、第1
の電極パッド群13を構成する電極パッド13a、13
bより高く設定している。したがって、全ワイヤのルー
プ高を同一としたままで、電極パッドを千鳥状に配置
し、電極パッドのピッチを微細化した場合においても、
隣接するワイヤの相互間隔を広げることができ、絶縁距
離を充分確保できる。
【0018】しかも、電極パッド14a、14bを電極
パッド13a、13bより高く設定することにより、全
ワイヤのループの高さを一致させることができるため、
従来のように、個別にループの高さを設定する必要がな
い。したがって、ループ高を設定するための労力を大幅
に削減でき、製造コストを低廉化できる。
パッド13a、13bより高く設定することにより、全
ワイヤのループの高さを一致させることができるため、
従来のように、個別にループの高さを設定する必要がな
い。したがって、ループ高を設定するための労力を大幅
に削減でき、製造コストを低廉化できる。
【0019】尚、電極パッドの高さを変えることによ
り、ワイヤ16a、16cと、ワイヤ16b、16dの
ボンディン位置が相違するが、ボンディング位置の設定
はループ高の設定に比べて容易であるため、設定作業に
多くの労力を必要としない。
り、ワイヤ16a、16cと、ワイヤ16b、16dの
ボンディン位置が相違するが、ボンディング位置の設定
はループ高の設定に比べて容易であるため、設定作業に
多くの労力を必要としない。
【0020】図3、図4は、この発明の第2の実施の形
態を示しており、第1の実施の形態と同一部分には同一
符号を付す。第1の実施の形態の場合、電極パッドを千
鳥状に配置したが、この実施の形態の場合、電極パッド
31a、31b、31c…は直線状に配置されている。
これら電極パッド31a、31b、31c…のうち、電
極パッド31bは電極パッド31a、31cより表面の
高さが高く設定されている。電極パッド31bと電極パ
ッド31a、31cの高低差H3は、電極パッドのピッ
チを60μmとし、ワイヤの直径を23〜33μmとし
た場合、例えば30μmに設定される。
態を示しており、第1の実施の形態と同一部分には同一
符号を付す。第1の実施の形態の場合、電極パッドを千
鳥状に配置したが、この実施の形態の場合、電極パッド
31a、31b、31c…は直線状に配置されている。
これら電極パッド31a、31b、31c…のうち、電
極パッド31bは電極パッド31a、31cより表面の
高さが高く設定されている。電極パッド31bと電極パ
ッド31a、31cの高低差H3は、電極パッドのピッ
チを60μmとし、ワイヤの直径を23〜33μmとし
た場合、例えば30μmに設定される。
【0021】半導体チップ12の近傍には複数のリード
電極(インナーリード)15a、15b、15c…が配
置されている。これらリード電極15a、15b、15
c…と電極パッド31a、31b、31c…はボンディ
ングワイヤ32a、32b、32c…によりそれぞれ接
続される。すなわち、電極パッド31aとリード電極1
5aはワイヤ32aにより接続され、電極パッド31b
とリード電極15cはワイヤ32bにより接続され、電
極パッド31cとリード電極15bはワイヤ32cによ
り接続されている。つまり、ワイヤ32bとワイヤ32
cとは交差されている。
電極(インナーリード)15a、15b、15c…が配
置されている。これらリード電極15a、15b、15
c…と電極パッド31a、31b、31c…はボンディ
ングワイヤ32a、32b、32c…によりそれぞれ接
続される。すなわち、電極パッド31aとリード電極1
5aはワイヤ32aにより接続され、電極パッド31b
とリード電極15cはワイヤ32bにより接続され、電
極パッド31cとリード電極15bはワイヤ32cによ
り接続されている。つまり、ワイヤ32bとワイヤ32
cとは交差されている。
【0022】図2に示すように、ワイヤ32a、32c
のループの高さと、ワイヤ32bのループの高さは、共
にH2に設定され、ワイヤは直線状とされている。ま
た、ワイヤ16bはワイヤ16a、16cより長く設定
されている。電極パッド31a、31b、31c…に対
するボンディングには、ネイルヘッドボンディング法が
使用され、リード電極15a、15b、15c…に対す
るボンディングにはウェッジボンディング法が使用され
る。
のループの高さと、ワイヤ32bのループの高さは、共
にH2に設定され、ワイヤは直線状とされている。ま
た、ワイヤ16bはワイヤ16a、16cより長く設定
されている。電極パッド31a、31b、31c…に対
するボンディングには、ネイルヘッドボンディング法が
使用され、リード電極15a、15b、15c…に対す
るボンディングにはウェッジボンディング法が使用され
る。
【0023】上記第2の実施の形態によれば、電極パッ
ド31bを電極パッド31a、31cより高く設定して
いる。したがって、全ワイヤのループ高を同一としたま
まで、ワイヤ32b、32cを交差して配置した場合に
おいても、交差したワイヤ32b、32cの相互間隔を
広げることができ、絶縁距離を充分確保できる。
ド31bを電極パッド31a、31cより高く設定して
いる。したがって、全ワイヤのループ高を同一としたま
まで、ワイヤ32b、32cを交差して配置した場合に
おいても、交差したワイヤ32b、32cの相互間隔を
広げることができ、絶縁距離を充分確保できる。
【0024】しかも、ワイヤ32b、32cを交差して
配置できるため、電極パッドに対するリード電極の接続
位置が変更された場合においても、電極パッドの位置を
設計し直す必要がない。したがって、設計に要する労力
を大幅に削減でき、製造コストを低廉化できる。尚、こ
の発明は、上記実施例に限定されるものではなく、発明
の要旨を変えない範囲において種々変形実施可能なこと
は勿論である。
配置できるため、電極パッドに対するリード電極の接続
位置が変更された場合においても、電極パッドの位置を
設計し直す必要がない。したがって、設計に要する労力
を大幅に削減でき、製造コストを低廉化できる。尚、こ
の発明は、上記実施例に限定されるものではなく、発明
の要旨を変えない範囲において種々変形実施可能なこと
は勿論である。
【0025】
【発明の効果】以上、詳述したようにこの発明によれ
ば、電極パッドのピッチが微細化された場合において
も、電極パッドの配置の再設計や、ワイヤのループ形状
を個別に設計する必要がなく、ワイヤ相互の短絡を防止
できるとともに、製造工数を軽減可能な半導体装置を提
供できる。
ば、電極パッドのピッチが微細化された場合において
も、電極パッドの配置の再設計や、ワイヤのループ形状
を個別に設計する必要がなく、ワイヤ相互の短絡を防止
できるとともに、製造工数を軽減可能な半導体装置を提
供できる。
【図1】図1は、本発明の第1の実施の形態を示す斜視
図。
図。
【図2】図2は、図1の側面図。
【図3】図3は、本発明の第2の実施の形態を示す斜視
図。
図。
【図4】図4は、図3の4−4線に沿った断面図。
【図5】図5は、従来の半導体装置の一例を示す斜視
図。
図。
12…半導体チップ、 13…第1の電極パッド群、 14…第2の電極パッド群、 13a、13b、14a、14b、31a〜31c…電
極パッド、 15a〜15d…リード電極、 16a〜16d、32a〜32c…ワイヤ。
極パッド、 15a〜15d…リード電極、 16a〜16d、32a〜32c…ワイヤ。
Claims (4)
- 【請求項1】 半導体素子に設けられた複数の電極パッ
ドと、前記半導体素子の近傍に配置されたリード電極と
をループ高が同一のワイヤで接続する半導体装置であっ
て、 半導体素子に設けられ、複数の電極パッドからなる第1
の電極パッド群と、 半導体素子に設けられ、複数の電極パッドからなる第2
の電極パッド群とを具備し、 前記第2の電極パッド群の各電極パッドの高さを、前記
第1の電極パッド群の各電極パッドの高さより高く設定
したことを特徴とする半導体装置。 - 【請求項2】 前記第2の電極パッド群は、前記第1の
電極パッド群より半導体素子の周縁から内側に配置さ
れ、且つ、第2の電極パッド群の電極パッドは第1の電
極パッド群を構成する電極パッドの相互間に対応した位
置に配置されることを特徴とする請求項1記載の半導体
装置。 - 【請求項3】 前記第1の電極パッド群を構成する電極
パッドと第2の電極パッド群を構成する電極パッドは交
互に配置されることを特徴とする請求項1記載の半導体
装置。 - 【請求項4】 前記第1の電極パッド群を構成する電極
パッドに接続されるワイヤと、第2の電極パッド群を構
成する電極パッドに接続されるワイヤは交差されること
を特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9184024A JPH1126490A (ja) | 1997-07-09 | 1997-07-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9184024A JPH1126490A (ja) | 1997-07-09 | 1997-07-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1126490A true JPH1126490A (ja) | 1999-01-29 |
Family
ID=16146020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9184024A Pending JPH1126490A (ja) | 1997-07-09 | 1997-07-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1126490A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021150513A (ja) * | 2020-03-19 | 2021-09-27 | 株式会社東芝 | 半導体チップ及び半導体装置 |
CN113867058A (zh) * | 2021-08-17 | 2021-12-31 | 友达光电(昆山)有限公司 | 扇出走线结构及显示面板 |
-
1997
- 1997-07-09 JP JP9184024A patent/JPH1126490A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021150513A (ja) * | 2020-03-19 | 2021-09-27 | 株式会社東芝 | 半導体チップ及び半導体装置 |
CN113867058A (zh) * | 2021-08-17 | 2021-12-31 | 友达光电(昆山)有限公司 | 扇出走线结构及显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100904956B1 (ko) | 다중 열들의 본드 패드들을 가진 반도체 칩 | |
KR100768493B1 (ko) | 반도체장치 | |
JP2007318014A (ja) | 半導体装置 | |
JP3493118B2 (ja) | 半導体素子及び半導体装置 | |
KR100479190B1 (ko) | 반도체장치 및 이의 와이어본딩방법 | |
US6091089A (en) | Semiconductor integrated circuit device | |
US6097082A (en) | Semiconductor device | |
JPH1126490A (ja) | 半導体装置 | |
JPH04364051A (ja) | 半導体装置 | |
JP2007103792A (ja) | 半導体装置 | |
JPH0770553B2 (ja) | 半導体集積回路装置の製造方法 | |
US6531762B1 (en) | Semiconductor package | |
KR100331073B1 (ko) | 반도체패키지 구조 | |
JP2004363224A (ja) | 半導体チップの接続構造 | |
JPH10107083A (ja) | 電気回路素子及びその実装体構造 | |
JP2001298039A (ja) | 半導体装置 | |
JP4523425B2 (ja) | 半導体素子搭載用基板 | |
JP3887620B2 (ja) | 半導体素子及び半導体装置 | |
JP2002313934A (ja) | 半導体装置 | |
JP2006013497A (ja) | 半導体ペレット及び半導体装置 | |
JP2507855B2 (ja) | 半導体装置 | |
JPH10233462A (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
JP3706379B2 (ja) | 半導体ペレット | |
JPS63276235A (ja) | 半導体集積回路装置 | |
JP2583405B2 (ja) | 半導体装置用リードフレーム |