JPH0770553B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH0770553B2
JPH0770553B2 JP63241478A JP24147888A JPH0770553B2 JP H0770553 B2 JPH0770553 B2 JP H0770553B2 JP 63241478 A JP63241478 A JP 63241478A JP 24147888 A JP24147888 A JP 24147888A JP H0770553 B2 JPH0770553 B2 JP H0770553B2
Authority
JP
Japan
Prior art keywords
bonding
lead
wire
chip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63241478A
Other languages
English (en)
Other versions
JPH0287637A (ja
Inventor
敬三 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63241478A priority Critical patent/JPH0770553B2/ja
Publication of JPH0287637A publication Critical patent/JPH0287637A/ja
Publication of JPH0770553B2 publication Critical patent/JPH0770553B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に関し、特に多
ピン半導体集積回路装置の組立方法に関する。
〔従来の技術〕
従来、ワイヤ・ボンディングによって組立てられる半導
体集積回路装置では、周辺部に一列方形状に引出電極を
配置した半導体チップが使用され、組立に際しては、接
続電極部をこの引出電極と互いに対向する位置に設けた
セラミック・パッケージ基板またはリード・フレームを
準備して、それぞれの電極相互間をワイヤ・ボンディン
グ接続するのが通常である。
〔発明が解決しようとする課題〕 このように、従来の半導体集積回路装置では、一列方形
状の電極配列をもつ半導体チップが使用されているの
で、集積度が向上しチップ上の入出力信号数が増大して
来ると、今までの電極レイアウトでは電極サイズを小さ
くすると共に電極間の距離を狭める必要が生じる。
しかし、半導体チップの電極サイズが小さくなると、ボ
ール・ボンディングの場合であれば、通常のボール・サ
イズでは位置ズレを起こしたボールが隣接する電極と接
触し電極間でショートすることとなるので、ワイヤ先端
に形成するボール・サイズも小さくせねばならなくな
る。この結果、使用できるワイヤ径が細まり、ボンディ
ング後垂れ下がり短絡不良を発生させるようになる。ま
た、半導体チップの電極間の距離が短かくなると、キャ
ピラリがすでにボンディングを完了したワイヤと衝突す
るようになり、ワイヤ・ループ形状を崩し接触事故を起
こすようになる。上記の問題点は、ボール・ボンディン
グの場合に限らず超音波フェッジ・ボンディングの場合
でも同じように起こるので、これらを解決しない限り多
ピン構造の半導体集積回路装置を実現することはできな
い。
本発明の目的は、上記の情況に鑑み、半導体チップの縮
小化と多ピン化とに伴う製造上の問題点を構造的に解決
した半導体集積回路装置の製造方法を提供することであ
る。
〔問題を解決するための手段〕
本発明の特徴は、周辺部に複数個のチップ引出電極を千
鳥状に配列する半導体チップと、内部リード長を異なら
せ先端部のボンディング部がアイランド周辺で千鳥状配
列をなし、かつアイランドに一番近くに配列される第１
群のボンディング部は幅広のＬ型もしくはＴ型の形状で
あり、該第１群のボンディング部を有する内部リード間
にそれぞれ位置して該第１群のボンディング部よりアイ
ランドから離間して配列される第２群のボンディング部
は幅広でないＩ型の形状のリード・フレームとをそれぞ
れ準備する工程と、前記チップ引出電極と内部リード先
端部のボンディング部とを互いに対向させ、対向距離の
短かいもの同志が低いループ形状に、また、対向距離の
長いもの同志が高いループ形状になるようにボンディン
グ・ツールに移動軌跡を与えるワイヤ・ボンディング工
程とを備える半導体集積回路装置の製造方法にある。
〔実施例〕
以下図面を参照して本発明を詳細に説明する。
第１図は本発明に関係のある技術を説明する平面図であ
る。第１図の半導体集積回路装置は、周辺部にチップ引
出電極２および３を千鳥状に２配列した半導体チップ１
と、ボンディング・パッド４および５を絶縁基板上にこ
れらチップ引出電極２および３とそれぞれ対向するよう
に同じく千鳥状に２配列したセラミック・パッケージ基
板６と、半導体チップ１とセラミック・パッケージ基板
６の、互いに対向配置されたチップ引出電極２および３
とボンディング・パッド４および５とをそれぞれボンデ
ィング接続する低ループおよび高ループのボンディング
・ワイヤ７および８とを含む。
すなわち、第１図によれば、セラミック・パッケージ半
導体集積回路装置の半導体チップ１およびこれを上面に
マウントするセラミック・パッケージ基板６には、２列
配列の引出電極2,3およびボンディング・パッド4,5がそ
れぞれ互いに対向するように千鳥状に配置される。すな
わち、外側配列のチップ引出電極２と内側配列のセラミ
ックパッケージ・ボンディング・パッド４および内側配
列のチップ引出電極３と外側配列のセラミック・パッケ
ージ・ボンディング・パッド５とがそれぞれ互いに対向
するように配列形成される。従って、チップ引出電極と
ボンディング・パッドとのワイヤ・ボンディング接続
は、外側配列のチップ引出電極２と内側配列のボンディ
ング・パッド４および内側配列のチップ引出電極３と外
側配列のボンディング・パッド５との間のように互いに
対向するもの同志の間でそれぞれ行われる。このワイヤ
・ボンディング接続によると、チップ引出電極の外側配
列２と内側配列のボンディング・パッド４間のボンディ
ング・ワイヤ長は短かく、またチップ引出電極の内側配
列３と外側配列のボンディング・パッド５間のボンディ
ング・ワイヤ長は長くなる。従って、短かいワイヤ長を
低ループに、また、長いワイヤ長を高リープにそれぞれ
形成すれば、低ループ・ボンディング・ワイヤ７および
高ループ・ボンディング・ワイヤ８とが交互に配置され
ることとなるので、仮令、ワイヤ密度が高い場合でもワ
イヤ同志が接触し合う恐れは極めて小さい。このワイヤ
・ボンディングは具体的にはつぎの手順で行うことがで
きる。
第２図（ａ）および（ｂ）は上記第１図のワイヤ・ボン
ディング接続工程図を超音波ウェッジ・ボンディングの
場合について示したものである。この接続工程によれ
ば、チップ引出電極とボンディング・パッドとのワイヤ
・ボンディング接続は、第２図（ａ）が示すように、外
側配列のチップ引出電極２と内側配列のボンディング・
パッド４とを接続する低ループ・ボンディングワイヤ７
の形成から始まり、これが一巡した後、引き続き第２図
（ｂ）が示すように、内側配列のチップ引出電極３と外
側配列のボンディング・パッド５とを接続する高ループ
・ボンディング・ワイヤ８の形成を行う。すなわち、低
ループ・ボンディング・ワイヤ７を形成するときは、ル
ープ形状が低ループとなるようにウェッジ・ツール10を
低く下げ〔第２図（ａ）参照〕、つぎに高ループ・ボン
ディング・ワイヤ８を形成するときは、低ループ・ボン
ディング終了後ウェッジ、ツール10を高く持ち上げなが
ら内側配列のチップ引出電極３上に移動させる〔第２図
（ｂ）参照〕。ウェッジ・ツール10のこのような移動軌
跡はコンピュータ・プログラムによれば簡単に自動制御
することができる。ここで9,11および12はそれぞれボン
ディング・ワイヤ、クランプおよびホーンである。
このように、低ループ・ボンディング・ワイヤ７と高ル
ープ・ボンディング・ワイヤ８とが交互に配置された場
合には、既に述べたように、半導体チップ上の電極レイ
アウトが２列配列とされボンディング・ワイヤ密度が２
倍にあがったとしても、このループの高低差によって隣
接するワイヤ間の接触は回避される。
第３図（ａ）および（ｂ）はそれぞれ第１図、第２図に
かかるワイヤ・ボンディング接続で形成される高、低２
つのワイヤ・ループの相対的位置関係を示す俯瞰図およ
びその側面透視図で、上記隣接するワイヤ7,8間の接触
がループの高低差によって回避できることを、より明確
に示したものである。
以上はウェッジ・ボンディングの場合について説明した
が、ボール・ボンディングによる場合であっても、ウェ
ッジ・ツール10に代えてキャピラリーに同様なツール移
動軌跡を与えれば、全く同等のワイヤ・ボンディング接
続を行い得る。
第４図は本発明の樹脂封止パッケージ型半導体集積回路
装置に実施した場合の一実施例を示すリード・フレーム
上の平面図である。本実施例によれば、本発明の半導体
集積回路装置は、第１乃至第３図と同じく周辺部にチッ
プ引出電極２および３を千鳥状に２配列した半導体チッ
プ１と、リード先端のボンディング部をチップ引出電極
２および３とそれぞれ対向するように同じく千鳥状に配
列した異なるリード長をもつ内部リード14および15と、
半導体チップ１のチップ引出電極２および３とこれと対
向配置された内部リード14および15のリード先端部をそ
れぞれボンディング接続する低ループおよび高ループの
ボンディング・ワイヤ７および８とを含む。
すなわち、本実施例によれば、半導体チップにはチップ
引出電極の配列が第１乃至第３図と全く同一の半導体チ
ップ１が用いられ、また、その周辺には内部リード14お
よび15のボンディング部がチップ引出電極２および３と
それぞれ対向するよう同じく千鳥状に配置される。従っ
て、第１乃至第３図と同じく、チップ引出電極２および
３と内部リード14および15のボンディング部とを低ルー
プ・ボンディング・ワイヤ７および高ループ・ボンディ
ング・ワイヤ８とで交互に接続すれば、ワイヤ同志が接
触し合う恐れの少ない信頼性高き多ピン構造の樹脂封止
パッケージ型半導体集積回路装置を得ることができる。
かかる構造の半導体集積回路装置の製造には、第４図に
示す如き特殊形状のリード・フレーム13が準備される。
すなわち、アイランド・吊りピン16をタスキ状に形成し
て４隅からアイランドを支持させると共に、内部リード
のリード先端部をＬ型,T型またはＩ型に成型してボンデ
ィング部がアイランド周辺において千鳥状配列となるよ
うにされる。かかる形状のリード・フレーム13が準備さ
れれば、既に説明した低ループおよび高ループの交互配
置ボンディング法によって本発明半導体集積回路装置は
容易に製造される。
以上はチップ引出電極およびボンディング部が何れも２
列配列の場合のみについて説明したが、３列配列以上の
場合について実施することも可能である。かかる場合に
は、短ワイヤ長ほど低ループに、また、長ワイヤ長ほど
高ループとなるように、ループ形状に高低差をつけたワ
イヤ・ボンディング法が実施される。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、半導体チ
ップおよびこれをマウントするリード・フレームの電極
配列をそれぞれ千鳥状にすることにより、従来の半導体
集積回路装置と同一の電極サイズおよび電極間ピッチを
保ちながら、飛躍的に電極形成数を増加することができ
るので、多ピン化構造を極めて容易に実現できる効果が
あり、更に、短ワイヤ長ほど低ループに、また、長ワイ
ヤ長ほど高ループとなるように、ボンディング・ツール
の軌跡を制御するワイヤ・ボンディング方法が行われる
ので、ワイヤ密度をあげた場合でもワイヤ間のショート
を発生させることなく、信頼性の高いボンディングを実
施できる効果があり、またアイランドに近いボンディン
グ部を幅広のＬ型もしくはＴ型の形状としているからこ
の箇所のワイヤー・ボンディング作業が容易になり、一
方、アイランドより離間したボンディング部は隣りに他
のリードが延在するからその形状を幅広でないＩ型の形
状とすることにより高密度配列を可能にする効果があ
る。
【図面の簡単な説明】
第１図は本発明に関係のある技術のセラミック・パッケ
ージ型半導体集積回路装置のパッケージ内部を示す平面
図、第２図（ａ）および（ｂ）は上記第１図のワイヤ・
ボンディング接続工程図、第３図（ａ）および（ｂ）は
それぞれ第１図、第２図にかかる、ワイヤ・ボンディン
グ接続で形成される高、低２つのワイヤ・ループの相対
的位置関係を示す俯瞰図およびその側面透視図、第４図
は本発明を樹脂封止パッケージ型半導体集積回路装置に
実施した場合の一実施例を示すリード・フレーム上の平
面図である。 １……半導体チップ、2,3……チップ引出電極、4,5……
ボンディング・パッド、６……セラミック・パッケージ
基板、７……低ループ・ボンディング・ワイヤ、８……
高ループ・ボンディング・ワイヤ、９……ボンディング
・ワイヤ、10……ウェッジ・ツール、11……クランプ、
12……ホーン、13……リード・フレーム、14,15……内
部リード、16……アイランド・吊りピン。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】周辺部に複数個のチップ引出電極を千鳥状
    に配列する半導体チップと、内部リード長を異ならせ先
    端部のボンディング部がアイランド周辺で千鳥状配列を
    なし、かつアイランドに一番近くに配列される第１群の
    ボンディング部は幅広のＬ型もしくはＴ型の形状であ
    り、該第１群のボンディング部を有する内部リード間に
    それぞれ位置して該第１群のボンディング部よりアイラ
    ンドから離間して配列される第２群のボンディング部は
    幅広でないＩ型の形状のリード・フレームとをそれぞれ
    準備する工程と、前記チップ引出電極と内部リード先端
    部のボンディング部とを互いに対向させ、対向距離の短
    かいもの同志が低いループ形状に、また、対向距離の長
    いもの同志が高いループ形状になるようにボンディング
    ・ツールに移動軌跡を与えるワイヤ・ボンディング工程
    とを備えることを特徴とする半導体集積回路装置の製造
    方法。
JP63241478A 1988-09-26 1988-09-26 半導体集積回路装置の製造方法 Expired - Lifetime JPH0770553B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63241478A JPH0770553B2 (ja) 1988-09-26 1988-09-26 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63241478A JPH0770553B2 (ja) 1988-09-26 1988-09-26 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0287637A JPH0287637A (ja) 1990-03-28
JPH0770553B2 true JPH0770553B2 (ja) 1995-07-31

Family

ID=17074913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63241478A Expired - Lifetime JPH0770553B2 (ja) 1988-09-26 1988-09-26 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0770553B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814892A (en) * 1996-06-07 1998-09-29 Lsi Logic Corporation Semiconductor die with staggered bond pads
JPH1050750A (ja) * 1996-07-30 1998-02-20 Nec Kyushu Ltd 半導体装置およびその製造方法
JPH11284006A (ja) * 1998-03-31 1999-10-15 Fujitsu Ltd 半導体装置
US6573592B2 (en) * 2001-08-21 2003-06-03 Micron Technology, Inc. Semiconductor die packages with standard ball grid array footprint and method for assembling the same
JP4674427B2 (ja) * 2001-09-06 2011-04-20 ソニー株式会社 半導体装置の製造方法
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
JP2007129121A (ja) * 2005-11-07 2007-05-24 Nec Electronics Corp 半導体チップ組立判定装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074540A (ja) * 1983-09-30 1985-04-26 Toshiba Corp ワイヤボンデイング方法
JPS6185832A (ja) * 1984-10-03 1986-05-01 Toshiba Corp ワイヤボンデイング方法
JP2840948B2 (ja) * 1988-08-23 1998-12-24 富士ゼロックス株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0287637A (ja) 1990-03-28

Similar Documents

Publication Publication Date Title
US5172851A (en) Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
KR100904956B1 (ko) 다중 열들의 본드 패드들을 가진 반도체 칩
US6008532A (en) Integrated circuit package having bond fingers with alternate bonding areas
JP2814233B2 (ja) チップサイズ半導体パッケージの製造方法およびそれに用いるリードフレーム
JP2924840B2 (ja) Ｔａｐｅ−ＢＧＡタイプの半導体装置
JPH0945723A (ja) 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法
JPH0770553B2 (ja) 半導体集積回路装置の製造方法
JP3144383B2 (ja) 半導体装置
JPH01107549A (ja) 半導体集積回路装置
JPH0256942A (ja) 半導体装置
US5989934A (en) Process for manufacturing a semiconductor device having a logic circuit and a plurality of input/output amplifier circuits
US6531762B1 (en) Semiconductor package
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JP2823000B2 (ja) ワイヤボンディング方法
JPH0695538B2 (ja) 半導体装置の製造方法
JPS61212050A (ja) 半導体装置
JPH0750314A (ja) 半導体装置とそのワイヤボンディング方法
JPH05326621A (ja) Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
JPH0239445A (ja) 半導体装置
KR200163131Y1 (ko) 반도체소자의 칩(Chip)구조
JPH0414503B2 (ja)
JP2698452B2 (ja) 樹脂封止型半導体装置及びその組立方法
JPH10270484A (ja) 半導体装置およびその製造方法
JPH09260413A (ja) 半導体装置およびその製造方法
JP2659286B2 (ja) 半導体装置のワイヤボンディング方法