JP3144383B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3144383B2
JP3144383B2 JP13932198A JP13932198A JP3144383B2 JP 3144383 B2 JP3144383 B2 JP 3144383B2 JP 13932198 A JP13932198 A JP 13932198A JP 13932198 A JP13932198 A JP 13932198A JP 3144383 B2 JP3144383 B2 JP 3144383B2
Authority
JP
Japan
Prior art keywords
bonding
lead
inner leads
semiconductor device
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13932198A
Other languages
English (en)
Other versions
JPH11330132A (ja
Inventor
貴之 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13932198A priority Critical patent/JP3144383B2/ja
Publication of JPH11330132A publication Critical patent/JPH11330132A/ja
Application granted granted Critical
Publication of JP3144383B2 publication Critical patent/JP3144383B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に、半導体装置のリードフレームの形状とボンデ
ィングに関する。
【０００２】
【従来の技術】図６は従来の半導体装置の構造を示した
ものである。図６（ａ）は平面図、図６（ｂ）は断面の
概略図である。装置は半導体チップ１ａがリードフレー
ムのアイランド２ａにマウントされており、チップ上の
電極（ボンディングパッド）６，６ａ，６ｂ，６ｃ，６
ｄとリードフレームのインナーリード４ｃとをボンディ
ングワイヤ３で電気的に接続している。図６（ａ）のチ
ップ下側のような単列パッド６に対しては、従来の平面
のリードフレームで製造が可能であったが、集積度の向
上と信号数の増大に伴い、図６（ａ）のチップ左側のよ
うな千鳥状パッド配列が必要不可欠となり、図６に示す
ようにボンディングワイヤ同士が接近し、さらにはボン
ディングできないパッド６ｃ，６ｄがでてきた。
【０００３】上記の問題を解決するために特開平４−１
５２６４６、特開昭６２−１２３９号公報では図７のよ
うに、リードフレームの隣接するインナーリードを上下
方向に交互に段差を設け（図７（ｂ）４ｄ，４ｅ）、ボ
ンディング時において特に千鳥パッドの場合は外側パッ
ド６ａは低く短いリードでボンディングし、内側パッド
（６ｂ）は高く長いリードでボンディングすることによ
り、図７（ｂ）のように隣り合うボンディングワイヤの
間隔を立体的に保つことで、ワイヤ同士の接触をさけ
て、単列パッド、及び千鳥パッドに対しボンディングで
きるようにしている。
【０００４】また、特開平４−１９６１５８号公報では
図８のように全てのインナーリード４ｆを先端で低く、
その外側で高くした段差を持たせることにより、ボンデ
ィング時において特に千鳥パッドの場合は外側パッド６
ａはリード４ｆの低い位置にボンディングし、内側パッ
ド６ｂはリード４ｆの高い位置にボンディングすること
により、図８（ｂ）のように隣り合うボンディングワイ
ヤ３の間隔を立体的に保つことで、ワイヤ同士の接触を
さけて単列パッド、及び千鳥パッドに対しボンディング
できるようにしている。
【０００５】特に、近年の半導体チップの集積率の向上
によるチップ面積の縮小と、チップの端子数増加に伴
い、チップ電極を千鳥状に配置することによるボンディ
ングパッドの増加をはかることが必要不可欠になってい
る。一方、隣り合う電極同士、隣り合うインナーリード
の間隔が従来のものと比較して非常に狭くなっているこ
とから、従来技術のように、インナーリードを上下方向
に交互に段差を設けることや、先端で低く、その内側で
高くするだけでは隣り合うボンディングワイヤ同士の接
触をさけることが困難である。
【０００６】このように、上記した従来技術では各イン
ナーリードにボンディング点が１点しかないから、隣り
合う電極同士、隣り合うインナーリードの間隔が更に狭
くなると、製造が困難になる。特開平４−１９６１５８
号公報の技術では、各インナーリードの長さが同一の長
さであるため、同一信号数（電極数）で従来以上にチッ
プ面積が縮小すると、インナーリードをチップ電極の近
くまで持っていけないため、チップ上の電極とインナー
リードの間隔が広くなり、つまりボンディングワイヤー
長が長くなり、製造時にワイヤ流れなどが生じ、製造が
困難になる。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、従来以上の小チッ
プ、多ピン化によるパッド間隔の狭い半導体チップに対
し、ボンディングの自由度、生産性、信頼性の高い半導
体装置を提供するものである。
【０００８】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、リードフレームのアイランド上
に半導体チップが組み付けられ、この半導体チップ上に
設けられた千鳥状に配置された電極と、前記リードフレ
ームのインナーリードと、前記電極とインナーリードと
の間に設けられるボンディングワイヤとからなる半導体
装置において、前記隣接するインナーリードは互いに異
なる長さに形成され、且つ、前記インナーリードの全て
は、前記アイランド部と同一面上に形成した低部と、前
記低部より高い位置に形成した高部と、前記低部と高部
とを接続する部分とからなり、前記何れかのインナーリ
ードの高部及び低部にそれぞれ、前記ボンディングワイ
ヤをボンディングしたボンディング点を少なくとも一つ
設けたことを特徴とするものであり、又、第２態様は、
前記インナーリードの長さは、少なくとも２種類の長さ
を含むことを特徴とするものである。
【０００９】
【００１０】
【発明の実施の形態】本発明に係る半導体装置は、リー
ドフレームのインナーリードを隣接する各インナーリー
ドに対し、互いに長さ方向に差をもたせ、且つ、全ての
インナーリードが先端で低く、その内側で高く形成した
段差をもち、しかも、この段差を介して形成された高部
及び低部に各々ボンディングするボンディング点を複数
有するように構成することで、千鳥状に配置された半導
体チップの電極のワイヤボンディングを可能にしたもの
である。
【００１１】本発明によれば、隣接する各インナーリー
ドの長さに差をもたせることにより、半導体チップとイ
ンナーリード間の距離を一部縮めることができる。又、
全てのインナーリードが先端で低く、その内側で高くし
た段差を形成することにより、３次元的にボンディング
ワイヤー間の距離を保つことができる。更に、インナー
リードの高部と低部で各々ボンディングするボンディン
グ点を有することにより、同一電位のインナーリードか
ら複数の同一電位パッドへのボンディングが可能とな
り、且つ、ワイヤーの交差配線も容易にできる。
【００１２】以上から、ボンディングの自由度、生産
性、信頼性の高い半導体装置の製造が可能となる。
【００１３】
【実施例】以下に、本発明に係わる半導体装置の具体例
を図面を参照しながら詳細に説明する。図１、２は、本
発明に係わる半導体装置の具体例の構造を示す図であっ
て、これらの図には、リードフレームのアイランド２ａ
上に半導体チップが組み付けられ、この半導体チップ２
ａ上に設けられた千鳥状に配置された電極６ａ，６ｂ
と、前記リードフレームのインナーリード４ａ，４ｂ
と、前記電極６ａ，６ｂとインナーリード４ａ，４ｂと
の間に設けられるボンディングワイヤ３ａ，３ｂ，３ｃ
とからなる半導体装置において、前記隣接するインナー
リード４ａ，４ｂは互いに異なる長さに形成され、且
つ、インナーリード４ａ，４ｂ先端部とその内側との間
に段差５ａを介して高部Ｈと低部Ｌとが形成され、且
つ、前記高部Ｈ又は低部Ｌの何れかには複数のボンディ
ング点７ａ，７ａ，７ｂ，７ｂ，を有する半導体装置が
示されている。
【００１４】又、インナーリード４ａ，４ｂ上のボンデ
ィングの高さ方向の位置において、少なくとも二つの異
なる位置７ａ，７ｂにボンディングされ、且つ、前記半
導体チップから離間する方向の前記インナーリード４
ａ，４ｂ上においても、少なくとも二つの異なる位置７
ａ，７ｂにボンディングされる半導体装置の製造方法が
示されている。
【００１５】更に、前記１つのインナーリードには少な
くとも２つ、最大４つのボンディング点を有する半導体
装置とその製造方法が示されている。以下に、本発明を
更に詳細に説明する。図４は本発明の上から見た構造図
であり、２ａはリードフレームのアイランド、４ａ，４
ｂはインナーリード、５ａはインナーリードに形成した
傾斜部からなる段差である。
【００１６】図１は本発明の要部の斜視図であり、４
ａ，４ｂはインナーリード、５ａはインナーリードの傾
斜した段差、７ａ，７ｂはインナーリード上のボンディ
ング点である。図２は図１のインナーリードに配線を行
なった状態の斜視図であり、１ａは半導体チップ、３
ａ，３ｂ，３ｃはボンディングワイヤ、４ａ，４ｂはイ
ンナーリード、５ａはインナーリードの段差、６ａ，６
ｂは半導体電極（パッド）である。
【００１７】図３は本発明の具体例の断面図であり、図
５は本発明の他の具体例の主要部斜視図であり、このよ
うに構成した半導体装置において、図示したように隣接
する各インナーリード４ａ，４ｂは、互いに長さ方向に
差をもたせてある。このように長さ方向に差を持たせる
ことにより、長いインナーリード４ｂとチップ１ａ間と
の距離を短縮することができ、インナーリード先端部に
おいてインナーリード４ｂの幅が細くならず、幅を十分
に保つことができる。
【００１８】更に、インナーリード４ａ，４ｂは段差５
ａを持ち、この段差５ａの高部Ｈにボンディング点７ａ
を、又、低部Ｌにボンディング点７ｂを配置している。
図３はワイヤーボンディングした状態の断面図であり、
リードフレームのアイランド２ａ上にチップ１ａがマウ
ントされている。本図ではアイランド２ａとリードフレ
ーム４ａ，４ｂの低部Ｌの高さが同じになっているが、
アイランド２ａの高さをインナーリード低部Ｌより低く
しても同様の効果が得られる。
【００１９】次に、インナーリード低部のみの使用につ
いて説明する。図３、５のようにインナーリード低部Ｌ
を使用したときもインナーリード側のボンディング点の
組み合わせにより、図３のインナーリード３ｄ，３ｅ及
び図５のインナーリード３ｄ，３ｅに見られるように隣
接するボンディングワイヤの高さ方向の距離が生じ、ワ
イヤ同士の３次元的な間隔を保つことができ、ワイヤー
の接触をさけてボンディングすることができる。
【００２０】このようにインナーリード低部のみの使用
した場合は、薄型パッケージにも使用できる。次に、イ
ンナーリード低部及び高部を使用した場合について説明
する。図２のようにインナーリードの高部Ｈと低部Ｌの
ボンディング点を使うことにより、さらに間隔の狭い千
鳥配列パッドに対してのボンディングが可能になる。基
本的に外側のパッド（図２の符号６ａ）はインナーリー
ドの低部Ｌとボンディングし、内側パッド（図２の符号
６ｂ）はインナーリードの高部Ｈのボンディング点を使
用することにより、隣接するボンディングワイヤに高さ
方向の距離を図２のワイヤ３ｂ，３ａ及び図３のワイヤ
３ｂ，３ａに見られるように容易に保つことができ、ワ
イヤ同士の接触をさけてボンディングすることができ
る。さらに、必要に応じて交差配線も、図２のワイヤ３
ｃのようにボンディングをすることが可能となる。な
お、図２のワイヤ３ｃは交差配線（ボンディング）かつ
同一電位のインナーリードから複数の同一電位パッドへ
のボンディング例である。
【００２１】
【発明の効果】本発明に係る半導体装置は、半導体装置
のリードフレームの構造を、隣接する各インナーリード
に対し図４のように、互いに長さ方向に差をもたせ、図
１のようにかつ全てのインナーリードが先端で低く、そ
の内側で高くされた段差をもち、その高部と低部にボン
ディング点を有することにより、ボンディングワイヤ同
士の隣接距離を３次元的に保ち、ボンディングワイヤ同
士の接触の低減をはかることにより小チップサイズ、且
つ、多ピンの狭間隔千鳥電極の半導体チップを、きわめ
て生産性及び信頼性高く生産できる効果を有する。
【図面の簡単な説明】
【図１】本発明の半導体装置の要部の斜視図である。
【図２】本発明の具体例の斜視図である。
【図３】図２の断面図である。
【図４】本発明の平面部図である。
【図５】本発明の他の具体例の斜視図である。
【図６】従来例を示す図である。
【図７】他の従来例を示す図である。
【図８】他の従来例を示す図である。
【符号の説明】
１ａ…半導体チップ ２ａ…リードフレームのアイランド ３，３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ…ボン
ディングワイヤ ４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ…インナーリード ５ａ…インナーリードの段差 ６，６ａ，６ｂ，６ｃ，６ｄ…半導体電極 ７ａ，７ｂ…インナーリードのボンディング点

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 リードフレームのアイランド上に半導体
    チップが組み付けられ、この半導体チップ上に設けられ
    た千鳥状に配置された電極と、前記リードフレームのイ
    ンナーリードと、前記電極とインナーリードとの間に設
    けられるボンディングワイヤとからなる半導体装置にお
    いて、 前記隣接するインナーリードは互いに異なる長さに形成
    され、且つ、前記インナーリードの全ては、前記アイラ
    ンド部と同一面上に形成した低部と、前記低部より高い
    位置に形成した高部と、前記低部と高部とを接続する部
    分とからなり、前記何れかのインナーリードの高部及び
    低部にそれぞれ、前記ボンディングワイヤをボンディン
    グしたボンディング点を少なくとも一つ設けたことを特
    徴とする半導体装置。
  2. 【請求項２】 前記インナーリードの長さは、少なくと
    も２種類の長さを含むことを特徴とする請求項１記載の
    半導体装置。
JP13932198A 1998-05-21 1998-05-21 半導体装置 Expired - Fee Related JP3144383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13932198A JP3144383B2 (ja) 1998-05-21 1998-05-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13932198A JP3144383B2 (ja) 1998-05-21 1998-05-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH11330132A JPH11330132A (ja) 1999-11-30
JP3144383B2 true JP3144383B2 (ja) 2001-03-12

Family

ID=15242595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13932198A Expired - Fee Related JP3144383B2 (ja) 1998-05-21 1998-05-21 半導体装置

Country Status (1)

Country Link
JP (1) JP3144383B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429050B1 (en) * 1997-12-18 2002-08-06 Texas Instruments Incorporated Fine pitch lead frame and method
IT1317559B1 (it) * 2000-05-23 2003-07-09 St Microelectronics Srl Telaio di supporto per chip avente interconnessioni a bassa resistenza.
JP4967524B2 (ja) * 2006-08-15 2012-07-04 ヤマハ株式会社 半導体装置及びワイヤーボンディング方法
JP4835449B2 (ja) * 2007-01-29 2011-12-14 株式会社デンソー 半導体装置
JP5387715B2 (ja) 2012-04-06 2014-01-15 住友電気工業株式会社 半導体デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making

Also Published As

Publication number Publication date
JPH11330132A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
US5299729A (en) Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
US6225146B1 (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US6495773B1 (en) Wire bonded device with ball-shaped bonds
JP2814233B2 (ja) チップサイズ半導体パッケージの製造方法およびそれに用いるリードフレーム
US4618879A (en) Semiconductor device having adjacent bonding wires extending at different angles
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JP3144383B2 (ja) 半導体装置
JPH0770553B2 (ja) 半導体集積回路装置の製造方法
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP2969301B2 (ja) 半導体装置
JPH02211643A (ja) 半導体装置
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH0739243Y2 (ja) リードフレーム
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JPH0645497A (ja) 半導体装置およびその製造方法
JP3998528B2 (ja) 半導体装置
JP4222920B2 (ja) 半導体装置
JPH09260413A (ja) 半導体装置およびその製造方法
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
JPS63283053A (ja) 半導体装置のリ−ドフレ−ム
JP3859666B2 (ja) 半導体装置
JPS6242552A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140105

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees