JP2000077444A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000077444A JP2000077444A JP10262451A JP26245198A JP2000077444A JP 2000077444 A JP2000077444 A JP 2000077444A JP 10262451 A JP10262451 A JP 10262451A JP 26245198 A JP26245198 A JP 26245198A JP 2000077444 A JP2000077444 A JP 2000077444A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- semiconductor
- manufacturing
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 内部リードの外部実装面への封止樹脂の流れ
出しを防止し、実装不良を低減できる半導体装置の製造
方法を提供する。 【解決手段】 封止樹脂を充填する封止樹脂充填キャビ
ティ２２及びその周囲に形成された上型パッティング面
２３を備えた上型２０Ａと、上型パッティング面２３に
当接する部分に上型パッティング面２３より幅狭で突出
する微小高さの環状突起２５を有する下型パッティング
面２４を備えた下型２０Ｂとの組み合わせからなる片面
樹脂封止金型２０を用意し、上型パッティング面２３と
下型パッティング面２４とで半導体素子搭載ユニットフ
レーム１８を押圧固定して内部リード１１の外部実装面
１１Ａを下方に押し付けた状態で、封止樹脂充填キャビ
ティ２２内に封止樹脂２１を注入し、外部実装面１１Ａ
が封止樹脂２１の底面部位２６に露出した半導体パッケ
ージユニット２７を製造する。
出しを防止し、実装不良を低減できる半導体装置の製造
方法を提供する。 【解決手段】 封止樹脂を充填する封止樹脂充填キャビ
ティ２２及びその周囲に形成された上型パッティング面
２３を備えた上型２０Ａと、上型パッティング面２３に
当接する部分に上型パッティング面２３より幅狭で突出
する微小高さの環状突起２５を有する下型パッティング
面２４を備えた下型２０Ｂとの組み合わせからなる片面
樹脂封止金型２０を用意し、上型パッティング面２３と
下型パッティング面２４とで半導体素子搭載ユニットフ
レーム１８を押圧固定して内部リード１１の外部実装面
１１Ａを下方に押し付けた状態で、封止樹脂充填キャビ
ティ２２内に封止樹脂２１を注入し、外部実装面１１Ａ
が封止樹脂２１の底面部位２６に露出した半導体パッケ
ージユニット２７を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子及び内
部リードを片面で樹脂封止する半導体装置の製造方法に
関し、特に封止樹脂の底面部位に内部リードの外部実装
面が露出した樹脂封止型半導体装置の製造方法に関す
る。
部リードを片面で樹脂封止する半導体装置の製造方法に
関し、特に封止樹脂の底面部位に内部リードの外部実装
面が露出した樹脂封止型半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】従来、ＩＣ、ＬＳＩ等の半導体装置の実
装は、外周縁に沿ってＪ型、Ｉ型あるいはガルウイング
型等の形状に成形された複数の内部リードを突出させ、
この内部リードをプリント基板等の上に形成された配線
パターンの接続パッドに半田等を用いて接続していた。
しかし、この方法では、半導体装置から内部リードが外
周に突出する部分が比較的広い面積を占め、半導体装置
の小型化に対応できなかった。そこで、例えば、特開平
８−３１６３７１号公報には、半導体素子、半導体素子
搭載部、内部リード等を樹脂で封止した半導体装置の底
面部位に外部実装面となる内部リードの一部又は全部を
露出したＳＯＮ（Small Outline Non-leadPackage）や
ＱＦＮ（Quad Flat Non-lead Package）と呼ばれている
半導体装置が提案されている。この半導体装置を形成す
るための樹脂封止金型は、ＳＯＮ型の半導体装置の例に
ついて説明すると、例えば図５（Ａ）に示すように、封
止樹脂を充填する空間を形成するキャビティ５１及びそ
の周囲に形成された上型パッティング面５２Ａを備えた
上型５２と、上型パッティング面５２Ａに当接する平板
状の下型パッティング面５３Ａを備えた下型５３とから
構成されている。
装は、外周縁に沿ってＪ型、Ｉ型あるいはガルウイング
型等の形状に成形された複数の内部リードを突出させ、
この内部リードをプリント基板等の上に形成された配線
パターンの接続パッドに半田等を用いて接続していた。
しかし、この方法では、半導体装置から内部リードが外
周に突出する部分が比較的広い面積を占め、半導体装置
の小型化に対応できなかった。そこで、例えば、特開平
８−３１６３７１号公報には、半導体素子、半導体素子
搭載部、内部リード等を樹脂で封止した半導体装置の底
面部位に外部実装面となる内部リードの一部又は全部を
露出したＳＯＮ（Small Outline Non-leadPackage）や
ＱＦＮ（Quad Flat Non-lead Package）と呼ばれている
半導体装置が提案されている。この半導体装置を形成す
るための樹脂封止金型は、ＳＯＮ型の半導体装置の例に
ついて説明すると、例えば図５（Ａ）に示すように、封
止樹脂を充填する空間を形成するキャビティ５１及びそ
の周囲に形成された上型パッティング面５２Ａを備えた
上型５２と、上型パッティング面５２Ａに当接する平板
状の下型パッティング面５３Ａを備えた下型５３とから
構成されている。
【０００３】半導体装置を製造する方法は、まず、半導
体素子搭載部６１とその周辺に配列された内部リード６
２とこれを支持する支持枠６３を備えた導体回路パター
ン６４を複数連接した導体回路ユニット６５を準備す
る。次に、導体回路ユニット６５の各半導体素子搭載部
６１に半導体素子６６を搭載し、半導体素子６６のパッ
ド部とそれに対応する内部リード６２の一方の先端部を
ボンディングワイヤ６７により接続して、電気的導通回
路を形成する半導体素子搭載ユニットフレーム６８を形
成する。次に、上型５２と、下型５３との組み合わせか
らなる片面樹脂封止金型５０内に半導体素子搭載ユニッ
トフレーム６８を載置し、上型パッティング面５２Ａと
下型パッティング面５３Ａとで半導体素子搭載ユニット
フレーム６８を押圧固定して、内部リード６２の下面に
形成された外部実装面６２Ａ（図５（Ｃ）参照）を下方
に押し付けた状態で、キャビティ５１内に封止樹脂５４
を注入し、図５（Ｂ）に示すように、外部実装面６２Ａ
が封止樹脂５４の底面部位に露出した半導体パッケージ
ユニット６９を形成する。最後に、樹脂封止工程で形成
された半導体パッケージユニット６９の樹脂封止領域か
ら外側に突出した内部リード６２を、図５（Ｂ）に示す
ように、各半導体パッケージユニット６９の外周辺部で
半導体装置６０を個々に分離形成する。この半導体装置
６０によれば、外部実装面６２Ａを備えた内部リード６
２の半導体装置６０の外周から突出する長さが短くな
り、内部リード６２の下面に形成された外部実装面６２
Ａは半導体装置６０の封止樹脂５４の底面部位に露出し
ているので、半導体装置６０の小型化が可能になる。ま
た、外部実装面６２Ａにそれぞれ対応して設けたプリン
ト基板上の接続パッドに半導体装置６０を位置決めして
載置した後、加熱により溶融性の半田等をリフローする
ことにより、全ての外部実装面６２Ａを接続パッドに同
時に接続できるので、半導体装置６０の実装工程が極め
て簡単になる利点がある。
体素子搭載部６１とその周辺に配列された内部リード６
２とこれを支持する支持枠６３を備えた導体回路パター
ン６４を複数連接した導体回路ユニット６５を準備す
る。次に、導体回路ユニット６５の各半導体素子搭載部
６１に半導体素子６６を搭載し、半導体素子６６のパッ
ド部とそれに対応する内部リード６２の一方の先端部を
ボンディングワイヤ６７により接続して、電気的導通回
路を形成する半導体素子搭載ユニットフレーム６８を形
成する。次に、上型５２と、下型５３との組み合わせか
らなる片面樹脂封止金型５０内に半導体素子搭載ユニッ
トフレーム６８を載置し、上型パッティング面５２Ａと
下型パッティング面５３Ａとで半導体素子搭載ユニット
フレーム６８を押圧固定して、内部リード６２の下面に
形成された外部実装面６２Ａ（図５（Ｃ）参照）を下方
に押し付けた状態で、キャビティ５１内に封止樹脂５４
を注入し、図５（Ｂ）に示すように、外部実装面６２Ａ
が封止樹脂５４の底面部位に露出した半導体パッケージ
ユニット６９を形成する。最後に、樹脂封止工程で形成
された半導体パッケージユニット６９の樹脂封止領域か
ら外側に突出した内部リード６２を、図５（Ｂ）に示す
ように、各半導体パッケージユニット６９の外周辺部で
半導体装置６０を個々に分離形成する。この半導体装置
６０によれば、外部実装面６２Ａを備えた内部リード６
２の半導体装置６０の外周から突出する長さが短くな
り、内部リード６２の下面に形成された外部実装面６２
Ａは半導体装置６０の封止樹脂５４の底面部位に露出し
ているので、半導体装置６０の小型化が可能になる。ま
た、外部実装面６２Ａにそれぞれ対応して設けたプリン
ト基板上の接続パッドに半導体装置６０を位置決めして
載置した後、加熱により溶融性の半田等をリフローする
ことにより、全ての外部実装面６２Ａを接続パッドに同
時に接続できるので、半導体装置６０の実装工程が極め
て簡単になる利点がある。
【０００４】
【発明が解決しようとする課題】ところが、ＳＯＮ型の
半導体装置の片面樹脂封止に用いる樹脂封止金型５０で
は、上型パッティング面５２Ａのパッティング領域は、
半導体素子搭載ユニットフレーム６８のキャビティ５１
内にある部分を除く領域に、下型パッティング面５３Ａ
のパッティング領域は半導体素子搭載ユニットフレーム
６８の下面側の略全域面に圧接する構成となっている。
そのため、未だ解決すべき次のような問題があった。 ＳＯＮ型の半導体装置６０では、半導体素子搭載ユニ
ットフレーム６８に圧接する下型パッティング面５３Ａ
のパッティング領域に対して上型パッティング面５２Ａ
のパッティング領域が狭くなっている。そのため、上型
パッティング面５２Ａのパッティング領域及び下型パッ
ティング面５３Ａのパッティング領域が半導体素子搭載
ユニットフレーム６８の上面及び下面を圧接すると、図
５（Ｃ）に示すように、内部リード６２の先端部分が矢
印Ｄ３の方向に持ち上げられてキャビティ５１内のリー
ド先端部６２Ｂと下型パッティング面５３Ａとの境界に
隙間Ｇ１が生じ、この隙間Ｇ１に封止樹脂５４が流入す
ることがある。この封止樹脂５４の流入圧力により、内
部リード６２が押し上げられ、隙間Ｇ１がさらに広が
り、内部リード６２の外部実装面６２Ａに封止樹脂５４
が付着し、内部リード６２とプリント基板の接合パッド
の半田不良が発生する。
半導体装置の片面樹脂封止に用いる樹脂封止金型５０で
は、上型パッティング面５２Ａのパッティング領域は、
半導体素子搭載ユニットフレーム６８のキャビティ５１
内にある部分を除く領域に、下型パッティング面５３Ａ
のパッティング領域は半導体素子搭載ユニットフレーム
６８の下面側の略全域面に圧接する構成となっている。
そのため、未だ解決すべき次のような問題があった。 ＳＯＮ型の半導体装置６０では、半導体素子搭載ユニ
ットフレーム６８に圧接する下型パッティング面５３Ａ
のパッティング領域に対して上型パッティング面５２Ａ
のパッティング領域が狭くなっている。そのため、上型
パッティング面５２Ａのパッティング領域及び下型パッ
ティング面５３Ａのパッティング領域が半導体素子搭載
ユニットフレーム６８の上面及び下面を圧接すると、図
５（Ｃ）に示すように、内部リード６２の先端部分が矢
印Ｄ３の方向に持ち上げられてキャビティ５１内のリー
ド先端部６２Ｂと下型パッティング面５３Ａとの境界に
隙間Ｇ１が生じ、この隙間Ｇ１に封止樹脂５４が流入す
ることがある。この封止樹脂５４の流入圧力により、内
部リード６２が押し上げられ、隙間Ｇ１がさらに広が
り、内部リード６２の外部実装面６２Ａに封止樹脂５４
が付着し、内部リード６２とプリント基板の接合パッド
の半田不良が発生する。
【０００５】また、図６（Ａ）、（Ｂ）、（Ｃ）に示
すＱＦＮ型の半導体装置７０のように、支持枠７１に連
結されている内部リード７２の先端部と半導体素子７３
を搭載するための半導体素子搭載部７４の高さが異なる
半導体素子搭載ユニットフレーム７８の場合は、内部リ
ード７２の外部実装面７２Ａが曲げ加工によって形成さ
れるため、曲げ加工時の引っ張り応力により、内部リー
ド７２の封止樹脂５４との境界部に位置する箇所は曲
面、すなわちＲ部７２Ｂが形成される。このため、樹脂
封止の際、内部リード７２の封止樹脂５４との境界部に
位置するＲ部７２Ｂと下型パッティング面５３Ａとの間
に隙間Ｇ２が生じ、更に封止樹脂５４が流入して、図６
（Ｂ）に示すように、Ｒ部７２Ｂが矢印Ｄ４の方向に持
ち上げられ、内部リード７２の外部実装面７２Ａに封止
樹脂５４が付着し、内部リード７２とプリント基板の接
合パッドの半田不良が発生する。本発明はかかる事情に
鑑みてなされたもので、内部リードの外部実装面への封
止樹脂の流れ出しを防止し、内部リードとプリント基板
の接合パッドの半田不良を防いで実装不良を低減できる
半導体装置の製造方法を提供することを目的とする。
すＱＦＮ型の半導体装置７０のように、支持枠７１に連
結されている内部リード７２の先端部と半導体素子７３
を搭載するための半導体素子搭載部７４の高さが異なる
半導体素子搭載ユニットフレーム７８の場合は、内部リ
ード７２の外部実装面７２Ａが曲げ加工によって形成さ
れるため、曲げ加工時の引っ張り応力により、内部リー
ド７２の封止樹脂５４との境界部に位置する箇所は曲
面、すなわちＲ部７２Ｂが形成される。このため、樹脂
封止の際、内部リード７２の封止樹脂５４との境界部に
位置するＲ部７２Ｂと下型パッティング面５３Ａとの間
に隙間Ｇ２が生じ、更に封止樹脂５４が流入して、図６
（Ｂ）に示すように、Ｒ部７２Ｂが矢印Ｄ４の方向に持
ち上げられ、内部リード７２の外部実装面７２Ａに封止
樹脂５４が付着し、内部リード７２とプリント基板の接
合パッドの半田不良が発生する。本発明はかかる事情に
鑑みてなされたもので、内部リードの外部実装面への封
止樹脂の流れ出しを防止し、内部リードとプリント基板
の接合パッドの半田不良を防いで実装不良を低減できる
半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的に沿う本発明に
係る半導体装置の製造方法は、半導体素子搭載ユニット
フレームを、複数の封止樹脂充填キャビティ及びその周
囲に形成された上型パッティング面を備えた上型と、前
記上型パッティング面に当接する部分に該上型パッティ
ング面より幅狭で突出する微小高さの環状突起を有する
下型パッティング面を備えた下型との組み合わせからな
る片面樹脂封止金型内に載置し、前記上型パッティング
面と下型パッティング面とで前記半導体素子搭載ユニッ
トフレームを押圧固定して内部リードの外部実装面を下
方に押し付けた状態で、前記封止樹脂充填キャビィティ
内に封止樹脂を注入して複数の半導体装置を形成し、前
記外部実装面が前記封止樹脂の底面部位に露出した半導
体パッケージユニットを製造する。このような製造方法
により、上型パッティング面のパッティング領域及び下
型パッティング面のパッティング領域が半導体素子搭載
ユニットフレームの内部リードの上面及び下面を圧接す
ると、下型パッティング面の上型パッティング面に接す
る部分に上型パッティング面より幅狭で突出する微小高
さの環状突起を有するので、環状突起の外側の内部リー
ドが押し下げられて、封止樹脂充填キャビティ内の内部
リード先端部と下型パッティング面との境界が密着し、
封止樹脂が流入する隙間は生じない。また、内部リード
の封止樹脂との境界部に位置する箇所にＲ部が形成され
る場合についても、同様に封止樹脂充填キャビティ内の
内部リード先端部と下型パッティング面との境界が密着
し、封止樹脂が流入する隙間は生じない。
係る半導体装置の製造方法は、半導体素子搭載ユニット
フレームを、複数の封止樹脂充填キャビティ及びその周
囲に形成された上型パッティング面を備えた上型と、前
記上型パッティング面に当接する部分に該上型パッティ
ング面より幅狭で突出する微小高さの環状突起を有する
下型パッティング面を備えた下型との組み合わせからな
る片面樹脂封止金型内に載置し、前記上型パッティング
面と下型パッティング面とで前記半導体素子搭載ユニッ
トフレームを押圧固定して内部リードの外部実装面を下
方に押し付けた状態で、前記封止樹脂充填キャビィティ
内に封止樹脂を注入して複数の半導体装置を形成し、前
記外部実装面が前記封止樹脂の底面部位に露出した半導
体パッケージユニットを製造する。このような製造方法
により、上型パッティング面のパッティング領域及び下
型パッティング面のパッティング領域が半導体素子搭載
ユニットフレームの内部リードの上面及び下面を圧接す
ると、下型パッティング面の上型パッティング面に接す
る部分に上型パッティング面より幅狭で突出する微小高
さの環状突起を有するので、環状突起の外側の内部リー
ドが押し下げられて、封止樹脂充填キャビティ内の内部
リード先端部と下型パッティング面との境界が密着し、
封止樹脂が流入する隙間は生じない。また、内部リード
の封止樹脂との境界部に位置する箇所にＲ部が形成され
る場合についても、同様に封止樹脂充填キャビティ内の
内部リード先端部と下型パッティング面との境界が密着
し、封止樹脂が流入する隙間は生じない。
【０００７】ここで、それぞれの前記内部リードは、前
記上型パッティング面の領域内で支持枠に連接する部分
の前記下型パッティング面に対面する側に、Ｖ字状の折
り曲げ溝を形成してもよい。この場合、上型パッティン
グ面に内部リードが押しつけられると、内部リードの先
端部分がＶ字状の折り曲げ溝で折れ曲がり、内部リード
の外部実装面がより強く下型パッティング面に密着し、
この部分に封止樹脂が入り込む余地がなくなる。また、
前記封止樹脂の注入は、封止樹脂充填キャビティの中央
上面側から注入するようにしてもよい。この場合、内部
リード、半導体素子搭載部、半導体素子等の部品が封止
樹脂充填キャビティの中の底面近辺に載置された状態で
封止樹脂を注入するので、封止樹脂充填キャビティの中
央上面側から注入することにより、封止樹脂の流入圧力
が各部品に均一に加わり、半導体装置の品質が安定す
る。また、前記樹脂封止工程で形成された半導体パッケ
ージユニットの裏面側に露出した外部実装面を除く所要
部分に、絶縁被膜層を形成してもよい。この場合、内部
リード間及び外部実装面とプリント基板のプリント配線
との間の電気的絶縁と酸化防止が確実にできる。また、
露出した前記内部リードの外部実装面にソルダーボール
又は半田材料等からなる突起部のバンプを形成してもよ
い。この場合、内部リードの外部実装面の全面にわたっ
て確実に半田を載せることができ、半田不良を防ぐこと
ができる。
記上型パッティング面の領域内で支持枠に連接する部分
の前記下型パッティング面に対面する側に、Ｖ字状の折
り曲げ溝を形成してもよい。この場合、上型パッティン
グ面に内部リードが押しつけられると、内部リードの先
端部分がＶ字状の折り曲げ溝で折れ曲がり、内部リード
の外部実装面がより強く下型パッティング面に密着し、
この部分に封止樹脂が入り込む余地がなくなる。また、
前記封止樹脂の注入は、封止樹脂充填キャビティの中央
上面側から注入するようにしてもよい。この場合、内部
リード、半導体素子搭載部、半導体素子等の部品が封止
樹脂充填キャビティの中の底面近辺に載置された状態で
封止樹脂を注入するので、封止樹脂充填キャビティの中
央上面側から注入することにより、封止樹脂の流入圧力
が各部品に均一に加わり、半導体装置の品質が安定す
る。また、前記樹脂封止工程で形成された半導体パッケ
ージユニットの裏面側に露出した外部実装面を除く所要
部分に、絶縁被膜層を形成してもよい。この場合、内部
リード間及び外部実装面とプリント基板のプリント配線
との間の電気的絶縁と酸化防止が確実にできる。また、
露出した前記内部リードの外部実装面にソルダーボール
又は半田材料等からなる突起部のバンプを形成してもよ
い。この場合、内部リードの外部実装面の全面にわたっ
て確実に半田を載せることができ、半田不良を防ぐこと
ができる。
【０００８】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１（Ａ）、（Ｂ）、
（Ｃ）はそれぞれ本発明の第１の実施の形態に係る半導
体装置の製造方法の樹脂封止工程を示す側断面図、同樹
脂封止工程でのリード部分の拡大側断面図、同半導体パ
ッケージ分離工程を示す側断面図、図２（Ａ）、
（Ｂ）、（Ｃ）はそれぞれ本発明の第１の実施の形態に
係る半導体装置の製造方法の形状加工工程を示す平面
図、同形状加工工程を示す側断面図、同半導体素子搭載
工程を示す側断面図、図３（Ａ）、（Ｂ）、（Ｃ）はそ
れぞれ本発明の第２の実施の形態に係る半導体装置の製
造方法の樹脂封止工程を示す側断面図、同樹脂封止工程
でのリード部分の拡大側断面図、同半導体パッケージ分
離工程後の状態を示す側断面図、図４（Ａ）、（Ｂ）は
それぞれ本発明の第３の実施の形態に係る半導体装置の
製造方法の樹脂封止工程を示す側断面図、同半導体パッ
ケージを示す側断面図である。
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１（Ａ）、（Ｂ）、
（Ｃ）はそれぞれ本発明の第１の実施の形態に係る半導
体装置の製造方法の樹脂封止工程を示す側断面図、同樹
脂封止工程でのリード部分の拡大側断面図、同半導体パ
ッケージ分離工程を示す側断面図、図２（Ａ）、
（Ｂ）、（Ｃ）はそれぞれ本発明の第１の実施の形態に
係る半導体装置の製造方法の形状加工工程を示す平面
図、同形状加工工程を示す側断面図、同半導体素子搭載
工程を示す側断面図、図３（Ａ）、（Ｂ）、（Ｃ）はそ
れぞれ本発明の第２の実施の形態に係る半導体装置の製
造方法の樹脂封止工程を示す側断面図、同樹脂封止工程
でのリード部分の拡大側断面図、同半導体パッケージ分
離工程後の状態を示す側断面図、図４（Ａ）、（Ｂ）は
それぞれ本発明の第３の実施の形態に係る半導体装置の
製造方法の樹脂封止工程を示す側断面図、同半導体パッ
ケージを示す側断面図である。
【０００９】図１（Ａ）、（Ｂ）、（Ｃ）、図２
（Ａ）、（Ｂ）、（Ｃ）に示すように、本発明の第１の
実施の形態に係る半導体装置の製造方法は、ＳＯＮ型の
半導体装置を例に取り上げ、次に説明する工程の順序で
進める。 まず、形状加工工程で、図２（Ａ）、（Ｂ）に示すよ
うに、銅系合金や鉄系合金などの金属条材からエッチン
グ加工又はプレス加工によって、半導体素子搭載部１２
とその周辺に配列された内部リード１１とこれを支持す
る支持枠１３を備えた導体回路パターン１４を形成し、
その導体回路パターン１４が数個、一体的に連接した導
体回路ユニット１５を形成する。 半導体素子搭載工程では、図２（Ｃ）に示すように、
前記形状加工工程で形成された導体回路ユニット１５の
各半導体素子搭載部１２に半導体素子１６をＡｇペース
トなどの接着剤によって固着・搭載し、半導体素子１６
のパッド部と対応する内部リード１１の先端部をボンデ
ィングワイヤ１７によって接続して電気的導通回路を形
成する半導体素子搭載ユニットフレーム１８を構成す
る。
（Ａ）、（Ｂ）、（Ｃ）に示すように、本発明の第１の
実施の形態に係る半導体装置の製造方法は、ＳＯＮ型の
半導体装置を例に取り上げ、次に説明する工程の順序で
進める。 まず、形状加工工程で、図２（Ａ）、（Ｂ）に示すよ
うに、銅系合金や鉄系合金などの金属条材からエッチン
グ加工又はプレス加工によって、半導体素子搭載部１２
とその周辺に配列された内部リード１１とこれを支持す
る支持枠１３を備えた導体回路パターン１４を形成し、
その導体回路パターン１４が数個、一体的に連接した導
体回路ユニット１５を形成する。 半導体素子搭載工程では、図２（Ｃ）に示すように、
前記形状加工工程で形成された導体回路ユニット１５の
各半導体素子搭載部１２に半導体素子１６をＡｇペース
トなどの接着剤によって固着・搭載し、半導体素子１６
のパッド部と対応する内部リード１１の先端部をボンデ
ィングワイヤ１７によって接続して電気的導通回路を形
成する半導体素子搭載ユニットフレーム１８を構成す
る。
【００１０】樹脂封止工程では、図１（Ａ）に示すよ
うに、半導体装置１０（図１（Ｃ）参照）を形成する片
面樹脂封止金型２０を準備する。図１（Ａ）、（Ｂ）に
示すように、この片面樹脂封止金型２０は、上型２０Ａ
と下型２０Ｂとの組み合わせで構成されている。上型２
０Ａは、エポキシ樹脂などの耐熱性の高い封止樹脂２１
を充填する空間を形成する封止樹脂充填キャビティ２２
及びその周囲に形成された上型パッティング面２３を備
えると共に、封止樹脂充填キャビティ２２の側面部には
図示しない樹脂注入口が設けられている。なお、図１
（Ａ）に示すように、封止樹脂充填キャビティ２２の上
方に樹脂注入口２２Ａを設けることもできる。下型２０
Ｂは、上型パッティング面２３に当接する下型パッティ
ング面２４に、上型パッティング面２３の第１のパッテ
ィング領域２３Ａより幅狭の第２のパッティング領域２
５Ａが突出する、例えば０．０１〜０．３ｍｍ程度の微
小高さの環状突起２５を備えている。ここで、半導体素
子搭載ユニットフレーム１８を片面樹脂封止金型２０内
に載置し、上型パッティング面２３と下型パッティング
面２４とで半導体素子搭載ユニットフレーム１８を押圧
固定して、図１（Ｂ）に示すように、内部リード１１の
外部実装面１１Ａを下方に押し付けた状態で、封止樹脂
充填キャビティ２２の中央上面側に設けた樹脂注入口２
２Ａから封止樹脂充填キャビティ２２内に封止樹脂２１
を注入し、外部実装面１１Ａが封止樹脂２１の底面部位
２６に露出した半導体パッケージユニット２７を製造す
る。 半導体パッケージ分離工程では、図１（Ｃ）に示すよ
うに、前記樹脂封止工程で形成された半導体パッケージ
ユニット２７の樹脂封止領域である外周面から外側に突
出した内部リード１１を、各半導体パッケージユニット
２７の外周辺部の、図１（Ｃ）に一点鎖線で示す切断面
Ｃで半導体装置１０を個々に分離形成し、半導体装置１
０の製造工程を終了する。
うに、半導体装置１０（図１（Ｃ）参照）を形成する片
面樹脂封止金型２０を準備する。図１（Ａ）、（Ｂ）に
示すように、この片面樹脂封止金型２０は、上型２０Ａ
と下型２０Ｂとの組み合わせで構成されている。上型２
０Ａは、エポキシ樹脂などの耐熱性の高い封止樹脂２１
を充填する空間を形成する封止樹脂充填キャビティ２２
及びその周囲に形成された上型パッティング面２３を備
えると共に、封止樹脂充填キャビティ２２の側面部には
図示しない樹脂注入口が設けられている。なお、図１
（Ａ）に示すように、封止樹脂充填キャビティ２２の上
方に樹脂注入口２２Ａを設けることもできる。下型２０
Ｂは、上型パッティング面２３に当接する下型パッティ
ング面２４に、上型パッティング面２３の第１のパッテ
ィング領域２３Ａより幅狭の第２のパッティング領域２
５Ａが突出する、例えば０．０１〜０．３ｍｍ程度の微
小高さの環状突起２５を備えている。ここで、半導体素
子搭載ユニットフレーム１８を片面樹脂封止金型２０内
に載置し、上型パッティング面２３と下型パッティング
面２４とで半導体素子搭載ユニットフレーム１８を押圧
固定して、図１（Ｂ）に示すように、内部リード１１の
外部実装面１１Ａを下方に押し付けた状態で、封止樹脂
充填キャビティ２２の中央上面側に設けた樹脂注入口２
２Ａから封止樹脂充填キャビティ２２内に封止樹脂２１
を注入し、外部実装面１１Ａが封止樹脂２１の底面部位
２６に露出した半導体パッケージユニット２７を製造す
る。 半導体パッケージ分離工程では、図１（Ｃ）に示すよ
うに、前記樹脂封止工程で形成された半導体パッケージ
ユニット２７の樹脂封止領域である外周面から外側に突
出した内部リード１１を、各半導体パッケージユニット
２７の外周辺部の、図１（Ｃ）に一点鎖線で示す切断面
Ｃで半導体装置１０を個々に分離形成し、半導体装置１
０の製造工程を終了する。
【００１１】ここで、この半導体装置の製造方法によ
り、封止樹脂２１の外部実装面１１Ａへの流入を防ぐ作
用について説明する。片面樹脂封止金型２０は、上型パ
ッティング面２３が支持枠１３を介して当接する下型パ
ッティング面２４に、上型パッティング面２３の第１の
パッティング領域２３Ａより幅狭の第２のパッティング
領域２５Ａで突出する微小高さの環状突起２５を有す
る。上型パッティング面２３及び下型パッティング面２
４によって半導体素子搭載ユニットフレーム１８の内部
リード１１の上面及び下面を圧接する。すなわち、上型
パッティング面２３の第１のパッティング領域２３Ａで
支持枠１３と共に支持枠１３に連結されている内部リー
ド１１を下型パッティング面２４に設けた環状突起２５
の第２のパッティング領域２５Ａに押しつける。そうす
ると、第１のパッティング領域２３Ａの第２のパッティ
ング領域２５Ａより広い部分によって、内部リード１１
の変形を極端に拡大して表現した図１（Ｂ）に示すよう
に、環状突起２５の外側に出ている内部リード１１が矢
印Ｄ１の方向に押し下げられて、封止樹脂充填キャビテ
ィ２２内の内部リード１１の下面に形成される外部実装
面１１Ａと下型パッティング面２４との境界が密着し、
外部実装面１１Ａへ封止樹脂２１が流入する隙間は生じ
なくなる。
り、封止樹脂２１の外部実装面１１Ａへの流入を防ぐ作
用について説明する。片面樹脂封止金型２０は、上型パ
ッティング面２３が支持枠１３を介して当接する下型パ
ッティング面２４に、上型パッティング面２３の第１の
パッティング領域２３Ａより幅狭の第２のパッティング
領域２５Ａで突出する微小高さの環状突起２５を有す
る。上型パッティング面２３及び下型パッティング面２
４によって半導体素子搭載ユニットフレーム１８の内部
リード１１の上面及び下面を圧接する。すなわち、上型
パッティング面２３の第１のパッティング領域２３Ａで
支持枠１３と共に支持枠１３に連結されている内部リー
ド１１を下型パッティング面２４に設けた環状突起２５
の第２のパッティング領域２５Ａに押しつける。そうす
ると、第１のパッティング領域２３Ａの第２のパッティ
ング領域２５Ａより広い部分によって、内部リード１１
の変形を極端に拡大して表現した図１（Ｂ）に示すよう
に、環状突起２５の外側に出ている内部リード１１が矢
印Ｄ１の方向に押し下げられて、封止樹脂充填キャビテ
ィ２２内の内部リード１１の下面に形成される外部実装
面１１Ａと下型パッティング面２４との境界が密着し、
外部実装面１１Ａへ封止樹脂２１が流入する隙間は生じ
なくなる。
【００１２】図３（Ａ）、（Ｂ）、（Ｃ）に示すよう
に、本発明の第２の実施の形態に係る半導体装置の製造
方法は、ＱＦＮ型の半導体装置に適用した場合である。
なお、製造工程及び片面樹脂封止金型の構造は前記第１
の実施の形態に係る半導体装置の製造方法で説明した内
容と略同じであり、同一の構成については同一の符号を
付して、詳しい説明は省略する。異なるのは、半導体装
置３０は形状加工工程で、半導体素子搭載部３２とその
周辺に配列された内部リード３１とこれを支持する支持
枠３３をエッチング加工又はプレス加工によって導体回
路パターン３４を形成する際、半導体素子搭載部３２を
内部リード３１に対して上方に変位させると共に、内部
リード３１の一端部のワイヤボンディング面３１Ａをプ
レスによる曲げ加工などにより半導体素子３６に近い高
さになるように変形させてある。導体回路パターン３４
は数個を一体的に連接した導体回路ユニット３５を形成
し、半導体素子搭載工程では、導体回路ユニット３５の
各半導体素子搭載部３２に半導体素子３６を固着・搭載
し、半導体素子３６のパッド部と対応する内部リード３
１の先端部をボンディングワイヤ３７によって接続して
電気的導通回路を形成する半導体素子搭載ユニットフレ
ーム３８を構成する。このような方法により、上型パッ
ティング面２３に設けた第１のパッティング領域２３Ａ
及び下型パッティング面２４に設けた環状突起２５の第
２のパッティング領域２５Ａが導体回路パターン３４を
備えた半導体素子搭載ユニットフレーム３８の内部リー
ド３１の上面及び下面を圧接する。そうすると、内部リ
ード３１の変形を極端に表現した図３（Ｂ）に示すよう
に、第１のパッティング領域２３Ａの第２のパッティン
グ領域２５Ａより広い部分によって、環状突起２５の外
側に出ている内部リード３１が矢印Ｄ２の方向に押し下
げられて、封止樹脂２１との境界部に位置する箇所に形
成された内部リード３１のＲ部３１Ｂと下型パッティン
グ面２４との境界が密着し、封止樹脂２１が流入する隙
間は生じない。
に、本発明の第２の実施の形態に係る半導体装置の製造
方法は、ＱＦＮ型の半導体装置に適用した場合である。
なお、製造工程及び片面樹脂封止金型の構造は前記第１
の実施の形態に係る半導体装置の製造方法で説明した内
容と略同じであり、同一の構成については同一の符号を
付して、詳しい説明は省略する。異なるのは、半導体装
置３０は形状加工工程で、半導体素子搭載部３２とその
周辺に配列された内部リード３１とこれを支持する支持
枠３３をエッチング加工又はプレス加工によって導体回
路パターン３４を形成する際、半導体素子搭載部３２を
内部リード３１に対して上方に変位させると共に、内部
リード３１の一端部のワイヤボンディング面３１Ａをプ
レスによる曲げ加工などにより半導体素子３６に近い高
さになるように変形させてある。導体回路パターン３４
は数個を一体的に連接した導体回路ユニット３５を形成
し、半導体素子搭載工程では、導体回路ユニット３５の
各半導体素子搭載部３２に半導体素子３６を固着・搭載
し、半導体素子３６のパッド部と対応する内部リード３
１の先端部をボンディングワイヤ３７によって接続して
電気的導通回路を形成する半導体素子搭載ユニットフレ
ーム３８を構成する。このような方法により、上型パッ
ティング面２３に設けた第１のパッティング領域２３Ａ
及び下型パッティング面２４に設けた環状突起２５の第
２のパッティング領域２５Ａが導体回路パターン３４を
備えた半導体素子搭載ユニットフレーム３８の内部リー
ド３１の上面及び下面を圧接する。そうすると、内部リ
ード３１の変形を極端に表現した図３（Ｂ）に示すよう
に、第１のパッティング領域２３Ａの第２のパッティン
グ領域２５Ａより広い部分によって、環状突起２５の外
側に出ている内部リード３１が矢印Ｄ２の方向に押し下
げられて、封止樹脂２１との境界部に位置する箇所に形
成された内部リード３１のＲ部３１Ｂと下型パッティン
グ面２４との境界が密着し、封止樹脂２１が流入する隙
間は生じない。
【００１３】図４（Ａ）、（Ｂ）は本発明の第３の実施
の形態に係る半導体装置の製造方法を示し、その製造工
程及び片面樹脂封止金型の構造は前記第１の実施の形態
に係る半導体装置の製造方法で説明した内容と略同じで
あり、同一の構成については同一の符号を付して、詳し
い説明は省略する。異なるのは、半導体装置４０は形状
加工工程で、半導体素子４６を搭載する半導体素子搭載
部４２とその周辺に配列された内部リード４１とこれを
支持する支持枠４３をエッチング加工又はプレス加工に
よって導体回路パターン４５を形成する際、それぞれの
内部リード４１は、上型パッテング面２３の領域内で支
持枠４３に連接する内部リード４１の下型パッティング
面２４に対面する側に、Ｖ字状の折り曲げ溝４４を形成
してある。この場合、上型パッティング面２３に内部リ
ード４１が押しつけられると、内部リード４１の先端部
分がＶ字状の折り曲げ溝４４で折れ曲がり、内部リード
４１の外部実装面４１Ａがより強く下型パッティング面
２４に密着し、この部分に封止樹脂２１が入り込む余地
がなくなる。
の形態に係る半導体装置の製造方法を示し、その製造工
程及び片面樹脂封止金型の構造は前記第１の実施の形態
に係る半導体装置の製造方法で説明した内容と略同じで
あり、同一の構成については同一の符号を付して、詳し
い説明は省略する。異なるのは、半導体装置４０は形状
加工工程で、半導体素子４６を搭載する半導体素子搭載
部４２とその周辺に配列された内部リード４１とこれを
支持する支持枠４３をエッチング加工又はプレス加工に
よって導体回路パターン４５を形成する際、それぞれの
内部リード４１は、上型パッテング面２３の領域内で支
持枠４３に連接する内部リード４１の下型パッティング
面２４に対面する側に、Ｖ字状の折り曲げ溝４４を形成
してある。この場合、上型パッティング面２３に内部リ
ード４１が押しつけられると、内部リード４１の先端部
分がＶ字状の折り曲げ溝４４で折れ曲がり、内部リード
４１の外部実装面４１Ａがより強く下型パッティング面
２４に密着し、この部分に封止樹脂２１が入り込む余地
がなくなる。
【００１４】なお、本発明の第３の実施の形態に係る半
導体装置４０で用いたＶ字状の折り曲げ溝４４を有する
内部リード４１の形態を、第２の実施の形態に適用する
こともできる。また、本発明の前記第１〜３の実施の形
態において、樹脂封止工程の次に、樹脂封止工程で形成
された半導体パッケージユニットの裏面側に露出した内
部リードの外部実装面を除く所要部分に、絶縁被膜層を
形成する絶縁皮膜層形成工程を設けてもよい。この場
合、内部リード間及び外部実装面とプリント基板のプリ
ント配線との間の電気的絶縁と酸化防止が確実にでき
る。また、絶縁皮膜層形成工程の次に、露出した内部リ
ードの外部実装面にソルダーボール又は半田材料等から
なる突起部のバンプを形成する外部接続端子形成工程を
設けてもよい。この場合、内部リードの外部実装面の全
面にわたって確実に半田を載せることができ、半田不良
を防ぐことができる。
導体装置４０で用いたＶ字状の折り曲げ溝４４を有する
内部リード４１の形態を、第２の実施の形態に適用する
こともできる。また、本発明の前記第１〜３の実施の形
態において、樹脂封止工程の次に、樹脂封止工程で形成
された半導体パッケージユニットの裏面側に露出した内
部リードの外部実装面を除く所要部分に、絶縁被膜層を
形成する絶縁皮膜層形成工程を設けてもよい。この場
合、内部リード間及び外部実装面とプリント基板のプリ
ント配線との間の電気的絶縁と酸化防止が確実にでき
る。また、絶縁皮膜層形成工程の次に、露出した内部リ
ードの外部実装面にソルダーボール又は半田材料等から
なる突起部のバンプを形成する外部接続端子形成工程を
設けてもよい。この場合、内部リードの外部実装面の全
面にわたって確実に半田を載せることができ、半田不良
を防ぐことができる。
【００１５】
【発明の効果】請求項１〜５記載の半導体装置の製造方
法は、片面樹脂封止金型の下型パッティング面に、上型
パッティング面が当接する部分に上型パッティング面よ
り幅狭で突出する微小高さの環状突起を有するので、上
型パッティング面及び下型パッティング面が半導体素子
搭載ユニットフレームの内部リードの上面及び下面を圧
接すると、環状突起の外側の内部リードが押し下げられ
て、封止樹脂充填キャビティ内の内部リードの裏側と下
型パッティング面との境界が密着し、封止樹脂が流入す
る隙間は生じない。また、内部リードの封止樹脂との境
界部に位置する箇所にＲ部が形成される場合について
も、同様に封止樹脂充填キャビティ内の内部リードの裏
側と下型パッティング面との境界が密着し、封止樹脂が
流入する隙間は生じない。従って、内部リードとプリン
ト基板の接合パッドの半田不良を防ぎ、実装不良を低減
できる。特に、請求項２記載の半導体装置の製造方法
は、それぞれの内部リードは、上型パッテング面の領域
内で支持枠に連接する部分の下型パッテング面に対面す
る側に、Ｖ字状の折り曲げ溝を形成してあるので、上型
パッティング面に内部リードが押しつけられると、内部
リードの先端部分がＶ字状の折り曲げ溝で折れ曲がり、
内部リードの下面がより強く下型パッティング面に密着
し、この部分に封止樹脂が入り込む余地がなくなり、内
部リードの外部実装面への封止樹脂の流入を防ぐことが
できる。請求項３記載の半導体装置の製造方法は、封止
樹脂の注入は、封止樹脂充填キャビティの中央上面側か
ら注入するようにしてあるので、内部リード、半導体搭
載部、半導体素子等の部品に封止樹脂の流入圧力が均一
に加わり、半導体装置の品質が安定する。請求項４記載
の半導体装置の製造方法は、樹脂封止工程で形成された
半導体パッケージユニットの裏面側に露出した外部実装
面を除く所要部分に、絶縁被膜層を形成してあるので、
内部リード間及び外部実装面とプリント基板のプリント
配線との間の電気的絶縁と酸化防止が確実にできる。請
求項５記載の半導体装置の製造方法は、露出した内部リ
ードの外部実装面にソルダーボール又は半田材料等から
なる突起部のバンプを形成してあるので、内部リードの
外部実装面の全面にわたって確実に半田を載せることが
でき、半田不良を防ぐことができる。
法は、片面樹脂封止金型の下型パッティング面に、上型
パッティング面が当接する部分に上型パッティング面よ
り幅狭で突出する微小高さの環状突起を有するので、上
型パッティング面及び下型パッティング面が半導体素子
搭載ユニットフレームの内部リードの上面及び下面を圧
接すると、環状突起の外側の内部リードが押し下げられ
て、封止樹脂充填キャビティ内の内部リードの裏側と下
型パッティング面との境界が密着し、封止樹脂が流入す
る隙間は生じない。また、内部リードの封止樹脂との境
界部に位置する箇所にＲ部が形成される場合について
も、同様に封止樹脂充填キャビティ内の内部リードの裏
側と下型パッティング面との境界が密着し、封止樹脂が
流入する隙間は生じない。従って、内部リードとプリン
ト基板の接合パッドの半田不良を防ぎ、実装不良を低減
できる。特に、請求項２記載の半導体装置の製造方法
は、それぞれの内部リードは、上型パッテング面の領域
内で支持枠に連接する部分の下型パッテング面に対面す
る側に、Ｖ字状の折り曲げ溝を形成してあるので、上型
パッティング面に内部リードが押しつけられると、内部
リードの先端部分がＶ字状の折り曲げ溝で折れ曲がり、
内部リードの下面がより強く下型パッティング面に密着
し、この部分に封止樹脂が入り込む余地がなくなり、内
部リードの外部実装面への封止樹脂の流入を防ぐことが
できる。請求項３記載の半導体装置の製造方法は、封止
樹脂の注入は、封止樹脂充填キャビティの中央上面側か
ら注入するようにしてあるので、内部リード、半導体搭
載部、半導体素子等の部品に封止樹脂の流入圧力が均一
に加わり、半導体装置の品質が安定する。請求項４記載
の半導体装置の製造方法は、樹脂封止工程で形成された
半導体パッケージユニットの裏面側に露出した外部実装
面を除く所要部分に、絶縁被膜層を形成してあるので、
内部リード間及び外部実装面とプリント基板のプリント
配線との間の電気的絶縁と酸化防止が確実にできる。請
求項５記載の半導体装置の製造方法は、露出した内部リ
ードの外部実装面にソルダーボール又は半田材料等から
なる突起部のバンプを形成してあるので、内部リードの
外部実装面の全面にわたって確実に半田を載せることが
でき、半田不良を防ぐことができる。
【図１】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ本発明の第
１の実施の形態に係る半導体装置の製造方法の樹脂封止
工程を示す側断面図、同樹脂封止工程でのリード部分の
拡大側断面図、同半導体パッケージ分離工程を示す側断
面図である。
１の実施の形態に係る半導体装置の製造方法の樹脂封止
工程を示す側断面図、同樹脂封止工程でのリード部分の
拡大側断面図、同半導体パッケージ分離工程を示す側断
面図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ本発明の第
１の実施の形態に係る半導体装置の製造方法の形状加工
工程を示す平面図、同形状加工工程を示す側断面図、同
半導体素子搭載工程を示す側断面図である。
１の実施の形態に係る半導体装置の製造方法の形状加工
工程を示す平面図、同形状加工工程を示す側断面図、同
半導体素子搭載工程を示す側断面図である。
【図３】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ本発明の第
２の実施の形態に係る半導体装置の製造方法の樹脂封止
工程を示す側断面図、同樹脂封止工程でのリード部分の
拡大側断面図、同半導体パッケージ分離工程後の状態を
示す側断面図である。
２の実施の形態に係る半導体装置の製造方法の樹脂封止
工程を示す側断面図、同樹脂封止工程でのリード部分の
拡大側断面図、同半導体パッケージ分離工程後の状態を
示す側断面図である。
【図４】（Ａ）、（Ｂ）はそれぞれ本発明の第３の実施
の形態に係る半導体装置の製造方法の樹脂封止工程を示
す側断面図、同半導体パッケージ分離工程後の状態を示
す側断面図である。
の形態に係る半導体装置の製造方法の樹脂封止工程を示
す側断面図、同半導体パッケージ分離工程後の状態を示
す側断面図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ従来の実施
の形態に係るＳＯＮ型の半導体装置の製造方法の樹脂封
止工程を示す側断面図、同半導体パッケージ分離工程を
示す側断面図、同樹脂封止工程でのリード部分の拡大側
断面図である。
の形態に係るＳＯＮ型の半導体装置の製造方法の樹脂封
止工程を示す側断面図、同半導体パッケージ分離工程を
示す側断面図、同樹脂封止工程でのリード部分の拡大側
断面図である。
【図６】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ従来の実施
の形態に係るＱＦＮ型の半導体装置の製造方法の樹脂封
止工程を示す側断面図、同樹脂封止工程でのリード部分
の拡大側断面図、同半導体パッケージ分離工程後の状態
を示す側断面図である。
の形態に係るＱＦＮ型の半導体装置の製造方法の樹脂封
止工程を示す側断面図、同樹脂封止工程でのリード部分
の拡大側断面図、同半導体パッケージ分離工程後の状態
を示す側断面図である。
１０ 半導体装置 １１ 内部リー
ド １１Ａ 外部実装面 １２ 半導体素
子搭載部 １３ 支持枠 １４ 導体回路
パターン １５ 導体回路ユニット １６ 半導体素
子 １７ ボンディングワイヤ １８ 半導体素子搭載ユニットフレーム ２０ 片面樹脂封止金型 ２０Ａ 上型 ２０Ｂ 下型 ２１ 封止樹脂 ２２ 封止樹脂充填キャビティ ２２Ａ 樹脂注
入口 ２３ 上型パッティング面 ２３Ａ 第１の
パッティング領域 ２４ 下型パッティング面 ２５ 環状突起 ２５Ａ 第２のパッティング領域 ２６ 底面部位 ２７ 半導体パッケージユニット ３０ 半導体装
置 ３１ 内部リード ３１Ａ ワイヤ
ボンディング面 ３１Ｂ Ｒ部 ３２ 半導体素
子搭載部 ３３ 支持枠 ３４ 半導体回
路パターン ３５ 導体回路ユニット ３６ 半導体素
子 ３７ ボンディングワイヤ ３８ 半導体素子搭載ユニットフレーム ４０ 半導体装置 ４１ 内部リー
ド ４１Ａ 外部実装面 ４２ 半導体素
子搭載部 ４３ 支持枠 ４４ 折り曲げ
溝 ４５ 導体回路パターン ４６ 半導体素
子
ド １１Ａ 外部実装面 １２ 半導体素
子搭載部 １３ 支持枠 １４ 導体回路
パターン １５ 導体回路ユニット １６ 半導体素
子 １７ ボンディングワイヤ １８ 半導体素子搭載ユニットフレーム ２０ 片面樹脂封止金型 ２０Ａ 上型 ２０Ｂ 下型 ２１ 封止樹脂 ２２ 封止樹脂充填キャビティ ２２Ａ 樹脂注
入口 ２３ 上型パッティング面 ２３Ａ 第１の
パッティング領域 ２４ 下型パッティング面 ２５ 環状突起 ２５Ａ 第２のパッティング領域 ２６ 底面部位 ２７ 半導体パッケージユニット ３０ 半導体装
置 ３１ 内部リード ３１Ａ ワイヤ
ボンディング面 ３１Ｂ Ｒ部 ３２ 半導体素
子搭載部 ３３ 支持枠 ３４ 半導体回
路パターン ３５ 導体回路ユニット ３６ 半導体素
子 ３７ ボンディングワイヤ ３８ 半導体素子搭載ユニットフレーム ４０ 半導体装置 ４１ 内部リー
ド ４１Ａ 外部実装面 ４２ 半導体素
子搭載部 ４３ 支持枠 ４４ 折り曲げ
溝 ４５ 導体回路パターン ４６ 半導体素
子
Claims (4)
- 【請求項１】 半導体装置の封止樹脂の底面周囲に内部
リードの外部実装面が露出した樹脂封止型半導体装置の
製造方法であって、 金属条材からエッチング加工及び／又はプレス加工によ
って、半導体素子搭載部とその周辺に配列された前記内
部リードとこれを支持する支持枠を備えた導体回路パタ
ーンを複数連接した導体回路ユニットを形成する形状加
工工程と、 前記形状加工工程で形成された前記導体回路ユニットの
各半導体素子搭載部に半導体素子を搭載し、該半導体素
子のパッド部と対応する前記内部リードの先端部を接続
して電気的導通回路を形成する半導体素子搭載ユニット
フレームを形成する半導体素子搭載工程と、 前記半導体素子搭載工程で製造された半導体素子搭載ユ
ニットフレームを、複数の封止樹脂充填キャビティ及び
その周囲に形成された上型パッティング面を備えた上型
と、前記上型パッティング面に当接する部分に該上型パ
ッティング面より幅狭で突出する微小高さの環状突起を
有する下型パッティング面を備えた下型との組み合わせ
からなる片面樹脂封止金型内に載置し、前記上型パッテ
ィング面と下型パッティング面とで前記半導体素子搭載
ユニットフレームを押圧固定して前記内部リードの外部
実装面を下方に押し付けた状態で、前記封止樹脂充填キ
ャビィティ内に前記封止樹脂を注入して複数の前記半導
体装置を形成し、前記外部実装面が前記封止樹脂の底面
部位に露出した半導体パッケージユニットを製造する樹
脂封止工程と、 前記樹脂封止工程で形成された半導体パッケージユニッ
トの樹脂封止領域から外側に突出した前記内部リード
を、前記各半導体装置の外周辺部で前記半導体装置を個
々に分離形成する半導体パッケージ分離工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
いて、前記形状加工工程で、それぞれの前記内部リード
が、前記上型パッティング面の領域内で前記支持枠に連
接する部分の前記下型パッティング面に対面する側に、
Ｖ字状の折り曲げ溝を形成することを特徴とする半導体
装置の製造方法。 - 【請求項３】 請求項１又は２記載の半導体装置の製造
方法において、前記樹脂封止工程での、前記封止樹脂の
注入は、前記封止樹脂充填キャビティの中央上面側から
注入することを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１〜３のいずれか１項に記載の半
導体装置の製造方法において、前記樹脂封止工程の次
に、該樹脂封止工程で形成された半導体パッケージユニ
ットの裏面側に露出した外部実装面を除く所要部分に、
絶縁被膜層を形成する絶縁層形成工程を設けたことを特
徴とする半導体装置の製造方法。 【記求項５】 請求項４記載の半導体装置の製造方法に
おいて、前記絶縁層形成工程の次に、露出した前記内部
リードの外部実装面にソルダーボール又はバンプを形成
する外部接続端子形成工程を設けたことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10262451A JP2000077444A (ja) | 1998-08-31 | 1998-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10262451A JP2000077444A (ja) | 1998-08-31 | 1998-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077444A true JP2000077444A (ja) | 2000-03-14 |
Family
ID=17375976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10262451A Pending JP2000077444A (ja) | 1998-08-31 | 1998-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077444A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093823A (ja) * | 2003-09-18 | 2005-04-07 | Asahi Kasei Electronics Co Ltd | 磁電変換素子 |
| CN1299341C (zh) * | 2003-04-08 | 2007-02-07 | 株式会社电装 | 树脂密封半导体器件、树脂密封的方法和成型模具 |
-
1998
- 1998-08-31 JP JP10262451A patent/JP2000077444A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299341C (zh) * | 2003-04-08 | 2007-02-07 | 株式会社电装 | 树脂密封半导体器件、树脂密封的方法和成型模具 |
| JP2005093823A (ja) * | 2003-09-18 | 2005-04-07 | Asahi Kasei Electronics Co Ltd | 磁電変換素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4173346B2 (ja) | 半導体装置 | |
| JP4917112B2 (ja) | 半導体装置 | |
| JP2001077277A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
| JP3492212B2 (ja) | 半導体装置用パッケージ及びその製造方法 | |
| US20120119341A1 (en) | Semiconductor packages with reduced solder voiding | |
| KR20000048011A (ko) | 반도체 장치 | |
| JP2009071154A (ja) | 半導体装置 | |
| JP4243270B2 (ja) | 半導体装置の製造方法 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JP3455116B2 (ja) | 半導体装置の製造方法 | |
| JP3915337B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2000077444A (ja) | 半導体装置の製造方法 | |
| JP3843654B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2004127962A (ja) | 半導体装置の樹脂封止方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4747188B2 (ja) | 半導体装置の製造方法 | |
| JP4764608B2 (ja) | 半導体装置 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JPH11330343A (ja) | 樹脂封止型半導体装置 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3153185B2 (ja) | 半導体装置 | |
| JPH08148634A (ja) | リードフレームならびにそれを用いた半導体装置およびその製造方法 | |
| JPH0669378A (ja) | 樹脂封止型半導体装置 | |
| JP2001077272A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |