DE69918038T2 - Ein mit Kunststoff umhülltes elektronisches Bauelement - Google Patents

Ein mit Kunststoff umhülltes elektronisches Bauelement Download PDF

Info

Publication number
DE69918038T2
DE69918038T2 DE69918038T DE69918038T DE69918038T2 DE 69918038 T2 DE69918038 T2 DE 69918038T2 DE 69918038 T DE69918038 T DE 69918038T DE 69918038 T DE69918038 T DE 69918038T DE 69918038 T2 DE69918038 T2 DE 69918038T2
Authority
DE
Germany
Prior art keywords
line
resin
thickness
sealing resin
placement pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69918038T
Other languages
English (en)
Other versions
DE69918038D1 (de
Inventor
Takeshi Kanuma-shi Kobayashi
Hideki Utsunomiya-shi Fukazawa
Satoshi Utsunomiya-shi Utsunomiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69918038D1 publication Critical patent/DE69918038D1/de
Publication of DE69918038T2 publication Critical patent/DE69918038T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Elektronikbauelements nach dem Oberbegriff von Anspruch 1.
  • US-A-5,508,557 beschreibt eine Oberflächenmontagediode zur Montage auf einer Leiterplatte, umfassend einen Diodenchip, ein Paar plattenartiger Leitungen, wobei jede der Leitungen ein inneres Ende und ein äußeres Ende, eine erste Biegung näher am inneren Ende, eine zweite Biegung näher am äußeren Ende und einen Zwischenteil zwischen der ersten und zweiten Biegung enthält, wobei ein einziger Harzbaustein den Diodenchip zusammen mit einem Teil der jeweiligen Leitungen einschließt. Der Harzbaustein wird realisiert, indem flüssiges Harz durch einen Einspritzkanal, der an einem oberen Werkzeugteil angeordnet ist und zur Oberseite des Elektronikbauelements gerichtet ist, in den Formhohlraum eingeleitet wird.
  • JP-A-4 206 764 zeigt einen Leiterrahmen für ein Halbleiterelement. Das Abdichtharz wird zum Ausbilden des Abdichtharzbausteins durch einen Anschluß in einen Hohlraum injiziert, wobei die Längsrichtung der ersten und zweiten Leitung parallel zur Injektionsrichtung verläuft.
  • Durch Größenreduktionen bei Elektronikgeräten hat es einen Anstieg bei der Verwendung von Oberflächenmontagehalbleiterbauelementen wie etwa Dioden und Transistoren gegeben, und auch die Größe dieser Bauelemente wird reduziert.
  • 2 zeigt den allgemeinen Aufbau einer Oberflächenmontagediode aus der Vergangenheit, wobei 2(A) ihre Draufsicht und 2(B) eine Querschnittsansicht bei Betrachtung aus der durch die Pfeile angezeigten Richtung entlang der Linie II-II in 2(A) ist.
  • Das Elektronikbauelement 100 von 2 weist eine erste Leitung 110 auf, die ein Elektronikelementplazierungspad (Chippad) 111 zur Plazierung eines Elektronikelements und eine zweite Leitung 120, die in einer Entfernung vom Elementplazierungspad 111 angeordnet ist, aufweist. Ein Halbleiterelement 130 wird auf dem Elementplazierungspad 111 plaziert. Ein Bonddraht 150 stellt eine Verbindung zwischen einem externen Verbindungsanschluß des Halbleiterelements 130 und der zweiten Leitung 120 her. Das Halbleiterelement 130, das Elektronikelementplazierungspad 111, der innere Leitungsteil der ersten Leitung 110, der innere Leitungsteil der zweiten Leitung 120 und der Bonddraht 150 werden durch ein Abdichtharz 140 verkapselt. Wie in dieser Zeichnung gezeigt, sind die erste Leitung 110 und die zweite Leitung 120 in einer S-Form gebogen, wobei ein Ende der Leitungen 110 und 120 der Außenseite des Abdichtharzes 140 ausgesetzt ist, um äußere Leitungsteile zu bilden. Die unteren Oberflächen der äußeren Leitungen verlaufen in einer Richtung, die im wesentlichen parallel zur Bodenfläche 141 des Abdichtharzes 140 verläuft, und befinden sich im wesentlichen auf der gleichen Ebene wie die Bodenfläche 141 des Abdichtharzes 140.
  • Das obenerwähnte Elektronikbauelement wird hergestellt, indem zunächst ein dünnes Blech ausgestanzt und zu der entsprechenden Form gebogen wird, um einen Leiterrahmen herzustellen, auf dem das Halbleiterbauelement plaziert wird. Nach der Herstellung der vorgeschriebenen Verbindungen wird das Bauelement dann unter Verwendung von Abdichtharz verkapselt. Die Verkapselung mit dem Abdichtharz 140 erfolgt innerhalb eines Chips der vorgeschriebenen Form, so daß das Elektronikelementplazierungspad 111, der innere Leitungsteil der ersten Leitung 110 und der innere Leitungsteil der zweiten Leitung 120 enthalten sind, wobei Harz über einen Harzinjektionsanschluß 190, der durch die doppeltgepunktete-gestrichelte Linie angezeigt ist, auf einer der kürzeren Seiten des Bauelements injiziert wird.
  • Die Maße eines üblichen durch Harz verkapselten Elektronikbauelements der Vergangenheit waren etwa ein Vertikalmaß (X-Achse-Maß LX in 2) von 1,3 mm, ein Horizontalmaß (Y-Achse-Maß LY in 2) von 0,8 mm und eine Höhe (Z-Achse-Maß H in 2) von 0,7 mm.
  • Da jedoch die Dicke des in einem Elektronikbauelement der Vergangenheit verwendeten Leiterrahmens 0,1 mm oder größer war, war es schwierig, ein Oberflächenmontageelektronikbauelement mit einem Harzbaustein zu erreichen, bei dem das Vertikal-, das Horizontal- und das Höhenmaß kleiner als etwa 1 mm sind, einschließlich harzverkapselter Halbleiterbauelemente, die ein Halbleitersubstrat verwenden.
  • Da die Dicke des Leiterrahmens 0,1 mm oder größer ist, wächst der Abstand zwischen dem Elementplazierungspad 111 der ersten Leitung 110 und der zweiten Leitung 120 durch die Ausbildung der Leitung auf über 0,2 mm an. Wegen der Beziehung zwischen solchen Parametern wie der Leitungsbiegetiefe, der zugeordneten Dicke des Harzes am Boden des Elementplazierungspads 111, das dafür erforderlich ist, die für das Biegen erforderliche Leitungslänge und das Herstellen einer flachen Oberfläche für die Plazierung eines Elements insbesondere im Fall von Dioden, war es unmöglich, eine vertikale Länge von unter 1,0 mm zu erzielen.
  • Mit kleiner werdenden Elektronikbauelementen gab es wegen der empfindlichen Biegeform der gebogenen Teile 112 und 122 in der Nähe der Bodenfläche des Abdichtharzes der ersten und zweiten Leitung eine Tendenz zu solchen Problemen wie etwa Mängeln bei der Haftung und dem Einfüllen des Abdichtharzes, der Stärke der eigentlichen Leitung und der Haftfestigkeit zwischen der Leitung und dem Abdichtharz sowie schlechte Haftung und schlechtes Einfüllen von zur Montage verwendetem Lot, und es war schwierig, eine Elektronikkomponente zu erzielen, mit denen man hinsichtlich dieser Mängel Verbesserungen erhielt.
  • Eine Aufgabe der vorliegenden Erfindung besteht dementsprechend in der Bereitstellung eines Verfahrens zum Herstellen eines Elektronikbauelements, das die Probleme der Begrenzung hinsichtlich Größenreduzierung von harzverkapselten Oberflächenmontageelektronikbauelementen in der Vergangenheit löst, und darin, ein Elektronikbauelement mit einem Harzbaustein mit Vertikal-, Horizontal- und Höhenmaßen erzielen zu können, die alle unter 1 mm liegen.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zum Herstellen eines harzverkapselten Oberflächenmontageelektronikbauelements, mit dem man sogar mit einer Größenreduzierung des Elektronikbauelements ein gutes Einfüllen des Abdichtharzes zu den gebogenen Teilen in der Nähe der Bodenfläche des Abdichtharzes der ersten und zweiten Leitung, eine gute Haftfestigkeit zwischen den Leitungen und dem Abdichtharz und eine gute Festigkeit in den Leitungen selbst und weiterhin eine gute Haftung und ein gutes Einfüllen von Lot bei Montage des Bauelements erreichen kann.
  • Zur Erzielung der obenerwähnten Aufgabe ist die vorliegende Erfindung dadurch gekennzeichnet, daß das Abdichtharz von einer Seitenposition auf einer längeren Seite der Harzform injiziert wird, wobei die Position von der Mitte aus zu einer kürzeren Seite davon versetzt ist, wobei die erste Richtung senkrecht zur Richtung der Injektion des Abdichtharzes verläuft.
  • Mit der obigen Erfindung kann die Höhe des Elektronikbauelements begrenzt werden und die flache Fläche erreicht werden, die bei dem Elementplazierungspad erforderlich ist. Da der Abstand zwischen dem Elementplazierungspad und der zweiten Leitung kurz ausfallen kann, ist es außerdem möglich, das Maß in der vertikalen Richtung zu reduzieren. Zudem erstreckt sich das injizierte Harz gut in die Produktionsform des Bauteils, und zwar ohne Tendenz zur Ausbildung von Wirbeln und/oder Akkumulationen, wodurch Probleme mit einer unzureichenden Abdichtharzfüllung verhindert werden.
  • Bei der Konfiguration des obenerwähnten ersten Aspekts der vorliegenden Erfindung wird bevorzugt, daß der Abstand zwischen dem Elementplazierungspad und der zweiten Leitung nicht größer als 0,12 mm ausgeführt wird. Durch Einsatz dieser bevorzugten Konfiguration kann eine weitere Reduzierung des Maßes des Elektronikbauelements in vertikaler Richtung erfolgen.
  • Bei der obenerwähnten Konfiguration wird bevorzugt, daß das Vertikal-, Horizontal- und Höhenaußenmaß des Abdichtharzbausteins jeweils nicht größer als 1,0 mm ist. Mit dieser bevorzugten Konfiguration kann ein kompaktes Elektronikbauelement erzielt werden, das in der Vergangenheit nicht erreicht werden konnte, wodurch ein Beitrag zur Größenreduzierung von Elektronikgeräten geleistet wird.
  • Gemäß der vorliegenden Erfindung wird bevorzugt, daß die Breite der inneren Leitungsteile der ersten und zweiten Leitung innerhalb des Abdichtharzbausteins im wesentlichen gleichförmig und nicht über den freigelegten Teil verbreitert ist. Bei Verwendung dieser bevorzugten Konfiguration kann man ein kompaktes Elektronikbauelement mit einer Breite (Y-Richtung-Maß) erhalten, die nicht groß wird. Der Effekt des Reduzierens der Bausteingröße ist besonders bei einem Elektronikbauelement mit drei oder mehr Anschlüssen signifikant.
  • Bei der obenerwähnten Konfiguration wird bevorzugt, daß die Dicke des Elektronikbauelements im wesentlichen gleich der Dicke t der ersten Leitung ist. Bei Verwendung dieser bevorzugten Konfiguration kann die Höhe des Bonddrahts gleich der des Chips gemacht werden.
  • Gemäß der vorliegenden Erfindung wird bevorzugt, daß in der Nähe der Bodenfläche der Abdichtharzfläche der Biegeradius R auf der Außenfläche des gebogenen Teils der ersten Leitung gegenüber der Oberfläche, auf der das Elektronikelement plaziert ist, mindestens 0,05 mm beträgt und nicht größer ist als die Leitungsdicke t. Mit dieser bevorzugten Konfiguration ist es nicht nur möglich, sowohl eine Verengung des Materials und eine Leitungsbiegung während der Leitungsausbildung zu verhindern, sondern auch Flexibilität beim Rahmen bezüglich einer Beanspruchung zu erreichen, die bei nachfolgenden Prozessen ausgeübt wird.
  • Gemäß der vorliegenden Erfindung wird bevorzugt, daß das Abdichtharz ein Füllmittel enthält, dessen Teilchendurchmesser nicht größer ist als die Hälfte der Biegetiefe d der Leitung. Diese bevorzugte Konfiguration erleichtert das Einfüllen von Abdichtharz und Füllmittel an der unteren Oberfläche der gebogenen Leitung, wodurch eine ausreichende Ausbildungsfestigkeit aufrechterhalten wird.
  • 1 ist eine Zeichnung, die den allgemeinen Aufbau eines Elektronikelements nach Herstellung durch das Verfahren gemäß der vorliegenden Erfindung zeigt, wobei (A) seine Draufsicht und (B) seine Querschnittsansicht ist, bei Betrachtung aus der durch die Pfeile angegebenen Richtung entlang der in (A) gezeigten Linie I-I.
  • 2 ist eine Zeichnung, die den allgemeinen Aufbau eines Beispiels eines Elektronikbauelements der Vergangenheit zeigt, wobei (A) seine Draufsicht und (B) seine Querschnittsansicht ist, bei Betrachtung aus der durch die Pfeile angegebenen Richtung entlang der in (A) gezeigten Linie II-II.
  • 1 zeigt den allgemeinen Aufbau eines Elektronikbauelements nach Herstellung gemäß der vorliegenden Erfindung, wobei (A) seine Draufsicht und (B) seine Querschnittsansicht in der durch die Pfeile angegebenen Richtung entlang der in (A) gezeigten Linie I-I ist.
  • Wie in dieser Zeichnung gezeigt, weist das Elektronikbauelement 1 eine erste Leitung 10, die ein Elementplazierungspad (Chippad) 11 besitzt, und eine zweite Leitung 20 auf, die in einer Entfernung von dem Elementplazierungspad 11 angeordnet ist. Ein Halbleiterelektronikelement 30 ist mit Hilfe von Chipbonden oder dergleichen am Elementplazierungspad 11 montiert. Bonddrähte 50 stellen eine Verbindung zwischen einem externen Verbindungsanschluß des Elektronikelements 30 und der zweiten Leitung 20 her. Das Halbleiterelektronikelement 30, das Elementplazierungspad 11, der innere Leitungsteil der ersten Leitung 10, der innere Leitungsteil der zweiten Leitung 20 und der Bonddraht 50 sind durch einen Baustein aus Abdichtharz 40 verkapselt.
  • Wie in 1 gezeigt, sind die erste Leitung 10 und die zweite Leitung 20 in einer S-Form gebogen (im wesentlichen eine Stufenform), wobei ein Ende der Leitungen 10 und 20 zur Außenseite des Bausteins aus Abdichtharz 40 freiliegt und sich in einer Richtung erstreckt, die im wesentlichen parallel zur Bodenfläche des Bausteins aus Abdichtharz 40 verläuft, um jeweils äußere Leitungsteile auszubilden.
  • In diesem Fall beträgt die Dicke t der ersten Leitung 10 unter 0,1 mm. Falls diese Dicke t größer ist als dieser Wert, kann kein kompaktes Elektronikbauelement erzielt werden. Für den Fall, daß die Dicke des inneren Leitungsteils innerhalb des Abdichtharzbausteins und die Dicke des äußeren Leitungsteils unterschiedlich sind (beispielsweise in dem Fall, wenn der äußere Leitungsteil mit Lot plattiert ist), bezieht sich die Dicke t auf die Dicke des inneren Leitungsteils.
  • Falls die Biegetiefe der in 1 gezeigten ersten Leitung 10 d beträgt, ist es erforderlich, daß die Dicke t der Leitung der Bedingung d ≤ t genügt. Falls die Dicke des Abdichtharzbausteins auf der Nichtelementseite des Elementplazierungspads 11 T beträgt, ist es erforderlich, daß die Bedingung T < d erfüllt ist. Indem diese Beziehungsbedingungen erfüllt werden, kann das Maß LX in vertikaler Richtung (X-Achse-Richtung) und das Maß H in Höhenrichtung (Z-Achse-Richtung) klein ausgeführt werden.
  • Bei der obenerwähnten Ausführungsform eines gemäß dieser Ausführungsform hergestellten Elektronikbauelements wird bevorzugt, daß die Breiten der inneren Leitungsteile der ersten Leitung und zweiten Leitung innerhalb des Abdichtharzbausteins im wesentlichen gleichförmig sind und sich nicht über die Breiten der freiliegenden (äußeren) Leitungsteile verbreitern. Da dicke Leitungen innerhalb des Harzes gebogen waren, war in der Vergangenheit eine extern ausgeübte Beanspruchung, die dadurch verursacht wurde, daß der Leiterrahmen oder gemeinsame Verbindungsteile während des Herstellungsprozesses geschnitten wurden, mit dem Risiko von herausgezogenen Leitungen und Beschädigungen am Abdichtharzbaustein verbunden. Um diese Probleme zu verhindern, wurden deshalb die Leitungsenden der ersten und zweiten Leitung im Abdichtharzbaustein verbreitert (siehe 2(A)). Bei dieser Ausführungsform der vorliegenden Erfindung ist es jedoch möglich, ein mechanisches Gleichgewicht herzustellen, indem die Leitungen weniger als 0,1 mm dick ausgeführt werden, wodurch die Form (Breite) der ersten und zweiten Leitung ohne Verbreiterung bei ihrem inneren Leitungsteil im wesentlichen gleichförmig gestaltet werden kann. Dadurch kann das Maß LY in horizontaler Richtung (Y-Achse-Richtung) reduziert werden.
  • Um innerhalb des verkapselten Bausteins ein Festigkeitsgleichgewicht zu erzielen, wird bevorzugt, daß die Dicke t des inneren Leitungsteils im wesentlichen gleich der Dicke des Halbleiterbauelements 30 ist.
  • Die Position des Abdichtharzinjektionsanschlusses 90, wie durch die doppelt-gepunktete-gestrichelte Linie in 1 gezeigt ist, befindet sich bevorzugt auf einer längeren Seite des Bausteins, von seiner Mitte aus nach vorne auf einer der kürzeren Seiten versetzt, unter Vermeidung der Bonddrähte 50, wobei das Abdichtharz dort hindurch in der durch den Pfeil gezeigten Richtung injiziert wird, um zu verhindern, daß die Bonddrähte 50 durch den Injektionsdruck des direkt auf die Seitenflächen der Bonddrähte 50 wirkenden Abdichtharzes umkippen. Indem der Harzbaustein klein ausgeführt wird, wäre es schwierig, wie in der Vergangenheit geschehen, einen Harzinjektionsanschluß an einer kürzeren Seite des Bausteins vorzusehen. Da der Abstand zwischen der Innenwand des Harzchips und der inneren Leitung schmal wird, wäre es außerdem schwierig zu veranlassen, daß Harz unter der inneren Leitung ausreichend eingefüllt wird. Indem Abdichtharz wie oben erwähnt von einer längeren Seite aus an einer Position injiziert wird, die auf einer der kürzeren Seiten des Bausteins nach vorne versetzt ist, füllt das Harz deshalb reibungslos den Chip, wodurch Probleme mit einer unzureichenden Harzfüllung verhindert werden.
  • Es wird bevorzugt, daß die Biegeradien R an den äußeren Flächen des gebogenen Teils des inneren Leitungsteils der ersten Leitung 10 in der Nähe der Bodenfläche des Abdichtharzes mindestens 0,05 mm betragen und nicht größer sind als die Dicke t der Leitung. Speziell ist in 1(B) bevorzugt, daß die Biegeradien R11 und R12 der Außenflächen des gebogenen Teils 12 der ersten Leitung 10 im Gebiet der Bodenfläche des Abdichtharzbausteins mindestens 0,05 mm groß sind und nicht größer als die Dicke t der Leitung. Außerdem wird bevorzugt, daß die Biegeradien R13 und R14 der Außenflächen des gebogenen Teils in der Nähe des Elementplazierungspads 11 des inneren Leitungsteils der ersten Leitung 10 ebenfalls der gleichen Art von Bedingung genügen. Es wird zudem bevorzugt, daß die Außenflächen-Biegeradien R21 und R22 des gebogenen Teils 22 der zweiten Leitung 20 in der Nähe der Bodenfläche des Abdichtharzbausteins mindestens 0,05 mm groß sind und nicht größer als die Dicke der zweiten Leitung. Außerdem wird bevorzugt, daß die Biegeradien R23 und R24 der Außenflächen des gebogenen Teils, die näher am Drahtbondende des inneren Leitungsteils der zweiten Leitung 20 liegen, der obenerwähnten Bedingungsart genügen. Falls diese Bedingungen erfüllt sind, ist es möglich, eine Verengung des Materials und das Biegen von Leitungen zu verhindern, wenn die Leitungen ausgebildet werden, sowie Flexibilität des Rahmens bezüglich einer Beanspruchung zu erreichen, die bei späteren Prozessen ausgeübt wird.
  • Unten wird eine spezifischere Form der obenerwähnten Ausführungsform beschrieben.
  • Bei Verwendung eines Leiterrahmens mit einer Dicke t von 0,08 mm bei einer Biegetiefe d der ersten Leitung 10 von 0,12 mm und einer Harzdicke T von 0,11 mm am Boden des Elementplazierungspads 11 konnte ein Halbleiterelement 30 mit einer Chipgröße von 0,3 mm im Quadrat angeordnet werden, wobei der Abstand L1 zwischen dem Elementplazierungspad 11 und der zweiten Leitung 20 0,11 mm betrug. Alle Biegeradien R11, R12, R13, R14, R21, R22, R23 und R24 an den Außenflächen der gebogenen Teile der inneren Leitungsteile wurden 0,05 bis 0,1 mm groß ausgeführt. Unter diesen Bedingungen betrug das Vertikalmaß LX (Länge in X-Achse-Richtung in 1), das Horizontalmaß LY (Länge in Y-Achse-Richtung in 1) und die Höhe H (Länge in Z-Achse-Richtung in 1) des Harzbausteins des 1 mm, 0,5 mm beziehungsweise 0,5 mm, wobei dies einen extrem kompakten Baustein darstellt.
  • Ein Beispiel für ein Verfahren zum Herstellen des obenerwähnten Elektronikbauelements wird unten beschrieben.
  • Zuerst wurde ein flacher Leiterrahmen mit einer Dicke von 0,08 mm ausgestanzt und mit einer 0,12 mm großen Tiefbiegung ausgebildet. Ein Elementplazierungspad wurde an der ersten Leitung ausgebildet, und ein Drahtbondgebiet wurde an der zweiten Leitung ausgebildet. Als nächstes wurde das Elementplazierungspad auf einer Heizvorrichtung plaziert, und das Chipbonden eines Halbleiterelements wurde unter Einwirkung von Wärme durchgeführt. Dann wurde der externe Verbindungsanschluß des Halbleiterelements mit Bonddraht mit einem Ende der externen Leitung verdrahtet. Danach wurden das Elementplazierungspad, das Halbleiterelement und ein Ende der ersten und zweiten Leitung unter Verwendung eines Abdichtharzes verkapselt. Der dafür verwendete Harzinjektionsanschluß war auf einer der längeren Seiten des Bausteins bereitgestellt, von der Mitte zu einer kürzeren Seite versetzt. Der Teilchendurchmesser des Füllmittels, das in dem Harz enthalten war, wurde zu etwa 50 μm oder kleiner ausgewählt, was nicht größer war als die Hälfte der Biegetiefe d der Leitungen, um das Einfüllen des Abdichtharzes um die Bodenteile der ersten und zweiten Leitung herum zu verbessern.
  • Es hat sich herausgestellt, daß, wenn bei einer Leitungsdicke t von 0,08 mm die Leitungsbiegetiefe d flacher ausgeführt wurde als die Leitungsdicke t, daß das Gleichgewicht zwischen der Dicke des Harzes, das die Leitung am Bodenteil der Leitung hält, und der Leitungsfestigkeit gestört wird, wodurch sich Risse am Baustein entwickeln können.
  • Es wurde zudem entdeckt, daß, wenn bei einer Leitungsdicke t von 0,08 mm die Leitungsbiegetiefe d bei dem Versuch, die Abmessung LX in vertikaler Richtung (X-Achse-Richtung) zu verkürzen, größer als 0,13 mm ausgeführt wurde, es schwierig war, zum Zweck des Chipbondens eine flache Oberfläche auf dem Elementplazierungspad zu erzielen, was es erschwerte, ein Elektronikbauelement noch kleiner herzustellen. Es hat sich somit herausgestellt, daß die Tiefe d unter der obigen Bedingung bevorzugt nicht größer als 0,13 mm festgelegt wird.
  • Als nächstes erfolgte am äußeren Leitungsteil der ersten Leitung mit einem Elementplazierungspad und dem äußeren Leitungsteil der zweiten Leitung eine Lötplattierung. Wenngleich dies zu dem Fall führen kann, daß die Leitungsdicke nach der Lötplattierung 0,1 mm übersteigt, stellt dies kein Problem dar. Schließlich wurde der Leiterrahmen auf eine Länge von 0,2 mm ab der Außenkante des Harzbausteins abgeschnitten, wodurch das Bauelement fertiggestellt war.

Claims (7)

  1. Verfahren zum Herstellen eines Elektronikbauelements, wobei das Elektronikbauelement folgendes umfaßt: ein Elektronikelement (30); eine erste Leitung (10), die ein Elementplazierungspad (11) mit einer Dicke t von unter 0,1 mm aufweist, auf dem das Elektronikelement (30) plaziert wird; und eine zweite Leitung (20), die in einem Abstand vom Elementplazierungspad (11) angeordnet ist, wobei das Elektronikelement (30), das Elementplazierungspad (11), ein Teil der ersten Leitung (10) und ein Teil der zweiten Leitung (20) in einer Harzform plaziert und durch Injizieren von Abdichtharz durch einen Harzinjektionsanschluß in der Harzform verkapselt werden, um einen rechteckigen Abdichtharzbaustein (40) mit kürzeren und längeren Seiten auszubilden, wobei die erste und zweite Leitung an gegenüberliegenden kürzeren Seiten des Harzbausteins austreten und in einer ersten Richtung parallel zu den längeren Seiten verlaufen und die abgedichteten Teile der ersten und zweiten Leitung (10) bei Betrachtung von den längeren Seiten des Harzbausteins aus in einer S-Form gebogen sind, wobei ein vertikaler Abstand d zwischen der Oberfläche des Elementplazierungspads (11) und der entsprechenden Oberfläche des ungekapselten Teils der ersten Leitung (10) mindestens so groß ist wie die Dicke t der ersten Leitung (10) und die Dicke T des Harzes (40) auf der Seite des Elementplazierungspads (11) gegenüber dem Elektronikelement kleiner ist als der Abstand d, dadurch gekennzeichnet, daß das Abdichtharz von einer Seitenposition auf einer längeren Seite der Harzform injiziert wird, wobei die Position von der Mitte aus zu einer kürzeren Seite davon versetzt ist, wobei die erste Richtung senkrecht zur Richtung der Injektion des Abdichtharzes verläuft.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Abstand zwischen dem Elementplazierungspad (11) und der zweiten Leitung (20) nicht größer ist als 0,12 mm.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Vertikal-, Horizontal- und Höhenaußenmaß des Harzbausteins (40) jeweils nicht größer als 1,0 mm ist.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Breiten von inneren Leitungsteilen der ersten (10) und zweiten Leitung (20) innerhalb des Abdichtharzbausteins (40) im wesentlichen gleichförmig sind.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke des Elektronikelements im wesentlichen gleich der Dicke t der ersten Leitung (10) ist.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der Nähe der Bodenfläche des Abdichtharzbausteins (40) der Biegeradius R auf der Oberfläche eines gebogenen Teils der ersten Leitung (10) gegenüber der Oberfläche, auf der das Elektronikelement (30) plaziert ist, mindestens 0,05 mm beträgt und nicht größer ist als die Leistungsdicke t.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Abdichtharz ein Füllmittel enthält, dessen Teilchendurchmesser nicht größer ist als die Hälfte der Biegetiefe d der Leitung.
DE69918038T 1998-11-19 1999-10-16 Ein mit Kunststoff umhülltes elektronisches Bauelement Expired - Lifetime DE69918038T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32988998 1998-11-19
JP32988998A JP3334864B2 (ja) 1998-11-19 1998-11-19 電子装置

Publications (2)

Publication Number Publication Date
DE69918038D1 DE69918038D1 (de) 2004-07-22
DE69918038T2 true DE69918038T2 (de) 2005-07-07

Family

ID=18226396

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69935016T Expired - Lifetime DE69935016T2 (de) 1998-11-19 1999-10-16 Ein mit Kunststoff umhülltes elektronisches Bauelement
DE69918038T Expired - Lifetime DE69918038T2 (de) 1998-11-19 1999-10-16 Ein mit Kunststoff umhülltes elektronisches Bauelement

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69935016T Expired - Lifetime DE69935016T2 (de) 1998-11-19 1999-10-16 Ein mit Kunststoff umhülltes elektronisches Bauelement

Country Status (6)

Country Link
US (2) US6779264B2 (de)
EP (2) EP1276150B8 (de)
JP (1) JP3334864B2 (de)
CN (2) CN1307717C (de)
DE (2) DE69935016T2 (de)
TW (1) TW421863B (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW567714B (en) * 2001-07-09 2003-12-21 Nippon Sheet Glass Co Ltd Light-emitting unit and illumination device and image reading device using light-emitting unit
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US20040264139A1 (en) * 2003-06-24 2004-12-30 Nokia Corporation Process for manufacturing a cover
US9793247B2 (en) 2005-01-10 2017-10-17 Cree, Inc. Solid state lighting component
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US7821023B2 (en) 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
US8669572B2 (en) 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
JP5038623B2 (ja) * 2005-12-27 2012-10-03 株式会社東芝 光半導体装置およびその製造方法
US7675145B2 (en) * 2006-03-28 2010-03-09 Cree Hong Kong Limited Apparatus, system and method for use in mounting electronic elements
US11210971B2 (en) 2009-07-06 2021-12-28 Cree Huizhou Solid State Lighting Company Limited Light emitting diode display with tilted peak emission pattern
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US7635915B2 (en) 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US8367945B2 (en) 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US20080054420A1 (en) * 2006-08-23 2008-03-06 Semiconductor Components Industries, Llc. Semiconductor package structure and method of manufacture
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
GB2451077A (en) * 2007-07-17 2009-01-21 Zetex Semiconductors Plc Semiconductor chip package
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
USD615504S1 (en) 2007-10-31 2010-05-11 Cree, Inc. Emitter package
USD633631S1 (en) 2007-12-14 2011-03-01 Cree Hong Kong Limited Light source of light emitting diode
USD634863S1 (en) 2008-01-10 2011-03-22 Cree Hong Kong Limited Light source of light emitting diode
US8049230B2 (en) 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
JP2009289969A (ja) * 2008-05-29 2009-12-10 Nec Electronics Corp リードフレーム
US9425172B2 (en) 2008-10-24 2016-08-23 Cree, Inc. Light emitter array
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
JP5572622B2 (ja) 2009-05-15 2014-08-13 ローム株式会社 半導体装置
US8415692B2 (en) 2009-07-06 2013-04-09 Cree, Inc. LED packages with scattering particle regions
US8598809B2 (en) 2009-08-19 2013-12-03 Cree, Inc. White light color changing solid state lighting and methods
US20110163432A1 (en) * 2009-11-26 2011-07-07 Panasonic Corporation Semiconductor device and method of manufacturing the same
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
US8455882B2 (en) 2010-10-15 2013-06-04 Cree, Inc. High efficiency LEDs
US8916957B2 (en) * 2011-07-20 2014-12-23 Aptos Technology Inc. Package structure and package process
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
CN102856281A (zh) * 2012-02-17 2013-01-02 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
US9576884B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Low profile leaded semiconductor package
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
EP3331007A1 (de) * 2016-12-05 2018-06-06 Melexis Technologies SA Integriertes schaltkreispaket mit leiterrahmen
CN108540086A (zh) * 2018-01-18 2018-09-14 浙江人和光伏科技有限公司 一种太阳能电池接线盒的导电模块
TWI712129B (zh) * 2020-01-21 2020-12-01 強茂股份有限公司 半導體封裝結構以及其製作方法
JP7528042B2 (ja) * 2021-09-17 2024-08-05 株式会社東芝 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805009A (en) 1985-03-11 1989-02-14 Olin Corporation Hermetically sealed semiconductor package
CN1023675C (zh) * 1985-03-25 1994-02-02 株式会社日立制作所 半导体器件的制造方法
FR2598258B1 (fr) * 1986-04-30 1988-10-07 Aix Les Bains Composants Procede d'encapsulation de circuits integres.
JPS63239851A (ja) 1987-03-27 1988-10-05 Hitachi Ltd 電子装置
JPH04206764A (ja) 1990-11-30 1992-07-28 Toshiba Corp 半導体素子用リードフレーム
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JPH0547954A (ja) 1991-08-20 1993-02-26 Toshiba Corp 樹脂封止型半導体装置
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置
JP2747634B2 (ja) 1992-10-09 1998-05-06 ローム株式会社 面実装型ダイオード
JP3905208B2 (ja) 1997-02-27 2007-04-18 富士通株式会社 半導体装置及びその実装構造
JP3243116B2 (ja) 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
FR2733630B1 (fr) 1995-04-27 1997-05-30 Imphy Sa Pattes de connexion pour composant electronique
US6277225B1 (en) * 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
JPH09312367A (ja) * 1996-05-23 1997-12-02 Mitsubishi Electric Corp 高周波半導体装置
JP3611066B2 (ja) 1996-08-29 2005-01-19 株式会社ルネサステクノロジ 無機質充填剤及びエポキシ樹脂組成物の製造方法
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
JP2805471B2 (ja) * 1997-03-17 1998-09-30 ローム株式会社 面実装型ダイオードの製造方法
JP3727446B2 (ja) 1997-08-19 2005-12-14 沖電気工業株式会社 半導体装置の樹脂封止成形金型

Also Published As

Publication number Publication date
JP3334864B2 (ja) 2002-10-15
US6504097B2 (en) 2003-01-07
DE69935016D1 (de) 2007-03-15
EP1005085B1 (de) 2004-06-16
CN1501485A (zh) 2004-06-02
EP1276150A2 (de) 2003-01-15
US6779264B2 (en) 2004-08-24
EP1276150A3 (de) 2003-10-08
EP1005085A3 (de) 2000-12-13
CN1307717C (zh) 2007-03-28
CN100359677C (zh) 2008-01-02
EP1276150B1 (de) 2007-01-24
US20020130405A1 (en) 2002-09-19
DE69918038D1 (de) 2004-07-22
JP2000156433A (ja) 2000-06-06
DE69935016T2 (de) 2007-05-16
US20010011598A1 (en) 2001-08-09
EP1005085A2 (de) 2000-05-31
EP1276150B8 (de) 2007-04-25
CN1254952A (zh) 2000-05-31
TW421863B (en) 2001-02-11

Similar Documents

Publication Publication Date Title
DE69918038T2 (de) Ein mit Kunststoff umhülltes elektronisches Bauelement
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE19712551B4 (de) Zuleitungsrahmen und darauf angewendetes Herstellungsverfahren für Halbleitergehäuse in Chipgröße
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE19650148A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE10335622B4 (de) Harzversiegelte Halbleiterbaugruppe
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE4244545C2 (de) Vorrichtung zum Einkapseln mit Kunststoff für einen Lead-Frame einer integrierten Schaltung
DE102016110235A1 (de) Halbleitervorrichtung mit Clipvorrichtung
DE112016006376B4 (de) Halbleitervorrichtung
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE112014004101B4 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE102018208486A1 (de) Halbleitervorrichtung
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE10138982A1 (de) Zuleitungsrahmen, unter Verwendung desselben hergestelltes Halbleiter-Bauelement und Verfahren zum Herstellen des Halbleiter-Bauelements
DE10297264B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102018206482A1 (de) Halbleiterbauelement mit einem Clip aus Verbundmaterial
DE69419881T2 (de) Verpackte Halbeiteranordnung und deren Herstellungsverfahren
DE19503823C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4213411A1 (de) Anschlussdraht-rahmen
DE102004017197A1 (de) Verfahren um eine Halbleitervorrichtung mit Harz einzugiessen, mit Harz eingegossene Halbleitervorrichtung und Druckgießform zum Eingiessen der Halbleitervorrichtung mit Harz
DE112020004809T5 (de) Vorrichtung zur Halbleiterfertigung, Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung dieser Vorrichtung und Halbleiterbauelement

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Representative=s name: DR. HAFNER & STIPPL, 90491 NUERNBERG

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP