KR200245728Y1 - 반도체패키지용리드프레임 - Google Patents

반도체패키지용리드프레임 Download PDF

Info

Publication number
KR200245728Y1
KR200245728Y1 KR2019950050618U KR19950050618U KR200245728Y1 KR 200245728 Y1 KR200245728 Y1 KR 200245728Y1 KR 2019950050618 U KR2019950050618 U KR 2019950050618U KR 19950050618 U KR19950050618 U KR 19950050618U KR 200245728 Y1 KR200245728 Y1 KR 200245728Y1
Authority
KR
South Korea
Prior art keywords
lead
tip
slot
semiconductor package
binding force
Prior art date
Application number
KR2019950050618U
Other languages
English (en)
Other versions
KR970046976U (ko
Inventor
손은숙
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR2019950050618U priority Critical patent/KR200245728Y1/ko
Publication of KR970046976U publication Critical patent/KR970046976U/ko
Application granted granted Critical
Publication of KR200245728Y1 publication Critical patent/KR200245728Y1/ko

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 내부리드 선단의 리드팁에 응력 완화 및 결속력 보강용 슬롯이 형성된 리드프레임에 관한 것이며, 내부 리드(2) 선단에 돌출부(a)가 형성된 리드 팁(2a)을 갖는 반도체패키지용 리드프레임에 있어서, 상기 내부 리드(2) 선단의 리드팁(2a)에 응력 완화 및 결속력 보강용 슬롯(3)이 형성되어 있는 것을 특징으로 하는 반도체패키지용 리드프레임이 제공되고, 이에 따라 상기한 슬롯(3) 내에 충진된 수지 봉지재에 의한 수지봉지부와의 결속력 보강이 가능함과 아울러, 특히 상기한 슬롯(3)의 존재로 인하여 확대된 면적의 리드팁(2a)에 집중되는 열응력의 흡수완화와 이에 따른 기계적 전단력을 완화 내지 제거함으로써, 와이어(5)와 리드팁(2a)과의 본딩 부분에 심각한 손상이 가해지지 않도록 하여 본딩 신뢰성을 향상시키고 나아가 고품질의 반도체패키지를 제고할 수가 있다.

Description

반도체패키지용 리드프레임
본 고안은 내부리드 선단의 리드팁에 응력 완화 및 결속력 보강용 슬롯이 형성된 리드프레임에 관한 것이며, 더욱 상세하게는, 내부리드와 몰드 컴파운드와의 결속력 보강 뿐만 아니라, 리드팁의 응력 완화에 따른 와이어의 본딩 신뢰성을 제고할 수가 있는 반도체패키지용 리드프레임에 관한 것이다.
근래, 반도체칩의 대용량화에 따른 반도체칩 자체의 대형화 추세에 따라, 기존의 반도체패키지용 리드프레임 형태를 이용하여 패키징시 리드프레임(L/F) 상의 반도체칩 탑재판(1)의 크기는 상기한 대형화된 반도체칩의 수용을 위해 커지게 되는 반면, 내부리드(2)의 크기는 상대적으로 점점 줄어들 수밖에 없는 문제점이 있다.
내부 리드의 길이 감소에 따라 몰딩 수지봉지부 외부로 노출되어 있는 외부 리드의 트림/포밍 공정시 가해지는 외력에 의해 일체적으로 형성되어 있는 내부 및 외부 리드가 몰딩된 수지봉지부로터 이탈될 우려가 있었다. 따라서, 이와 같은 리드 이탈 현상을 방지하기 위해, 내부 리드(2)의 리드팁(2a) 부분에 돌출부(a)를 형성시켜 앵커로서 가능케 함으로써 리드의 이탈 현상은 방지하기 위한 시도가 되어 있다.
그러나, 리드팁(2a)의 면적이 증가한 만큼, 패키지 제조시의 고온 공정인 와이어 본딩 공정 및 수지봉지부 몰딩 공정, 패키지 완성후의 반도체칩 작동시 발생하는 열에 의한 패키지 구성 소재간의 열팽창률 차이(구체적으로는, 수지재의 봉지부와, 세라믹 소재인 반도체칩, 금속재인 리드 및 와이어 간의 열팽창계수 차이에 기인하는 변형력)에 의한 변형량도 증대되게 된다. 따라서, 완성 패키지 출고전의 신뢰성 테스트중 하나인 열적 반복 피로 응력 시험(T/C Test) 도중 금속재로 된 확대된 면적의 리드팁(2a) 및 와이어(Gold Wire)와, 수지봉지부 및 반도체칩 간의 열팽창률 차이에 기인하는 열적 반복 피로 응력에 의해 와이어 본딩의 접촉 상태가 불량하게 되거나 단락되기 쉬운 문제점이 있었다.
따라서, 본 고안은 상기한 바와 같은 리드팁(2a) 구조를 갖는 리드프레임을 이용한 반도체패키지에서 발생하기 쉬운 와이어 본딩 불량 문제를 해결하기 위하여, 각 내부리드의 리드팁에 응력 완화 및 결속력 보강용 슬롯을 형성시킨 리그프레임을 제공하는 것에 의해서 전술한 문제점을 효과적으로 완화 내지 방지할 수가 있을 뿐만 아니라, 내부 리드와 수지봉지부 간의 결속력을 더욱 보강시킬 수가 이싸.
제1도는 종래의 반도체패키지용 리드프레임의 평면도.
제2도는 본 고안에 따른 반도체패키지용 리드프레임의 평면도.
제3도는 제2도의 리드프레임상에 반도체 칩을 탑재하고 와이어 본딩한 상태를 나타내는 평면 예시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체칩 탑재판 2 : 내부리드
2a : 리드팁 a : 돌출부
3 : 응력 완화 및 결속력 보강용 슬롯 4 : 반도체칩
4a : 본드패드 5 : 와이어
이하, 본 고안을 첨부 도면을 참조하여 구체적으로 설명하기로 한다.
제2도는 본 고안의 리드프레임(L/F)을 도시한 평면도로서, 리드팁의 면적 증가로 인한 열응력 감소를 위해서 각 내부 리드(2)의 리드팁(2a)에 일정 형상의 응력 완화 및 결속력 보강용 슬롯(3)을 형성시킨 것이다.
제3도는 본 고안의 리드프레임(L/F)의 탑재판(1) 상에 비교적 큰 크기의 반도체칩(4)을 탑재하고, 반도체칩(4)의 본드패드(4a)와, 응력 완화 및 결속력 보강용 슬롯(3)이 형성되어 있는 리드팁(2a)을 와이어(5)로 연결(본딩)시킨 상태를 나타내고 있다.
본 고안에 따른 리드팁(2a)에의 응력 완화 및 결속력 보강용 슬롯(3)을 형성시켜 줌으로써, 열응력에 기인하는 리드팁(2a)에 가해지는 전단력을 효과적으로 완화시킬 수가 있다.
즉, 종래의 구성을 나타내는 제1도에서, 내부 리드(2a)의 선단에 돌출부(a)를 갖는 리드팁(2a)을 형성함으로써 수지봉지부와의 결속력 보강은 가능한 반면, 리드팁(2a)의 면적이 내부 리드(2)의 폭 보다 수 배나 증대됨으로써 그 만큼 열응력도 증가하게 되고 전단력도 커지게 된다. 따라서, 이러한 열응력의 감소없이는 와이어(5)가 본딩된 리드팁(2a) 계면에 집중되는 전단력에 의한 와이어(5)의 접속 불량 또는 와이어(5)의 단락 등 와이어 본딩 불량의 문제점이 심각하게 대두될 수 밖에 없다.
그러나, 본 고안의 경우와 같이, 응력 완화 미 결속력 보강용 슬롯(3)을 형성시켜 주면, 그 만큼 리드팁(2a)의 면적이 감소하는 외에, 상기한 슬롯(3)이 열응력을 흡수할 수가 있으며 이에 따라 내부리드(2)를 통하여 전달되는 기계적 전단력 또한 효과적으로 완화 내지 방지할 수가 있으므로, 와이어(5)와 리드팁(2a) 간의 본딩력 향상, 또는 신뢰성 제고를 이룰 수가 있다.
전술한 바와 같이, 본 고안에서는 돌출형 리드팁(2a)에 응력 완화 및 결속력 보강용 슬롯(3)을 형성시킴으로써, 상기한 슬롯(3)내에 충진된 수지 봉지재에 의한 수지봉지부와의 결속력 보강이 가능함과 아울러, 특히 상기한 슬롯(3)의 존재로 인하여 확대된 면적의 리드팁(2a)에 집중되는 열응력의 흡수 완화와 이에 따른 기계적 전단력을 완화 내지 제거하므로써, 와이어(5)와 리드팁(2a)과의 본딩 부분에 심각한 손상이 가해지지 않도록 하여 본딩 신뢰성을 향상시키고 나아가 고품질의 반도체패키지를 제공할 수가 있다.

Claims (2)

  1. 내부 리드(2) 선단에 돌출부(2a)가 형성된 리드팁(2a)을 갖는 반도체패키지용 리드프레임에 있어서, 상기 내부 리드(2) 선단의 리드팁(2a)에 응력 완화 및 결속력 보강용 슬롯(3)이 형성되어 있는 것을 특징으로 하는 반도체패키지용 리드프레임.
  2. 제1항에 있어서, 상기한 응력 완화 및 결속력 보강용 슬롯(3)이 내부 리드(2) 쪽에 인접한 위치에 내부 리드(2)의 폭 방향으로 횡설되어 있는 것을 특징으로 하는 반도체패키지용 리드프레임.
KR2019950050618U 1995-12-28 1995-12-28 반도체패키지용리드프레임 KR200245728Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950050618U KR200245728Y1 (ko) 1995-12-28 1995-12-28 반도체패키지용리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950050618U KR200245728Y1 (ko) 1995-12-28 1995-12-28 반도체패키지용리드프레임

Publications (2)

Publication Number Publication Date
KR970046976U KR970046976U (ko) 1997-07-31
KR200245728Y1 true KR200245728Y1 (ko) 2001-12-17

Family

ID=60878490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950050618U KR200245728Y1 (ko) 1995-12-28 1995-12-28 반도체패키지용리드프레임

Country Status (1)

Country Link
KR (1) KR200245728Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456817B1 (ko) * 2000-06-13 2004-11-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456817B1 (ko) * 2000-06-13 2004-11-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법

Also Published As

Publication number Publication date
KR970046976U (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5545922A (en) Dual sided integrated circuit chip package with offset wire bonds and support block cavities
US6291273B1 (en) Plastic molded type semiconductor device and fabrication process thereof
US20070000599A1 (en) Assembly method for semiconductor die and lead frame
KR19990005508A (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
KR100242393B1 (ko) 반도체 패키지 및 제조방법
US5708294A (en) Lead frame having oblique slits on a die pad
KR100222349B1 (ko) 반도체 칩 패키징
US4791472A (en) Lead frame and semiconductor device using the same
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
KR200245728Y1 (ko) 반도체패키지용리드프레임
JPH06302633A (ja) 半導体装置の製造方法
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
JP2621814B2 (ja) 樹脂封止型半導体装置
US20080038872A1 (en) Method of manufacturing semiconductor device
KR100373891B1 (ko) 반도체장치
JPH06132458A (ja) 樹脂封止型半導体装置およびそのリードフレーム
KR200292411Y1 (ko) 스몰 다이패드 패키지용 리드프레임
KR200331876Y1 (ko) 반도체리드프레임의타이바와인너리드고정구조
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR200141125Y1 (ko) 리드프레임의 구조
KR19990035569A (ko) 패키지
JPH05326587A (ja) 樹脂封止型半導体装置の樹脂封止方法及びその装置
KR0134812Y1 (ko) 반도체 몰드금형의 보이드방지용 게이트구조
KR100539580B1 (ko) 반도체 패키지의 구조
KR20000014539U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100826

Year of fee payment: 10

EXPY Expiration of term