JP2004055609A - 樹脂封止方法 - Google Patents
樹脂封止方法 Download PDFInfo
- Publication number
- JP2004055609A JP2004055609A JP2002207251A JP2002207251A JP2004055609A JP 2004055609 A JP2004055609 A JP 2004055609A JP 2002207251 A JP2002207251 A JP 2002207251A JP 2002207251 A JP2002207251 A JP 2002207251A JP 2004055609 A JP2004055609 A JP 2004055609A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- underfill
- substrate
- overmolding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】アンダーフィルモールド樹脂とオーバーモールド樹脂との接着性を改善し、しかも製造コストを低減可能な樹脂封止方法を提供する。
【解決手段】半導体チップ１と基板２とを接続する端子間の隙間に液状樹脂４を流下させて充填するアンダーフィルモールド工程と、液状樹脂４の表層が硬化する前に半導体チップ１を覆って基板面を樹脂封止するオーバーモールド工程とを有する。
【選択図】 図２
【解決手段】半導体チップ１と基板２とを接続する端子間の隙間に液状樹脂４を流下させて充填するアンダーフィルモールド工程と、液状樹脂４の表層が硬化する前に半導体チップ１を覆って基板面を樹脂封止するオーバーモールド工程とを有する。
【選択図】 図２
Description
【０００１】
【発明の属する利用分野】
本発明は、半導体チップが基板上にフリップチップ接続された当該半導体チップを含む基板面を樹脂封止する樹脂封止方法に関する。
【０００２】
【従来の技術】
近年、半導体パッケージには半導体チップの小型化や回路基板の高集積化に伴って半導体チップがフリップチップ接続されたものが用いられている。半導体チップは電極端子部にはんだボールなどのバンプが形成されており、回路基板に形成されたランド部にフリップチップ接続（例えばＣＣＢ実装、ＡＣＦ実装など）されいる。フリップチップ接続された半導体チップ−基板間の空隙部には、熱膨張係数の相違に基づく応力を緩和するためアンダーフィルモールドされている。
【０００３】
また、近年の半導体チップの小型化に伴い、該半導体チップを基板上にマトリクス状にフリップチップ接続した状態で、一括して樹脂封止を行ってから基板をダイシングして半導体パッケージを個片にすることで生産性を向上させることが行なわれている。
【０００４】
【発明が解決しようとする課題】
しかしながら、フリップチップ接続され、アンダーフィルモールドされた半導体チップを、アンダーフィル樹脂が硬化してからオーバーモールドしても、樹脂どうしの界面の接着性が悪いという課題があった。また、アンダーフィル用の液状樹脂は、固形樹脂（樹脂タブレットなど）に比べて高価であり、アンダーフィル用の液状樹脂と同じ樹脂でオーバーモールドするとすれば後にパッケージ部をダイシングすることを考慮すれば、製造コストが嵩む。
【０００５】
本発明の目的は、上記従来技術の課題を解決し、アンダーフィルモールド樹脂とオーバーモールド樹脂との接着性を改善し、しかも製造コストを低減可能な樹脂封止方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
即ち、半導体チップが基板上にフリップチップ実装された半導体チップを樹脂封止する樹脂封止方法において、前記半導体チップと基板とを接続する端子間の隙間に液状樹脂を流下させて充填するアンダーフィルモールド工程と、前記液状樹脂の表層が硬化する前に前記半導体チップを覆って基板面を樹脂封止するオーバーモールド工程とを有することを特徴とする。
また、前記オーバーモールドする樹脂は、カーボンナノファイバーを混入した樹脂が用いられることを特徴とする
また、前記オーバーモールド工程は、トランスファー成形により行なわれることを特徴とする。
また、前記オーバーモールド工程は、圧縮成形法により行なわれることを特徴とする。
また、前記オーバーモールド工程は、ポッティング法により行なわれることを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明に係る樹脂封止装置及び樹脂封止方法の好適な実施の形態について添付図面と共に詳述する。
図１（ａ）（ｂ）は、半導体チップがアンダーフィルモールドされた直後の状態を示す平面図及び断面図、図２（ａ）（ｂ）は基板面がオーバーモールドされた状態を示す平面図及び断面図、図３はポッティング法によるアンダーフィルモールド工程を示す断面説明図、図４（ａ）（ｂ）はトランスファー成形法によりオーバーモールドする場合の断面説明図、図５（ａ）（ｂ）はポッティング法によりオーバーモールドする場合の断面説明図である。
【０００８】
図１及び図２を参照して樹脂封止方法の概要について説明する。半導体チップ１が回路基板２上にマトリクス状にフリップチップ実装された該半導体チップ１を樹脂封止する樹脂封止方法について説明する。
図１（ａ）（ｂ）において、半導体チップ１と回路基板２とを接続するバンプ（はんだボールなど）３間の隙間に液状樹脂４を流下させて充填する。（アンダーフィルモールド工程）。
【０００９】
アンダーフィルモールドは、例えば図３に示すように、回路基板２を水平方向に対して所定角度（例えば４５度）に傾けた状態で、ディスペンサー５により、液状樹脂４を半導体チップ１と回路基板２との間隙部６をねらって流下させることにより充填される。間隙部６に液状樹脂４が充填されると回路基板２を水平に戻すことにより、アンダーフィル樹脂のチップ外への広がり幅ｔ（図３参照）を小さくすることができる。よって、高価なアンダーフィル樹脂の無駄な使用量を最小に抑えることができる。
【００１０】
図２（ａ）（ｂ）において、アンダーフィルモールドされた各半導体チップ１は、液状樹脂４の表層が硬化する前に各半導体チップ１を覆って回路基板２の全面が一括して樹脂封止される（オーバーモールド工程）。液状樹脂４の表層が硬化する前（樹脂が活性化を失う前）にオーバーモールドすることにより、液状樹脂４と同種の樹脂は勿論、異なる樹脂を用いて樹脂封止しても樹脂どうしの界面の接着性を高めることができる。このオーバーモールド樹脂７は、電磁シールド性を高めるためカーボンナノファイバーを混入した樹脂を用いても良い。また、アンダーフィル用の液状樹脂４より安価な樹脂を用いることにより製造コストを削減することをできる。
【００１１】
図４（ａ）（ｂ）は、オーバーモールド工程をトランスファー成形により行なわれる場合を示すものである。
図４（ａ）に示すように、回路基板２にフリップチップ接続された半島体チップ１と回路基板２との間隙部６にアンダーフィルモールドにより液状樹脂４を充填する。この液状樹脂４の表層が硬化する前（液状樹脂４が充填された後）、図４（ｂ）に示すように回路基板２をトランスファー成形装置のモールド金型８に搬入してクランプする。そして、ポット９に装填された樹脂タブレットなどのオーバーモールド樹脂７をプランジャ１０によりキャビティ１１へ圧送りして半導体チップ１をオーバーモールドしてキュアすることで、樹脂どうしの界面の接着性が良いパッケージを一括して形成することができる。この場合には、アンダーフィルモールドにおいて液状樹脂４を積極的に硬化させる必要がないため工程を簡略化できる。
【００１２】
尚、オーバーモールドは、トランスファー成形装置に替えて、圧縮成形装置を用いて圧縮成形法により行なわれるようにしても良い。
【００１３】
図５（ａ）（ｂ）は、オーバーモールド工程をポッティング法により行なわれる場合を示すものである。図５（ａ）に示すように、回路基板２にフリップチップ接続された半島体チップ１と回路基板２との間隙部６にアンダーフィルモールドにより液状樹脂４を充填する。この液状樹脂４の表層が硬化する前に、図５（ｂ）に示すように、ディスペンサー５により液状樹脂４と同種若しくは異なる液状樹脂７をポッティング法により流下させて半導体チップ１を一括して樹脂封止するようにしても良い。
【００１４】
以上、本発明の好適な実施例について種々述べてきたが、本発明は上述の実施例に限定されるのではなく、例えば、回路基板２としては、金属（リードフレーム）、セラミック基板、高分子樹脂基板、高分子樹脂積層板、テープ基板など様々な基板が採用される。また、半導体チップ１と共に放熱板が一体にオーバーモールドされるようにしても良い。また、半導体チップ１は、基板上にマトリクス状に配置されている場合に限らず、直列状に配置された場合にも適用できる等、法の精神を逸脱しない範囲で多くの改変を施し得るのはもちろんである。
【００１５】
【発明の効果】
本発明に係る樹脂封止方法を用いると、半導体チップと基板とを接続する端子間の隙間に液状樹脂を流下させて充填するアンダーフィルモールド工程と、前記液状樹脂の表層が硬化する前に前記半導体チップを覆って基板面を一括して樹脂封止するオーバーモールド工程とを有するので、液状樹脂の表層が硬化する前にオーバーモールドすることにより、液状樹脂と同種の樹脂は勿論、異なる樹脂を用いて樹脂封止しても樹脂どうしの界面の接着性を高めることができる。また、アンダーフィル用の液状樹脂より安価な樹脂を用いることにより製造コストを削減することをできる。また、オーバーモールド樹脂としては、カーボンナノファイバーを混入した樹脂を用いた場合には、電磁シールド性を高めることができる。
【図面の簡単な説明】
【図１】半導体チップがアンダーフィルモールドされた直後の状態を示す平面図及び断面図である。
【図２】基板面がオーバーモールドされた状態を示す平面図及び断面図である。
【図３】ポッティング法によるアンダーフィルモールド工程を示す断面説明図である。
【図４】トランスファー成形法によりオーバーモールドする場合の断面説明図である。
【図５】ポッティング法によりオーバーモールドする場合の断面説明図である。
【符号の説明】
１ 半導体チップ
２ 回路基板
３ バンプ
４ 液状樹脂
５ ディスペンサー
６ 間隙部
７ オーバーモールド樹脂
８ モールド金型
９ ポット
１０ プランジャ
１１ キャビティ
【発明の属する利用分野】
本発明は、半導体チップが基板上にフリップチップ接続された当該半導体チップを含む基板面を樹脂封止する樹脂封止方法に関する。
【０００２】
【従来の技術】
近年、半導体パッケージには半導体チップの小型化や回路基板の高集積化に伴って半導体チップがフリップチップ接続されたものが用いられている。半導体チップは電極端子部にはんだボールなどのバンプが形成されており、回路基板に形成されたランド部にフリップチップ接続（例えばＣＣＢ実装、ＡＣＦ実装など）されいる。フリップチップ接続された半導体チップ−基板間の空隙部には、熱膨張係数の相違に基づく応力を緩和するためアンダーフィルモールドされている。
【０００３】
また、近年の半導体チップの小型化に伴い、該半導体チップを基板上にマトリクス状にフリップチップ接続した状態で、一括して樹脂封止を行ってから基板をダイシングして半導体パッケージを個片にすることで生産性を向上させることが行なわれている。
【０００４】
【発明が解決しようとする課題】
しかしながら、フリップチップ接続され、アンダーフィルモールドされた半導体チップを、アンダーフィル樹脂が硬化してからオーバーモールドしても、樹脂どうしの界面の接着性が悪いという課題があった。また、アンダーフィル用の液状樹脂は、固形樹脂（樹脂タブレットなど）に比べて高価であり、アンダーフィル用の液状樹脂と同じ樹脂でオーバーモールドするとすれば後にパッケージ部をダイシングすることを考慮すれば、製造コストが嵩む。
【０００５】
本発明の目的は、上記従来技術の課題を解決し、アンダーフィルモールド樹脂とオーバーモールド樹脂との接着性を改善し、しかも製造コストを低減可能な樹脂封止方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
即ち、半導体チップが基板上にフリップチップ実装された半導体チップを樹脂封止する樹脂封止方法において、前記半導体チップと基板とを接続する端子間の隙間に液状樹脂を流下させて充填するアンダーフィルモールド工程と、前記液状樹脂の表層が硬化する前に前記半導体チップを覆って基板面を樹脂封止するオーバーモールド工程とを有することを特徴とする。
また、前記オーバーモールドする樹脂は、カーボンナノファイバーを混入した樹脂が用いられることを特徴とする
また、前記オーバーモールド工程は、トランスファー成形により行なわれることを特徴とする。
また、前記オーバーモールド工程は、圧縮成形法により行なわれることを特徴とする。
また、前記オーバーモールド工程は、ポッティング法により行なわれることを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明に係る樹脂封止装置及び樹脂封止方法の好適な実施の形態について添付図面と共に詳述する。
図１（ａ）（ｂ）は、半導体チップがアンダーフィルモールドされた直後の状態を示す平面図及び断面図、図２（ａ）（ｂ）は基板面がオーバーモールドされた状態を示す平面図及び断面図、図３はポッティング法によるアンダーフィルモールド工程を示す断面説明図、図４（ａ）（ｂ）はトランスファー成形法によりオーバーモールドする場合の断面説明図、図５（ａ）（ｂ）はポッティング法によりオーバーモールドする場合の断面説明図である。
【０００８】
図１及び図２を参照して樹脂封止方法の概要について説明する。半導体チップ１が回路基板２上にマトリクス状にフリップチップ実装された該半導体チップ１を樹脂封止する樹脂封止方法について説明する。
図１（ａ）（ｂ）において、半導体チップ１と回路基板２とを接続するバンプ（はんだボールなど）３間の隙間に液状樹脂４を流下させて充填する。（アンダーフィルモールド工程）。
【０００９】
アンダーフィルモールドは、例えば図３に示すように、回路基板２を水平方向に対して所定角度（例えば４５度）に傾けた状態で、ディスペンサー５により、液状樹脂４を半導体チップ１と回路基板２との間隙部６をねらって流下させることにより充填される。間隙部６に液状樹脂４が充填されると回路基板２を水平に戻すことにより、アンダーフィル樹脂のチップ外への広がり幅ｔ（図３参照）を小さくすることができる。よって、高価なアンダーフィル樹脂の無駄な使用量を最小に抑えることができる。
【００１０】
図２（ａ）（ｂ）において、アンダーフィルモールドされた各半導体チップ１は、液状樹脂４の表層が硬化する前に各半導体チップ１を覆って回路基板２の全面が一括して樹脂封止される（オーバーモールド工程）。液状樹脂４の表層が硬化する前（樹脂が活性化を失う前）にオーバーモールドすることにより、液状樹脂４と同種の樹脂は勿論、異なる樹脂を用いて樹脂封止しても樹脂どうしの界面の接着性を高めることができる。このオーバーモールド樹脂７は、電磁シールド性を高めるためカーボンナノファイバーを混入した樹脂を用いても良い。また、アンダーフィル用の液状樹脂４より安価な樹脂を用いることにより製造コストを削減することをできる。
【００１１】
図４（ａ）（ｂ）は、オーバーモールド工程をトランスファー成形により行なわれる場合を示すものである。
図４（ａ）に示すように、回路基板２にフリップチップ接続された半島体チップ１と回路基板２との間隙部６にアンダーフィルモールドにより液状樹脂４を充填する。この液状樹脂４の表層が硬化する前（液状樹脂４が充填された後）、図４（ｂ）に示すように回路基板２をトランスファー成形装置のモールド金型８に搬入してクランプする。そして、ポット９に装填された樹脂タブレットなどのオーバーモールド樹脂７をプランジャ１０によりキャビティ１１へ圧送りして半導体チップ１をオーバーモールドしてキュアすることで、樹脂どうしの界面の接着性が良いパッケージを一括して形成することができる。この場合には、アンダーフィルモールドにおいて液状樹脂４を積極的に硬化させる必要がないため工程を簡略化できる。
【００１２】
尚、オーバーモールドは、トランスファー成形装置に替えて、圧縮成形装置を用いて圧縮成形法により行なわれるようにしても良い。
【００１３】
図５（ａ）（ｂ）は、オーバーモールド工程をポッティング法により行なわれる場合を示すものである。図５（ａ）に示すように、回路基板２にフリップチップ接続された半島体チップ１と回路基板２との間隙部６にアンダーフィルモールドにより液状樹脂４を充填する。この液状樹脂４の表層が硬化する前に、図５（ｂ）に示すように、ディスペンサー５により液状樹脂４と同種若しくは異なる液状樹脂７をポッティング法により流下させて半導体チップ１を一括して樹脂封止するようにしても良い。
【００１４】
以上、本発明の好適な実施例について種々述べてきたが、本発明は上述の実施例に限定されるのではなく、例えば、回路基板２としては、金属（リードフレーム）、セラミック基板、高分子樹脂基板、高分子樹脂積層板、テープ基板など様々な基板が採用される。また、半導体チップ１と共に放熱板が一体にオーバーモールドされるようにしても良い。また、半導体チップ１は、基板上にマトリクス状に配置されている場合に限らず、直列状に配置された場合にも適用できる等、法の精神を逸脱しない範囲で多くの改変を施し得るのはもちろんである。
【００１５】
【発明の効果】
本発明に係る樹脂封止方法を用いると、半導体チップと基板とを接続する端子間の隙間に液状樹脂を流下させて充填するアンダーフィルモールド工程と、前記液状樹脂の表層が硬化する前に前記半導体チップを覆って基板面を一括して樹脂封止するオーバーモールド工程とを有するので、液状樹脂の表層が硬化する前にオーバーモールドすることにより、液状樹脂と同種の樹脂は勿論、異なる樹脂を用いて樹脂封止しても樹脂どうしの界面の接着性を高めることができる。また、アンダーフィル用の液状樹脂より安価な樹脂を用いることにより製造コストを削減することをできる。また、オーバーモールド樹脂としては、カーボンナノファイバーを混入した樹脂を用いた場合には、電磁シールド性を高めることができる。
【図面の簡単な説明】
【図１】半導体チップがアンダーフィルモールドされた直後の状態を示す平面図及び断面図である。
【図２】基板面がオーバーモールドされた状態を示す平面図及び断面図である。
【図３】ポッティング法によるアンダーフィルモールド工程を示す断面説明図である。
【図４】トランスファー成形法によりオーバーモールドする場合の断面説明図である。
【図５】ポッティング法によりオーバーモールドする場合の断面説明図である。
【符号の説明】
１ 半導体チップ
２ 回路基板
３ バンプ
４ 液状樹脂
５ ディスペンサー
６ 間隙部
７ オーバーモールド樹脂
８ モールド金型
９ ポット
１０ プランジャ
１１ キャビティ
Claims (5)
- 半導体チップが基板上にフリップチップ接続された当該半導体チップを含む基板面を樹脂封止する樹脂封止方法において、
前記半導体チップと基板とを接続する端子間の隙間に液状樹脂を流下させて充填するアンダーフィルモールド工程と、
前記液状樹脂の表層が硬化する前に前記半導体チップを覆って基板面を樹脂封止するオーバーモールド工程とを有することを特徴とする樹脂封止方法。 - オーバーモールド樹脂として、カーボンナノファイバーを混入した樹脂が用いられることを特徴とする請求項１記載の樹脂封止方法。
- 前記オーバーモールド工程は、トランスファー成形により行なわれることを特徴とする請求項１又２記載の樹脂封止方法。
- 前記オーバーモールド工程は、圧縮成形法により行なわれることを特徴とする請求項１又は２記載の樹脂封止方法。
- 前記オーバーモールド工程は、ポッティング法により行なわれることを特徴とする請求項１又は２記載の樹脂封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207251A JP2004055609A (ja) | 2002-07-16 | 2002-07-16 | 樹脂封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207251A JP2004055609A (ja) | 2002-07-16 | 2002-07-16 | 樹脂封止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004055609A true JP2004055609A (ja) | 2004-02-19 |
Family
ID=31931764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002207251A Pending JP2004055609A (ja) | 2002-07-16 | 2002-07-16 | 樹脂封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004055609A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026447A (ja) * | 2003-07-02 | 2005-01-27 | Sumitomo Bakelite Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2009194201A (ja) * | 2008-02-15 | 2009-08-27 | Oki Semiconductor Co Ltd | 半導体デバイスの製造方法及び半導体デバイス |
| EP1904568A4 (en) * | 2005-07-20 | 2010-12-29 | Agency Science Tech & Res | ELECTRICALLY CONDUCTIVE HARDENABLE RESINS |
| US8300419B2 (en) | 2007-10-01 | 2012-10-30 | Denso Corporation | Electronic circuit device and method of making the same |
| CN116154086A (zh) * | 2023-04-24 | 2023-05-23 | 河北光兴半导体技术有限公司 | mini-LED显示模组的制造方法 |
-
2002
- 2002-07-16 JP JP2002207251A patent/JP2004055609A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026447A (ja) * | 2003-07-02 | 2005-01-27 | Sumitomo Bakelite Co Ltd | 半導体装置および半導体装置の製造方法 |
| EP1904568A4 (en) * | 2005-07-20 | 2010-12-29 | Agency Science Tech & Res | ELECTRICALLY CONDUCTIVE HARDENABLE RESINS |
| US8114314B2 (en) | 2005-07-20 | 2012-02-14 | Agency For Science, Technology And Research | Electroconductive curable resins |
| US8300419B2 (en) | 2007-10-01 | 2012-10-30 | Denso Corporation | Electronic circuit device and method of making the same |
| CN101404863B (zh) * | 2007-10-01 | 2015-04-15 | 株式会社电装 | 电子电路器件及其制造方法 |
| JP2009194201A (ja) * | 2008-02-15 | 2009-08-27 | Oki Semiconductor Co Ltd | 半導体デバイスの製造方法及び半導体デバイス |
| US8435839B2 (en) | 2008-02-15 | 2013-05-07 | Lapis Semiconductor Co., Ltd. | Method of manufacturing semiconductor device and the semiconductor device |
| CN116154086A (zh) * | 2023-04-24 | 2023-05-23 | 河北光兴半导体技术有限公司 | mini-LED显示模组的制造方法 |
| CN116154086B (zh) * | 2023-04-24 | 2023-10-20 | 河北光兴半导体技术有限公司 | mini-LED显示模组的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6498055B2 (en) | Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system | |
| US8426255B2 (en) | Chip package structure and method for manufacturing the same | |
| US8012799B1 (en) | Method of assembling semiconductor device with heat spreader | |
| US6324069B1 (en) | Chip package with molded underfill | |
| US6038136A (en) | Chip package with molded underfill | |
| US6191487B1 (en) | Semiconductor and flip chip packages and method having a back-side connection | |
| US6157086A (en) | Chip package with transfer mold underfill | |
| US7135769B2 (en) | Semiconductor packages and methods of manufacturing thereof | |
| JP2002270638A (ja) | 半導体装置および樹脂封止方法および樹脂封止装置 | |
| US7700414B1 (en) | Method of making flip-chip package with underfill | |
| JP2003007766A (ja) | 半導体電子部品 | |
| JP2016103616A (ja) | 電子部品、その製造方法及び製造装置 | |
| US9142523B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI658518B (zh) | 電路零件的製造方法及電路零件 | |
| US7122407B2 (en) | Method for fabricating window ball grid array semiconductor package | |
| JP2004055609A (ja) | 樹脂封止方法 | |
| US6352878B1 (en) | Method for molding a bumped wafer | |
| JP2006253315A (ja) | 半導体装置 | |
| JP2003197680A (ja) | 半導体装置の製造方法 | |
| KR20010063682A (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| KR100499328B1 (ko) | 댐을 이용한 플립칩 패키징 방법 | |
| JP3650748B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP2004327554A (ja) | 半導体装置及びその製造方法 | |
| JP2010086996A (ja) | 回路装置の製造方法 | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |