JP2009194201A - 半導体デバイスの製造方法及び半導体デバイス - Google Patents

半導体デバイスの製造方法及び半導体デバイス Download PDF

Info

Publication number
JP2009194201A
JP2009194201A JP2008034342A JP2008034342A JP2009194201A JP 2009194201 A JP2009194201 A JP 2009194201A JP 2008034342 A JP2008034342 A JP 2008034342A JP 2008034342 A JP2008034342 A JP 2008034342A JP 2009194201 A JP2009194201 A JP 2009194201A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
gap
semiconductor chips
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008034342A
Other languages
English (en)
Other versions
JP4759582B2 (ja
Inventor
Yoshimi Egawa
良実 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2008034342A priority Critical patent/JP4759582B2/ja
Priority to US12/320,316 priority patent/US8435839B2/en
Publication of JP2009194201A publication Critical patent/JP2009194201A/ja
Application granted granted Critical
Publication of JP4759582B2 publication Critical patent/JP4759582B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】第１半導体チップにフリップチップ接合し、複数の第２半導体チップを積層したチップ・オン・チップ構造パッケージの、第１半導体チップと第２半導体チップとの間に樹脂を充填することによって接合強度を上げるパッケージ構造において、樹脂注入回数を削減して、半導体デバイスの小型化を容易にすることが出来る半導体デバイス製造方法及び半導体デバイスを提供する。
【解決手段】第１半導体チップ１２にフリップチップ接合された複数の第２半導体チップ１７ａ，１７ｂ同士の間隙に注入口を介して樹脂流を注入した後硬化せしめる。
【選択図】図１

Description

本発明は、半導体デバイスの製造方法及び半導体デバイスに関するものである。
デジタルネットワーク情報社会の急速な進展に対応し、携帯電話や持ち運び自在なノート型ＰＣ等の携帯情報端末の高性能化、高機能化及び小型化が加速され、携帯情報端末が接続されるサーバでは、情報量の増大にともなって情報処理速度の更なる向上が要求されてきている。
かかる要求に対応するための技術として、ＬＳＩ技術及びＬＳＩの接続をつかさどる実装技術の重要性が高まってきている。携帯情報端末向けには、半導体チップ又は半導体チップをパッケージングしたものを三次元に積層する技術の要求が高まってきている。
かかる三次元の積層の例としては、チップ・オン・チップ（ＣＯＣ）の技術を用いて、第１の半導体チップの上に第１の半導体チップよりも小さい第２の半導体チップを電気的に接続しつつ積層するものがある。第１の半導体チップと第２の半導体チップとは接合材によって端子部分のみが部分的に接合されている。従って、第１の半導体チップと第２の半導体チップとは、複数の点で接続されているため接合強度が弱く、熱衝撃等の環境試験において接合材にクラックが入る問題点がある。
かかる問題点を解消するために、第１の半導体チップと第２の半導体チップとの間に樹脂を充填することによって、第１の半導体チップと第２の半導体チップとを面で接合して接合強度を上げることが出来る。
例えば、特許文献１には、樹脂の注入について開示がされている。
特開平０５−５５６３３号公報
特許文献１には、第１の半導体チップ上に２つの第２の半導体チップを並べた後、第２の半導体チップのいずれか一方の半導体チップの一端からディスペンサーを用いて樹脂を注入することが開示されている。
しかしながら、特許文献１に開示された樹脂注入では、他方（樹脂を注入していない側）の半導体チップ下まで樹脂を到達させるには、複数回にわたり樹脂を注入する必要があった。
また、樹脂注入側であって第１の半導体チップの端部に存在するボンディングパッドには、他端部に存在するボンディングパッドよりも樹脂が到達しやすいため、第２の半導体チップの一端からボンディングパッドまでの距離を一定以上に保っておく必要があった。
本発明は、以上の如き事情に鑑みてなされたものであり、樹脂注入回数を削減して、半導体デバイスの小型化を容易にすることが出来る半導体デバイス製造方法及び半導体デバイスを提供することを目的とする。
上述した課題を解決するために、配線面を有する第１半導体チップと、配線面を有する、前記第1半導体チップよりも小さい複数の第２半導体チップと、を用意する準備工程と、前記第２半導体チップの複数を前記第１半導体チップの配線面に沿って、且つ、互いに間隙をおいて並置せしめる一方、前記第１及び第２半導体チップの配線面同士をフリップチップ接合する接合工程と、当該フリップチップ接合された第２半導体チップ同士及び前記第１と第２半導体チップとの間隙内に充填流体を注入する充填流体注入工程と、前記充填流体を硬化する硬化工程と、を含む半導体デバイスの製造方法あって、前記充填流体注入工程においては、前記第２半導体チップ同士の間隙よりも小さい吐出口径の注入口を介して前記第２半導体チップ同士の間隙に前記充填流体を注入することを特徴とする半導体デバイスの製造方法が提供される。
また、前記充填流体注入工程においては、前記注入口を前記第２半導体チップ同士の間隙に沿って移動せしめつつ、前記注入口を介して前記第２半導体チップ同士の間隙に前記充填流体を注入しても良い。
また、前記充填流体注入工程においては、当該注入口の移動速度を前記充填流体の粘度及び前記注入口の前記第２半導体チップ同士の間隙に対する相対的な位置の少なくとも一方に応じて変化せしめても良い。
また、前記充填流体注入工程においては、前記第１半導体チップに対する前記注入口の高さを前記充填流体の粘度に応じて調整しても良い。
また、前記充填流体注入工程においては、前記充填流体の注入量を前記充填流体の粘度及び前記注入口の前記第２半導体チップ同士の間隙に対する相対的な位置の少なくとも一方に応じて調整しても良い。
また、前記接合工程においては、前記第２半導体チップ同士の間隔を０．６ｍｍから０．９ｍｍとして、前記第１半導体チップ上に前記第２半導体チップを接合しても良い。
また、前記接合工程においては、前記第１半導体チップの配線面の外周近傍に設けられたボンディングパッドから前記第２半導体チップの側面までの距離を０．５ｍｍ以下として、前記第１半導体チップ上に前記第２半導体チップを接合しても良い。
また、上述した課題を解決するために、配線面を備える第１半導体チップと、前記第１半導体チップよりも小さく、前記第１半導体チップの配線面に沿って、且つ、互いに間隙をおいて接合された複数の第２半導体チップと、前記第２半導体チップ間及び前記第１半導体チップと前記第２半導体チップとの間隙に注入されたアンダーフィル樹脂と、を有する半導体デバイスであって、前記アンダーフィル樹脂の樹脂層の厚みが、前記複数の第２半導体チップ同士の間隙において最高になっていることを特徴とする半導体デバイスが提供される。
また、前記第２半導体チップ同士の間隙が０．６ｍｍ乃至０．９ｍｍであっても良い。
また、前記第１半導体チップは、前記配線面の外周近傍にボンディングパッドを有していても良い。更に、前記第２半導体チップ同士の間隙が、前記ボンディングパッドから前記第２半導体チップの側面までの距離より長くても良い。
また、前記ボンディングパッドの内側には、ボンディングパッド形成領域に沿って突起物が形成されていても良い。更に、前記ボンディングパッドから前記第２半導体チップの側面までの距離が０．５ｍｍ以下であっても良い。
本発明の半導体デバイスの製造方法及び半導体デバイスにおいては、第１半導体チップにフリップチップ接合された複数の第２半導体チップ同士の間隙に注入口を介して樹脂流を注入した後、硬化せしめるよって、樹脂注入回数の削減及び半導体デバイスの小型を図ることが出来る。
発明を実施するための形態
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
先ず、図１乃至図３を参照しつつ、本発明の実施例としての半導体デバイス１０について詳細に説明する。
半導体デバイス１０は、シリコン又はサファイア等の基板１１の上に、第１半導体チップ１２が接着剤（図示せず）によって固着されている。また、基板１１の第１半導体チップ１２が固着されていない側（すなわち、裏面側）には、所定の位置に複数の半田ボール１３が固着されており、半導体デバイス１０を搭載する装置に電気的に接続可能としている。
第１半導体チップ１２の基板１１に固着されていない側である主面には、少なくとも電極部分が露出した回路（図示せず）及び複数のボンディングパッド１４が形成されている。（以下、この主面を配線面と称する）。ボンディングパッド１４は第１半導体チップ１２の配線面の周囲に形成されており、基板１１の上面周囲に形成されたボンディングポスト１５とＡｕワイヤ１６によって電気的に接続されている。図１乃至図３においては、Ａｕワイヤ１６による配線を２箇所のみ図示しているが、かかる箇所に限定されることはなく、半導体デバイス１０及び回路設定等に応じて所望の配線を行うものとする。なお、ここでの、半導体チップとは、トランジスタ等の能動素子や抵抗及びフィルタ等の受動素子を含むデバイスを含むものに限らず、その主面上に電極及び配線からなる配線パターンのみが形成されているものも含むものとする。従って、本明細書においては、シリコン基板又はガラスエポキシ基板上に配線パターンのみを備えたものについても半導体チップに含まれる。
第１半導体チップ１２の配線面には、第１半導体チップ１２よりも寸法の小さい２つの第２半導体チップ１７ａ、１７ｂが複数の接合材１８を介してフリップチップ接合されている。すなわち、第２半導体チップ１７ａ、１７ｂの少なくとも電極部分が露出した回路（図示せず）が形成された主面（以下、配線面と称する）が、第１半導体チップ１２の配線面と対向している。なお、接合材１８は共晶半田、ＳｎＡｇ+Ｎｉ又はＡｕであっても良く、第１半導体チップ１２の回路の電極と第２半導体チップ１７ａ、１７ｂの回路の電極とを接続している。なお、第２半導体チップ１７ａ、１７ｂは、異なる大きさ及び特性の半導体チップであっても良く、同一の半導体チップであっても良い。
第１半導体チップ１２と第２半導体チップ１７ａ、１７ｂとの間隔は、１０μｍから５０μｍであることが望ましい。また、第２半導体チップ１７ａ、１７ｂ同士は、０．６ｍｍ乃至０．９ｍｍ離間していることが望ましい。かかる離間範囲が望ましい理由としては、第２半導体チップ１７ａ、１７ｂ同士の間隔０．６ｍｍ未満であると後述するニードルの挿入が困難となり、０．９ｍｍを超えると第１半導体チップ１２と第２半導体チップ１７ａ、１７ｂとの間隙に樹脂を注入することが困難となるからである。かかる、第１半導体チップ１２と第２半導体チップ１７ａ、１７ｂとの間隙及び第２半導体チップ１７ａ、１７ｂ同士の間隙にはアンダーフィル樹脂層１９が充填されている。アンダーフィル樹脂層１９は、第２半導体チップ１７ａ、１７ｂとの間隙（すなわち、第１半導体チップ１２の中心部分）において厚みが最も高くなり、第２半導体チップ１７ａ、１７ｂとの間隙から第１半導体チップ１２の周囲に向かって厚みが薄くなっている。また、アンダーフィル樹脂層１９のボンディングパッド１４への流入を防止する突起２０が第１半導体チップ１２の主面上に設けられている。また、第２半導体チップ１７ａ、１７ｂ同士の間隙の長さが、ボンディングパッド１４から第２半導体チップ１７ａ、１７ｂの側面までの距離より長くなっている。また、ボンディングパッド１４から第２半導体チップ１７ａ、１７ｂの側面までの距離は０．５ｍｍ以下とするのが望ましい。
基板１１の主面、第１半導体チップ１２、第２半導体チップ１７ａ、１７ｂ及びアンダーフィル樹脂層１９が封止樹脂層２１によって覆われている。なお、図１においては封止樹脂層２１を破線で示している。
次に、図４を参照しつつ、本発明の実施例における半導体デバイスの製造方法について詳細に説明する。
先ず、主面に少なくとも電極が露出した回路、ボンディングパッド１４並びに突起２０を有する第１半導体チップ１２及び主面に少なくとも電極が露出した回路、かかる露出した電極に固着された接合材１８を有する第２半導体チップ１７ａ、１７ｂを準備する（図４（ａ））。
次に、第１半導体チップ１２の配線面と第２半導体チップ１７ａ、１７ｂの配線面とを対向し、第１半導体チップ１２と第２半導体チップ１７ａ、１７ｂとの間に１０μｍから５０μｍの間隙を設けてフリップチップ接合する（図４（ｂ））。また、第２半導体チップ１７ａ、１７ｂは第１半導体チップ１２の配線面に０．６ｍｍ〜０．９ｍｍの間隙を設けて並置される。なお、かかる２つの間隙の寸法は、製造する半導体デバイスの大きさ等によって、変更されるものとする。
次に、第２半導体チップ１７ａ、１７ｂ同士の間隙からアンダーフィル樹脂を注入し、第１半導体チップ１２と第２半導体チップ１７ａ、１７ｂとの間隙及び第２半導体チップ１７ａ、１７ｂ同士の間隙をアンダーフィル樹脂によって充填させて、アンダーフィル樹脂層１９を形成する（図４（ｃ））。アンダーフィル樹脂は、例えば、エポキシ系の熱硬化タイプのものが望ましい。
かかるアンダーフィル樹脂の注入工程について図５（ａ）、（ｂ）を参照しつつ詳細に説明する。
図５（ａ）に示されているように、０．２〜０．５ｍｍの吐出口径の注入口５０（すなわち、吐出口）を有するニードル５１を先端に設けた樹脂注入装置５２を用いて、アンダーフィル樹脂をディスペンス方式によって注入する。なお、注入口５０の吐出口径は、上述した数値以外でも良いが、第２半導体チップ１７ａ、１７ｂ同士の間隙よりも小さいこととする。
樹脂注入装置５２は、その先端に注入するアンダーフィル樹脂の注入量を検出する注入量検出センサ５３が設けられている。また、アンダーフィル樹脂を貯留する樹脂注入装置５２の貯留部５４の側面には注入口５０のＸ軸、Ｙ軸及びＺ軸方向の位置を検出するための位置センサ５５が設けられている。注入量検出センサ５３及び位置センサ５５は制御装置５６と接続されており、注入量検出センサ５３及び位置センサ５５から制御装置５６へ注入量信号及び位置信号を送信する。制御装置５６は、アンダーフィル樹脂の注入量を調整する樹脂調整部５７及び注入口５０並びに樹脂注入装置５２の位置決めを行う位置決め機構５８に接続されている。例えば、位置決め機構５８は、駆動モータとラックピニオンとから構成されていても良い。更に、制御装置５６には、注入する樹脂の粘度等の特性を入力することがキーボード等の入力部（図示せず）が設けられている。
制御装置５６は、位置決め機構５８を制御して注入口５０を第２半導体チップ１７ａ、１７ｂ同士の間隙であって第１半導体チップ１２の一端（すなわち、図５（ｂ）においては右端）に位置決めする。この時、注入口５０の高さ（Ｚ軸方向）についても位置決めを行う。
位置決め完了後、制御装置５６は、位置決め機構５８を制御して注入口５０を第２半導体チップ１７ａ、１７ｂ同士の間隙をＸ軸方向に向かって（すなわち、矢印５に沿って）移動させる。また、制御装置５６は、かかる移動を制御しつつ、樹脂調整部５７を制御してアンダーフィル樹脂を所定量だけ注入量する。
また、制御装置５６は、位置センサ５５から受信する注入口５０の位置（例えば、第２半導体チップ１７ａ、１７ｂ同士の間隙に対する相対的な位置）又は入力された樹脂の粘度に応じて位置決め装置５８を制御して、注入口５０の移動速度を決定しても良い。具体的には、突起２０に近い位置では移動速度を遅く、第１半導体チップ１２の中央に向かうにつれて移動速度を速くし、再び突起２０に近づくにつれて移動速度を遅くしても良い。
また、制御装置５６は、入力された樹脂の粘度に応じて位置決め装置５８を制御して、注入口５０の高さ（Ｚ軸方向の位置）を決定しても良い。
更に、制御装置５６は、位置センサ５５から受信する注入口５０の位置（例えば、第２半導体チップ１７ａ、１７ｂ同士の間隙に対する相対的な位置）又は入力された樹脂の粘度に応じて樹脂調整部５７を制御して、注入口５０から注入されるアンダーフィル樹脂の注入量を調整しても良い。具体的には、アンダーフィル樹脂が広がりにくい部分については、注入量を多くしても良い。
上述したように、アンダーフィル樹脂を第２半導体チップ１７ａ、１７ｂ同士の間隙から注入することによって、第１半導体チップ１２からの樹脂の厚みは、第２半導体チップ１７ａと１７ｂ間で最高となる。そして、突起物２０に向かってその厚みは減少していく構造となっている。また、第２半導体チップ１７ａ、１７ｂ同士の間隙からアンダーフィル樹脂を注入することによって、アンダーフィル樹脂が第２半導体チップ１７ａ、１７ｂと第１半導体チップ１２の間隙の両方においてほぼ同じ量だけ充填されることとなる。従来では横から注入していたため一回の注入では他端に届かなかった。このため複数回の注入が必要であったが、本実施例においては１回の注入でアンダーフィル樹脂を充填することが可能となる。また、第２半導体チップ１７ａ、１７ｂと第１半導体チップ１２の間隙の両方においてほぼ同じ量だけ充填されることによって、ボンディングパッド１４へのアンダーフィル樹脂の流入がなくなることから、第１半導体チップ１２に余分なスペース（すなわち、樹脂流出を考慮したスペース）を設ける必要がなくなり、半導体デバイス１０自体を小型化することが出来る。
上述したアンダーフィル樹脂の注入工程後に、硬化炉で加熱を行い、アンダーフィル樹脂を硬化してアンダーフィル樹脂層１９を形成する。その後、第１半導体チップ１２を裏面に半田ボール１３を固着した基板１１の主面に接着剤で固着し、Ａｕワイヤ１６によってボンディングパッド１４とボンディングポスト１５とを電気的に接続する（図４（ｄ））。
その後、基板１１の主面、第１半導体チップ１２、第２半導体チップ１７ａ、１７ｂ及びアンダーフィル樹脂層１９を樹脂によって封止することで封止樹脂層２１を形成する（図４（ｅ））。封止後の半導体デバイス１０は、ボールグリッドアレイ（ＢＧＡ）パッケージを形成することとなる。
以上のように、本実施例による半導体デバイスの製造方法及び半導体デバイスによれば、第１半導体チップにフリップチップ接合された複数の第２半導体チップ同士の間隙から樹脂を注入することによって、１回の樹脂注入により樹脂を充填することが可能となる。すなわち、樹脂注入工程の所要時間を削減することができる。また、樹脂のボンディングパッドへの入流がなくなることにより、ボンディングパッドから第２半導体チップまでの距離を縮小することが出来るので、半導体デバイスの小型化が可能となる。
本発明の実施例としての半導体デバイスを示す斜視図である。 本発明の実施例としての半導体デバイスを示す上面図である。 図２における一点鎖線３−３における断面図である。 本発明の実施例としての半導体デバイスの製造工程ごとの断面図である。 （ａ）は本発明の実施例としての半導体デバイスの樹脂注入工程における上面図であり、（ｂ）は本発明の実施例としての半導体デバイス及び樹脂注入装置に構成図である。
符号の説明
１０ 半導体デバイス
１１ 基板
１２ 第１半導体チップ
１４ ボンディングパッド
１６ Ａｕワイヤ
１７ａ、１７ｂ 第２半導体チップ
１９ アンダーフィル樹脂層
２０ 突起
２１ 封止樹脂層

Claims (13)

  1. 配線面を有する第１半導体チップと、配線面を有する、前記第1半導体チップよりも小さい複数の第２半導体チップと、を用意する準備工程と、
    前記第２半導体チップの複数を前記第１半導体チップの配線面に沿って、且つ、互いに間隙をおいて並置せしめる一方、前記第１及び第２半導体チップの配線面同士をフリップチップ接合する接合工程と、
    当該フリップチップ接合された第２半導体チップ同士及び前記第１と第２半導体チップとの間隙内に充填流体を注入する充填流体注入工程と、
    前記充填流体を硬化する硬化工程と、を含む半導体デバイスの製造方法あって、
    前記充填流体注入工程においては、前記第２半導体チップ同士の間隙よりも小さい吐出口径の注入口を介して前記第２半導体チップ同士の間隙に前記充填流体を注入することを特徴とする半導体デバイスの製造方法。
  2. 前記充填流体注入工程においては、前記注入口を前記第２半導体チップ同士の間隙に沿って移動せしめつつ、前記注入口を介して前記第２半導体チップ同士の間隙に前記充填流体を注入することを特徴とする請求項１記載の半導体デバイスの製造方法。
  3. 前記充填流体注入工程においては、当該注入口の移動速度を前記充填流体の粘度及び前記注入口の前記第２半導体チップ同士の間隙に対する相対的な位置の少なくとも一方に応じて変化せしめることを特徴とする請求項１又は２記載の半導体デバイスの製造方法。
  4. 前記充填流体注入工程においては、前記第１半導体チップに対する前記注入口の高さを前記充填流体の粘度に応じて調整することを特徴とする請求項１乃至３のいずれか１に記載の半導体デバイスの製造方法。
  5. 前記充填流体注入工程においては、前記充填流体の注入量を前記充填流体の粘度及び前記注入口の前記第２半導体チップ同士の間隙に対する相対的な位置の少なくとも一方に応じて調整することを特徴とする請求項１乃至４のいずれか１に記載の半導体デバイスの製造方法。
  6. 前記接合工程においては、前記第２半導体チップ同士の間隔を０．６ｍｍから０．９ｍｍとして、前記第１半導体チップ上に前記第２半導体チップを接合することを特徴とする請求項１乃至５のいずれか１に記載の半導体デバイスの製造方法。
  7. 前記接合工程においては、前記第１半導体チップの配線面の外周近傍に設けられたボンディングパッドから前記第２半導体チップの側面までの距離を０．５ｍｍ以下として、前記第１半導体チップ上に前記第２半導体チップを接合することを特徴とする請求項１乃至６のいずれか１に記載の半導体デバイスの製造方法。
  8. 配線面を備える第１半導体チップと、
    前記第１半導体チップよりも小さく、前記第１半導体チップの配線面に沿って、且つ、互いに間隙をおいて接合された複数の第２半導体チップと、
    前記第２半導体チップ間及び前記第１半導体チップと前記第２半導体チップとの間隙に注入されたアンダーフィル樹脂と、を有する半導体デバイスであって、
    前記アンダーフィル樹脂の樹脂層の厚みが、前記複数の第２半導体チップ同士の間隙において最高になっていることを特徴とする半導体デバイス。
  9. 前記第２半導体チップ同士の間隙が０．６ｍｍ乃至０．９ｍｍであることを特徴とする請求項８記載の半導体デバイス。
  10. 前記第１半導体チップは、前記配線面の外周近傍にボンディングパッドを有することを特徴とする請求項８又は９記載の半導体デバイス。
  11. 前記第２半導体チップ同士の間隙が、前記ボンディングパッドから前記第２半導体チップの側面までの距離より長いことを特徴とする請求項１０記載の半導体デバイス。
  12. 前記ボンディングパッドの内側には、ボンディングパッド形成領域に沿って突起物が形成されていることを特徴とする請求項１１又は１２に記載の半導体デバイス。
  13. 前記ボンディングパッドから前記第２半導体チップの側面までの距離が０．５ｍｍ以下であることを特徴とする請求項１２記載の半導体デバイス。
JP2008034342A 2008-02-15 2008-02-15 半導体デバイスの製造方法及び半導体デバイス Active JP4759582B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008034342A JP4759582B2 (ja) 2008-02-15 2008-02-15 半導体デバイスの製造方法及び半導体デバイス
US12/320,316 US8435839B2 (en) 2008-02-15 2009-01-23 Method of manufacturing semiconductor device and the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008034342A JP4759582B2 (ja) 2008-02-15 2008-02-15 半導体デバイスの製造方法及び半導体デバイス

Publications (2)

Publication Number Publication Date
JP2009194201A true JP2009194201A (ja) 2009-08-27
JP4759582B2 JP4759582B2 (ja) 2011-08-31

Family

ID=40955497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008034342A Active JP4759582B2 (ja) 2008-02-15 2008-02-15 半導体デバイスの製造方法及び半導体デバイス

Country Status (2)

Country Link
US (1) US8435839B2 (ja)
JP (1) JP4759582B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475759B2 (en) * 2011-10-11 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors of different sizes
CN104247012B (zh) * 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555633A (ja) * 1991-08-29 1993-03-05 Sharp Corp 光学装置およびその製造方法
WO1998040915A1 (fr) * 1997-03-10 1998-09-17 Seiko Epson Corporation Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
JP2001110845A (ja) * 1999-10-04 2001-04-20 Mitsubishi Electric Corp フリップチップの実装構造
JP2001127245A (ja) * 1999-10-26 2001-05-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001332685A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002026236A (ja) * 2000-07-05 2002-01-25 Canon Inc 半導体素子の実装構造およびその実装方法
JP2002319647A (ja) * 2001-04-24 2002-10-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2003060156A (ja) * 2001-06-15 2003-02-28 Tobu Denshi Kk 半導体パッケージ及びその製造方法
JP2003258189A (ja) * 2002-03-01 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
JP2004055609A (ja) * 2002-07-16 2004-02-19 Apic Yamada Corp 樹脂封止方法
JP2006203470A (ja) * 2005-01-19 2006-08-03 Kyocera Corp 高周波モジュール及び無線通信機器
JP2007027381A (ja) * 2005-07-15 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置及び電子装置
JP2007029424A (ja) * 2005-07-27 2007-02-08 Hitoshi Iwai ブローブラシ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020081771A1 (en) * 2000-12-22 2002-06-27 Yi-Chuan Ding Flip chip process
JP3929250B2 (ja) * 2001-03-08 2007-06-13 株式会社ルネサステクノロジ 半導体装置
TWI236747B (en) * 2004-03-12 2005-07-21 Advanced Semiconductor Eng Manufacturing process and structure for a flip-chip package

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555633A (ja) * 1991-08-29 1993-03-05 Sharp Corp 光学装置およびその製造方法
WO1998040915A1 (fr) * 1997-03-10 1998-09-17 Seiko Epson Corporation Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
JP2001110845A (ja) * 1999-10-04 2001-04-20 Mitsubishi Electric Corp フリップチップの実装構造
JP2001127245A (ja) * 1999-10-26 2001-05-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001332685A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002026236A (ja) * 2000-07-05 2002-01-25 Canon Inc 半導体素子の実装構造およびその実装方法
JP2002319647A (ja) * 2001-04-24 2002-10-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2003060156A (ja) * 2001-06-15 2003-02-28 Tobu Denshi Kk 半導体パッケージ及びその製造方法
JP2003258189A (ja) * 2002-03-01 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
JP2004055609A (ja) * 2002-07-16 2004-02-19 Apic Yamada Corp 樹脂封止方法
JP2006203470A (ja) * 2005-01-19 2006-08-03 Kyocera Corp 高周波モジュール及び無線通信機器
JP2007027381A (ja) * 2005-07-15 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置及び電子装置
JP2007029424A (ja) * 2005-07-27 2007-02-08 Hitoshi Iwai ブローブラシ

Also Published As

Publication number Publication date
JP4759582B2 (ja) 2011-08-31
US20090209062A1 (en) 2009-08-20
US8435839B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
US7378297B2 (en) Methods of bonding two semiconductor devices
TWI322489B (en) Semiconductor package assembly
JP3718205B2 (ja) チップ積層型半導体装置およびその製造方法
TWI484601B (zh) Semiconductor device and method for manufacturing semiconductor device
JP2004260138A (ja) 半導体装置及びその製造方法
KR102367404B1 (ko) 반도체 패키지의 제조 방법
US7700414B1 (en) Method of making flip-chip package with underfill
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
US10784177B2 (en) Semiconductor device with encapsulating resin
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
US20120135565A1 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
US20110316151A1 (en) Semiconductor package and method for manufacturing semiconductor package
JP4759582B2 (ja) 半導体デバイスの製造方法及び半導体デバイス
US7868612B2 (en) Magnetic sensor module
US20140027904A1 (en) Semiconductor device
JP5205173B2 (ja) 半導体装置及びその製造方法
JP2014204082A (ja) 半導体装置の製造方法
JP2010147225A (ja) 半導体装置及びその製造方法
WO2017216918A1 (ja) 半導体装置
JP2007294560A (ja) 半導体装置およびその製造方法
EP1732127B1 (en) Method for bonding and device manufactured according to such method
JP4324773B2 (ja) 半導体装置の製造方法
JP2007157800A (ja) 半導体装置の実装構造および半導体装置の実装構造の封止方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JP4591715B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

R150 Certificate of patent or registration of utility model

Ref document number: 4759582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350