JP3929250B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3929250B2 JP3929250B2 JP2001064316A JP2001064316A JP3929250B2 JP 3929250 B2 JP3929250 B2 JP 3929250B2 JP 2001064316 A JP2001064316 A JP 2001064316A JP 2001064316 A JP2001064316 A JP 2001064316A JP 3929250 B2 JP3929250 B2 JP 3929250B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- underfill
- thickness
- linear expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 213
- 239000000758 substrate Substances 0.000 claims description 113
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 230000035882 stress Effects 0.000 description 48
- 239000000463 material Substances 0.000 description 22
- 229910000679 solder Inorganic materials 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000008646 thermal stress Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910020220 Pb—Sn Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000013210 evaluation model Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
【発明の属する技術分野】
本発明は、半導体装置に係り、マルチチップモジュール(MCM)型半導体装置に関する。
【0002】
【従来の技術】
近年、半導体装置が搭載される電子機器の高性能、高機能、小型化は著しく、半導体装置には増々高速化、小型化が求められている。これに対応して、搭載基板上に複数の半導体素子を接続して1個のモジュールとして機能させ、より高密度なシステム実装を実現することにより、システムの高速化、小型化を図った、マルチチップモジュール(MCM)と呼ばれる半導体装置の開発が各社で進められている。
【0003】
半導体素子自体においては、基板に設置後に、基板との熱膨張差による半導体素子のクラックやはんだの割れ、アンダーフィルを備える場合にはアンダーフィル樹脂のクラック等を防止することが検討されている。特開平11―22077号公報には、フリップチップ型半導体に関して、半導体素子やアンダーフィルのクラックを抑制する為に、基板の熱膨張係数等の値を制御することが開示されている。また、特開2000―40775号公報には、半導体素子に生じるクラックを抑制するために、アンダーフィルの斜面形状を工夫することが開示されている。
【0004】
【発明が解決しようとする課題】
しかし、いずれの公知例もフリップチップ半導体単体において応力関係を見ているに過ぎず、MCM構造での課題及び対策については言及されていない。
【0005】
半導体素子を複数備えた基板がマザーボードに配置されるMCM構造における検討の結果、マザーボードに設置されるはんだ部、特に端部領域に使用時の熱膨張等によりひずみが生じ、MCM全体としての健全性を低下させる恐れがある。
【0006】
そこで、本発明は、運転に対しての熱膨張等に対する健全性低下を抑制した高信頼構造のMCM型半導体装置を提供することにある。
【0007】
【課題を解決するための手段】
本発明は、前記課題を解決するために、MCM構造において、半導体素子の厚さと基板の厚さとを調節することにより、基板とマザーボード間にあるはんだ等の健全性低下を抑制することができる。
【0008】
具体的には、例えば、本発明のマルチチップモジュール型半導体装置は、基板に電気的連絡を図る第一のバンプを備えた半導体素子と、前記半導体素子が前記第一のバンプを介して複数搭載され、マザーボードへの電気的連絡を図る第二のバンプと、を有する基板とを備え、前記半導体素子の厚さが、前記基板の厚さより薄く構成されていることを特徴とする。
【0009】
例えば、複数のベアチップの半導体素子とその他の複数の電子部品が、はんだまたは金のバンプにより基板に接続され、前記半導体素子と前記基板との間にアンダーフィルの樹脂が挿入されたマルチチップモジュール(MCM)型半導体装置において、前記半導体素子の厚さtcが、バックグラインド(BG)により、BG前の厚さtwよりも薄く、且つ前記基板の厚さtsよりも薄くされる。
【0010】
または、基板に電気的連絡を図る第一のバンプを備えた半導体素子と、前記半導体素子が前記第一のバンプを介して複数搭載され、マザーボードへの電気的連絡を図る第二のバンプと、を有する基板とを備え、前記半導体素子は、回路形成面の反対側はバックグラインドされ、厚さが前記基板の厚さの0.5倍以下に構成されていることを特徴とする。
【0011】
または、基板に電気的連絡を図る第一のバンプを備えた半導体素子と、前記半導体素子が前記第一のバンプを介して複数搭載され、マザーボードへの電気的連絡を図る第二のバンプと、を有する基板とを備え、前記半導体素子は、回路形成面の反対側はバックグラインドされ、厚さが前記基板の厚さの0.3倍以下に構成されていることを特徴とする。
【0012】
なお、前記、マルチチップモジュール型半導体装置は、前記半導体素子と前記基板との間の前記第一のバンプの周囲にアンダーフィルを備えることを特徴とする。
【0013】
または、基板に電気的連絡を図る第一のバンプを備えた半導体素子と、複数の前記半導体素子が前記第一のバンプ及びアンダーフィルを介して搭載され、マザーボードへの電気的連絡を図る第二のバンプと、を有する基板とを備え、前記半導体素子は、回路形成面の反対側をバックグラインドされ、アンダーフィルのDMA計測によるヤング率が約10GPa以下で、前記アンダーフィルのTMA計測の線膨張係数が約35x10-6K-1以下で、前記基板のTMA計測による線膨張係数as(x10-6K-1)が12<as≦20であって、前記半導体素子の厚さtcと基板の厚さtsとの比tc/tsが、tc/ts≦-0.04as+1.1、を満たすことを特徴とする。
【0014】
前記マルチチップモジュール型半導体装置において、前記半導体素子は、前記第一のバンプと半導体素子との間に、再配線層が設けられ、前記半導体素子と前記基板との間にアンダーフィルの樹脂が挿入されてなることを特徴とする。
【0015】
このようなウエハプロセスパッケージ(WPP)のMCM型半導体装置においても適用できる。
なお、隣接する前記半導体素子の、それぞれのアンダーフィルの樹脂が結合している状態で配置することもできる。
【0016】
また、前記マルチチップモジュール型半導体装置において、前記基板上の複数の半導体素子の基板と接続された面の反対面上を連絡する熱拡散板または遮光板が配置されることを特徴とする。
【0017】
MCM型半導体装置においては、一つの半導体素子を備える場合と異なり、基板上に搭載される半導体素子数が増え、基板を拘束する部分が増すので、基板にひずみが加わり易い。よって、基板とマザーボードとの間に位置するバンプにかかるひずみが大きくなり、健全性を維持するのが困難となる。また、基板の面積が大きくなるので、基板とマザーボードの線膨張係数差に伴う変形差が大きくなり、基板とマザーボード間に配置されうバンプ、特に端部にひずみが加わり易くなる。よって、係る基板とマザーボード間に位置するはんだの健全性の低下を抑制できるので、信頼性の高いMCM型半導体装置を提供できる。
【0018】
また、MCMにおいて、半導体素子は、はんだやAuのバンプにより基板に接続され、半導体素子と基板との間に、バンプの接続信頼性を向上させるため、アンダーフィルと呼ばれる有機系樹脂を充填する場合、従来の搭載基板上に1個の半導体素子を接続した半導体装置でも用いられた方式で実装される。従来、基板材料としては、セラミック系材料が主流であったが、低コストで、かつ比誘電率が低く電気特性的にもシステムの高速化に対して有利な、有機系材料が使用される場合が多くなっている。しかし、有機系材料は、半導体素子(Siなどの半導体材料)の線膨張係数(2〜3x10-6K-1)に対して、相対的に高い線膨張係数(10〜20x10-6K-1)を持つため、環境温度の変化により線膨張係数差に起因した熱応力が生じやすいという欠点がある。このため、温度サイクル(例えば、-55〜125℃)等の信頼性試験において、熱応力起因で半導体素子にクラックが生じ、信頼性基準を達成することができない場合がある。従来の、搭載基板上に1個の半導体素子を接続した半導体装置で、例えば特開2000-40775(以下、文献1とする)のように、アンダーフィルの斜面形状を工夫することにより、半導体素子に生じるクラックを防止しようとしていた。
【0019】
MCMでは、基板に接続される半導体素子の数が複数個となるため、アンダーフィルの形状を制御することが難しくなる。アンダーフィルは、例えば特開平11-220077(以下、文献2とする)で説明されているように、ディスペンスノズルを用いて半導体素子と基板の間に注入して形成される。特開2000-40775で開示されているようにアンダーフィルの斜面形状を均一に制御するためには、1ヶ所のみからの注入ではなく、半導体素子の周囲から、ノズルを移動させるなどして注入する必要がある。しかし、MCM構造になると同一基板上に複数の半導体素子が配置されるので、アンダーフィルの形状を個別に制御することは容易ではない。また、仮に可能であったとしても、そのような方法では手間がかかりすぎる、コスト的にも大きい。
【0020】
しかしながら、本発明のように基板と半導体素子の厚さ関係に着目してMCMを構築するので、アンダーフィルの形状に依らず、半導体素子に生じるクラックを防止して健全性を維持することができる。
【0021】
また、半導体素子自体に加わる応力について以下に解析を行った。
【0022】
信頼性試験中に半導体素子に生じる熱応力は、有限要素法の2次元弾性解析で、-55〜125℃の-205℃の温度差を与えて計算した。図2に、解析モデルの模式図を示す。特に高い応力が発生し、クラックが生じやすい、半導体素子表面の中央部の点(図2のA部。以下、半導体素子中央部とする。)と、半導体素子とアンダーフィル斜面が交わる線上の点(図2のB部。以下、アンダーフィル斜面端部とする。)の主応力値で評価した。なお、アンダーフィル斜面端部は応力集中部で特異性を示すが、要素サイズを常に同程度(0.1mmx0.05mm)として、相対評価を行った。
【0023】
最初に、1個の基板上に複数の半導体素子が接続された場合に、1個のみ接続された場合と比較して、半導体素子に生じる熱応力に差異が生じるかどうかを検討した。図3に結果を示す。半導体素子が1個の場合と、3個の場合では、ほとんど主応力値に差が無く、また、半導体素子数3個で素子同士の間隔を変えて配置を変えても、主応力値は変化していない。半導体素子に生じる熱応力については、素子数、素子配置に依らない傾向を示す。
【0024】
次に、半導体素子の横寸法が応力に及ぼす影響を調べた。図4に結果を示す。素子寸法が3倍以上となっても、主応力は10%程度しか変化していない。半導体素子に生じる熱応力は、素子寸法に依らない傾向を示す。
【0025】
次に、基板の横寸法が応力に及ぼす影響を調べた。図5に結果を示す。基板寸法が4倍近い差となっても、主応力は5%程度しか変化していない。半導体素子に生じる熱応力は、基板寸法に依らない傾向を示す。
【0026】
次に、アンダーフィル斜面の形状が応力に及ぼす影響を調べた。図6に示した、hとlの寸法を変えた時の主応力の変化を調べた。図7に結果を示す。アンダーフィル斜面端部の主応力は、アンダーフィル斜面端部が半導体素子の下面(基板側面)位置となり、斜面角度が45°になるとき(h=l=d)に最大となっている。半導体素子中央部の主応力は、アンダーフィル斜面形状が変わっても変化していない。アンダーフィル斜面形状が不均一になった場合の影響についても調べた。図8に結果を示す。半導体素子中央部の主応力に関しては、アンダーフィル斜面形状が不均一の場合と均一の場合とで差異は認められない。アンダーフィル斜面端部の主応力に関しても、応力値は評価位置におけるアンダーフィル形状によって決まり、均一であるか否かには依存しない。また、隣同士のアンダーフィルがつながった場合の影響も検討した。図9にその結果を示す。半導体素子中央部の応力、アンダーフィル斜面端部の応力ともに、アンダーフィルがつながったことの影響は認められない。
【0027】
以上の結果から、以下のMCM高信頼構造の検討では、素子数は1個とし、半導体素子の横寸法は約7mm、基板の横寸法は約25mmに固定したモデルを使用して解析を行うこととした。アンダーフィル斜面形状は、半導体装置製造工程で制御することは難しく、実際の製品では種々の形状が混在することになる。それら全ての形状について信頼性を保証する必要があるため、評価モデルの形状は、応力が最大となる、斜面端部が半導体素子の下面位置で、斜面角度が45°の形状とした。高信頼構造検討項目は、半導体素子の厚さ、基板の厚さ、基板の線膨張係数、アンダーフィルのヤング率と線膨張係数とした。半導体素子の材料としては、シリコンなどを使用するが、ヤング率、線膨張係数は大きく変動しないので、ヤング率=約190GPa、線膨張係数=約3x10-6K-1で固定値とした。基板の線膨張係数が変わったときの半導体素子の応力の影響に対してヤング率の変化に対する影響が少ないので、基板のガラスエポキシなどの樹脂材料も、ヤング率は大きく変動しないので、約20GPaに固定した。
【0028】
図10に、半導体素子の厚さ、基板の厚さ、基板の線膨張係数を変えた時の、半導体素子中央部およびアンダーフィル斜面端部の主応力を示す。なお、(a)は半導体素子表面の中央部、(b)は半導体素子側面部(例えば半導体素子とアンダーフィルの斜面が交わる部分)を示す。縦軸は、チップに生じる主応力を、試作品に対し温度サイクル試験を行った結果得られた、チップにクラックが生じる臨界主応力で除した値とした。すなわち、縦軸が1のとき、チップに生じる主応力が臨界応力に等しい。横軸は、(半導体素子の厚さ)/(基板の厚さ)として整理した。アンダーフィルは、ヤング率=約10GPa、線膨張係数=約35x10-6K-1に固定して解析を行った。半導体素子中央部の主応力は、(半導体素子の厚さ)/(基板の厚さ)が1前後のとき最大となり、特に、(半導体素子の厚さ)/(基板の厚さ)が1より小さくなると、急激に応力が減少する。アンダーフィル斜面端部の主応力は、(半導体素子の厚さ)/(基板の厚さ)が小さくなるほど減少する。
【0029】
図11に、半導体素子の厚さ、基板の厚さ、アンダーフィルを変えた時の、半導体素子中央部およびアンダーフィル斜面端部の主応力を示す。(a)(b)、縦軸、横軸は、図10と同様である。基板の線膨張係数は、15x10-6K-1に固定した。アンダーフィルの材質は、半導体素子、基板との密着性や、耐熱性、耐湿性なども考慮しなければならないため、使用可能なものは限られる。現状では、ヤング率=約10GPa、線膨張係数=約35x10-6K-1のものと、ヤング率=約6GPa、線膨張係数=約30x10-6K-1の2種類が、代表的なアンダーフィルとして挙げられる。この2種類のアンダーフィルに対して、応力解析を行った。半導体素子中央部の主応力は、アンダーフィル材質が異なってもほとんど変化しない。アンダーフィル斜面端部の主応力は、アンダーフィル材質が低ヤング率、低線膨張係数になるほど減少する。
【0030】
図10及び図11の結果から、半導体素子の厚さは、少なくとも基板の厚さよりも薄く、且つ、半導体素子の厚さが薄ければ薄いほど応力を低減でき、クラックを防止することができるということがわかる。また、基板の線膨張係数、アンダーフィルのヤング率、線膨張係数は、より小さい方が望ましい。半導体素子に生じる主応力を下げ、臨界主応力以下とし、クラックの発生確率を低下させるためには、アンダーフィルのヤング率が約10GPa以下、アンダーフィルの線膨張係数が約35x10-6K-1以下で、基板の線膨張係数が約20x10-6K-1以下のとき、半導体素子の厚さおよび基板の厚さを、
(半導体素子の厚さ)/(基板の厚さ)≦0.3 (1)
とすればよい。同様に、基板の線膨張係数が約15x10-6K-1以下のときは、
(半導体素子の厚さ)/(基板の厚さ)≦0.5 (2)
とすればよい。例えば、半導体素子の厚さをtc、基板の厚さをtsとし、基板の線膨張係数をas(x10-6K-1)としたとき、次式で表される。
tc/ts≦-0.04as+1.1 (12<as≦20) (3)
【0031】
【発明の実施の形態】
以下、本発明を採用したMCM型半導体装置の実施例を詳しく説明する。
【0032】
図1に、本発明の第1の実施例のMCM型半導体装置の製造工程の概略と、断面模式図を示す。図1(a)は、厚さtw(例えば約0.75mm)のシリコンなどの半導体材料のウエハ8の断面模式図を示す。ウエハ8の一主面に回路を形成する。このウエハ8に対し、図1(b)の様に、バックグラインドを施し、厚さをtwより薄い例えばtcとする。その後、図1(c)の様に、半導体素子1の大きさにダイシングして、図1(d)の様に、接続用のバンプ3を取付ける。バンプ3の材料は、例えばPb-SnはんだやPbフリーはんだ、またはAuである。このようにして作製されたベアチップの半導体素子1が、図1(e)の様に、ガラスエポキシなどの有機系樹脂材料の基板4上に、複数個接続される。基板の厚さtsは、半導体素子の厚さtcよりも厚い。半導体素子と基板の接続は、はんだバンプは、リフロー加熱により溶融させることにより接続される。Auバンプは、超音波による振動を利用して加熱圧着される。バンプの接続信頼性を向上させるため、半導体素子と基板の間には、アンダーフィルと呼ばれる、例えばエポキシなどの有機系樹脂材料2が充填される。アンダーフィルは、例えば、ディスペンスノズルにより注入される。半導体素子と基板の間隔は、0.01〜0.1mm程度である。図1(f)の様に、基板4は、マザーボード15との電気的接続用のバンプ14を備える。或いは、バンプ14は半導体素子1を基板4に装着した後に取付けることができる。そして、電気的接続用のバンプ14を介してマザーボードを接続される。
なお、バックグラインドは、図1(c)の段階、または図1(d)の段階で行ってもよい。
【0033】
図12に、図1(e)の上方より見た、本発明の第1の実施例の平面概観模式図を示す。図1(e)は、図12の線分A-A'における断面図に相当する。基板4上に、複数の半導体素子1が接続される。基板上には、半導体素子のほかに、種々の大きさのコンデンサ5などの電子部品が接続される場合がある。より高信頼構造のMCM型半導体装置とするためには、半導体素子の厚さtcと、基板の厚さtsとの関係は、式(3)を満たすことが望ましい。また、基板の線膨張係数、アンダーフィルのヤング率、線膨張係数は、より小さい方が望ましい。なお、基板の線膨張係数は、半導体素子が搭載された直下の部分を、半導体素子と同程度の大きさに切出して、TMA(Thermomechanical analyzer)により計測した値とする。アンダーフィルの線膨張係数は、製品と同条件で硬化させた試料を、同じくTMAにより計測した値とする。アンダーフィルのヤング率は、同試料をDMA(Determination of dynamic mechanical propaty)により計測した値とする。
【0034】
バンプは、現状はPb-Snはんだが主流だが、環境への影響を考慮して近年はPbフリーはんだへと移行しつつある。また、よりバンプ間隔およびバンプ径の微細化が可能なAuや、デバイス配線材が現在のAlからより電気特性の良いCuへ変わったときに、Auよりも接続性の良いCuの使用が考えられる。基板材料は、マザーボードとの熱応力に対する接続信頼性を向上させるため、マザーボードと同程度の線膨張係数(約15x10-6 K-1)のガラスエポキシを使用する.半導体素子と基板との線膨張係数差に起因した熱応力による半導体素子の割れを防止するため,tc/tsは0.5以下とする.ただし,MCM半導体装置全体の薄型化(小型化)のため,tsは1mm以下である.半導体素子と基板の接続は、はんだバンプは、リフロー加熱により溶融させることにより接続される。Auバンプは、超音波による振動などを利用して加熱圧着される。バンプの接続信頼性を向上させるため、半導体素子と基板の間には、アンダーフィルが充填される。なお、低融点のはんだに対しては、より製造が容易な、テープ状の樹脂を半導体素子と基板の間に挟んでリフローではんだと共に溶融して接続する方法もある。また、Auの場合には、アンダーフィルよりも製造が容易で、バンプ間隔が微細化したときに樹脂が浸透しないなどの問題が生ぜず有利な、テープ上の異方性電導樹脂(ACF)を半導体素子と基板の間に挟んで加熱圧着する方法もある。アンダーフィルの斜面形状は、半導体素子同士が近接して配置される場合もあるため、制御することが難しく、種々の形状になることが考えられる。テープアンダーフィルやACFの場合にはより斜面形状の制御は困難である。しかし、本発明は、アンダーフィルの斜面形状に依らず有効である。
【0035】
また、前記基板材料として,半導体素子に生じる熱応力を低減して半導体素子の割れを防止するため,半導体素子の線膨張係数(約3x10-6 K-1)とより近い線膨張係数(約12x10-6 K-1)を持つセラミック材が使用することもできる。しかし,この場合,半導体素子の割れは防止できるが,マザーボードの線膨張係数(15 x10-6 K-1)に対して,セラミックの基板との間に線膨張係数差が生じるため,基板材料にガラスエポキシを使用した場合よりも,マザーボードとの接続信頼性は低下する.マザーボードとの接続信頼性を確保するため,tc/tsは0.5以下とする。ただし、 tsは1mm以下とする。
【0036】
MCMとマザーボードとの接続信頼性は、半導体素子の厚さを薄くするほど向上する。図20に、温度サイクルを与えたときにバンプに生じる相当塑性ひずみ範囲を解析した結果を示す。線膨張係数=約12x10-6K-1の基板上に、2個の半導体素子が接続されたMCMが、線膨張係数=約15x10-6K-1のマザーボードに接続された場合を1例として示した。グラフの縦軸は、相当塑性ひずみ範囲の解析結果を、保証しなければならないバンプ強度の臨界値(臨界相当塑性ひずみ範囲)で除した値とした。
【0037】
図20のとおり、基板厚さが変化した場合、半導体素子の厚さが薄いほど相当塑性ひずみ範囲が減少し信頼性が向上する傾向を持つ。また、基板とマザーボードの線膨張係数の組合わせを変え、同様の解析を行ったが、半導体素子の厚さが薄くなるほど信頼性が向上する傾向を持っていた。
【0038】
はんだのひずみは、MCMの基板とマザーボードの線膨張係数差および半導体素子とマザーボードの線膨張係数差に起因して生じる。したがって、MCMの基板とマザーボードの線膨張係数差が大きい場合、または、MCMに搭載される半導体素子の個数が多いほど、はんだのひずみは増加するので、半導体素子の厚さを薄くする必要性が高くなる。また、MCMの基板とマザーボードの線膨張係数差がゼロでない場合は、基板が大きいほど、はんだに加わるせん断力が増加するため、はんだのひずみが増加し、半導体素子の厚さを薄くする必要性が高くなる。
【0039】
図13、14、15に、本発明の第2の実施例のMCM型半導体装置の断面模式図を示す。図13、図15は、アンダーフィル2の斜面端部が半導体素子1の側面の異なる位置で接触している場合を示し、特に図15では、一部のアンダーフィル2が半導体素子1の側面の下端付近に接触する例を示す。図14は、アンダーフィル2の斜面端部が、半導体素子1の側面を覆う場合の例を示し、図15は、半導体素子1と基板4との厚さ関係は実施例1と同様である。のように、形状が不均一となる場合が有り得る。材料構成、製造方法は、第1の実施例と同一である。MCMでは、半導体素子が複数あり、半導体素子同士が近接して配置される場合もあるため、アンダーフィルの斜面形状を制御することが難しい。そのため、このような形状が不均一となる場合が有り得る。しかし、本発明は、アンダーフィルの斜面部の形状に依らないため、半導体素子の厚さtc、基板の厚さtsの関係が第一の実施例の関係を具備していれば良い。さらに、前記基板の線膨張係数、アンダーフィルのヤング率、線膨張係数が、第一の実施例と同様に設定されていることが好ましい。
【0040】
図16に、本発明の第3の実施例のMCM型半導体装置の断面模式図を示す。隣同士の半導体素子のアンダーフィルが結合してしまう場合を示す。材料構成、製造方法は、第1の実施例と同一である。特に、半導体素子が隣接して配置された箇所などでは、図16のように、隣同士の半導体素子のアンダーフィルが結合してしまう場合が有り得る。しかし、その場合でも本発明は有効で、半導体素子の厚さtc、基板の厚さtsの関係が第一の実施例の関係を具備していれば良い。さらに、前記基板の線膨張係数、アンダーフィルのヤング率、線膨張係数が、第一の実施例と同様に設定されていることが好ましい。
【0041】
図17に、本発明の第4の実施例のMCM型半導体装置の断面模式図を示す。材料構成、製造方法は、第1の実施例と同一である。基板上に接続される半導体素子の厚さは、全ての素子が同一の厚さであるとは限らず、それぞれ厚さが異なる場合があり得る。しかし、図17のように、基板上で最も厚い半導体素子の厚さtc、基板の厚さtsの関係が第一の実施例の関係を具備していれば良い。さらに、前記基板の線膨張係数、アンダーフィルのヤング率、線膨張係数が、第一の実施例と同様に設定されていることが好ましい。
【0042】
図18のように、接着剤を介して、SUS等の熱拡散板または遮光板が取り付けられる場合がある。本発明の第5の実施例のMCM型半導体装置の断面模式図を示す。材料構成、製造方法は、第1の実施例と同一である。半導体素子から発生する熱を放熱するため、または半導体素子に対して遮光を施すため、MCM型半導体装置には、図18のように、接着剤を介して、SUS等の熱拡散板または遮光板が取り付けられる場合がある。しかし、接着剤は、半導体素子や基板に比べヤング率が小さい(数GPa)ので、熱拡散板または遮光板を取り付けたことによる、半導体素子の応力分布への影響は小さい。また、その影響は、熱拡散板が半導体素子の変形を抑える働きをするため、半導体素子に生じる応力を低減する方向に働く。したがって、熱拡散板が取り付けられた場合でも、本発明は有効で、半導体素子の厚さtc、基板の厚さtsの関係が第一の実施例の関係を具備していれば良い。さらに、前記基板の線膨張係数、アンダーフィルのヤング率、線膨張係数が、第一の実施例と同様に設定されていることが好ましい。
【0043】
図19に、本発明の第6の実施例のMCM型半導体装置の断面模式図を示す。本実施例の半導体素子1には再配線層9を介してバルブ3が付けられていれば図19(e)の様に、ベアチップの半導体素子に対して、バンプ間隔を広げる目的で、バンプ3と半導体素子1との間に、Cu等の配線材料やポリイミドなどの有機系樹脂の絶縁材料などからなる再配線層9が設けられた、ウエハプロセスパッケージ(WPP)のMCM型半導体装置である。図19(c)の様に、再配線層及びバンプの形成は、ウエハのダイシングの前に行われる。バックグラインドにより、半導体素子の厚さtcは、ウエハの厚さtwよりも薄板化される。バックグラインドは、図19(b)または図19(c)または図19(d)のいずれかで行われる。再配線層以外の材料構成、製造方法は、第1の実施例と同一である。
【0044】
再配線層の厚さは、半導体素子の厚さと比較して薄い(0.01mm〜0.05mm程度)ので、半導体素子に生じる応力への影響はほとんどない。したがって、半導体素子の厚さtc、基板の厚さts及び基板の線膨張係数、アンダーフィルのヤング率、線膨張係数が、第一の実施例と同様に設定されていれば、半導体素子に生じるクラックを防止することができる。
【0045】
【発明の効果】
本発明は、運転に対しての熱膨張等に対する健全性低下を抑制した高信頼構造のMCM型半導体装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の形態に係るMCM型半導体装置の製造工程の概略及び断面模式図。
【図2】本発明にあたり、解析に使用したモデルの模式図。
【図3】基板上に接続される半導体素子の個数、配置が、半導体素子に生じる応力に及ぼす影響を検討した結果を示す表。
【図4】半導体素子横寸法が半導体素子に生じる応力に及ぼす影響を表す図。
【図5】基板横寸法が半導体素子に生じる応力に及ぼす影響を表す図。
【図6】解析したアンダーフィル斜面形状を説明する図。
【図7】アンダーフィル斜面形状と半導体素子に生じる応力の関係を表す表。
【図8】アンダーフィル斜面形状が不均一となった場合の、半導体素子に生じる応力への影響を検討した結果を示す表。
【図9】隣同士のアンダーフィルがつながった場合の、半導体素子に生じる応力への影響を検討した結果を示す表。
【図10】半導体素子厚さ、基板厚さ及び基板の線膨張係数が、半導体素子に生じる応力に及ぼす影響を表す図。
【図11】半導体素子厚さ、基板厚さ及びアンダーフィルのヤング率、アンダーフィルの線膨張係数が、半導体素子に生じる応力に及ぼす影響を表す図。
【図12】本発明の実施例の形態に係るMCM型半導体装置の平面概観の一例を示す模式図。
【図13】本発明の第2の実施例の形態に係るMCM型半導体装置の断面模式図。
【図14】本発明の第2の実施例の形態に係るMCM型半導体装置の断面模式図。
【図15】本発明の第2の実施例の形態に係るMCM型半導体装置の断面模式図。
【図16】本発明の第3の実施例の形態に係るMCM型半導体装置の断面模式図。
【図17】本発明の第4の実施例の形態に係るMCM型半導体装置の断面模式図。
【図18】本発明の第5の実施例の形態に係るMCM型半導体装置の断面模式図。
【図19】本発明の第6の実施例の形態に係るMCM型半導体装置の断面模式図。
【図20】温度サイクルを与えたときにバンプに生じるひずみに関する解析結果の概要図。
【符号の説明】
1…半導体素子、2…アンダーフィル、3…はんだまたはAuバンプ、4…基板、5…コンデンサ、6…接着剤、7…熱拡散板、8…半導体材料のウエハ、9…再配線層。
Claims (1)
- 基板に電気的連絡を図る第一のバンプを備えた半導体素子と、
前記半導体素子が前記第一のバンプを介して複数搭載され、マザーボードへの電気的連絡を図る第二のバンプと、を有する基板とを備え、
前記半導体素子の厚さが、前記基板の厚さより薄く構成され、
前記半導体素子は、前記第一のバンプと前記半導体素子との間に、再配線層が設けられ、前記半導体素子と前記基板との間にアンダーフィルの樹脂が挿入されてなることを特徴とするマルチチップモジュール型半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001064316A JP3929250B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置 |
TW091103952A TWI251312B (en) | 2001-03-08 | 2002-03-04 | Semiconductor device |
KR10-2002-0011971A KR100496508B1 (ko) | 2001-03-08 | 2002-03-06 | 반도체장치 |
US10/093,639 US6727583B2 (en) | 2001-03-08 | 2002-03-07 | Semiconductor device |
US10/741,637 US7057278B2 (en) | 2001-03-08 | 2003-12-18 | Semiconductor device |
US11/404,135 US7365426B2 (en) | 2001-03-08 | 2006-04-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001064316A JP3929250B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002270755A JP2002270755A (ja) | 2002-09-20 |
JP3929250B2 true JP3929250B2 (ja) | 2007-06-13 |
Family
ID=18923148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001064316A Expired - Fee Related JP3929250B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6727583B2 (ja) |
JP (1) | JP3929250B2 (ja) |
KR (1) | KR100496508B1 (ja) |
TW (1) | TWI251312B (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3929250B2 (ja) * | 2001-03-08 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体装置 |
JP5000071B2 (ja) * | 2003-02-26 | 2012-08-15 | 新光電気工業株式会社 | 半導体装置用基板及び半導体装置 |
US7294533B2 (en) * | 2003-06-30 | 2007-11-13 | Intel Corporation | Mold compound cap in a flip chip multi-matrix array package and process of making same |
TWI233170B (en) * | 2004-02-05 | 2005-05-21 | United Microelectronics Corp | Ultra-thin wafer level stack packaging method and structure using thereof |
KR100573302B1 (ko) * | 2004-10-07 | 2006-04-24 | 삼성전자주식회사 | 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법 |
US7205652B2 (en) * | 2005-03-23 | 2007-04-17 | Delphi Technologies, Inc | Electronic assembly including multiple substrates |
DE112006001517A5 (de) * | 2005-06-17 | 2008-04-30 | Siemens Ag | Organischer pixelierter Flächendetektor und Verfahren zu seiner Herstellung |
JP4852310B2 (ja) * | 2006-01-06 | 2012-01-11 | 日本オプネクスト株式会社 | 光伝送モジュール |
US7939923B2 (en) * | 2006-02-02 | 2011-05-10 | Panasonic Corporation | Memory card and method for manufacturing memory card |
JP2008192853A (ja) * | 2007-02-05 | 2008-08-21 | Sharp Corp | 複数の半導体素子を備える半導体装置、および半導体装置の製造方法 |
JP4759582B2 (ja) * | 2008-02-15 | 2011-08-31 | Okiセミコンダクタ株式会社 | 半導体デバイスの製造方法及び半導体デバイス |
USD794642S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD794641S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD795261S1 (en) * | 2009-01-07 | 2017-08-22 | Samsung Electronics Co., Ltd. | Memory device |
USD794034S1 (en) * | 2009-01-07 | 2017-08-08 | Samsung Electronics Co., Ltd. | Memory device |
USD794643S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD794644S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD795262S1 (en) * | 2009-01-07 | 2017-08-22 | Samsung Electronics Co., Ltd. | Memory device |
US8546191B2 (en) * | 2010-12-01 | 2013-10-01 | Xilinx, Inc. | Disposing underfill in an integrated circuit structure |
US9349663B2 (en) | 2012-06-29 | 2016-05-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package-on-package structure having polymer-based material for warpage control |
US9837278B2 (en) * | 2014-02-27 | 2017-12-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Wafer level chip scale package and method of manufacturing the same |
WO2022259922A1 (ja) * | 2021-06-11 | 2022-12-15 | 株式会社村田製作所 | 半導体モジュール及び半導体装置 |
Family Cites Families (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4215051A (en) * | 1979-08-29 | 1980-07-29 | Standard Oil Company (Indiana) | Formation, purification and recovery of phthalic anhydride |
US4376110A (en) * | 1980-08-04 | 1983-03-08 | Hybritech, Incorporated | Immunometric assays using monoclonal antibodies |
US4873191A (en) * | 1981-06-12 | 1989-10-10 | Ohio University | Genetic transformation of zygotes |
DE3301833A1 (de) * | 1983-01-20 | 1984-07-26 | Gesellschaft für Biotechnologische Forschung mbH (GBF), 3300 Braunschweig | Verfahren zur simultanen synthese mehrerer oligonocleotide an fester phase |
US4713326A (en) * | 1983-07-05 | 1987-12-15 | Molecular Diagnostics, Inc. | Coupling of nucleic acids to solid support by photochemical methods |
US4594595A (en) * | 1984-04-18 | 1986-06-10 | Sanders Associates, Inc. | Circular log-periodic direction-finder array |
US4631211A (en) * | 1985-03-25 | 1986-12-23 | Scripps Clinic & Research Foundation | Means for sequential solid phase organic synthesis and methods using the same |
US4683202A (en) * | 1985-03-28 | 1987-07-28 | Cetus Corporation | Process for amplifying nucleic acid sequences |
US4946778A (en) * | 1987-09-21 | 1990-08-07 | Genex Corporation | Single polypeptide chain binding molecules |
US5700637A (en) * | 1988-05-03 | 1997-12-23 | Isis Innovation Limited | Apparatus and method for analyzing polynucleotide sequences and method of generating oligonucleotide arrays |
US5075217A (en) * | 1989-04-21 | 1991-12-24 | Marshfield Clinic | Length polymorphisms in (dC-dA)n ·(dG-dT)n sequences |
US5424186A (en) * | 1989-06-07 | 1995-06-13 | Affymax Technologies N.V. | Very large scale immobilized polymer synthesis |
US5143854A (en) * | 1989-06-07 | 1992-09-01 | Affymax Technologies N.V. | Large scale photolithographic solid phase synthesis of polypeptides and receptor binding screening thereof |
US5744101A (en) * | 1989-06-07 | 1998-04-28 | Affymax Technologies N.V. | Photolabile nucleoside protecting groups |
US5464764A (en) * | 1989-08-22 | 1995-11-07 | University Of Utah Research Foundation | Positive-negative selection methods and vectors |
US5252743A (en) * | 1989-11-13 | 1993-10-12 | Affymax Technologies N.V. | Spatially-addressable immobilization of anti-ligands on surfaces |
US6075181A (en) * | 1990-01-12 | 2000-06-13 | Abgenix, Inc. | Human antibodies derived from immunized xenomice |
US6150584A (en) * | 1990-01-12 | 2000-11-21 | Abgenix, Inc. | Human antibodies derived from immunized xenomice |
US5283173A (en) * | 1990-01-24 | 1994-02-01 | The Research Foundation Of State University Of New York | System to detect protein-protein interactions |
US5264618A (en) * | 1990-04-19 | 1993-11-23 | Vical, Inc. | Cationic lipids for intracellular delivery of biologically active molecules |
US5877397A (en) * | 1990-08-29 | 1999-03-02 | Genpharm International Inc. | Transgenic non-human animals capable of producing heterologous antibodies of various isotypes |
US5364759B2 (en) * | 1991-01-31 | 1999-07-20 | Baylor College Medicine | Dna typing with short tandem repeat polymorphisms and identification of polymorphic short tandem repeats |
US5308980A (en) | 1991-02-20 | 1994-05-03 | Amber Engineering, Inc. | Thermal mismatch accommodated infrared detector hybrid array |
AU2515992A (en) * | 1991-08-20 | 1993-03-16 | Genpharm International, Inc. | Gene targeting in animal cells using isogenic dna constructs |
FR2695290A1 (fr) * | 1992-09-02 | 1994-03-04 | Philips Electronics Nv | Circuit pour des fréquences élevées, et procédé pour le réaliser. |
AU694745B2 (en) * | 1993-09-10 | 1998-07-30 | Trustees Of Columbia University In The City Of New York, The | Uses of green fluorescent protein |
US5491084A (en) * | 1993-09-10 | 1996-02-13 | The Trustees Of Columbia University In The City Of New York | Uses of green-fluorescent protein |
US5837458A (en) * | 1994-02-17 | 1998-11-17 | Maxygen, Inc. | Methods and compositions for cellular and metabolic engineering |
DE69533135T2 (de) * | 1994-07-15 | 2005-06-16 | Cephalon, Inc. | In baculovirus exprimiertes aktives calpain |
US5908635A (en) * | 1994-08-05 | 1999-06-01 | The United States Of America As Represented By The Department Of Health And Human Services | Method for the liposomal delivery of nucleic acids |
US5795737A (en) * | 1994-09-19 | 1998-08-18 | The General Hospital Corporation | High level expression of proteins |
US5556752A (en) * | 1994-10-24 | 1996-09-17 | Affymetrix, Inc. | Surface-bound, unimolecular, double-stranded DNA |
US5777079A (en) * | 1994-11-10 | 1998-07-07 | The Regents Of The University Of California | Modified green fluorescent proteins |
US5625048A (en) * | 1994-11-10 | 1997-04-29 | The Regents Of The University Of California | Modified green fluorescent proteins |
US5948767A (en) * | 1994-12-09 | 1999-09-07 | Genzyme Corporation | Cationic amphiphile/DNA complexes |
JPH08195415A (ja) | 1995-01-13 | 1996-07-30 | Hitachi Ltd | 半導体集積回路装置 |
JP3186941B2 (ja) | 1995-02-07 | 2001-07-11 | シャープ株式会社 | 半導体チップおよびマルチチップ半導体モジュール |
CA2232727C (en) * | 1995-09-22 | 2002-03-26 | Novo Nordisk A/S | Novel variants of green fluorescent protein, gfp |
US6020192A (en) * | 1996-01-18 | 2000-02-01 | University Of Florida | Humanized green fluorescent protein genes and methods |
US5874304A (en) * | 1996-01-18 | 1999-02-23 | University Of Florida Research Foundation, Inc. | Humanized green fluorescent protein genes and methods |
US5804387A (en) * | 1996-02-01 | 1998-09-08 | The Board Of Trustees Of The Leland Stanford Junior University | FACS-optimized mutants of the green fluorescent protein (GFP) |
US6096865A (en) * | 1996-05-06 | 2000-08-01 | Amgen Inc. | Mutants of the green fluorescent protein having improved fluorescent properties at 37° |
US6027881A (en) * | 1996-05-08 | 2000-02-22 | The United States Of America As Represented By The Secretary Of The Department Of Health And Human Services | Mutant Aequorea victoria fluorescent proteins having increased cellular fluorescence |
US6124128A (en) * | 1996-08-16 | 2000-09-26 | The Regents Of The University Of California | Long wavelength engineered fluorescent proteins |
US6207371B1 (en) * | 1996-10-04 | 2001-03-27 | Lexicon Genetics Incorporated | Indexed library of cells containing genomic modifications and methods of making and utilizing the same |
US6136566A (en) * | 1996-10-04 | 2000-10-24 | Lexicon Graphics Incorporated | Indexed library of cells containing genomic modifications and methods of making and utilizing the same |
US5976796A (en) * | 1996-10-04 | 1999-11-02 | Loma Linda University | Construction and expression of renilla luciferase and green fluorescent protein fusion genes |
US6139833A (en) * | 1997-08-08 | 2000-10-31 | Lexicon Genetics Incorporated | Targeted gene discovery |
JPH10135369A (ja) | 1996-10-28 | 1998-05-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US5869894A (en) | 1997-07-18 | 1999-02-09 | Lucent Technologies Inc. | RF IC package |
JPH1167979A (ja) | 1997-08-13 | 1999-03-09 | Citizen Watch Co Ltd | フリップチップ半導体パッケージの実装構造及びその製造方法 |
US6087555A (en) * | 1997-10-15 | 2000-07-11 | Amgen Inc. | Mice lacking expression of osteoprotegerin |
JPH11220077A (ja) | 1997-10-15 | 1999-08-10 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US6210967B1 (en) * | 1997-12-10 | 2001-04-03 | Synaptic Pharmaceutical Corporation | DNA encoding a mammalian LPA receptor and uses thereof |
CN1138775C (zh) * | 1998-06-10 | 2004-02-18 | 阿瑞那制药公司 | 乙酰胆碱增强剂及其用途 |
US6140509A (en) * | 1998-06-26 | 2000-10-31 | Arena Pharmaceuticals, Inc. | Non-endogenous, constitutively activated human serotonin receptors and small molecule modulators thereof |
US6100113A (en) * | 1998-07-13 | 2000-08-08 | Institute Of Microelectronics | Very thin multi-chip-package and method of mass producing the same |
JP3432749B2 (ja) | 1998-07-23 | 2003-08-04 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6150393A (en) * | 1998-12-18 | 2000-11-21 | Arena Pharmaceuticals, Inc. | Small molecule modulators of non-endogenous, constitutively activated human serotonin receptors |
JP2000236042A (ja) | 1999-02-16 | 2000-08-29 | Nec Corp | 半導体装置およびその製造方法 |
US6437990B1 (en) * | 2000-03-20 | 2002-08-20 | Agere Systems Guardian Corp. | Multi-chip ball grid array IC packages |
JP3591458B2 (ja) | 2000-12-15 | 2004-11-17 | 松下電器産業株式会社 | 半導体装置の実装構造および半導体装置 |
JP3558595B2 (ja) * | 2000-12-22 | 2004-08-25 | 松下電器産業株式会社 | 半導体チップ,半導体チップ群及びマルチチップモジュール |
US6501174B2 (en) * | 2001-01-17 | 2002-12-31 | International Business Machines Corporation | Interconnect structure for surface mounted devices |
JP3929250B2 (ja) * | 2001-03-08 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2001
- 2001-03-08 JP JP2001064316A patent/JP3929250B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-04 TW TW091103952A patent/TWI251312B/zh not_active IP Right Cessation
- 2002-03-06 KR KR10-2002-0011971A patent/KR100496508B1/ko not_active IP Right Cessation
- 2002-03-07 US US10/093,639 patent/US6727583B2/en not_active Expired - Lifetime
-
2003
- 2003-12-18 US US10/741,637 patent/US7057278B2/en not_active Expired - Lifetime
-
2006
- 2006-04-14 US US11/404,135 patent/US7365426B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7365426B2 (en) | 2008-04-29 |
JP2002270755A (ja) | 2002-09-20 |
KR20020072201A (ko) | 2002-09-14 |
KR100496508B1 (ko) | 2005-06-21 |
TWI251312B (en) | 2006-03-11 |
US6727583B2 (en) | 2004-04-27 |
US20040140544A1 (en) | 2004-07-22 |
US20020125565A1 (en) | 2002-09-12 |
US7057278B2 (en) | 2006-06-06 |
US20060197204A1 (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3929250B2 (ja) | 半導体装置 | |
JP3878430B2 (ja) | 半導体装置 | |
US10163821B2 (en) | Packaging devices and methods for semiconductor devices | |
US7087455B2 (en) | Semiconductor device and manufacturing method for the same | |
US7453148B2 (en) | Structure of dielectric layers in built-up layers of wafer level package | |
TW322611B (ja) | ||
US5534784A (en) | Method for probing a semiconductor wafer | |
US9117770B2 (en) | Semiconductor device | |
US20110074037A1 (en) | Semiconductor device | |
US20050121805A1 (en) | Semiconductor device and a method of manufacturing the same | |
US20070278657A1 (en) | Chip stack, method of fabrication thereof, and semiconductor package having the same | |
US8404517B2 (en) | Semiconductor device and method of manufacturing the same | |
US7781873B2 (en) | Encapsulated leadframe semiconductor package for random access memory integrated circuits | |
JPH11102985A (ja) | 半導体集積回路装置 | |
JP2008258604A (ja) | 並列構成のマルチチップを有する半導体デバイスパッケージおよびその製造方法 | |
US6441499B1 (en) | Thin form factor flip chip ball grid array | |
KR20050105085A (ko) | 패키지 구조물 | |
US20060091516A1 (en) | Flexible leaded stacked semiconductor package | |
JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
CN114068479A (zh) | 半导体封装结构及其制造方法 | |
JP2004055937A (ja) | 半導体装置およびその製造方法 | |
KR20000013881A (ko) | Csp소자 제조방법과 제조된 csp소자 | |
JP2008103395A (ja) | 半導体モジュール及びその製造方法 | |
Ito et al. | Design of encapsulating materials for advanced area bump packages | |
JPH11317425A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070306 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |