JPH08195415A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH08195415A JPH08195415A JP362895A JP362895A JPH08195415A JP H08195415 A JPH08195415 A JP H08195415A JP 362895 A JP362895 A JP 362895A JP 362895 A JP362895 A JP 362895A JP H08195415 A JPH08195415 A JP H08195415A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- integrated circuit
- circuit device
- mounting substrate
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
(57)【要約】
【目的】 半導体素子の交換を容易にし、さらに、バン
プ接続部の長寿命化を図る半導体集積回路装置を提供す
る。 【構成】 実装基板２の厚さよりも遙に薄く形成された
半導体素子１がはんだバンプ３を介して直接実装基板２
に接続されているものであり、半導体素子１上の電極に
おいて、少なくとも最外周部のバンプ接続を行わない全
ての電極が、補強用はんだバンプ４を介して直接実装基
板２に接続されている。
プ接続部の長寿命化を図る半導体集積回路装置を提供す
る。 【構成】 実装基板２の厚さよりも遙に薄く形成された
半導体素子１がはんだバンプ３を介して直接実装基板２
に接続されているものであり、半導体素子１上の電極に
おいて、少なくとも最外周部のバンプ接続を行わない全
ての電極が、補強用はんだバンプ４を介して直接実装基
板２に接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、バンプを介して半導体素子を直接実装基板
にフェイスダウンボンディングする半導体集積回路装置
に関するものである。
関し、特に、バンプを介して半導体素子を直接実装基板
にフェイスダウンボンディングする半導体集積回路装置
に関するものである。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体素子をバンプを介して熱膨張係数の
異なる実装基板上に直接フリップチップ実装する際、半
導体素子と実装基板との熱膨張係数の違いによるバンプ
接続部の信頼性が課題とされる。特に、安価なプリント
基板（実装基板）に実装する場合には、両者の熱膨張係
数の差が大きい。
異なる実装基板上に直接フリップチップ実装する際、半
導体素子と実装基板との熱膨張係数の違いによるバンプ
接続部の信頼性が課題とされる。特に、安価なプリント
基板（実装基板）に実装する場合には、両者の熱膨張係
数の差が大きい。
【０００４】ここで、前記課題を解決するために、半導
体素子と実装基板との間を樹脂によって埋める方法があ
る。
体素子と実装基板との間を樹脂によって埋める方法があ
る。
【０００５】なお、前記樹脂を埋める技術については、
例えば、１９８７年ＩＳＨＭ（Int-ernational Society
for Hybrid Microelectronics) における曽我、その他
による「フリップチップ実装の熱抵抗に関する樹脂埋込
み効果」と題する文献の５３６〜５４１頁に、あるい
は、米国特許第4825284 号、米国特許第5121190 号、米
国特許第5120678 号などに記載されている。
例えば、１９８７年ＩＳＨＭ（Int-ernational Society
for Hybrid Microelectronics) における曽我、その他
による「フリップチップ実装の熱抵抗に関する樹脂埋込
み効果」と題する文献の５３６〜５４１頁に、あるい
は、米国特許第4825284 号、米国特許第5121190 号、米
国特許第5120678 号などに記載されている。
【０００６】すなわち、半導体素子と実装基板との間に
樹脂を埋めることにより、熱膨張係数の小さい半導体素
子と熱膨張係数の大きい実装基板とが樹脂によって固着
されるため、温度上昇時に、両者が一体となってバイメ
タルのように変形し、バンプにかかる剪断応力を低減す
ることができ、その結果、フリップチップ実装の信頼性
を向上させるものである。
樹脂を埋めることにより、熱膨張係数の小さい半導体素
子と熱膨張係数の大きい実装基板とが樹脂によって固着
されるため、温度上昇時に、両者が一体となってバイメ
タルのように変形し、バンプにかかる剪断応力を低減す
ることができ、その結果、フリップチップ実装の信頼性
を向上させるものである。
【０００７】
【発明が解決しようとする課題】ところが、前記した技
術においては、樹脂を埋めた後の半導体素子の交換が困
難である。つまり、半導体素子単体として良品であって
も、他の電子部品と組み合わせた時に動作不良を起こし
た場合や、前記他の電子部品と組み合わせた時のスクリ
ーニング後の不良半導体素子を交換する場合に半導体素
子を簡単に交換できないという問題がある。
術においては、樹脂を埋めた後の半導体素子の交換が困
難である。つまり、半導体素子単体として良品であって
も、他の電子部品と組み合わせた時に動作不良を起こし
た場合や、前記他の電子部品と組み合わせた時のスクリ
ーニング後の不良半導体素子を交換する場合に半導体素
子を簡単に交換できないという問題がある。
【０００８】また、樹脂補強に関しては、例えば、１９
９４年ＥＣＴＣ（Electronic Components and Technolo
gy Conference)におけるジー・オマレー、その他による
「フリップチップ実装における実装基板の材料選択の重
要性」と題する文献の３８７〜３９４頁に記載されてい
るように、半導体素子および実装基板の剛性のバラン
ス、半導体素子の大きさ、樹脂の接着力などによってそ
の効果が変動することが問題とされる。
９４年ＥＣＴＣ（Electronic Components and Technolo
gy Conference)におけるジー・オマレー、その他による
「フリップチップ実装における実装基板の材料選択の重
要性」と題する文献の３８７〜３９４頁に記載されてい
るように、半導体素子および実装基板の剛性のバラン
ス、半導体素子の大きさ、樹脂の接着力などによってそ
の効果が変動することが問題とされる。
【０００９】そこで、本発明の目的は、半導体素子の交
換を容易にし、さらに、バンプ接続部の長寿命化を図る
半導体集積回路装置を提供することにある。
換を容易にし、さらに、バンプ接続部の長寿命化を図る
半導体集積回路装置を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、本発明による半導体集積回路装
置は、実装基板の厚さよりも遙に薄く形成された半導体
素子がバンプを介して直接前記実装基板に接続されてい
るものである。
置は、実装基板の厚さよりも遙に薄く形成された半導体
素子がバンプを介して直接前記実装基板に接続されてい
るものである。
【００１３】さらに、本発明による半導体集積回路装置
は、実装基板の厚さよりも遙に薄く形成された半導体素
子がバンプを介して直接前記実装基板に接続され、かつ
前記半導体素子と前記実装基板との間に樹脂が埋め込ま
れていないものである。
は、実装基板の厚さよりも遙に薄く形成された半導体素
子がバンプを介して直接前記実装基板に接続され、かつ
前記半導体素子と前記実装基板との間に樹脂が埋め込ま
れていないものである。
【００１４】また、本発明による半導体集積回路装置
は、半導体素子上の電極において、少なくとも最外周部
のバンプ接続を行わない全ての電極が補強用バンプを介
して直接前記実装基板に接続されているものである。
は、半導体素子上の電極において、少なくとも最外周部
のバンプ接続を行わない全ての電極が補強用バンプを介
して直接前記実装基板に接続されているものである。
【００１５】なお、本発明による半導体集積回路装置
は、半導体素子の厚さが２００μｍ以下である。
は、半導体素子の厚さが２００μｍ以下である。
【００１６】また、本発明による半導体集積回路装置
は、実装基板の内部において、前記実装基板の半導体素
子搭載面と反対側の面に近い位置に導体層が形成されて
いるものである。
は、実装基板の内部において、前記実装基板の半導体素
子搭載面と反対側の面に近い位置に導体層が形成されて
いるものである。
【００１７】
【作用】上記した手段によれば、実装基板の厚さよりも
遙に薄く形成された半導体素子がバンプを介して直接前
記実装基板に接続されていることにより、半導体素子の
剛性が実装基板の剛性よりも小さいため、半導体素子が
実装基板の変形に追従して容易に変形する。
遙に薄く形成された半導体素子がバンプを介して直接前
記実装基板に接続されていることにより、半導体素子の
剛性が実装基板の剛性よりも小さいため、半導体素子が
実装基板の変形に追従して容易に変形する。
【００１８】したがって、変形時にバンプにかかる応力
を低減することができるため、バンプ接続部の長寿命化
を図ることができ、さらに、半導体素子と実装基板との
間に樹脂が埋め込まれていない構造とすることができ
る。
を低減することができるため、バンプ接続部の長寿命化
を図ることができ、さらに、半導体素子と実装基板との
間に樹脂が埋め込まれていない構造とすることができ
る。
【００１９】また、半導体素子と実装基板との間に樹脂
が埋め込まれていない構造とすることができるため、半
導体素子を実装する際の樹脂をベーキングする時間を省
略することができる。
が埋め込まれていない構造とすることができるため、半
導体素子を実装する際の樹脂をベーキングする時間を省
略することができる。
【００２０】さらに、半導体素子上の電極において、少
なくとも最外周部のバンプ接続を行わない全ての電極が
補強用バンプを介して直接前記実装基板に接続されてい
ることにより、変形時に最も応力の掛かる最外周部の電
極に補強用バンプを配置するため、半導体素子と実装基
板との接続強度を向上することができる。
なくとも最外周部のバンプ接続を行わない全ての電極が
補強用バンプを介して直接前記実装基板に接続されてい
ることにより、変形時に最も応力の掛かる最外周部の電
極に補強用バンプを配置するため、半導体素子と実装基
板との接続強度を向上することができる。
【００２１】なお、半導体素子の厚さが２００μｍ以下
であることにより、半導体素子の剛性が実装基板の剛性
よりも遙に小さくなるため、実装基板とほぼ同じ曲率で
半導体素子が変形することができる。
であることにより、半導体素子の剛性が実装基板の剛性
よりも遙に小さくなるため、実装基板とほぼ同じ曲率で
半導体素子が変形することができる。
【００２２】また、実装基板の内部において、前記実装
基板の半導体素子搭載面と反対側の面に近い位置に導体
層が形成されていることにより、半導体素子搭載面が凹
面になるように実装基板を変形させることができる。
基板の半導体素子搭載面と反対側の面に近い位置に導体
層が形成されていることにより、半導体素子搭載面が凹
面になるように実装基板を変形させることができる。
【００２３】これによって、バンプまたは補強用バンプ
の接続部が外側に引っ張られて接続不良を引き起こす方
向と反対方向へ前記実装基板を変形させることができ、
その結果、変形時にバンプまたは補強用バンプにかかる
応力を低減することができる。
の接続部が外側に引っ張られて接続不良を引き起こす方
向と反対方向へ前記実装基板を変形させることができ、
その結果、変形時にバンプまたは補強用バンプにかかる
応力を低減することができる。
【００２４】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２５】図１は本発明の半導体集積回路装置の構造
の一実施例を示す部分断面図、図２は本発明の半導体集
積回路装置に搭載される半導体素子の構造の一実施例を
示す底面図である。
の一実施例を示す部分断面図、図２は本発明の半導体集
積回路装置に搭載される半導体素子の構造の一実施例を
示す底面図である。
【００２６】まず、本実施例の半導体集積回路装置の構
成について説明すると、実装基板２の厚さよりも遙に薄
く形成された半導体素子１がバンプであるはんだバンプ
３（前記バンプはＡｕなどでもよい）を介して直接実装
基板２に接続されているものである。
成について説明すると、実装基板２の厚さよりも遙に薄
く形成された半導体素子１がバンプであるはんだバンプ
３（前記バンプはＡｕなどでもよい）を介して直接実装
基板２に接続されているものである。
【００２７】さらに、前記半導体集積回路装置は、半導
体素子１と実装基板２との間に樹脂６（図４参照）が埋
め込まれていないものである。
体素子１と実装基板２との間に樹脂６（図４参照）が埋
め込まれていないものである。
【００２８】ここで、本実施例の半導体素子１は、厚さ
２００μｍ以下、例えば、５０μｍ程度のものである。
２００μｍ以下、例えば、５０μｍ程度のものである。
【００２９】また、実装基板２は、厚さ２ｍｍ程度のも
のであり、ガラスエポキシ樹脂などによって形成されて
いる。
のであり、ガラスエポキシ樹脂などによって形成されて
いる。
【００３０】したがって、半導体素子１は実装基板２と
比べて、遙に薄く形成されているものである。
比べて、遙に薄く形成されているものである。
【００３１】なお、半導体素子１上の電極１ｂにおい
て、少なくとも最外周部１ａのバンプ接続を行わない全
ての電極１ｂが、補強用バンプである補強用はんだバン
プ４を介して直接実装基板２に接続されている。
て、少なくとも最外周部１ａのバンプ接続を行わない全
ての電極１ｂが、補強用バンプである補強用はんだバン
プ４を介して直接実装基板２に接続されている。
【００３２】つまり、半導体素子１上の電極１ｂにおい
て、バンプ接続を行わない全ての電極１ｂ（半導体集積
回路装置の機能上、必要がないため、はんだバンプ接続
を行わない全ての電極）に、半導体素子１と実装基板２
との接続を補強する補強用はんだバンプ４を接続する。
ここで、はんだバンプ３は電気的に接続されたバンプで
あり、半導体素子１からの信号を外部へ伝達する際に、
前記信号が通過するものである。
て、バンプ接続を行わない全ての電極１ｂ（半導体集積
回路装置の機能上、必要がないため、はんだバンプ接続
を行わない全ての電極）に、半導体素子１と実装基板２
との接続を補強する補強用はんだバンプ４を接続する。
ここで、はんだバンプ３は電気的に接続されたバンプで
あり、半導体素子１からの信号を外部へ伝達する際に、
前記信号が通過するものである。
【００３３】また、少なくとも最外周部１ａのバンプ接
続を行わない全ての電極１ｂは、補強用はんだバンプ４
を接続する。
続を行わない全ての電極１ｂは、補強用はんだバンプ４
を接続する。
【００３４】したがって、最外周部１ａ以外の箇所にお
けるバンプ接続を行わない電極１ｂについても、補強用
はんだバンプ４を接続してもよい。
けるバンプ接続を行わない電極１ｂについても、補強用
はんだバンプ４を接続してもよい。
【００３５】次に、本実施例による半導体集積回路装置
の作用および効果について説明する。
の作用および効果について説明する。
【００３６】まず、実装基板２の厚さよりも遙に薄く形
成された半導体素子１がはんだバンプ３を介して直接実
装基板２に接続されていることにより、半導体素子１の
剛性が実装基板２の剛性よりも小さいため、半導体素子
１が実装基板２の変形に追従して容易に変形する。
成された半導体素子１がはんだバンプ３を介して直接実
装基板２に接続されていることにより、半導体素子１の
剛性が実装基板２の剛性よりも小さいため、半導体素子
１が実装基板２の変形に追従して容易に変形する。
【００３７】したがって、変形時にはんだバンプ３また
は補強用はんだバンプ４にかかる応力を低減することが
できるため、はんだバンプ接続部の長寿命化を図ること
ができ、さらに、その接続信頼性を向上することができ
る。また、半導体素子１と実装基板２との間に樹脂６
（図４参照）が埋め込まれていない構造とすることがで
きる。
は補強用はんだバンプ４にかかる応力を低減することが
できるため、はんだバンプ接続部の長寿命化を図ること
ができ、さらに、その接続信頼性を向上することができ
る。また、半導体素子１と実装基板２との間に樹脂６
（図４参照）が埋め込まれていない構造とすることがで
きる。
【００３８】なお、半導体素子１と実装基板２との間に
前記樹脂６が埋め込まれていない構造とすることができ
るため、半導体素子１の交換を容易に行うことができ
る。
前記樹脂６が埋め込まれていない構造とすることができ
るため、半導体素子１の交換を容易に行うことができ
る。
【００３９】さらに、前記樹脂６を埋め込まないことに
よって、前記樹脂６による影響を受けないため、半導体
素子１と実装基板２とのバイメタル効果の変動を低減す
ることができる。
よって、前記樹脂６による影響を受けないため、半導体
素子１と実装基板２とのバイメタル効果の変動を低減す
ることができる。
【００４０】また、半導体素子１と実装基板２との間に
前記樹脂６が埋め込まれていない構造とすることができ
るため、半導体素子１を実装する際の前記樹脂６をベー
キングする時間を省略することができる。
前記樹脂６が埋め込まれていない構造とすることができ
るため、半導体素子１を実装する際の前記樹脂６をベー
キングする時間を省略することができる。
【００４１】その結果、半導体素子１の実装時間を大幅
に短縮することができるため、実装コストを低減するこ
とができる。
に短縮することができるため、実装コストを低減するこ
とができる。
【００４２】さらに、半導体素子１上の電極１ｂにおい
て、少なくとも最外周部１ａのバンプ接続を行わない全
ての電極１ｂが補強用はんだバンプ４を介して直接実装
基板２に接続されていることにより、変形時に最も応力
の掛かる最外周部１ａの電極１ｂに補強用はんだバンプ
４を配置するため、半導体素子１と実装基板２との接続
強度を向上することができる。
て、少なくとも最外周部１ａのバンプ接続を行わない全
ての電極１ｂが補強用はんだバンプ４を介して直接実装
基板２に接続されていることにより、変形時に最も応力
の掛かる最外周部１ａの電極１ｂに補強用はんだバンプ
４を配置するため、半導体素子１と実装基板２との接続
強度を向上することができる。
【００４３】なお、半導体素子１の厚さが２００μｍ以
下であることにより、半導体素子１の剛性が実装基板２
の剛性よりも遙に小さくなるため、実装基板２とほぼ同
じ曲率で半導体素子１が変形することができる。
下であることにより、半導体素子１の剛性が実装基板２
の剛性よりも遙に小さくなるため、実装基板２とほぼ同
じ曲率で半導体素子１が変形することができる。
【００４４】その結果、はんだバンプ３または補強用は
んだバンプ４にかかる応力を低減することができるた
め、はんだバンプ接続部の長寿命化を図ることができ
る。
んだバンプ４にかかる応力を低減することができるた
め、はんだバンプ接続部の長寿命化を図ることができ
る。
【００４５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００４６】例えば、前記実施例で説明した半導体素子
が接続される実装基板は、図３の本発明の他の実施例の
半導体集積回路装置の部分断面図に示すように、実装基
板２の内部に導体層５が形成されているものであっても
よい。
が接続される実装基板は、図３の本発明の他の実施例の
半導体集積回路装置の部分断面図に示すように、実装基
板２の内部に導体層５が形成されているものであっても
よい。
【００４７】すなわち、図３に示す半導体集積回路装置
は、実装基板２の内部において、実装基板２の半導体素
子搭載面２ａと反対側の面に近い位置に導体層５が形成
されているものである。
は、実装基板２の内部において、実装基板２の半導体素
子搭載面２ａと反対側の面に近い位置に導体層５が形成
されているものである。
【００４８】ここで、導体層５は大気中の湿気などによ
る水分を通すため、例えば、メッシュ状のものであり、
Ｃｕなどによって形成されている。
る水分を通すため、例えば、メッシュ状のものであり、
Ｃｕなどによって形成されている。
【００４９】なお、実装基板２の半導体素子搭載面２ａ
と反対側の面に近い位置に導体層５が形成されているこ
とにより、半導体素子搭載面２ａが凹面になるように実
装基板２を変形させることができる。
と反対側の面に近い位置に導体層５が形成されているこ
とにより、半導体素子搭載面２ａが凹面になるように実
装基板２を変形させることができる。
【００５０】これによって、はんだバンプ３もしくは補
強用はんだバンプ４の接続部が外側に引っ張られて接続
不良を引き起こす方向と反対方向へ実装基板２を変形さ
せることができ、その結果、変形時にはんだバンプ３も
しくは補強用はんだバンプ４にかかる応力を低減するこ
とができるため、はんだバンプ接続部の長寿命化を図る
ことができる。
強用はんだバンプ４の接続部が外側に引っ張られて接続
不良を引き起こす方向と反対方向へ実装基板２を変形さ
せることができ、その結果、変形時にはんだバンプ３も
しくは補強用はんだバンプ４にかかる応力を低減するこ
とができるため、はんだバンプ接続部の長寿命化を図る
ことができる。
【００５１】また、前記実施例で説明した半導体集積回
路装置は、半導体素子と実装基板との間に樹脂を埋め込
まないものであったが、図４の本発明の他の実施例の半
導体集積回路装置の部分断面図に示すように、半導体素
子１と実装基板２との間に樹脂６が埋め込まれているも
のであってもよい。
路装置は、半導体素子と実装基板との間に樹脂を埋め込
まないものであったが、図４の本発明の他の実施例の半
導体集積回路装置の部分断面図に示すように、半導体素
子１と実装基板２との間に樹脂６が埋め込まれているも
のであってもよい。
【００５２】すなわち、図４に示す半導体集積回路装置
は、実装基板２の厚さよりも遙に薄く形成された半導体
素子１がはんだバンプ３を介して直接実装基板２に接続
され、かつ半導体素子１と実装基板２との間に樹脂６が
埋め込まれ、はんだバンプ３および補強用はんだバンプ
４が樹脂６によって覆われているものである。
は、実装基板２の厚さよりも遙に薄く形成された半導体
素子１がはんだバンプ３を介して直接実装基板２に接続
され、かつ半導体素子１と実装基板２との間に樹脂６が
埋め込まれ、はんだバンプ３および補強用はんだバンプ
４が樹脂６によって覆われているものである。
【００５３】これにより、はんだバンプ３の接続信頼度
をさらに向上することができる。
をさらに向上することができる。
【００５４】また、前記実施例で説明した半導体集積回
路装置は、図５の本発明の他の実施例の半導体集積回路
装置の部分断面図に示すように、実装基板２上に複数個
の半導体素子１を搭載するものであってもよい。
路装置は、図５の本発明の他の実施例の半導体集積回路
装置の部分断面図に示すように、実装基板２上に複数個
の半導体素子１を搭載するものであってもよい。
【００５５】例えば、メモリ用の半導体素子１やマイク
ロコンピュータ用の半導体素子１などが、実装基板２上
に複数個混在して搭載されていてもよく、また、他の小
形の電子部品などが混在して搭載されていてもよい。
ロコンピュータ用の半導体素子１などが、実装基板２上
に複数個混在して搭載されていてもよく、また、他の小
形の電子部品などが混在して搭載されていてもよい。
【００５６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５７】（１）．実装基板の厚さよりも遙に薄く形
成された半導体素子がバンプを介して直接前記実装基板
に接続されていることにより、半導体素子の剛性が実装
基板の剛性よりも小さいため、半導体素子が実装基板の
変形に追従して容易に変形する。
成された半導体素子がバンプを介して直接前記実装基板
に接続されていることにより、半導体素子の剛性が実装
基板の剛性よりも小さいため、半導体素子が実装基板の
変形に追従して容易に変形する。
【００５８】これにより、変形時にバンプにかかる応力
を低減することができるため、バンプ接続部の長寿命化
を図ることができ、さらに、その接続信頼性を向上する
ことができる。
を低減することができるため、バンプ接続部の長寿命化
を図ることができ、さらに、その接続信頼性を向上する
ことができる。
【００５９】（２）．前記（１）より、半導体素子と実
装基板との間に樹脂が埋め込まれていない構造とするこ
とができる。
装基板との間に樹脂が埋め込まれていない構造とするこ
とができる。
【００６０】（３）．半導体素子と実装基板との間に樹
脂が埋め込まれていない構造とすることができるため、
半導体素子の交換を容易に行うことができる。さらに、
前記樹脂を埋め込まないことによって、前記樹脂による
影響を受けないため、半導体素子と実装基板とのバイメ
タル効果の変動を低減することができる。
脂が埋め込まれていない構造とすることができるため、
半導体素子の交換を容易に行うことができる。さらに、
前記樹脂を埋め込まないことによって、前記樹脂による
影響を受けないため、半導体素子と実装基板とのバイメ
タル効果の変動を低減することができる。
【００６１】（４）．半導体素子と実装基板との間に樹
脂が埋め込まれていない構造とすることができるため、
半導体素子を実装する際の樹脂をベーキングする時間を
省略することができる。
脂が埋め込まれていない構造とすることができるため、
半導体素子を実装する際の樹脂をベーキングする時間を
省略することができる。
【００６２】その結果、半導体素子の実装時間を大幅に
短縮することができるため、実装コストを低減すること
ができる。
短縮することができるため、実装コストを低減すること
ができる。
【００６３】（５）．半導体素子上の電極において、少
なくとも最外周部のバンプ接続を行わない全ての電極が
補強用バンプを介して直接前記実装基板に接続されてい
ることにより、変形時に最も応力の掛かる最外周部の電
極に補強用バンプを配置するため、半導体素子と実装基
板との接続強度を向上することができる。
なくとも最外周部のバンプ接続を行わない全ての電極が
補強用バンプを介して直接前記実装基板に接続されてい
ることにより、変形時に最も応力の掛かる最外周部の電
極に補強用バンプを配置するため、半導体素子と実装基
板との接続強度を向上することができる。
【００６４】（６）．半導体素子の厚さが２００μｍ以
下であることにより、半導体素子の剛性が実装基板の剛
性よりも遙に小さくなるため、実装基板とほぼ同じ曲率
で半導体素子が変形することができる。
下であることにより、半導体素子の剛性が実装基板の剛
性よりも遙に小さくなるため、実装基板とほぼ同じ曲率
で半導体素子が変形することができる。
【００６５】その結果、バンプにかかる応力を低減する
ことができるため、バンプ接続部の長寿命化を図ること
ができる。
ことができるため、バンプ接続部の長寿命化を図ること
ができる。
【００６６】（７）．実装基板の内部において、前記実
装基板の半導体素子搭載面と反対側の面に近い位置に導
体層が形成されていることにより、半導体素子搭載面が
凹面になるように実装基板を変形させることができる。
装基板の半導体素子搭載面と反対側の面に近い位置に導
体層が形成されていることにより、半導体素子搭載面が
凹面になるように実装基板を変形させることができる。
【００６７】これによって、バンプの接続部が外側に引
っ張られて接続不良を引き起こす方向と反対方向へ前記
実装基板を変形させることができ、その結果、変形時に
バンプにかかる応力を低減することができるため、バン
プ接続部の長寿命化を図ることができる。
っ張られて接続不良を引き起こす方向と反対方向へ前記
実装基板を変形させることができ、その結果、変形時に
バンプにかかる応力を低減することができるため、バン
プ接続部の長寿命化を図ることができる。
【００６８】（８）．実装基板の厚さよりも遙に薄く形
成された半導体素子がバンプまたは補強用バンプを介し
て直接実装基板に接続され、かつ半導体素子と実装基板
との間に樹脂が埋め込まれ、バンプが樹脂によって覆わ
れていることにより、バンプの接続信頼度をさらに向上
することができる。
成された半導体素子がバンプまたは補強用バンプを介し
て直接実装基板に接続され、かつ半導体素子と実装基板
との間に樹脂が埋め込まれ、バンプが樹脂によって覆わ
れていることにより、バンプの接続信頼度をさらに向上
することができる。
【図１】本発明の半導体集積回路装置の構造の一実施例
を示す部分断面図である。
を示す部分断面図である。
【図２】本発明の半導体集積回路装置に搭載される半導
体素子の構造の一実施例を示す底面図である。
体素子の構造の一実施例を示す底面図である。
【図３】本発明の他の実施例である半導体集積回路装置
の構造の一例を示す部分断面図である。
の構造の一例を示す部分断面図である。
【図４】本発明の他の実施例である半導体集積回路装置
の構造の一例を示す部分断面図である。
の構造の一例を示す部分断面図である。
【図５】本発明の他の実施例である半導体集積回路装置
の構造の一例を示す部分断面図である。
の構造の一例を示す部分断面図である。
１ 半導体素子 １ａ 最外周部 １ｂ 電極 ２ 実装基板 ２ａ 半導体素子搭載面 ３ はんだバンプ（バンプ） ４ 補強用はんだバンプ（補強用バンプ） ５ 導体層 ６ 樹脂
Claims (5)
- 【請求項１】 半導体素子がバンプを介して実装基板に
接続される半導体集積回路装置であって、前記実装基板
の厚さよりも遙に薄く形成された半導体素子が前記バン
プを介して直接前記実装基板に接続されていることを特
徴とする半導体集積回路装置。 - 【請求項２】 半導体素子がバンプを介して実装基板に
接続される半導体集積回路装置であって、前記実装基板
の厚さよりも遙に薄く形成された半導体素子が前記バン
プを介して直接前記実装基板に接続され、かつ前記半導
体素子と前記実装基板との間に樹脂が埋め込まれていな
いことを特徴とする半導体集積回路装置。 - 【請求項３】 請求項１または２記載の半導体集積回路
装置であって、前記半導体素子上の電極において、少な
くとも最外周部のバンプ接続を行わない全ての電極が補
強用バンプを介して直接前記実装基板に接続されている
ことを特徴とする半導体集積回路装置。 - 【請求項４】 請求項１，２または３記載の半導体集積
回路装置であって、前記半導体素子の厚さが２００μｍ
以下であることを特徴とする半導体集積回路装置。 - 【請求項５】 請求項１，２，３または４記載の半導体
集積回路装置であって、前記実装基板の内部において、
前記実装基板の半導体素子搭載面と反対側の面に近い位
置に導体層が形成されていることを特徴とする半導体集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP362895A JPH08195415A (ja) | 1995-01-13 | 1995-01-13 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP362895A JPH08195415A (ja) | 1995-01-13 | 1995-01-13 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08195415A true JPH08195415A (ja) | 1996-07-30 |
Family
ID=11562768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP362895A Pending JPH08195415A (ja) | 1995-01-13 | 1995-01-13 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08195415A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017530A (ja) * | 2001-06-28 | 2003-01-17 | Hitachi Ltd | 半導体装置およびその実装方法 |
| US7365426B2 (en) | 2001-03-08 | 2008-04-29 | Renesas Technology Corp. | Semiconductor device |
-
1995
- 1995-01-13 JP JP362895A patent/JPH08195415A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7365426B2 (en) | 2001-03-08 | 2008-04-29 | Renesas Technology Corp. | Semiconductor device |
| JP2003017530A (ja) * | 2001-06-28 | 2003-01-17 | Hitachi Ltd | 半導体装置およびその実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
| US5930603A (en) | Method for producing a semiconductor device | |
| US6876074B2 (en) | Stack package using flexible double wiring substrate | |
| US5567656A (en) | Process for packaging semiconductor device | |
| KR100373693B1 (ko) | 반도체장치 및 반도체실장구조체 | |
| JP2001077293A (ja) | 半導体装置 | |
| US20110303993A1 (en) | Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device | |
| JP3376356B2 (ja) | 薄型感光式半導体装置 | |
| JP4498991B2 (ja) | 半導体装置及び電子装置 | |
| JP3584470B2 (ja) | フィルムキャリアテープの製造方法及び半導体装置の製造方法 | |
| US6001723A (en) | Application of wire bond loop as integrated circuit package component interconnect | |
| JPH08195415A (ja) | 半導体集積回路装置 | |
| US5728247A (en) | Method for mounting a circuit | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6198161B1 (en) | Semiconductor device | |
| US20020135050A1 (en) | Semiconductor device | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2004047758A (ja) | 半導体装置 | |
| JPH08213428A (ja) | 半導体装置の実装方法 | |
| JP2712967B2 (ja) | 半導体装置 | |
| JPH11186440A (ja) | 半導体装置 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| KR0185515B1 (ko) | 칩사이즈의볼그리드어레이 |