KR100373693B1 - 반도체장치 및 반도체실장구조체 - Google Patents

반도체장치 및 반도체실장구조체 Download PDF

Info

Publication number
KR100373693B1
KR100373693B1 KR10-2001-7003563A KR20017003563A KR100373693B1 KR 100373693 B1 KR100373693 B1 KR 100373693B1 KR 20017003563 A KR20017003563 A KR 20017003563A KR 100373693 B1 KR100373693 B1 KR 100373693B1
Authority
KR
South Korea
Prior art keywords
external terminal
land
semiconductor device
pad
semiconductor
Prior art date
Application number
KR10-2001-7003563A
Other languages
English (en)
Other versions
KR20010089274A (ko
Inventor
야구치아키히로
미우라히데오
카자마아츠시
니시무라아사오
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010089274A publication Critical patent/KR20010089274A/ko
Application granted granted Critical
Publication of KR100373693B1 publication Critical patent/KR100373693B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

본 발명은 반도체장치 및 반도체실장구조체에 관한 것으로, 반도체소장 위에 외부단자를 가지는 소형 반도체장치 및 소형 반도체장치를 탑재한 반도체실장구조체에 있어서, 반도체장치를 프린트배선기판에 실장한 상태에서 온도변화를 가했을 때에, 외부단자에 발생하는 단선을 방지하는 것이다.
반도체장치의 외부단자접합부인 랜드 위에 돌기를 형성하고, 돌기의 돌출부와 외부단자를 접합한다. 또, 랜드와 반도체소자 사이에 수지재료로 이루어지는 보호막의 개재부를 형성한다.

Description

반도체장치 및 반도체실장구조체{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MODULE}
종래부터, 고밀도 실장기술로서, 반도체소자를 패키징하는 일 없이 프린트배선기판 등에 실장하는 플립칩 실장이 이용되고 있다. 플립칩실장은 반도체소자의 패드 위에 외부단자를 형성하고, 반도체소자의 패드와 프린트배선기판의 접합패드를, 이 외부단자를 통해서 전기적 및 기계적으로 접속하는 기술이다.
그러나, 플립칩 실장에서는, 외부단자의 배치와 크기가, 반도체소자의 패드배치와 크기에 따라서 제한을 받는다. 반도체소자의 패드의 크기는 최대 50㎛ 정도이고, 이 경우 패드간격은 100㎛ 정도이다. 일반적으로 이용되고 있는 수지재료를 기재로 한 프린트배선기판에서는, 접합패드의 사이즈는 최소 200㎛ 정도이고, 이 경우의 패드간격은 500㎛ 정도이다. 따라서, 플립칩실장기술에서는, 수지재료를 기재로 한 프린트배선기판에 반도체소자를 실장하는 것이 곤란하게 된다.
상술한 플립칩 실장기술의 문제를 해결하기 위해서, 반도체장치의 사이즈를, 반도체소자의 사이즈에 비슷하게 하려는 경향이 두드러지고 있다. 이들 반도체장치의 패키지는 일반적으로 CSP(칩사이즈 패키지 또는 칩스케일패키지의 약칭)라고 불리고 있다. CSP의 예로서, 특표평6-504408호 공보 및 신학기보 「테이프 BGA타입 CSP개발」, 전자정보통신학회, CPM96-121, ICD96-160(1996년 12월) 등에 기재되어 있다.
본 발명은 반도체장치 및 반도체실장구조체에 관한 것으로서, 반도체소자 위에 외부단자를 가지는 소형의 반도체장치, 특히 여러가지 기능을 가지는 반도체소자를 형성하는 웨이퍼프로세스에 의해서 제조하는, 소형의 반도체장치 및 외부단자를 가지는 반도체장치를 프린트배선기판에 실장한 반도체실장구조체에 관한 것이다.
도 1 은 본 발명에 의한 반도체장치의 제 1 실시예를 나타내는 단면도 및 보호막의 일부를 제거한 상태의 평면도이다.
도 2 는 도 1에 나타낸 제 1 실시예에 의한 반도체장치의 제조방법을 설명하는 부분단면도이다.
도 3 은 도 1에 나타낸 제 1 실시예에 의한 반도체장치를 프린트배선기판에 실장한 반도체실장구조체를 나타내는 단면도이다.
도 4 는 도 1에 나타낸 제 1 실시예에 의한 반도체장치를 프린트배선기판에 실장한 반도체실장구조체의 다른 모양을 나타내는 단면도이다.
도 5 는 본 발명에 의한 반도체장치의 제 2 실시예를 나타내는 단면도이다.
도 6 은 도 5에 나타낸 제 2 실시예에 의한 반도체장치의 제조방법을 설명하는 부분단면도이다.
도 7 은 본 발명에 의한 반도체장치의 제 3 실시예를 나타내는 단면도이다.
도 8 은 도 7에 나타낸 제 3 실시예에 의한 반도체장치를 프린트배선기판에 실장한 반도체실장구조를 나타내는 단면도이다.
도 9 는 본 발명에 의한 반도체장치의 제 4 실시예를 나타내는 단면도이다.
도 10 은 도 9에 나타낸 제 4 실시예에 의한 반도체장치를 프린트배선기판에 실장한 반도체실장구조를 나타내는 단면도이다.
도 11 은 도 9에 나타낸 제 4 실시예에 의한 반도체장치의 제조방법을 설명하는 부분단면도이다.
도 12 는 도 9에 나타낸 제 4 실시예에 의한 반도체장치를 탑재한 반도체실장구조체의 다른 모양을 나타내는 단면도이다.
도 13 은 또 다른 모양을 나타내는 단면도이다.
도 14 는 도 9에 나타낸 본 발명에 의한 반도체장치의 다른 모양을 나타내는 단면도이다.
도 15 는 랜드사이즈와 돌기사이즈의 관계를 설명하기 위한 본 발명에 의한 반도체장치의 단면도이다.
도 16 는 반도체소자의 끝부분 근방에 패드가 형성된 반도체장치의 예를 설명하는 단면도이다.
도 17 은 도 9에 나타낸 제 4 실시예에 의한 반도체장치의 다른 모양을 나타내는 단면도이다.
이들 종래기술에 의한 반도체장치의 패키지에서는, 필름기재에 도전성의 배선이나 랜드가 형성된 시트상 부재가 반도체소자표면에 접착재에 의해서 접착되고, 외부단자가 반도체소자의 주표면의 투영면내에 설치되어 있고, 패키지사이즈가 거의 반도체소자 사이즈와 비슷하게 되어 있다.
상기 외부단자가 반도체소자 주표면의 투영면내에 배치되는 CSP의 종래기술에서는, 외부단자에 땜납 등의 금속범프가 이용되며, 프린트배선기판에 접속된다. 이와 같은 구조의 CSP에서 문제가 되는 것은, 납땜범프의 접속신뢰성이다.
반도체소자(실리콘(Si))의 선팽창계수는 3 ×10 - 6 /℃ 정도이고, 가장 일반적으로 사용되는 유리에폭시수지계의 프린트회로기판(FR-4 등)의 선팽창계수는 약 17 ×10 - 6 /℃이다. 이와 같이 양자의 선팽창계수가 크게 다른 경우, 반도체장치에 온도변화가 가해지면 외부단자인 땜납범프에 열일그러짐이 발생한다.
범프에 발생한 일그러짐은, 범프와 반도체장치의 랜드 혹은 프린트기판의 접합패드와의 접합계면부근에 집중하며, 온도변화를 계속 받는 것에 의해서, 이 부분에 균열을 발생시킨다. 범프의 접합부에 발생한 균열은 점차 성장하여, 언젠가는 범프의 접합부에 파괴가 발생한다. 외부단자인 범프가 파괴하면, 외부단자를 통한 반도체장치와 외부기기와의 전기적접속을 할 수 없게 되기 때문에, 반도체장치의 신뢰성을 현저하게 저하시키게 된다.
땜납범프의 피로파괴에 대해서 고려되어, 신뢰성이 높다고 생각되어지는 CSP형의 반도체장치는, 특표평6-504408호 공보에 기재된 반도체장치이다. 이 반도체장치에서는, 반도체소자의 주표면에 유연재(예를 들면 엘라스토머수지 : 상온에서 고무상 탄성을 가지는 고분자물질)로 이루어지는 저탄성의 접착부재를 통해서 시트상 부재를 접착하고 있다. 또, 봉입부재에도 접착부재와 탄성계수가 동일 정도의 재료를 사용하고 있다. 이 때문에, 반도체소자와 프린트배선기판의 선팽창계수차가 유연한 엘라스토머수지인 접착부재에 의해서 흡수되고, 그 결과 땜납범프에 가하는 열일그러짐이 작아진다.
그러나, 이 반도체장치에서는 유연재의 형성, 리드에 의한 내부배선의 접합 및 봉입부재에 의한 봉입 각각의 공정에 특별한 기술이 필요해진다. 따라서, 이 패키지를 본래의 반도체소자를 형성하는 웨이퍼프로세스를 이용하여 제조하는 경우에는, 새로운 제조설비를 준비할 필요가 있으며, 이것에 따른 공정수 증가를 합쳐서 제조코스트의 증가가 문제가 된다.
또, 이 종래의 반도체장치는, 리드 주위도 유연한 봉입부재로 덮어져 있기 때문에, 유연한 접착부재의 열변형에 의해서 리드에 아주 많은 변형이 작용하여,리드에 단선이 발생할 가능성이 있다.
땜납범프의 신뢰성향상과 제조코스트의 억제를 만족하고, 웨이퍼제조프로세스에서 반도체장치를 제조하는 CSP형 반도체장치의 예가 일경마이크로디바이스 1998년 4월호 「칩사이스실장의 우승후보 CSP를 싸게 만드는 방법이 등장」(164페이지 ∼ 167페이지)에 제안되어 있다.
이 종래의 반도체장치는, 반도체소자 위에 재배선을 형성하고, 재배선에 금속제의 비아포스트라고 불리우는 주상물을 형성하고, 비아포스트 주위를 수지로 봉입하고 있다. 땜납범프는 금속차단층을 통해서 봉입수지에서 노출하고 있는 비아포스트의 상면에 접합되고 있다. 이 반도체장치에서는 강성이 큰 비아포스트에 의해서 반도체장치 접합부근방의 땜납범프의 변형이 억제되고, 이 부분에 발생하는 일그러짐을 저감하는 효과를 얻을 수 있다. 그러나 반도체장치측 접합부의 일그러짐이 저감한 만큼, 반도체소자와 프린트기판의 선팽창계수 차이로 발생하는 일그러짐은, 프린트배선기판의 접합부에서 증가하게 되고, 반도체장치 전체로서 신뢰성의 향상을 꾀하는 것이 곤란하게 되어 있다.
플립칩실장기술에서도, 상기 CPS와 동일하게 외부단자가 되는 땜납범프의 접속신뢰성이 문제가 된다. 플립칩실장기술에 의한 땜납접속부신뢰성의 향상책으로서, 반도체소자의 패드 위에 금속박막을 통해서 설치한 제 1 금속층과 제 2 금속층에 의해서 외부단자가 되는 범프전극을 형성하고, 프린트배선기판의 접합패드에 접합하는 기술이, 특개평7-211722호 공보에 기재되어 있다.
본 종래기술에서는, 패드 위에 돌출한 제 1 금속층에 의해서, 범프전극높이를 높게 하고, 범프전극에 발생하는 열일그러짐을 저감할 수 있다. 그러나, 반도체소자를 플립칩실장기술에 의해서 수지재료를 기재로 하는 프린트배선기판에 실장하면, 상술한 반도체소자측과 프린트배선기판측 접속부분의 크기에 따라서, 접속부분의 사이즈가 작은 반도체소자측의 접속부에 열일그러짐이 집중하게 되어, 충분한 열일그러짐 저감효과를 얻을 수 있다.
또, 외부단자가 되는 범프전극의 배치는, 반도체소자의 패드배치에 의존하기 때문에, 프린트배선기판의 배선설계를 자유롭게 할 수 없고, 프린트배선기판의 공통화를 저해하는 요인이 된다.
본 발명은, 상기 과제를 극복하고, 특히 외부단자의 파단을 방지 ·억제하고, 신뢰성이 높은 반도체장치 및 반도체실장구조체를 제공하는 것을 목적으로 한다.
상술한 문제는, 반도체소자와, 패시베이션막과, 반도체소자의 패드에 접속하는 도전성배선과, 도전성배선에 이어지는 랜드와, 절연성의 보호막과, 외부단자를 구비한 반도체장치에서, 반도체장치와 프린트배선기판과의 선팽창계수차에 의해서 외부단자에 발생하는 일그러짐을 완화 ·저감하는 이하의 구성을 채용하는 것에 의해서 해결할 수 있다.
(1) 외부단자를 접합하는 랜드에 돌기를 형성하고, 이 돌기와, 땜납재료 등으로 형성하는 외부단자를 접합하고, 상기 보호막과 상기 랜드 사이에 상기 보호막을 개재시킨다.
상기 돌기와 외부단자의 접합은, 외부단자의 내부에 돌기가 돌출하도록 접합하는 것이 바람직하다.
반도체장치의 랜드는 강(Cu) 등의 금속재료에 의해서 형성되고 있고, 이 재료는 외부단자용 재료로 이용되는 땜납이나 반도체소자표면을 덮는 보호막보다 큰 강성을 가지고 있다. 상기와 같이 돌기와 외부단자가 접합되어 있으면, 반도체장치측의 접합부분근방에서 외부단자의 변형이 돌기에 의해서 구속되게끔 된다. 이것에 의해서, 반도체장치측 접합부분의 외부단자에 발생하는 열일그러짐을 작게할 수 있다.
또, 랜드와 반도체소자표면의 패시베이션막 사이에 보호막을 개재시킨다. 보호막은 수지재료로 형성되어 있고, 통상 랜드형성재료나 외부단자의 형성재료보다 탄성계수가 작게 되어 있다. 탄성계수가 작은 보호막이 외부단자를 접합하는 랜드와 반도체소자표면의 패시베이션막의 사이에 개재하고 있으면, 반도체장치와 프린트배선기판의 선팽창계수차에 의해서 외부단자에 발생하는 변형을, 보호막의 변형에 의해서 완화할 수 있다. 이것에 의해서 반도체장치측 및 프린트배선기판 양쪽의 접합부에 발생하는 일그러짐을 저감할 수 있다.
(2) 또, 상기 전도성 배선을, 반도체소자의 패드에 접속하는 제 1 도전성배선과, 상기 제 1 도전성 배선과 랜드에 접속하는 제 2 도전성배선에 의해서 구성한다. 또, 상기 보호막을 상기 제 1 도전성 배선과 상기 제 2 도전성 배선에 접하는 제 1 보호막과, 상기 외부단자형성면측에 노출면을 가지는 제 2 보호막으로 구성한다.
또, 바람직하게는, 상기 랜드에 돌기를 형성하고, 상기 외부단자와 돌기를접합한다.
더 바람직하게는, 상기 구성의 반도체장치에서, 상기 제 1 도전성 배선과 상기 제 2 도전성 배선을 상기 랜드이 바로 밑을 제외하는 부분으로 접속한다.
상기와 같은 구성에 의해서, 제 1 도전성 배선과 제 2 도전성 배선은 반도체장치의 두께방향에 층상으로 배치되고, 제 2 도전성배선에 이어지는 랜드와 반도체소자와의 사이에 보호막을 개재시킬 수 있다. 이것에 의해서, 반도체장치측 및 프린트배선기판측 양쪽의 접합부에 발생하는 일그러짐을 저감시킬 수 있다.
또, 도전성 배선은 보호막보다 강성이 큰 강(Cu) 등의 금속재료로 형성되기 때문에, 제 1 도전성 배선과 제 2 도전성 배선의 접합부가 랜드의 투영면내에 있으면, 보호막에 의한 일그러짐완화효과가 없어지게 된다. 따라서, 제 1 도전성 배선과 제 2 도전성 배선의 접속은 랜드의 투영면 바깥 부분에서 행하는 것이 바람직하다.
또, 바람직하게는 제 2 보호막은 제 1 보호막보다 탄성계수가 큰 재료로 형성한다. 이것에 의해서, 제 2 도전성 배선의 변화량을 저감할 수 있으므로, 단선발생을 방지할 수 있다.
(3) 또, 상기 절연성 보호막을, 상기 반도체소자와 상기 랜드 사이에 있어서, 상기 랜드에 접하는 제 1 보호막과 상기 외부단자형성면측에 노출면을 가지는 제 2 보호막에 의해서 구성한다.
상술한 바와 같이 상기 랜드에 접하도록 제 1 보호막을 설치한다. 제 1 보호막은 폴리이미드 등의 수지재료로 구성되어 있고, 통상 랜드형성재료나 외부단자의재료보다 탄성계수가 작게 되어 있다. 탄성계수가 작은 제 1 보호막이 외부단자를 접합하는 랜드에 접하도록 설치되어 있으면, 반도체장치와 프린트배선기판의 선팽창계수 차이에 의해서 외부단자에 발생하는 변형을, 제 1 보호막 변형에 의해서 완화할 수 있다. 이것에 의해서, 반도체장치측 및 프린트배선기판측 양쪽의 접합부에 발생하는 일그러짐을 저감할 수 있다. 제 2 보호막은 외부단자형성면에 노출하고, 도전성 배선과 랜드의 외부단자형성면측에 접하도록 형성하고, 도전성 배선 및 랜드를 보호한다.
또, 바람직하게는, 제 2 보호막은 제 1 보호막보다 탄성계수가 큰 재료로 형성한다. 이것에 의해서 도전성배선의 변화량을 저감할 수 있으므로, 단선발생을 방지할 수 있다.
(4) 바람직하게는, 상술한 반도체장치에서, 상기 돌기는 상기 랜드의 투영면내에 있고, 랜드의 끝부분보다 외측에 배치한다.
상술한 바와 같이 온도변화에 따라서 외부단자에 발생하는 열일그러짐은, 강성이 큰 돌기에 의한 외부단자의 변형구속에 의해서 저감하지만, 반도체장치와 프린트배선기판의 선팽창계수 차이에 의해서 생기는 변형은 돌기자체에 작용하도록 된다. 돌기 변형은 돌기가 형성되어 있는 랜드와 보호막의 계면에 응력을 발생시키고, 특히 랜드의 끝부분에 응력이 집중하여, 이 부분부에서 보호막의 균열이 발생하는 경우가 있다. 이 보호막 균열을 방지하기 위해, 랜드 끝부분이 돌기 끝부분보다 외측이 되도록 배치한다. 이것에 의해서, 랜드와 보호막의 접촉면적이 증가하고, 양자의 계면에 발생하는 응력을 넓은 면적에서 분담하기 때문에, 랜드끝부분에집중하는 응력을 완화할 수 있게 된다.
(5) 또, 바람직하게는, 상술한 반도체장치의 돌기와 외부단자와의 접합을, 돌기표면에 설치된 금속박막을 통해서 접합하도록 한다.
외부단자가 접합되는 돌기의 접합부분에 금(Au), 니켈(Ni) 등의 금속박막을 형성하면, 접합신뢰성의 향상을 꾀할 수 있다.
(6)상술한 반도체장치를, 외부단자를 통해서 프린트배선기판에 실장한 반도체실장구조체에 있어서, 프린트배선기판의 접합패드와 외부단자의 외부단자배열방향의 접합면적을, 상기 돌기와 외부단자와의 외부단자배열방향의 접합면적보다 커지도록 반도체실장구조체를 구성한다.
(7)또, 상술한 반도체장치를, 외부단자를 통해서 프린트기배선기판에 실장한 반도체실장구조체에서, 프린트배선기판의 접합패드와 외부단자의 접합부 주위를 수지로 덮어 반도체실장구조체를 구성한다.
반도체장치측 및 프린트배선기판측의 각 접합부에 발생하는 일그러짐을 비교한 경우, 반도체장치에 형성되어 있는 탄성체의 제 1 보호막에 인접하고, 더욱이 상기 돌기가 형성되어 있는 반도체장치측보다 프린트배선기판측의 접합부에 발생하는 일그러짐이 상대적으로 커진다. 프린트배선기판측의 접합부에 발생하는 일그러짐을 저감하기 때문에, 본 발명에서는, 프린트배선기판의 접합패드와 외부단자의 외부단자배열방향의 접합면적을, 상기 돌기와 외부단자의 외부단자열 방향의 접합면적부분의 면적이 커지는 동시에 감소한다. 이것은 접합면적을 확대하기 위해서 반도체장치의 랜드, 혹은 프린트배선기판의 접합패드의 사이즈를 크게 하면, 접합부분의 강성이 증대하게 되고, 땜납의 변형량이 감소하기 때문이다. 상술한 바와 같이, 프린트기판측의 접합부에 발생하는 일그러짐을 저감하고, 패키지측 접합부의 일그러짐과의 차이를 작게할 수 있다. 이것에 의해서 반도체실장구조체의 신뢰성을 전체로서 향상하는 것이 가능해진다.
또, 프린트배선기판의 접합패드와 외부단자와의 접합부 주위를 수지로 덮도록 한다. 상기 접합부분에 발생하는 일그러짐은, 외부단자와 수지의 계면에도 분산하게 디어, 외부단자와 접합패드의 접합부분에 발생하는 일그러짐이 저감한다. 이것에 의해서 패키지측 접합부분에 발생하는 일그러짐의 차이를 작게할 수 있어서, 반도체실장구조체의 신뢰성을 전체로서 향상시킬 수 있다.
본 발명을 보다 상세하게 설명하기 위해서, 첨부 도면에 따라서 이것을 설명한다.
도 1은 본 발명에 의한 반도체장치의 제 1 실시예를 나타내는 단면도이다. 또, 도 2는 도 1에 나타낸 반도체장치의 보호막의 일부를 제거한 상태의 평면도이다. 도 1의 단면도는, 도 2에 나타내는 A - A 단면위치에서 단면을 나타내고 있다.
도 1 및 도 2와 같이, 본 발명의 제 1 실시예인 반도체장치는, 반도체소자 (1)와, 반도체장치표면(1a) 위의 패드(2) 표면이 노출하도록 형성되어 있는 패시베이션막(3)과, 패드(2)에 접속하는 도전성배선(4)과, 도전성배선(4)에 이어지는 랜드(5)와, 랜드(5)에 설치된 돌기(6)와, 외부단자(8)을 구비하고 있다.
패드(2)는 반도체소자표면(1a)의 중앙부분에 종열로 배치되어 있고, 패드(2)에 접속되는 도전성 배선(4)은 반도체소자표면(1a) 위에서 돌기(6)가 형성되어 있는 랜드(5)까지 연장되어 있다. 보호막(7)은, 반도체소자(1a) 위에서 패시베이션막 (3)과 도전성 배선(4)와 랜드(5) 및 돌기(6)의 일부를 덮는 동시에, 랜드(5)와 패시베이션막(3) 사이에도 설치되어 있고, 보호막의 개재부(7a)를 형성하고 있다. 돌기(6)의 일부는 보호막(7)보다 돌출하고 있고, 이 돌출부분(6a)와 외부단자98)이 접합하고 있다. 반도체소자(1)의 패드(2)와 외부단자(8)은, 도전성배선(4), 랜드 (5), 돌기(6)를 경유하여 전기적으로 접속되어 있다.
도전성 배선(4)에는, 동(Cu) 혹은 알루미늄(Al), 금(Au), 은(Ag) 등의 재료가 단독 또는 복수의 재료를 이용한 합금상태로 이용된다. 또, 표면에 니켈(Ni),크롬(Cr) 등의 도금을 가하는 경우도 있다. 도전성 배선(4)에 이어지는 랜드(5)도 상기 도전성 배선과 동일 재료로 형성한다.
외부단자(8)에는, 땜납(solder)재료(예를 들면, Pb - Sn계 공정땜납, Sn - Ag - Cu계 땜납) 등을 사용하고, 구상의 땜납재 혹은 페이스트상의 땜납재를 돌기의 돌출부(6a) 위에 얹어 놓은후, 땜납을 용융시켜서 랜드(5)와 접합시킨다.
보호막(7)에는 액상 혹은 필름상의 폴리이미드수지 폴리에테르이미드수지, 아크릭변성에폭시수지, 고무를 배합한 에폭시수지, 실리콘수지 등이 이용된다.
도전성 배선(4) 및 랜드(5)에 이용하는 재료의 탄성계수는, 예를 들면 동(Cu)의 경우는 110 GPa 정도이다. 보호막(7)에 이용할 수 있는 예를 들면, 실온에서의 폴리이미드수지의 탄성계수는 1 ∼ 9 GPa정도이고, 보호막(7)을 형성하는 재료의 탄성계수는, 랜드(5)를 형성하는 재료보다 작아져 있다. 이밖에 보호막(7)의 탄성계수는, 재료의 선택에 의해서 더 작게 할 수 있다.
이상과 같이, 본 발명의 제 1 실시예에서의 반도체장치에 의하면, 랜드(5)에 형성한 돌기(6)의 돌출부(6a)에 외부단자(8)가 접합되어 있으면, 반도체장치를 프린트배선기판에 실장한 상태에서 온도변화가 가해진 경우, 반도체장치측의 돌기(6)와 외부단자(8)의 접합부근방에서 외부단자(8)의 변화가 돌기(6)에 의해서 구속되고, 변형량을 작게할 수 있다. 이것에 의해서, 반도체장치측 접합부근방의 외부단자(8)에 발생하는 열일그러짐을 작게할 수 있다.
또, 랜드(5)와 반도체소자표면(1a) 위의 패시베이션막(3) 사이에 보호막(7)의 개재부(7a)를 설치하는 것에 의해서, 반도체장치와 프린트배선기판의 선팽창계수 차이에 의해서 외부단자(8)에 발생하는 변형을, 랜드(5)의 구성재료보다 저탄성인 보호막의 개재부(7a)의 변형에 의해서 완화할 수 있고, 반도체장치측 및 프린트배선기판측 양쪽의 접합부에 발생하는 일그러짐을 저감할 수 있다.
이것들에 의해서, 반도체장치를 프린트배선기판에 실장한 상태에서 온도변화가 가해진 경우의, 외부단자접합부에서 발생하는 단선불량을 방지하는 것이 가능해지고, 신뢰성이 높은 반도체장치 및 반도체실장구조체를 실현할 수 있다.
또, 본 발명의 제 1 실시예에서 반도체장치에 의하면, 반도체소자표면(1a)에 도전성 배선(4)을 형성하고, 패드(2)와는 떨어진 장소에 설치한 랜드(5) 위의 돌기 (6)와 외부단자(8)를 접속하기 때문에, 외부단자(8)의 접합부분보다 반도체장치내부에 수분이 침입해도, 패드(2)까지 수분이 칩입하는 것을 방치할 수 있어서, 패드 (2)의 부식에 의한 전기적 도통불량의 발생을 억지하는 것이 가능해진다.
또, 외부단자(8)를 접합하는 랜드(5)를 패드(2) 위에서 떨어진 장소에 형성하는 것에 의해서, 랜드(5) 사이즈를 패드(2)보다 크게할 수 있고, 외부단자(8)와 랜드(5) 혹은 본 실시예에 나타낸 돌기(6)와의 접합면적을 크게할 수 있다. 접합면적이 커진면 반도체장치와 프린트배선기판의 선팽창계수 차이에 의해서 외부단자접합부에 발생하는 일그러짐을 넓은 면적으로 부담하도록 되기 때문에, 균열발생의 기점이 되는 접합부 끝부분의 일그러짐을 저감할 수 있는 효과도 얻을 수 있다.
랜드(5) 위에 형성한 돌기(6)의 돌출부(6a)와 외부단자(8)의 접합은, 외부단자(8)의 재료로 이용되는 땜납재료를 용융시켜서 실시한다. 이때 돌기(6)와 외부단자(8)의 접합성을 향상시키기 위해서, 돌기(6)의 접합장소인 돌출부(6a)에 금속박막을 도금 등에 의해 형성해도 좋다. 금속박막에는 금(Au), 니켈(Ni) 등의 재료를 이용한다.
도 2는 도 1에 나타낸 본 발명의 제 1 실시예에서의 반도체장치의 제조방법을 설명하기 위한 단면도이다.
패드(2)와, 패드(2)의 일부를 노출시켜서 반도체소자표면(1a)을 덮는 패시베이션막(3)이 형성된 반도체소자(1)의 표면(1a(a))에, 폴리이미드수지 등의 보호막 (7)을 포팅법, 인쇄법, 혹은 필름상 재료의 첩부 등에 의해서 형성한다(b). 도전성 배선(3)을 패드(2)에서 보호막(7)의 표면 위까지 형성하고, 이것과 동시에 보호막 (7)의 표면 위에 랜드(5)를 설치한다(c). 도전성 배선(3) 및 랜드(5)는 도금법 혹은 스퍼터링법에 의해서 형성한다. 반도체소자표면(1a) 위에 설치된 보호막(7)은 랜드(5)와 반도체소자표면(1a)의 표면의 사이이고, 보호막의 개재부(7a)가 된다. 또, 반도체소자표면(1a) 표면 위의 도전성배선(4)와 랜드(5)를 덮도록 보호막(7)을 형성하고(d), 랜드(5)의 표면이 노출하도록 보호막(7)에 표면(7b)에서 개구부(13)을 형성하는(e) 개구부(13)의 형성에는, 개구부(13)의 비형성여역을 마스크로 덮고, 에칭법에 의해서 개구부(13)을 형성한 후에 마스크를 제거하는 방법 혹은 레이저에 의한 구멍형성방법 등을 이용한다. 개구부(13)에 동(Cu) 등의 금속재료를 스퍼터법 혹은 도금법에 의해서 충전하고, 랜드(5) 위에 돌기(6)을 형성한다(f). 보호막(7)을 표면(7b)에서 에칭 등에 의해서 깍아 내고, 돌기(6)의 일부를 보호막(7)의 표면(7a)에서 돌출시키서 돌출부(6a)를 형성하고(g), 돌기(6)의 돌출부(6a)와 땜납재료로 이루어지는 외부단자(8)을 접합하고(h), 소정 사이즈로 절단하여, 본발명의 제 1 실시예에 나타낸 반도체장치를 얻는다.
상기 도 2에 나타낸 본 발명에 의한 반도체장치의 제조방법은, 웨이퍼상태에서 반도체소자를 제조하는 것과 동일 제조방법이다.
이밖에, 보호막(7)에는 반도체소자의 사이즈나 외부단자의 단자배치와 단자수에 따라서 선택한 탄성계수를 가지는 상기 재료등을 사용하지만, 보호막의 개재부(7a)의 변형에 의해서 접합부에 발생하는 일그러짐의 완화효과를 높이기 위해서는, 탄성계수가 작은 재료, 바람직하게는, 0.5 GP ∼ 3 GPa의 범위내에 있는 재료를 이용한다. 또, 이것들은 저온(-50℃정도)에서 상기 탄성계수의 값을 가지고 있는 것이 바람직하다. 또, 일그러짐저감효과를 얻기 위해서는, 도 1(a)에 나타내는 개재부(7a)의 두께(a)를 어느정도 확보할 필요가 있다. 랜드(5)와 패시베이션막 사이에 개재하는 보호막의 개재부(7a)의 두께는, 보호막(7)에 이용하는 재료의 탄성계수에 의해서 바꾸는 것이 바람직하며, 보호막(7)의 탄성계수가 커지는 동시에, 개재부(7a)는 두껍게 형성할 필요가 있다. 예를 들면, 상술한 폴리이미드수지를 보호막(7)로서 사용하는 경우는, 폴리이미드수지 중에서 탄성계수가 1GPa ∼ 3 GPa 정도인 재료를 선택하여 사용하는 것이 바람직하며, 이 경우의 개재부(7a)의 두께는 20㎛ 이상으로 하는 것이 바람직하다.
또, 보호막(7)의 구성은 단일 재료로 구성되어 있어도 좋고, 복수의 재료의 층상구조라도 좋다. 이 경우엣도, 보호막전체로서의 탄성계수의 값은 상기 범위 (0.5 GPa ∼ 3 GPa)에 있는 것이 바람직하다.
도 3은 도 1에 나타낸 제 1 실시예에서의 반도체장치를, 프린트배선기판에실장한 본 발명에 의한 반도체실장구조체의 제 1 실시예를 나타내는 단면도이다.
도 3에 나타낸 반도체장치(12)는 외부단자(8)가 설치된 평면측을 프린트배선기판(9)와 대향시키고, 프린트배선기판(9)의 표면에 설치되어 있는 접합패드(10)와 외부단자(8)을 접합하는 것에 의해서 프린트배선기판과 기계적 및 전기적으로 접속한다. 이 밖에, 프린트배선기판(9) 표면의 접합패드(10)가 형성되어 있지 않은 부분에는, 프린트배선기판(9)의 도시되어 있지 않은 내부배선을 보호하기 위한 레지스트막(11)이 형성되어 있다.
프린트배선기판(9)에는, 에폭시수지를 기재로하여 유리포를 배합한 유리/에폭시기판(예를 들면 FR - 4)이 대표적이지만, 에폭시수지 대신에 BT수지, 아라미드수지 등을 이용한 기판도 사용된다.
도 3에 나타내는 랜드(5) 위에 설치한 돌기(6)의 외부단자(8)와 접합하는 돌출부(6a)의 높를 b, 프린트기판(9)의 접합패드(10)이 외부단자(8)과 접합하는 높이를 c로 한 경우, 제 1 실시예에서의 반도체장치에서는 b ≥c로 하는 것이 바람직하다.
상술한 본 발명의 제 1 실시예에서의 반도체장치와 같이, 랜드(5) 위에 설치한 돌기(6)의 일부를 외부단자(8) 내부에 돌출시켜서 접합하면, 이 부분에 발생하는 일그러짐을 저감할 수 있다. 동시에, 프린트배선기판(9) 측의 접합부에서도 접합패드(10)이 외부단자(8) 내부에 돌출한 상태로 접합하는 것에 의해서, 접합부에 발생하는 일그러짐을 저감할 수 있다.
도 1에 나타낸 바와 같이 랜드(5) 위의 돌기(6) 및 보호막의 개재부(7a)를형성하고 있지 않은 반도체장치를 프린트배선기판에 실장하면, 프린트배선기판의 선팽창계수가 외부단자(8)에 이용되는 땜납재료의 선팽창계수에 가깝다는 점과, 프린트배선기판은 반도체소자(1)가 대부분을 차지하는 반도체장치보다 저탄성인 점에서, 프린트배선기판의 외부단자접합부에 발생하는 일그러짐이 반도체장치측에 발생하는 일그러짐보다 작아진다. 상술한 제 1 실시예에서의 반도체장치에서는, 랜드 (5)에 형성한 돌기(6)와 외부단자(8)을 접합하는 것에 의해서, 접합부분의 강성을 크게하고, 반도체장치측의 양접합부에 발생하는 일그러짐의 차이를 작게할 수 있다. 그러나, 프린트배선기판측 접합부에 있어서, 접합패드(10)이 외부단자(8) 내부로 돌출하여 접합하는 높이 c 를 크게 하면, 프린트배선기판측 접합부의 일그러짐은 저감하지만, 상대적으로 반도체장치측 접합부의 일그러짐이 증가하게 된다. 따라서, 돌출부(6a)의 높이를 b 를, 프린트기판(9)의 접합패드(10)이 외부단자(8)과 접합하는 높이를 c 와 동등, 혹은 크게 한 경우에, 양접합부에 발생하는 일그러짐 차이를 작게할 수 있고, 전체로서 신뢰성의 향상을 꾀할 수 있게 된다.
또, 본 발명에 의한 반도체장치의 제 1 실시예에서는, 프린트배선기판(9)의 접합패드(10)와 외부단자(8)의 평면방향, 즉, 외부단자배열 방향의 접합면적을, 반도체장치(12)의 랜드(5) 위에 설치한 돌기(6)의 외부단자(8)와 접합하는 돌출부 (6a)의 접합면적보다 크게하는 것이 바람직하다. 본 실시예에서는, 돌기(6) 및 접합패드(10)의 평면형상을 원형으로 하고 있고, 프린트배선기판의 접합면적을 반도체장치측보다 크게 하기 위해서, 돌기(6)의 돌출부(6a)의 직경을 d, 프린트배선기판(9)의 접합패드의 직경을 e로 하면, e ＞ d 가 되도록 한다.
프린트배선기판측의 접합면적을 반도체장치측 보다 크게하는 것에 의해서, 접합패드(10)의 강성이 증가하고, 프린트배선기판측의 외부단자결합부에 발생하는 일그러짐을 저감한다. 그리고, 프린트배선기판 측의 외부단자접합부에 발생하는 일그러짐과, 돌기(6)의 돌출부(6a)와의 접합에 의해서 저감한 반도체장치측의 외부단자접합부에 발생하는 일그러짐과의 차이를 작게할 수 있다. 이것에 의해서, 온도변화가 가해진 경우의, 반도체장치측, 프린트배선기판측 양쪽의 외부단자접합부에서 발생하는 단선불량을 방지하는 것이 가능해지고, 전체로서 신뢰성이 높은 반도체실장구조체를 실현할 수 있다.
도 4는 도 1에 나타낸 반도체장치를 프린트배선기판에 실장한 반도체실장구조체의 다른 모양을 나타내는 단면도이다.
도 4에 나타내는 반도체실장구조체에서는, 프린트배선기판(9)의 반도체장치실장면(9a)에, 적어도 외부단자(8)와 접합패드(10)의 접합부분 주위를 덮도록 보강수지(14)를 설치하고 있다.
보강수지(14)에는, 에폭시수지 혹은 에폭시수지에 실리카입자를 충전한 재료등이 이용되고 있다. 보강수지(14)의 형성은, 반도체장치(20)를 프린트배선기판(9)에 실장한 후, 액상수지를 프린트배선기판표면(9a)로 흘려 집어 넣어, 가열, 경화시키는 것에 의해서 실시한다.
프린트배선기판(9)의 접합패드(10)과 외부단자(8)의 접합부분을 일그러짐을 보강수지(14)로 완화할 수 있고, 발생하는 일그러짐이 감소한다. 프린트배선기판측의 외부단자접합부가 일그러짐이 감소하면, 돌기(6)의 돌출부(6a)와 외부단자(8)의접합, 및 보호막의 개재부(7a)의 형성에 의해서 감소한 반도체장치측의 외부단자접합부에 발생하는 일그러짐과의 차이가 없어져서, 반도체장치 전체로서 외부단자접합부에 발생하는 일그러짐을 작게할 수 있게 된다.
도 5는 본 발명에 의한 반도체장치의 제 2 실시예를 나타내는 단면도이다.
도 5에 나타내는 제 2 실시예인 반도체장치의 기본적인 구성은, 도 1에 나타낸 제 1 실시예와 같지만, 제 1 실시예와 다른 점은, 돌기(6)의 보호막(7)으로 둘러쌓인 부분(6b)이, 외부단자(8)와의 접합부인 돌출부(6a)보다 세세하게 되어 있고, 이것에 의해서 돌기(6)의 돌출부(6a)의 투영면내에는, 보호막(7)의 개재부(7C)를 형성한 것이다.
본 발명의 제 2 실시예의 반도체장치에 의하면, 돌출부(6a)의 투영면내에 보호막(7)의 개재부(7c)를 설치하는 것에 의해서, 반도체장치와 프린트배선기판의 선팽창계수 차이에 의해서 외부단자(8)에 발생하는 변형을, 랜드(5)의 구성재료보다 저탄성인 보호막(7)의 개재부(7c)의 변형에 의해서 완화할 수 있고, 반도체장치측 및 프린트배선기판 양측의 접합부에 발생하는 일그러짐을 저감할 수 있다.
도 6은 도 5에 나타낸 본 발명의 제 2 실시에의 반도체장치의 제조방법을 설명하기 위한 단면도이다.
패드(2)와, 패드(2)의 일부를 노출시켜서 반도체소자표면(1a)에 (a), 도전성배선(4)을 패드(2)에서 보호막(7)의 표면 위까지 도금법 혹은 스퍼터법에 의해서 형성하고, 이것과 동시에 보호막(7)의 표면 위에 랜드(5)를 설치한다(b). 도전성 배선(4)과 랜드(5)와 패시베이션막(3)을 덮도록, 보호막(7)을 포팅법, 인쇄법, 혹은 첩부법에 의해서 형성한다(c). 또, 랜드(5)의 표면이 노출하도록 보호막(7)에 표면(7b)에서 개구부(13)를 레이저 혹은 에칭등에 의해서 형성한다(d). 개구부(13) 및 보호막(7)의 표면(7b)에 동(Cu) 등의 금속재료(18)를 스퍼터법 혹은 도금법에의해서 형성하는(e) 개구부(13) 내부의 금속재료는, 돌기(6)가 된다. 보호막(7)의 표면(7b)에 레지스트막(16)을 형성하고(f), 불필요한 금속재료(18)을 에칭등에 의해 제거하고, 돌기(6)의 돌출부(6a)를 형성한다(g). 돌출부(6a)는 보호막(7)에 덮여진 돌기(6b) 부분보다 평면방향 사이즈가 커지도록 형성되어 있고, 돌출부(6a)와 반도체소자표면(1a) 사이에 보호막의 개재부(7c)가 형성된다. 돌기(6)의 돌출부(6a)와 외부단자(8)를 접하하고(h), 소정사이즈로 절단하여, 본 발명의 제 2 실시예에 나타낸 반도체장치를 얻는다.
상기 도 6에 나타낸 본 발명에 의한 반도체장치의 제조방법은, 웨이퍼상태에서 반도체소자를 제조하는 것과 동일한 제조방법이다.
도 7은 본 발명에 의한 반도체장치의 제 3 실시예를 나타내는 단면도이다.
도 7에 나타내듯이, 본 발명의 제 3 실시예인 반도체장치는, 반도체소자(1)와, 반도체장치표면(1a) 위의 패드(2) 표면이 노출하도록 형성되어 있는 패시베이션막(3)과, 패드(2)에 접속하는 도전성 배선(4)과, 도선성 배선(4)에 이어지는 랜드(5)와, 제 1 보호막(7) 및 제 2 보호막(15)과, 외부단자(8)를 구비하고 있다.
패드(2)는 반도체소자표면(1a) 위에 배치되어 있는 제 1 도전성 배선(4a)과, 랜드(5)에 접속하여 있는 제 2 도전성 배선(4b)로 구성되어 있다. 제 1 보호막(7)은, 반도체소자표면(1a) 위에서 패시베이션막(3)과 제 1 도전성배선(4a)과 제 2 도전성배선(4b)의 일부를 덮도록 설치되어 있다. 제 2 보호막(15)은, 제 2 도전성배선(4b)와, 랜드(5)의 외부단자접합면(5a)를 제외하는 부분을 덮고 있다. 제 1 도전성배선(4a)와 제 2 도전성배선(4b)는, 제 1 보호막(7)을 통해서 층상으로 배치되어 있고, 제 2 도전성배선에 이어지는 랜드(5)와 패시베이션막(3) 사이에는, 제 1 보호막의 개재부(7a)가 형성되어 있다. 외부단자(8)는 랜드의 외부단자접합면(5a)에 접합된다. 반도체소자(1)의 패드(2)와 외부단자(8)는, 도전성배선(4), 랜드(5)를 경유하여 전기적으로 접속되어 있다. 제 1 도전성배선(4a)과 제 2 도전성배선(4b)은, 제 2 도전성배선(4b)의 일부이고 제 1 보호막(7)의 두께방향으로 연장되도록 형성한 수직배선(4c)에 의해서 전기적으로 접속되어 있다.
제 1 보호막(7)에는 액상 혹은 필름상의 폴리이미드수지, 폴리에테르이미드수지, 아크릭변성에폭시수지, 고무를 배합한 에폭시수지, 실리콘수지 등이 이용된다.
제 2 보호막(15)에는 액상 혹은 필름상의 폴리이미드수지, 에폭시수지, 유리 등의 충전제를 충전한 에폭시수지등이 이용된다.
도전성배선(4) 및 랜드(5)에 이용하는 재료의 탄성계수는, 예를 들면 동(Cu)의 경우는 110 GPa정도이다. 제 1 보호막(7)에 이용할 수 있는 예를 들면 상기 폴리이미드수지의 실온에서의 탄성계수는 1 ∼ 9 GPa정도이고, 제 1 보호막(7)을 형성하는 재료의 탄성계순느, 랜드(5)를 형성하는 재료보다 작게 되어 있다. 이밖에, 제 1 보호막(7)의 탄성계수는, 재료의 선택에 의해서 더 작게할 수 있다.
도 8은 도 7에 나타낸 제 3 실시예의 반도체장치를, 프린트배선기판에 실장한 반도체실장구조체의 단면도이다.
도 7에 나타낸 반도체장치(12)는, 외부단자(8)이 설치된 평면측을 프린트배선기판(9)과 대향시키고, 프린트배선기판(9)의 표면에 설치되어 있는 접합패드(10)와 외부단자(8)를 접합하는 것에 의해서 프린트배선기판과 기계적 및 전기적으로 접속된다.
이상과 같이, 본 발명의 제 3 실시예의 반도체장치에 의하면, 제 1 도전성배선(4a)과 제 2 도전성배선(4b)를 층상으로 배치하는 것에 의해서, 랜드(5)와 반도체소자표면(1a) 위의 패시베이션막(3)과의 사이에 제 1 보호막(7)의 개재부(7a)를 설치할 수 있다. 이것에 의해서, 반도체장치와 프린트배선기판의 선팽창계수 차이에 의해서 외부단자(8)에 발생하는 변형을, 랜드(5)의 구성재료보다 저탄성인 보호막(7)의 개재부(7a)의 변형에 의해서 완화할 수 있고, 반도체장치측 및 프린트배선기판측 양쪽의 접합부에 발생하는 일그러짐을 저감할 수 있다.
따라서, 반도체장치를 프린트배선기판에 실장한 상태에서 온도변화를 가한 경우의, 외부단자접합부에서 발생하는 단설불량을 방지하는 것이 가능해지고, 신뢰성이 높은 반도체장치 및 반도체실장구조체를 실현할 수 있다.
제 1 보호막(7)은, 외부단자(8)에 발생하는 열일그러짐을 저감하기 위해서, 상술한 재료 가운데, 비교적 저탄성재료를 선택한다. 한편, 제 2 보호막(15)은, 제 1 보호막(7)을 구성하는 재료보다 탄성계수가 큰 재료로 구성하는 것이 바람직하다.
일반적으로, 수지재료에서는, 탄성계수가 작아지면, 선팽창계수가 커지는 경향이 있다. 도 7에 나타낸 반도체장치가 온도변화를 받으면, 탄성계수가 작은 제 1 보호막(7)에는, 수축과 팽창에 의한 변형이 생기게 된다. 이 변형에 의해서, 제 1 보호막(7)에 접하는 도전성배선(4)에도 변형이 생기고, 도전성배선(4)과 패드(2)의 접합부, 혹은 도전성배선(4)의 굴곡부 등에서 단선이 발생할 가능성이 있다. 도전성배선(4)의 상부에 접하는 제 2 보호막(15)을 제 1 보호막(7)보다 탄성계수가 큰 재료로 구성하는 것에 의해, 제 2 보호막(15)에 의한 도전성배선(4)의 변형구속력이 증가한다. 이것에 의해서, 도전성배선(4)의 변형량을 감소할 수 있고, 단선발생을 방지할 수 있다.
도 9는 본 발명에 의한 반도체장치의 제 4 실시예를 나타내는 단면도이다.
도 9에서, 반도체장치의 구성은 도 7에 나타낸 제 3 실시예의 반도체장치과 거의 동일하지만, 다른 점은 랜드(5) 위에 돌기(6)를 형성하고, 제 2 보호막(15)보다 돌출한 돌출부(6a)와 외부단자(8)를 접합했다는 점에 있다.
도 10에 나타낸 반도체장치(12)는, 외부단자(8)가 설치된 평면측을 프린트배선기판(9)과 대향시키고, 프린트배선기판(9)의 표면에 설치되어 있는 접합패드(10)과 외부단자(8)를 접합하는 것에 의해서 프린트배선기판과 기계적 및 전기적으로 접속된다.
상기와 같이, 랜드(5)에 형성한 돌기(6)의 돌출부(6a)에 외부단자(8)가 접합되어 있으면, 반도체장치를 프린트배선기판에 실장한 상태에서 온도변화가 가해진 경우, 반도체장치측의 돌기(6)에 의해서 구속되고, 변형량을 작게할 수 있다. 이것에 의해서, 반도체장치측 접합부근방의 외부단자(8)에 발생하는 열일그러짐을 작게할 수 있다.
도 11은 도 9에 나타낸 본 발명의 제 4 실시예의 반도체장치의 제조방법을 설명하기 위한 단면도이다. 이밖에, 도 7에 나타낸 본 발명의 제 3 실시예에 의한 반도체장치도, 도 11에 나타내는 방법에서 돌기(6)를 형성하는 공정을 생략하는 것에 의해서 제조할 수 있다.
패드(2)와, 패드(2)의 일부를 노출시키켜서 반도체소자표면(1a)를 덮는 패시베이션막(3)이 형성된 반도체소자(1)의 표면(1a)에 (a), 패드(2)에 접속한 제 1 도전성배선(4a)을 도금법 혹은 스퍼터법에 의해서 형성한다(b). 제 1 도전성배선(4a)과 패시베이션막(3)을 덮도록, 제 1 보호막(7)을 포팅법, 인쇄법, 혹은 첩부법에 의해서 형성한다(c). 제 1 보호막(7)의 표면(7b)에서 제 1 도전성배선(4a)의 표면에 달하는 개구부(13)를 레이저 혹은 에칭등에 의해서 형성한다(d).
개구부(13) 및 제 1 보호막(7)의 표면(7b)에 동(Cu) 등의 금속재료(18)를 스퍼터법 혹은 도금법에 의해서 형성한다(e). 개구부(13) 내의 금속재료는, 수직배선(4c)이 된다. 제 1 보호막(7)의 표면(7b)에 형성한 금속재료(18)의 불필요부분을 에칭등으로 제거하고, 제 2 도전성배선(4b)과, 이것과 동시에 랜드(5)를 형성한다(f).
제 1 보호막(7)의 표면(7b)에 제 2 도전성배선(4b)과 랜드(5)를 덮는 제 2 보호막(15)을 형성하고 (g), 랜드(5)의 외부단자접합면(5a)가 노출하도록 제 2 보호막(15)에 개구부(13)를 형성한다(h). 이 개구부(13)의 내부에 동(Cu) 등을 충전하고, 돌기(6)를 형성하고 (i), 제 2 보호막(15)의 표면을 에칭등에 의해서 깍아서돌기(6)의 돌출부(6a)를 형성한다(j). 돌기(6)의 돌출부(6a)와 외부단자(8)를 접합하고(k), 소정 사이즈로 절단하여, 본 발명의 제 4 실시예를 나타낸 반도체장치를 얻는다.
상기 도 11에 나타낸 본 발명에 의한 반도체장치의 제조방법은, 웨이퍼상태에서 반도체소자를 제조하는 것과 동일한 제조방법이다.
이밖에, 제 1 보호막(7)에는 반도체소자의 사이즈나 외부단자의 단자배치와 단자수에 따라서 선택한 탄성계수를 가지는 상기와 같은 재료를 사용하지만, 제 1 보호막의 개재부(7a)의 변형에 의해서 접합부에 발생하는 일그러짐의 완화효과를 높이기 위해서는, 탄성계수가 작은 재료, 바람직하게는 0.5 GPa ∼ 3 GPa 범위내에 있는 재료를 이용한다. 또, 이것들은 저온(-50℃ 정도)에서, 상기 탄성계수의 값을 가지고 있는 것이 바람직하다. 또, 일그러짐 저감효과를 얻기위해서는, 도 7 및 도 9에 나타내는 개재부(7a)의 두께 a 를 어느정도 확보할 필요가 있다.
랜드(5)와 패시베이션막 사이에 개재하는 제 1 보호막의 개재부(7a)의 두께는, 제 1 보호막(7)에 이용되는 재료의 탄성계수에 의해서 바꾸는 것이 바람직하며, 제 1 보호막(7)의 탄성계수가 커지는 동시에, 개재부(7a)는 두껍게 형성할 필요가 있다. 예를 들면 상술한 폴리이미드수지를 제 1 보호막(7)으로 사용하는 경우는, 폴리이미드수지 속에서 탄성계수가 1GPa ∼ 3GPa 정도인 재료를 선택하여 사용하는 것이 바람직하며, 이 경우의 개재부(7a)의 두께는 20 ㎛ 이상으로 하는 것이 바람직하다.
또, 제 1 보호막(7)의 구성은 단일 재료로 구성되어 있어도 좋고, 복수의 재료의 층상구조로 해도 좋다. 이 경우에서도, 보호막전체로서의 탄성계수는 상기 범위(0.5 GPa ∼ 3 GPa )에 있는 것이 바람직하다.
도 12는 도 9에 나타낸 본 발명의 제 4 실시예에 의한 반도체장치를 프린트배선기판에 실장한 반도체실장구조체의 단면도이고, 프린트배선기판(9)의 접합패드(10)와 외부단자(8)의 평면방향, 즉 외부단자배열방향의 접합면적을, 반도체장치(12)의 랜드(5) 위에 설치한 돌기(6)의 외부단자(8)와 접합하는 돌출부(6a)의 접합면적보다 크게 하고 있다. 도 12에서는 돌기(6) 및 접합패드(10)의 평면형상을 원형으로 하고 있고, 프린트배선기판측의 접합면적을 반도체장치측보다 크게 하기 위해서, 돌기(6)의 돌출부(6a)의 직격을 d, 프린트배선기판(9)의 접합패드의 직경을 e 로 하면, e ＞ d 가 되도록 한다.
이상과 같이, 프린트배선기판측의 접합면적을 반도체장치측보다 크게하는 것에 의해서, 접합패드(10)의 강성이 증가하고, 프린트배선기판측의 외부단자접합부에 발생하는 일그러짐을 저감할 수 있다. 그리고, 프린트배선기판측의 외부단자접합부에 발생하는 일그러짐과, 돌기(6)의 돌출부(6a)와이 접합에 의해서 저감한 반도체장치측의 외부단자접합부에 발생하는 일그러짐과의 차이를 작게 할 수 있다. 이것에 의해서, 온도변화가 가해진 경우의, 반도체장치측, 프린트배선기판측 양쪽의 외부단자접합부에서 발생하는 단선불량을 방지하는 것이 가능하게 되어, 전체로서 신뢰성이 높은 반도체실장구조체를 실현할 수 있다.
또, 도 13은, 도 9에 나타낸 본 발명의 제 4 실시예에 의한 반도체장치를 프린트배선기판에 실장한 반도체실장구조체의 단면도이고, 프린트배선기판(9)의 반도체장치실장면(9a)에는, 적어도 외부단자(8)와 접합패드(10)의 접합부분 주위를 덮도록 보강수지(14)가 설치되어 있다.
보강수지(14)에는, 에폭시수지 혹은 에폭시수지에 실리카입자를 충전한 재료 등이 이용된다. 보강수지(14)의 형성은, 반도체장치(12)를 프린트배선기판(9)에 실장한 후, 액상의 수지를 프린트배선기판표면(9a)에 흘려 들어 넣고, 가열, 경화시키는 것에 의해서 실시한다.
이상과 같이, 프린트배선기판(9)의 접합패드(10)와 외부단자(8)의 접합부분을 보강수지(14)로 덮는 것에 의해, 프린트배선기판측의 외부단자접합부에 발생하는 일그러짐을 보강수지(14)로 완화할 수 있고, 발생하는 일그러짐이 감소한다. 프린트배선기판측의 외부단자접합부의 일그러짐이 감소하면, 돌출(6)의 돌출부(6a)와 외부단자(8)의 접합, 및 제 1 보호막의 개재부(7a)의 형성에 의해서 감소한 반도체장치측의 외부단자접합부에 발생하는 일그러짐과의 차이를 작게하는 것이 가능하게 된다.
이것에 의해서, 반도체장치를 프린트배선기판에 실장한 상태에서 온도변화가 가해진 경우의, 외부단자접합부에서 발생하는 단선불량을 방지하는 것이 가능해지고, 신뢰성이 높은 반도체장치 및 반도체실장구조체를 실현할 수 있다.
도 14는, 도 7 및 도 9에 나타낸 본 발명에 의한 반도체장치의 다른 모양을 나타내는 단면도이다.
도 14(A)에 나타낸 반도체장치의 기본구성은 도 7에 나타낸 반도체장치와 동일하고, 또, 도 14(B)에 나타낸 반도체장치의 기본구성은 도 9에 나타낸 반도체장치와 동일하지만, 다른 점은 반도체소자표면(1a)의 패시베이션막(3)과 제 1 도전성배선(4a)과의 사이에 제 3 보호막(17)을 설치하고 있는 점이다.
제 3 보호막(17)에는, 액상 혹은 필름상의 폴리이미드수지, 특히 감광성 폴리이미드수지나, 폴리에테르이미드수지, 에폭시수지, 아크릭변성에폭시수지, 고무를 배합한 에폭시수지, 실리콘수지 등이 이용된다. 제 3 보호막(17)은, 상술한 수지재료를 인쇄, 포팅, 스핀코트, 혹은 필름상으로 한 첩부 등에 의해서 형성한다.
도 14와 같이, 패시베이션막(3)과 제 1 도전성배선과의 사이에 제 3 보호막 (17)을 설치하는 것에 의해서, 반도체소자(1) 내부에 형성되어 있는 도시하지 않은 회로배선과 제 1 도전성배선(4a) 사이에 생기는 전기용량에 기인하여 발생하는 신호노이즈의 발생을 방지할 수 있다.
제 3 보호막(17)은, 반도체소자(1) 내부에 형성되어 있는 회로배선과 제 1 도전성배선(4a) 사이에 생기는 전기용량을 작게 하기 위해서, 두껍게 형성하는 것이 바람직하다. 제 3 보호막(17)의 두께는, 반도체소자의 성능이나 내부의 회로배선의 배치에 의해서 적의 선택할 필요가 있지만, 10 ㎛ 정도의 두께를 확보할 필요가 있다.
지금까지 나타낸 랜드(5)에 돌기(6)의 평면방향 사이즈 g 를 돌기(6)의 사이즈 d 보다 크게하고, 랜드(5)의 끝부분(5b)이 돌기(6)의 측면(6c)보다 외측으로 돌출하도록 형성하는 것이 바람직하다.
온도변화가 가해진 것에 의해서 외부단자(8)에 발생하는 열일그러짐은, 강성이 큰 돌기(6)에 의한 외부단자(8)의 변형구속에 의해서 저감하지만, 반도체장치와프린트배선기판의 선팽창계수 차이에 의해서 생기는 변형은 돌기(6) 자체에 작용하도록 된다. 돌기(6)의 변형은 돌기(6)가 형성되어 있는 랜드(5)와 보호막(7)의 계면에 응력을 발생시키며, 특히 랜드(5)의 끝부분(5b)에 응력이 집중하고, 이 부분에서 보호막(7) 균열이 발생하는 경우가 있다. 이 보호막(7)의 균열을 방지하기 위해서, 랜드끝부분(5b)을 돌기측면(6c)보다 외측에 위치하도록 한다. 이것에 의해서, 랜드(5)와 보호막(7)의 접촉면적이 증가하고, 양자의 계면에 발생하는 응력을 넓은 면적으로 분담하도록 되기 때문에, 랜드끝부분(5b)에 집중하는 응력을 완화할 수 있게 된다.
또, 지금까지 나타낸 본 발명에 의한 반도체장치에서는, 반도체소자(1)의 패드(2)가 반도체소자(1)의 중앙부분에 배치되어 있는 실시예를 예로 들고 있다. 반도체소자(1) 패드(2)의 배치는, 반도체소자(1)의 중앙부분에 한정되는 것이 아니라, 도 16에 나타내듯이, 반도체소자의 끝부분(1b) 근방에 배치해도 좋다. 도 16에 나타낸 반도체장치에서는, 반도체소자(1)의 끝부분(1b) 근방에 배치된 패드(2)에서 반도체소자 내부방향으로 도전성 배선(4)이 연장되고, 패드(2)와 패시베이션막(3)과 도전성배선(4)에 이어지는 랜드(5)를 덮는 보호막(7)이 형성되어 있다. 랜드(5) 위에는 돌기(6)가 형성되어 있고, 외부단자(8)은 돌기(6)의 돌출부(6a)에 접합되어 있다.
반도체소자(1)의 끝부분(1b) 근방에 패드(2)를 설치하는 구조는, 비교적입출력신호의 수가 많은 반도체소자(1)를 이용하여 반도체장치를 구성하는 경우에 적합하다.
도 17은 도 9에 나타낸 본 발명의 제 4 실시예의 반도체장치의 다른 모양을 타나내는 단면도이고, 프린트배선기판에 실장한 상태를 나타내고 있다.
도 17에 나타낸 반도체장치의 기본구성은 도 9에 나타낸 반도체장치와 동일하지만, 다른 점은, 랜드(5) 위에 형성된 돌기(6)의 표면(6d)이 제 2 보호막(15)의 표면(15a)과 같은 높이로 되어 있고, 외부단자(8)를 돌기(6)의 표면(6d)에 접합하고 있는 점이다.
도 17과 같은 구성에 의해서도, 반도체장치를 프린트배선기판에 실장한 상태에서 온도변화가 가해진 경우, 반도체장치측의 돌기(6)와 외부단자(8)의 접합부근방의 외부단자(8)의 변형이 강성이 큰 돌기(6)에 의해서 구속되기 때문에, 외부단자(8)의 변화량을 작게할 수 있다. 이것에 의해서, 반도체장치측 접합부근방의 외부단자(8)에 발생하는 열일그러짐을 작게할 수 있다.
반도체장치의 랜드(5)에 형성한 돌기(6)의 돌출부(6a)에 외부단자(8)를 접합한 경우의 열일그러짐 저감효과를 확인하기 위해서, 유한요소법에 의한 열일그러짐 해석을 실시했다. 랜드(5)와 반도체소자표면(1a) 사이의 보호막(6)의 두께를 5 ㎛, 돌출부(6a)의 직경 및 접합패드의 직경을 φ250 ㎛ , 프린트배선기판의 재질은, 유리포가 배합된 에폭시수지기판(FR - 4 상당)으로 하고, 125℃에서 -55℃의 온도변화를 주었다. 그 결과, 표 1 에 나타내듯이 외부단자(8)에 발생하는 열 일그러짐은, 돌기(6)을 형성하지 않는 경우는 3. 4 % 인데 대해서, 돌기(6) 형성에 의해서 2. 7 % 까지 저감할 수 있다.
외부단자에 발생하는최대 일그러짐(%)
돌기 있음(b = 0.02 mm) 2.7
돌기 없음 3.4
또, 외부단자(8)를 접합하는 프리트배선기판의 접합패드사이즈를 동일하게 외부단자(8)을 접합하는 반도체장치측의 접합부(또는 돌출부(6a))의 사이즈보다 크게 한 경우의 열일그러짐의 관계를 유한요소법에 의한 해석으로 구했다. 그 결과, 표2에서 나타내듯이, 접합패드의 직경 e 와 반도체장치측의 접합부의 직경 d 가 같고, 돌기(6)가 형성되어 있지 않은 경우는, 프린트배선기판측에 발생하는 일그러짐과 반도체장치측에 발생하는 일그러짐 차이는 커지게 된다. 돌기(6)를 형성하여 외부단자(8)을 접합하고, 또 접합패드의 직경 e 를 돌출부(6a)의 직경 d 보타 커지는 것에 의해서, 프린트배선기판측 및 반도체장치측에 발생하는 일그러짐 차이를 작게할 수 있다.
돌기 접합패드의 직경 e /반도체장치측 접속부(돌기부)의 직경 d 프린트배선기판측의일그러짐/반도체장치측의 일그러짐
없음 1 0.72
있음(b = 0.02 mm) 1 1.11
있음(b = 0.02 mm) 1.14 1.02
이상과 같이, 본 발명에 따른 반도체장치 및 반도체실장구조체는, 반도체장치를 프린트배선기판에 실장한 후에, 반도체장치와 프린트배선기판의 선팽창계수 차이에 의해서 외부단자에 발생하는 일그러짐을 저감하고, 외부단자의 파단발생을 방지할 수 있다. 특히, 웨이퍼프로세스에 의해서 제조하는 칩사이즈의 반도체장치에서, 외부단자의 파단방지에 유용하고, 이것에 의해서 신뢰성이 높은 소형 반도체 장치 및 반도체실장구조체를 제공할 수 있다.

Claims (16)

  1. 패드가 형성된 반도체기판과,
    이 반도체기판의 패드형성면측에 형성된 패시베이션막과,
    상기 패시베이션막의 상기 반도체기판측과는 반대측에 절연성보호막을 통해서 형성된 외부단자접속용 랜드를 구비하고,
    상기 패드와 상기 랜드는 도전성배선에 의해 접속되어 있고,
    상기 랜드의 외부단자가 접속되는 부분에는 돌기가 형성되어 있는 것을 특징으로 하는 반도체장치.
  2. 패드가 형성된 실리콘기판과,
    이 실리콘기판의 패드형성면측에 형성된 패시베이션막과,
    상기 실리콘기판의 패드형성면측에 형성된 외부단자접속용 랜드와,
    상기 패드와 상기 랜드를 접속하는 배선을 구비한 반도체장치에서,
    상기 패시베이션막과 상기 랜드 사이에는 절연막이 개재하고 있고,
    상기 랜드의 상기 실리콘기판측과는 반대측의 면에는 돌기가 형성되어 있고,
    상기 돌기에는 상기 외부단자가 접속되어 있는 것을 특징으로 하는 반도체장치.
  3. 패드가 형성된 반도체기판과,
    이 반도체기판의 패드형성면측에 형성된 패시베이션막과,
    상기 반도체기판의 패드형성면측에 형성된 외부단자접속용 랜드와,
    상기 패드와 상기 랜드를 접속하는 배선를 구비한 반도체장치에서,
    상기 배선은 상기 패드와 접하는 제 1 배선과 상기 랜드에 이어지는 제 2 배선을 가지고 있는 것을 특징으로 하는 반도체장치.
  4. 패드가 형성된 실리콘기판과,
    이 실리콘기판의 패드형성면측에 형성된 패시베이션막과,
    상기 실리콘기판의 패드형성면측에 형성된 외부단자접속용 랜드와,
    상기 패드와 상기 랜드를 접속하는 배선을 구비한 반도체장치에서,
    상기 배선은 상기 패드와 접하는 제 1 배선과 상기 랜드에 이어지는 제 2 배선을 가지고 있고,
    상기 패시베이션막과 상기 랜드 사이에는 절연성 막이 형성되어 있고,
    상기 랜드의 상기 실리콘기판측과는 반대측의 면에는 돌기가 형성되어 있고,
    상기 돌기에는 상기 외부단자가 접속되어 있는 것을 특징으로 하는 반도체장치.
  5. 패드가 형성된 반도체기판과,
    이 반도체기판의 패드형성면측에 형성된 패시베이션막과,
    상기 반도체기판의 패드형성면측에 형성된 외부단자접속용 랜드와,
    상기 랜드에 접속된 외부단자와,
    상기 패드와 상기 랜드를 접속하는 배선을 구비한 반도체장치에서,
    상기 반도체기판의 패드형성면측에는, 상기 외부단자이외의 영역에 절연성의보호막이 형성되어 있는 것을 특징으로 하는 반도체장치.
  6. 패드가 형성된 반도체기판과,
    이 반도체기판의 패드형성면측에 형성된 패시베이션막과,
    상기 반도체기판의 패드에 접속하는 도전성 배선과,
    이 도전성 배선에 이어지는 랜드와,
    상기 랜드 위에 형성한 돌기와,
    상기 돌기에 접합된 외부단자와,
    상기 반도체기판과 상기 랜드 사이에 있으며 상기 랜드에 접하는 제 1 보호막과,
    상기 외부단자형성면측에 노출면을 가지는 제 2 보호막을 구비한 것을 특징으로 하는 반도체장치.
  7. 패드가 형성된 실리콘기판과,
    이 실리콘기판의 패드형성면측에 형성된 패시베이션막과,
    상기 실리콘기판의 패드형성면측에 형성된 외부단자접속용 랜드와,
    상기 패드와 상기 랜드를 접속하는 배선을 구비한 반도체장치에서,
    상기 배선은 상기 패드와 접하는 제 1 배선과 상기 랜드에 이어지는 제 2 배선을 가지고 있고,
    상기 제 1 배선과 상기 패시베이션막 사이에는 제 1 절연성막이 형성된 영역이 있고,
    상기 패시베이션막과 상기 랜드 사이에는 제 2 절연성막이 형성되어 있고,
    상기 랜드의 상기 실리콘기판측과는 반대측의 면에는 돌기가 형성되어 있고,
    상기 돌기에는 상기 외부단자가 접속되어 있는 것을 특징으로 하는 반도체장치.
  8. 청구항 6에 있어서,
    상기 제 2 보호막을 상기 제 1 보호막보다 탄성계수가 큰 재료로 형성한 것을 특징으로 하는 반도체장치.
  9. 청구항 1, 청구항 2, 청구항 4, 청구항 6, 청구항 7, 청구항 8 중 어느 한 항에 있어서,
    상기 돌기는 상기 랜드의 투영면내에 있고, 상기 랜드의 끝부분은 돌기의 끝부분보다 외측에 위치하는 것을 특징으로 하는 반도체장치.
  10. 청구항 1, 청구항 2, 청구항 4, 청구항 6, 청구항 7, 청구항 8 중 어느 한 항에 있어서,
    상기 외부단자와 상기 돌기는, 상기 돌기표면에 설치된 금속박막을 통해서 접합되어 있는 것을 특징으로 하는 반도체장치.
  11. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    외부단자를 통해서 프린트회로기판에 실장한 반도체실장구조체에서,
    프린트배선기판의 접합패드와 상기 외부단자의 외부단자배열방향의 접합면적을, 상기 돌기와 외부단자의 외부단자배열방향의 접합면적보다 크게 한 것을 특징으로 하는 반도체실장구조체.
  12. 청구항 1 항 내지 청구항 8 중 어느 한 항에 있어서,
    외부단자를 통해서 프린트회로기판에 실장한 반도체실장구조체에서,
    프린트배선기판의 접합패드와 상기 외부단자의 접합부 주위를 수지로 덮은 것을 특징으로 하는 반도체실장구조체.
  13. 청구항 9에 있어서,
    외부단자를 통해서 프린트회로기판에 실장한 반도체실장구조체에서,
    프린트배선기판의 접합패드와 상기 외부단자의 외부단자배열방향의 접합면적을, 상기 돌기와 외부단자의 외부단자배열방향의 접합면적보다 크게 한 것을 특징으로 하는 반도체실장구조체.
  14. 청구항 10에 있어서,
    외부단자를 통해서 프린트회로기판에 실장한 반도체실장구조체에서,
    프린트배선기판의 접합패드와 상기 외부단자의 외부단자배열방향의 접합면적을, 상기 돌기와 외부단자의 외부단자배열방향의 접합면적보다 크게 한 것을 특징으로 하는 반도체실장구조체.
  15. 청구항 9에 있어서,
    외부단자를 통해서 프린트회로기판에 실장한 반도체실장구조체에서,
    프린트배선기판의 접합패드와 상기 외부단자의 접합부 주위를 수지로 덮은 것을 특징으로 하는 반도체실장구조체.
  16. 청구항 10에 있어서,
    외부단자를 통해서 프린트회로기판에 실장한 반도체실장구조체에서,
    프린트배선기판의 접합패드와 상기 외부단자의 접합부 주위를 수지로 덮은 것을 특징으로 하는 반도체실장구조체.
KR10-2001-7003563A 1999-03-15 2000-03-14 반도체장치 및 반도체실장구조체 KR100373693B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-67839 1999-03-15
JP06783999A JP4024958B2 (ja) 1999-03-15 1999-03-15 半導体装置および半導体実装構造体

Publications (2)

Publication Number Publication Date
KR20010089274A KR20010089274A (ko) 2001-09-29
KR100373693B1 true KR100373693B1 (ko) 2003-02-26

Family

ID=13356533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7003563A KR100373693B1 (ko) 1999-03-15 2000-03-14 반도체장치 및 반도체실장구조체

Country Status (4)

Country Link
US (1) US6927489B1 (ko)
JP (1) JP4024958B2 (ko)
KR (1) KR100373693B1 (ko)
WO (1) WO2000055910A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
DE10345395B4 (de) 2003-09-30 2006-09-14 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
KR101249555B1 (ko) * 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
JP3972211B2 (ja) 2004-09-03 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4653447B2 (ja) * 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR100667011B1 (ko) * 2004-12-10 2007-01-10 이대형 생활 환경오염물을 자원으로 재생하는 장치
JP4777644B2 (ja) * 2004-12-24 2011-09-21 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
KR101267651B1 (ko) * 2005-02-25 2013-05-23 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US7398485B2 (en) * 2006-04-11 2008-07-08 International Business Machines Corporation Yield optimization in router for systematic defects
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
JP5627835B2 (ja) 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
KR20100060968A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
KR101026427B1 (ko) * 2009-01-12 2011-04-07 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR101026425B1 (ko) * 2009-01-12 2011-04-07 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP5481249B2 (ja) 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法
JP2012028708A (ja) 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置
US9137903B2 (en) * 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
JP6456232B2 (ja) * 2015-04-30 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI736695B (zh) 2017-10-24 2021-08-21 啟耀光電股份有限公司 電子裝置與其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP3378334B2 (ja) 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体
EP0706208B1 (en) * 1994-10-03 2002-06-12 Kabushiki Kaisha Toshiba Method of manufacturing of a semiconductor package integral with semiconductor chip.
JP3397542B2 (ja) 1994-10-03 2003-04-14 株式会社東芝 半導体チップと一体化した半導体パッケ−ジ及びその製造方法
JP3356921B2 (ja) 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
JP2765632B2 (ja) * 1996-06-25 1998-06-18 日本電気株式会社 半導体装置用パッケージ
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JPH10214911A (ja) * 1997-01-28 1998-08-11 Toshiba Corp 半導体装置搭載用基板
JP2914345B2 (ja) * 1997-04-11 1999-06-28 日本電気株式会社 フリップチップ型半導体装置
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
JP2000068671A (ja) * 1998-08-19 2000-03-03 Mitsubishi Electric Corp 放熱装置

Also Published As

Publication number Publication date
WO2000055910A1 (en) 2000-09-21
US6927489B1 (en) 2005-08-09
JP2000269371A (ja) 2000-09-29
JP4024958B2 (ja) 2007-12-19
KR20010089274A (ko) 2001-09-29

Similar Documents

Publication Publication Date Title
KR100373693B1 (ko) 반도체장치 및 반도체실장구조체
KR100324708B1 (ko) 반도체장치
JP3546131B2 (ja) 半導体チップパッケージ
US6900548B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6552426B2 (en) Semiconductor device and method of manufacturing same
JP4476381B2 (ja) 半導体チップパッケージ及びその製造方法
US5612259A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
EP1443555A2 (en) Semiconductor device and method of manufacturing the same
US6958527B2 (en) Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same
US6587353B2 (en) Semiconductor device
US6420787B1 (en) Semiconductor device and process of producing same
KR20020022557A (ko) 반도체장치 및 반도체장치의 실장구조체
KR20050026049A (ko) 전자 부품과 반도체 장치 및 이들의 제조 방법과 이들을실장한 회로 기판 및 이 회로 기판을 가지는 전자 기기
KR20000071326A (ko) 반도체 장치와 그 제조 방법
US20020031904A1 (en) Semiconductor device and method for manufacturing the same
US20110204511A1 (en) System and Method for Improving Reliability of Integrated Circuit Packages
US8169073B2 (en) Semiconductor device and electronic apparatus of multi-chip packaging
US8105871B2 (en) Semiconductor device and manufacturing method of the same
JPH11204560A (ja) 半導体装置及びその製造方法
JP3658162B2 (ja) 半導体装置
KR19980025889A (ko) 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조
JP2000003976A (ja) 半導体装置
JP3285017B2 (ja) 半導体装置
KR20090001250A (ko) 반도체 패키지 및 반도체 패키지의 접속 단자 형성 방법
KR20020083572A (ko) 칩크기 패키지 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140403

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150128

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 18