KR101026425B1 - 웨이퍼 레벨 패키지 및 그 제조방법 - Google Patents

Abstract

웨이퍼 레벨 패키지 및 그 제조방법이 개시된다. 칩패드가 형성된 반도체 칩에 칩패드와 전기적으로 연결되는 포스트패드를 포함하는 재배선 패턴을 형성하는 단계, 반도체 칩에 포스트패드가 소정의 패턴으로 개방되는 제1 윈도우가 형성되도록 패시베이션층을 형성하는 단계, 패시베이션층에 제1 윈도우를 개방하는 제2 윈도우가 형성되도록 희생층을 형성하는 단계, 포스트패드에 도전성 물질을 적층하여 패턴에 상응하는 단면적을 가지는 코어 포스트를 형성하는 단계, 제2 윈도우에 도전성 물질을 충전하여 메인 포스트를 형성하는 단계, 희생층을 제거하는 단계를 포함하는 웨이퍼 레벨 패키지 제조방법은, 강성이 강한 코어 포스트와 이를 둘러싸며 열응력을 완화하는 연성의 메인 포스트를 포함하는 이중구조의 포스트를 형성할 수 있다.

웨이퍼 레벨 패키지, 포스트, 코어

Description

웨이퍼 레벨 패키지 및 그 제조방법{Wafer level package and method of manufacturing the same}

본 발명은 웨이퍼 레벨 패키지 및 그 제조방법에 관한 것이다.

전자 산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이를 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package) 기술이며, 이중 웨이퍼 레벨 패키지(Wafer Level Package: WLP)기술은 소형화, 경량화, 고성능화 등을 실현 할 수 있는 기술이다.

일반적으로, 웨이퍼 레벨 패키지에는 기판에 탑재 시에 전기적 접속을 용이하게 하기 위하여, 재배선 패턴이 형성된다. 그리고, 재배선 패턴에는 기판과 전기적 접속을 수행하는 기둥형상의 포스트가 형성된다.

그런데, 웨이퍼 레벨 패키지가 기판에 탑재되면, 기판과의 열팽창계수 차이에 의하여 응력이 발생한다. 그리고, 발생한 응력은 웨이퍼 레벨 패키지와 기판을 접속 시키는 포스트에 집중된다. 이에 따라, 포스트가 응력에 의해 손상 또는 파괴 되거나, 기판과의 접속부에 크랙이 생기는 문제가 발생한다.

또한, 웨이퍼 레벨 패키지의 추락 시에, 기둥 형상의 포스트는 충격에 취약하여 쉽게 손상되는 문제가 있다.

본 발명은 기판 접속 시에 발생하는 열응력 및 추락에 의한 충격에 강한 포스트를 구비하는 웨이퍼 레벨 패키지 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 칩패드가 형성된 반도체 칩에 칩패드와 전기적으로 연결되는 포스트패드를 포함하는 재배선 패턴을 형성하는 단계, 반도체 칩에 포스트패드가 소정의 패턴으로 개방되는 제1 윈도우가 형성되도록 패시베이션층을 형성하는 단계, 패시베이션층에 제1 윈도우를 개방하는 제2 윈도우가 형성되도록 희생층을 형성하는 단계, 포스트패드에 도전성 물질을 적층하여 패턴에 상응하는 단면적을 가지는 코어 포스트를 형성하는 단계, 제2 윈도우에 도전성 물질을 충전하여 메인 포스트를 형성하는 단계, 희생층을 제거하는 단계를 포함하는 웨이퍼 레벨 패키지 제조방법이 제공된다.

이 때, 희생층을 제거하는 단계 이후에, 메인 포스트의 측면을 둘러싸는 몰딩제를 적층하는 단계를 더 포함할 수 있다.

또한, 희생층을 형성하는 단계는, 패시베이션층에 포토레지스트를 적층하는 단계와, 포토레지스트를 선택적으로 노광 및 현상하여 제1 윈도우를 개방하는 제2 윈도우를 형성하는 단계를 포함할 수 있다.

또한, 코어 포스트를 형성하는 단계는, 제1 윈도우로 개방되는 포스트패드를 전극으로 전해도금하여 코어 포스트를 형성할 수 있다.

또한, 메인 포스트를 형성하는 단계는, 제2 윈도우에 도전성 물질을 프린팅하여 메인 포스트를 형성할 수 있다.

또한, 본 발명의 다른 측면에 따르면, 칩패드가 형성된 반도체 칩, 칩패드와 전기적으로 연결되는 포스트패드를 포함하는 재배선 패턴, 포스트패드에 안착되는 I빔 보강부재를 포함하는 도전성의 코어 포스트, 코어 포스트를 둘러싸는 기둥형상으로 형성되는 도전성의 메인 포스트를 포함하는 웨이퍼 레벨 패키지가 제공된다.

이 때, 코어 포스트는 메인 포스트 보다 강성이 강한 재질로 이루어질 수 있다.

또한, 코어 포스트는, 복수의 I빔 보강부재를 포함하며 복수의 I빔 보강부재는 방사형으로 배치될 수 있다.

또한, 메인 포스트의 측면을 둘러싸도록 반도체 칩에 적층되는 몰딩제를 더 포함할 수 있다.

또한, 메인 포스트에 접합되는 도전성 범프를 더 포함할 수 있다.

강성이 강한 코어 포스트와 이를 둘러싸며 열응력을 완화하는 연성의 메인 포스트를 포함하는 이중구조의 포스트를 형성할 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 웨이퍼 레벨 패키지 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지 제조방법을 나타낸 순서도이고, 도 2 내지 도 8은 본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지 제조방법의 각 단계를 나타낸 단면도 및 평면도이다.

도 2 내지 도 8을 참조하면, 반도체 칩(10), 칩패드(12), 보호층(14), 재배선 패턴(20), 패시베이션층(30), 제1 윈도우(32), 희생층(40), 제2 윈도우(42), 코어 포스트(50), 메인 포스트(60), 몰딩제(80)가 도시되어 있다.

본발명의 일 실시예에 따른 웨이퍼 레벨 패키지 제조방법은, 칩패드(12)가 형성된 반도체 칩(10)에 칩패드(12)와 전기적으로 연결되는 포스트패드를 포함하는 재배선 패턴(20)을 형성하는 단계, 반도체 칩(10)에 포스트패드가 소정의 패턴으로 개방되는 제1 윈도우(32)가 형성되도록 패시베이션층(30)을 형성하는 단계, 패시베이션층(30)에 제1 윈도우(32)를 개방하는 제2 윈도우(42)가 형성되도록 희생층(40)을 형성하는 단계, 포스트패드에 도전성 물질을 적층하여 패턴에 상응하는 단면적을 가지는 코어 포스트(50)를 형성하는 단계, 제2 윈도우(42)에 도전성 물질을 충전하여 메인 포스트(60)를 형성하는 단계, 희생층(40)을 제거하는 단계를 포함하여, 강성이 강한 코어 포스트(50)와 이를 둘러싸며 열응력을 완화하는 연성의 메인 포스트(60)를 포함하는 이중구조의 포스트를 형성할 수 있다.

본 실시예에 따라 웨이퍼 레벨 패키지를 제조하는 방법을 살펴보면, 우선, 도 2에 도시된 바와 같이, 칩패드(12)가 형성된 반도체 칩(10)에, 칩패드(12)와 전기적으로 연결되는 포스트패드를 포함하는 재배선 패턴(20)을 형성한다(S110). 코어 포스트(50)가 안착되는 포스트패드를 형성하고 이를 칩패드(12)와 연결시키는 재배선 패턴(20)을 형성한다. 이 때, 도금 또는 금속 스퍼터링(sputtering) 등의 방법을 이용하여, 반도체 칩(10)에 도전성 물질을 소정의 두께로 성층하여 포스트패드를 포함한 재배선 패턴(20)을 형성한다.

한편, 재배선 패턴(20)을 형성하기 이전에, 반도체 칩(10)의 표면을 보호하도록 산화막 또는 질화막의 보호층(14)을 추가로 형성할 수도 있다.

다음으로, 도 3에 도시된 바와 같이, 반도체 칩(10)에 포스트패드가 소정의 패턴으로 개방되는 제1 윈도우(32)가 형성되도록 패시베이션층(30)을 형성한다(S120). 패시베이션층(30)은 재배선 패턴(20)을 보호하는 역할을 한다. 그리고, 코어 포스트(50)의 단면이 될 소정의 패턴 형상으로, 포스트패드를 노출시키는 제1 윈도우(32)를 형성시킨다. 본 실시예에서는 코어 포스트(50)의 단면이 십자형으로 배치된 I빔 형태로 형성되도록, 제1 윈도우(32)를 이에 상응하는 형상으로 형성하였다.

다음으로, 도 4에 도시된 바와 같이, 패시베이션층(30)에 제1 윈도우(32)를 개방하는 제2 윈도우(42)가 형성되도록 희생층(40)를 형성한다(S130). 코어 포스트(50)를 둘러싸는 기둥형상의 메인 포스트(60)를 형성하기 위해서, 제1 윈도 우(32) 위에 메인 포스트(60)의 틀이 되는 제2 윈도우(42)를 형성시킨다.

이 때, 희생층(40)은 포토레지스트를 적층하여 형성할 수 있다. 구체적으로, 반도체 칩(10) 일면에 포토레지스트를 적층하고, 적층된 포토레지스트를 선택적으로 노광 및 현상하여 제1 윈도우를 개방하는 제2 윈도우를 형성할 수 있다. 포토레지스트는 빛을 받으면 용매에 대한 내약품성이 달라지는 감광성 재료이므로, 선택적으로 노광 및 현상하여 제1 윈도우를 개방하는 제2 윈도우를 형성할 수 있다. 여기서, 포토레지스트는 두꺼운 필름(예를 들면, DFR- Dry Film Resist)으로 반도체 칩(10)에 부착되거나, 액상의 물질로서 반도체 칩(10)에 도포될 수 있다.

다음으로, 도 5에 도시된 바와 같이, 포스트패드에 도전성 물질을 적층하여, 패턴에 상응하는 단면적을 가지는 코어 포스트(50)를 형성한다(S140). 높은 강성을 가지는 코어 포스트(50)를 형성하기 위하여, 굽힘 강성 및 전단응력에 강한 단면 형상을 가지는 코어 포스트(50)를 형성한다. 이를 위해, 형성될 코어 포스트(50)의 단면 형상에 상응하여 개방된 제1 윈도우(32)에 도전성 물질을 적층한다.

이 때, 제1 윈도우(32)로 개방되는 포스트패드를 전극으로, 전해도금하여 단면 형상이 유지되는 코어 포스트(50)를 형성할 수 있다.

본 실시예에서는 1축 방향에 대하여 높은 굽힘 강성을 가지는 I빔 보강부재가 십자로 배치시켜, 전 방향에 대한 높은 강성을 가지는 코어 포스트(50)를 형성한다. 또한, 추락 등에 의한 충격에 강하도록 단단한 재질의 금속으로 코어 포스트(50)를 형성한다.

다음으로, 도 6에 도시된 바와 같이, 제2 윈도우(42)에 도전성 물질을 충전 하여 메인 포스트(60)를 형성한다. 중심에 재배선 패턴(20)과 연결되는 코어 포스트(50)가 형성된 제2 윈도우(42) 내부로, 도전성 물질을 충전하여 코어 포스트(50)를 둘러싸며 기판과 전기적으로 접속되는 메인 포스트(60)를 형성한다.

본 실시예에서는, 메인 포스트(60)가 기판과의 열팽창 계수 차이에 의한 응력을 완화할 수 있도록, 연성의 금속재질로 메인 포스트(60)를 형성한다.

이 때, 메인 포스트(60)는 프린팅 기법을 통하여 메탈 페이스트가 제2 위도우에 충전하고 리플로우(reflow)하여 형성시킬 수 있다. 이에 따라, 메인 포스트(60) 형성이 용이해진다.

다음으로, 도 7에 도시된 바와 같이, 희생층(40)을 제거한다(S160). 메인 포스트(60)의 형성을 위해 적층된 희생층(40)을, 메인 포스트(60)를 안착시킨 후에 제거한다. 희생층(40)의 재질에 따라 자외선에 노광시키거나 약품에 식각하여, 반도체 칩(10)으로부터 희생층(40)을 분리시킨다.

한편, 도 8에 도시된 바와 같이, 메인 포스트(60)의 강성 보강을 위하여, 메인 포스트(60) 측면을 둘러싸는 몰딩제(80)를 추가로 적층할 수 있다. 재배선 패턴(20)을 보호하며 메인 포스트(60)를 지지하도록, 몰딩제(80)를 반도체 칩(10) 일면에 적층한다. 이 때, 몰딩제(80)로서 에폭시가 사용될 수 있고, 에폭시를 스프레이 코팅법 등을 통하여 도포하여 몰딩할 수 있다.

또한, 몰딩제(80) 적층 후에, 코어 포스트(50) 및 메인 포스트(60) 상부를 평탄화 시키기 위하여 연마(Grinding)공정을 추가로 수행할 수 있다. 이에 따라, 기판과 접촉하는 코어 포스트(50) 및 메인 포스트(60)의 상면이 고르게 형성되어, 전기적 접속의 신뢰성이 향상된다.

도 9는 본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 단면도이고, 도 10은 본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지의 코어 포스트와 메인 포스트를 나타낸 정면도이다.

도 9 내지 도 10을 참조하면, 반도체 칩(10), 칩패드(12), 보호층(14), 재배선 패턴(20), 패시베이션층(30), 코어 포스트(50), 메인 포스트(60), 도전성 범프(70), 몰딩제(80)가 도시되어 있다.

본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지는, 칩패드(12)가 형성된 반도체 칩(10), 칩패드(12)와 전기적으로 연결되는 포스트패드를 포함하는 재배선 패턴(20), 포스트패드에 안착되는 I빔 보강부재를 포함하는 도전성의 코어 포스트(50), 코어 포스트(50)를 둘러싸는 기둥형상으로 형성되는 도전성의 메인 포스트(60)를 포함하여, 강성이 강한 코어 포스트(50)와 이를 둘러싸며 열응력을 완화하는 연성의 메인 포스트(60)를 포함하는 이중구조의 포스트를 형성할 수 있다.

반도체 칩(10)은 기판에 탑재되어 소정의 기능을 수행하는 전자소자로서, 기판과 전기적으로 연결되기 위하여 반도체 칩(10)의 외부에 접속단자가 되는 칩패드(12)가 형성된다.

재배선 패턴(20)은 칩패드(12)와 도전성 포스트를 전기적으로 연결하는 역할을 한다. 이를 위해, 반도체 칩(10) 일면에 선택적으로 도전성 물질이 성층되어 형성된다.

한편, 재배선 패턴(20)을 커버하도록, 반도체 칩(10)과 몰딩제(80) 사이에 산화막 또는 질화막의 패시베이션층(30)을 개재할 수 있다.

코어 포스트(50)는 코어 포스트(50)와 메인 포스트(60)로 이루어진 이중 포스트의 강성을 높이는 역할을 한다. 이를 위해, 굽힘 강성 및 전단응력에 강한 I빔 보강부재를 포함한다. 특히, 복수의 I빔 보강부재를 방사형으로 배치되게 형성함으로써, 전 방향에 대해 높은 강성을 가질 수 있다.

본 실시예에서는 1축 방향에 대하여 높은 굽힘 강성을 가지는 I빔 보강부재가 십자로 배치시켜, 전 방향에 대한 높은 강성을 가지는 코어 포스트(50)를 형성한다.

또한, 추락 등에 의한 충격에 강하도록, 코어 포스트(50)는 메인 포스트(60) 보다 강성이 강한 재질로 형성할 수 있다.

한편, 본 실시예에서는 코어 포스트(50)가 메인 포스트(60)를 관통하는 형상이나, 메인 포스트(60)에 하단부에만 형성되어 묻히는 형상도 가능하다.

메인 포스트(60)는, 코어 포스트(50)를 둘러싸는 기둥형상으로, 기판과 전기적으로 접속하는 역할을 한다. 이 때, 메인 포스트(60)는, 기판과의 열팽창 계수 차이에 의한 응력을 완화할 수 있도록, 연성재질로 이루어질 수 있다.

한편, 메인 포스트(60)의 강성 보강을 위하여, 메인 포스트(60)의 측면을 둘러싸도록 반도체 칩(10)에 적층되는 몰딩제(80)를 더 포함할 수 있다. 몰딩제(80)는 재배선 패턴(20)을 보호하고 메인 포스트(60)를 지지하는 역할을 한다. 이 때, 몰딩제(80)로는 에폭시 등이 사용될 수 있다.

한편, 기판과의 전기적 접속을 위하여, 도전성 포스트의 상면에는 도전성 범프(70)가 접합될 수 있다. 본 실시예에서는, 도전성 범프(70)는 도전성 포스트를 기판에 접속시키는 반구형의 솔더 볼이다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지 제조방법을 나타낸 순서도.

도 2 내지 도 8은 본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지 제조방법의 각 단계를 나타낸 단면도 및 평면도.

도 9는 본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지를 나타낸 단면도.

도 10은 본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지의 코어 포스트와 메인 포스트를 나타낸 평면도.

<도면의 주요부분에 대한 부호의 설명>

10: 반도체 칩 12: 칩패드

14: 보호층 20: 재배선 패턴

30: 패시베이션층 32: 제1 윈도우

40: 희생층 42: 제2 윈도우

50: 코어 포스트 60: 메인 포스트

70: 도전성 범프 80: 몰딩제

Claims (10)

1. 칩패드가 형성된 반도체 칩에, 상기 칩패드와 전기적으로 연결되는 포스트패드를 포함하는 재배선 패턴을 형성하는 단계;

   상기 반도체 칩에, 상기 포스트패드가 소정의 패턴으로 개방되는 제1 윈도우가 형성되도록 패시베이션층을 형성하는 단계;

   상기 패시베이션층에, 상기 제1 윈도우를 개방하는 제2 윈도우가 형성되도록 희생층을 형성하는 단계;

   상기 포스트패드에 도전성 물질을 적층하여, 상기 패턴에 상응하는 단면적을 가지는 코어 포스트를 형성하는 단계;

   상기 제2 윈도우에 도전성 물질을 충전하여 메인 포스트를 형성하는 단계; 및

   상기 희생층을 제거하는 단계를 포함하는 웨이퍼 레벨 패키지 제조방법.
2. 제1항에 있어서,

   상기 희생층을 제거하는 단계 이후에,

   상기 메인 포스트의 측면을 둘러싸는 몰딩제를 적층하는 단계를 더 포함하는 웨이퍼 레벨 패키지 제조방법.
3. 제1항에 있어서,

   상기 희생층을 형성하는 단계는,

   상기 패시베이션층에, 포토레지스트를 적층하는 단계와;

   상기 포토레지스트를 선택적으로 노광 및 현상하여 상기 제1 윈도우를 개방하는 제2 윈도우를 형성하는 단계를 포함하는 웨이퍼 레벨 패키지 제조방법.
4. 제1항에 있어서,

   상기 코어 포스트를 형성하는 단계는,

   상기 제1 윈도우로 개방되는 상기 포스트패드를 전극으로, 전해도금하여 코어 포스트를 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
5. 제1항에 있어서,

   상기 메인 포스트를 형성하는 단계는,

   상기 제2 윈도우에 도전성 물질을 프린팅하여 메인 포스트를 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
6. 칩패드가 형성된 반도체 칩;

   상기 칩패드와 전기적으로 연결되는 포스트패드를 포함하는 재배선 패턴;

   상기 포스트패드에 세로로 안착되어 있으며, I자 형태의 단면을 가지는 I빔 보강부재를 포함하는 도전성의 코어 포스트; 및

   상기 코어 포스트를 둘러싸는 기둥형상으로 형성되는 도전성의 메인 포스트를 포함하는 웨이퍼 레벨 패키지.
7. 제6항에 있어서,

   상기 코어 포스트는 상기 메인 포스트 보다 강성이 강한 재질로 이루어진 것을 특징으로 하는 웨이퍼 레벨 패키지.
8. 제6항에 있어서,

   상기 코어 포스트는,

   복수의 I빔 보강부재를 포함하며, 상기 복수의 I빔 보강부재는 방사형으로 배치되는 것을 특징으로 하는 웨이퍼 레벨 패키지.
9. 제6항에 있어서,

   상기 메인 포스트의 측면을 둘러싸도록 상기 반도체 칩에 적층되는 몰딩제를 더 포함하는 웨이퍼 레벨 패키지.
10. 제6항에 있어서,

    상기 메인 포스트에 접합되는 도전성 범프를 더 포함하는 웨이퍼 레벨 패키지.

Images