JP3970671B2

JP3970671B2 - 半導体装置の製造方法

Info

Publication number: JP3970671B2
Application number: JP2002123842A
Authority: JP
Inventors: 文司倉冨; 健一井村; 福美清水
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-04-25
Filing date: 2002-04-25
Publication date: 2007-09-05
Anticipated expiration: 2022-04-25
Also published as: JP2003318210A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、半導体メモリカード（以下、単にメモリカードという）における半導体チップのパッケージングを行う工程に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、基板上に搭載された半導体チップのパッケージングは、液状樹脂（ポッティングレジン）を半導体チップ上に塗布し加熱硬化させることにより、行っていた。
【０００３】
ところが、上記した方法では、樹脂のコストが高くなるとともに、パッケージングの外形精度が得られない。また、パッケージ成型時のバッチ処理ができないため、生産能力の向上を図ることができない。
【０００４】
このため、近年では、基板をトランスファモールド方法でパッケージングしている。トランスファモールド方法とは、エポキシ樹脂（エポキシレジン）を円筒状に圧縮し固めたタブレットを溶融して金型に注入する。そして、加熱、加圧して、予め金型に装填した基板上にある半導体チップをエポキシ樹脂により封止する方法である。
【０００５】
【発明が解決しようとする課題】
近年、メモリカードに搭載された半導体装置の高速化、高信頼性化および大容量化に伴い、メモリカードに占める半導体チップの割合が増加してきている。このため、半導体チップを封止するパッケージ外形が増大してきている。
【０００６】
また、顧客のニーズによりメモリカード自体を小型化した、ハーフサイズのメモリカードがある。このハーフサイズのメモリカードは、メモリカード自体を小さくしたため、メモリカードに占める半導体チップの割合が増加し、メモリカード上に搭載された半導体チップを封止するパッケージ外形が増大してきている。
【０００７】
このため、裏面にメモリカードの接続端子がある位置まで、パッケージがなされるようになってきている。
【０００８】
ここで、携帯電話やデジタルカメラなどのハードウェアに接続するメモリカードの外形および接続端子位置は、標準規格で統一してあるため、メモリカードの外形および接続端子位置は、変更することができない。
【０００９】
そして、ハードウェアに装着、着脱時における接続端子の損傷を防止するため、メモリカードの接続端子は、周囲より４５μｍ〜７０μｍへこんでいる凹部に形成されている。
【００１０】
図１５に、基板上に搭載された半導体チップをトランスファモールド方法によって封止する様子を示す。基板１０１の上側の面には、半導体チップ１０２が搭載されている。また、基板１０１の下側の面には、周囲より４５μｍ〜７０μｍ程度へこんでいる凹部が形成されており、この凹部には、接続端子１０３が形成されている。
【００１１】
この基板１０１の上部には、上部金型１０４によるキャビティが配置されており、基板１０１の下部には、下部金型１０５が配置されている。
【００１２】
したがって、基板１０１は、上部金型１０４および下部金型１０５によって挟まれている。そして、上部金型１０４のキャビティには、樹脂１０６が注入されている。ここで、基板１０１の接続端子１０３は、凹部に形成されているため、接続端子１０３と下部金型１０５の間には隙間が生じている。したがって、樹脂１０６の注入圧力によって、図１５に示すように接続端子１０３が形成されている凹部が変形し、基板１０１と上部金型１０４との間に隙間が生じる。このため、生じた隙間から樹脂１０６が洩れてしまうという問題点がある。樹脂１０６が洩れてしまっている様子を略平面図で見ると図１６のようになる。ここで、符号１０６Ｌは、所望の樹脂外形線を示している。
【００１３】
本発明の目的は、基板の接続端子がある位置までパッケージがなされる場合であっても、樹脂洩れが発生しない半導体装置の製造方法を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１６】
本発明は、（ａ）半導体チップが搭載された面と反対側の面に接続端子が形成された基板を、前記半導体チップが搭載された面に設置される第１金型および前記接続端子が形成された面に設置される第２金型により挟む工程と、（ｂ）前記第１金型に樹脂を注入することにより、前記基板上にある前記半導体チップを封止する工程とを備え、前記接続端子直下にある前記第２金型の領域に、周囲より突き出ている突起部が形成されているものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
図１は、ハーフサイズのメモリカードを構成する基板１Ｓに搭載された半導体チップ２を樹脂３により封止した側から見た図である。
【００１９】
ハーフサイズのメモリカードの長軸方向（横方向）の長さは、例えば約２４ｍｍであり、短軸方向（縦方向）の長さは、例えば約１８ｍｍである。また、厚さは、例えば約１．４ｍｍである。
【００２０】
半導体チップ２は、基板１Ｓの片面に搭載されており、メモリ回路などを有している。
【００２１】
樹脂３は、基板１Ｓ上に搭載した半導体チップ２を封止しており、例えばエポキシ樹脂より構成されている。この樹脂３による封止サイズは、ハーフサイズのメモリカードにおいて横方向１９．８ｍｍ、縦方向１２．５ｍｍ、厚さ０．６８ｍｍである。
【００２２】
図２は、半導体チップ２を樹脂３で封止した面と反対側の面から基板１Ｓを見た図である。図２を見て分かるように、半導体チップ２を樹脂３で封止した面と反対側の面には、複数の接続端子４が形成されている。これら複数の接続端子４は、基板１Ｓの長辺の近傍に並んで配置されており、例えば７個形成されている。
【００２３】
この接続端子４は、メモリカードと例えばデジタルカメラなどのハードウェアとを接続するために設けられている。そして、ハードウェア装着時または脱着時に生じる接続端子４の傷を防止するため、接続端子４の形成領域は、周囲の基板１Ｓ面に比べて４５μｍ〜７０μｍだけ窪んでいる。
【００２４】
次に、基板１Ｓ上に搭載した半導体チップ２を、トランスファモールド法を使用して封止した様子を断面図である図３に示す。
【００２５】
図３において、基板１Ｓは、上部金型５（第１金型の一例）および下部金型６（第２金型の一例）によって挟まれている。上部金型５は、金型にカル５ａ、サブランナ５ｂ、ゲート５ｃ、キャビティ５ｄが形成されている。
【００２６】
カル５ａは、図示しないプランジャで注入された樹脂３をサブランナ５ｂに分岐させるために金型に設けられた窪みである。サブランナ５ｂは、溶融した樹脂３を上記したカル５ａから後述するキャビティ５ｄに導くための経路を構成している。
【００２７】
ゲート５ｃは、溶融した樹脂３をキャビティ５ｄに注入する注入口であり、キャビティ５ｄは、溶融した樹脂３を注入して、半導体チップ２の封止をするためのものである。
【００２８】
次に、下部金型６のうち基板１Ｓの接続端子４が設けられている直下部分、すなわち下部金型６における接続端子４の対向面部分には、突起部６ａが形成されている。突起部６ａの大きさは、複数の接続端子４の配置エリアより若干小さい程度であり、突起部６ａは、基板１Ｓを下部金型６に乗せたときに、ちょうど複数の接続端子４の配置エリアに内包された状態で、複数の接続端子４を支持するように配置されている。
【００２９】
この突起部６ａが設けられているため、上部金型５のキャビティ５ｄに樹脂３が注入され、注入圧力が加わった場合であっても、基板１Ｓの接続端子４部分は突起部６ａに支持され、変形することはない。したがって、モールド封止時に接続端子４部分が変形することによって生ずる基板１Ｓと上部金型５との隙間を無くすことができる。このため、接続端子４がある位置までパッケージがなされる場合、すなわちパッケージ（樹脂３）の外周が接続端子４に平面的に重なる場合であっても、樹脂洩れ（レジンバリ）を防止することができる。したがって、メモリ容量の増加やハーフサイズ化によりパッケージ領域が拡大されても歩留まりを維持して半導体装置を製造することができる。
【００３０】
突起部６ａは、個々の基板１Ｓに設けられた接続端子４ごとに設けてあり、基板１Ｓに設けられた複数の接続端子４に対して１個となるように帯状の形状をしている。これにより、個々の接続端子４にかかる圧力を分散することができるとともに、突起部６ａの加工寸法の精度を緩和することができる。
【００３１】
また、突起部６ａを下部金型６と一体化したことにより、部品点数を増加させずに済むため、金型のコストの低減を図ることができる。
【００３２】
上記した突起部６ａは、下部金型６と一体になって形成されているが、これに限らず、下部金型６にはめ込む端子受け台によって、突起部６ａを形成してもよい。これにより突起部６ａの高さ調節が可能となる。
【００３３】
また、下部金型６には、ポット６ｂが形成されている。このポット６ｂは、封入する樹脂を供給する供給口である。
【００３４】
図４に上部金型５の平面図を示す。上部金型５は、金型にカル５ａ、サブランナ５ｂ、ゲート５ｃ、キャビティ５ｄ、ランナ５ｅ、上部ウェッジ５ｆが形成されている。
【００３５】
カル５ａには、サブランナ５ｂおよびランナ５ｅが接続されている。複数のカル５ａ間は、ランナ５ｅで接続されており、カル５ａとキャビティ５ｄとは、ゲート５ｃを介してサブランナ５ｂで接続されている。
【００３６】
上部ウェッジ５ｆは、凸状の突起物から形成されており、上部金型５と下部金型６との位置合わせをできるように構成されている。
【００３７】
図５に下部金型６の平面図を示す。下部金型６は、金型に突起部６ａ、ポット６ｂ、下部ウェッジ６ｃが形成されている。突起部６ａは、上記した上部金型５とこの下部金型６とにより基板１Ｓを挟んだ場合、基板１Ｓの接続端子４の直下にくるように形成されている。このように下部金型６に突起部６ａを設けることにより、樹脂注入圧力が接続端子４に加わった場合であっても接続端子４は突起部６ａに支持され、変形することはない。したがって、変形による樹脂洩れの発生を防止することができる。
【００３８】
この突起部６ａの寸法は、長軸方向（接続端子が並ぶ方向）に約１６．５ｍｍ〜約１６．８ｍｍ程度、短軸方向に約３．２５ｍｍ〜約３．５５ｍｍ程度であり、高さ方向は、周囲より約４０μｍ〜５０μｍ程度高くなっている。ここで、接続端子４が形成されている基板１Ｓの凹部は、４５μｍ〜７０μｍであるため、樹脂注入圧力が加わらない場合、突起部６ａが基板１Ｓの接続端子４に概ね直接には接触していない。したがって、突起部６ａを設けたことにより、接続端子４を損傷させることはない。
【００３９】
突起部６ａを構成する材料としては、例えば耐摩耗用金型金属が使用される。
【００４０】
次に、ポット６ｂは、成型材料の供給口である。このポット６ｂと図示しないプランジャで一対をなし、ポット６ｂがシリンダ、プランジャがピストンの役割をなすものである。
【００４１】
下部ウェッジ６ｃは、凸状の突起物から形成されており、上部ウェッジ５ｆと組み合わせることにより、上部金型５と下部金型６との位置合わせをできるように構成されている。
【００４２】
次に、基板１Ｓ上に搭載された半導体チップ２を封止する工程を図面を参照しながら説明する。
【００４３】
まず、図６に示すように、片面に半導体チップ２が搭載された基板１Ｓが複数存在するフレーム１Ｆを用意する。そして、フレーム１Ｆを下部金型６に設置し、下部金型６の突起部６ａ上に個々の基板１Ｓに形成された接続端子４がくるようにする。次に、それぞれの基板１Ｓに搭載された半導体チップ２上に、キャビティ５ｄが配置されるように上部金型５を設置する。基板１Ｓが上部金型５と下部金型６によって挟まれた状態を、図６のＡ−Ａ間で切断した断面で示すと図７のようになる。
【００４４】
次に、図示しないプランジャによりポット６ｂから溶融した樹脂３を上部金型５のカル５ａに送る。カル５ａに送られた樹脂３は、溶融しながらサブランナ５ｂおよびゲート５ｃを伝わり、図８に示すようにキャビティ５ｄ内に充填される。このようにして、基板１Ｓに搭載された半導体チップ２を封止することができる。
【００４５】
この際、樹脂３による封入圧力が基板１Ｓの接続端子４にかかるが、接続端子４は突起部６ａに支持され、変形することはない。したがって、変形による樹脂洩れの発生を防止することができる。
【００４６】
図９に、モールド封止後のフレーム１Ｆを樹脂３によって封止した側より見た平面図を示す。モールド封止は、例えば一度に１６個の基板１Ｓに対して行われている。このようにトランスファモールド法を使用することによりメモリカードの生産能力向上を図ることができる。また、図９を見てわかるように、基板１Ｓは、カル５ａからサブランナ５ｂを経て、ゲート５ｃより注入された樹脂３によってモールドされていることが分かる。
【００４７】
次に、フレーム１Ｆにあるモールド工程後の個々の基板１Ｓを切断し、図１０に示すように個々の基板１Ｓに切り分ける。そして、図１１に示すように樹脂３による封止面側に接着材を塗布し、図１２に示すようにキャップ７を接着する。その後、図１３に示すようにキャップ７にラベルを貼り付け、メモリカード１が完成する。
【００４８】
このように、基板１Ｓの凹部に形成された接続端子４を下部金型６の突起部６ａで支持するように構成したので、モールド封止時の樹脂洩れを防止することができる。
【００４９】
また、モールド封止時の樹脂洩れを防止することができるため、製品品質の安定化を図ることができる。このため、製品の歩留まり向上を図ることができる。
【００５０】
また、突起部６ａを設けた下部金型６を使用して半導体チップのパッケージングを行うので、既存のトランスファモールド方法が適用できる。したがって、ポッティングレジンよりも材料コストの安いエポキシ樹脂を使用することができ、パッケージングコストが安くなる。
【００５１】
また、トランスファモールド方法が適用できるため、ポッティング樹脂を使用するポッティング法に比べて、パッケージの外形寸法の精度を向上させることができる。したがって、製品の歩留まり向上および信頼性向上を図ることができる。
【００５２】
また、トランスファモールド方法が適用できるため、バッチ処理を行うことができ、パッケージングのスループット向上を図ることができる。
【００５３】
また、既存のトランスファモールド方法を使用した装置を使用できるため、設備投資の低減を図ることができる。
【００５４】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５５】
例えば、前記実施の形態では、ハーフサイズのメモリカードについて説明したがこれに限らず通常サイズ（フルサイズ）のメモリカードの基板に搭載された半導体チップをモールド封止する場合に適用してもよい。
【００５６】
また、前記実施の形態では、モールド工程に際して、基板と突起部を有する下部金型の間に何も挟まない例を説明したが、基板と突起部を有する下部金型の間に耐熱性のシートを挟んでもよい。これにより、突起部と接続端子との接触を完全に避けることができ、メモリカードの歩留まりおよび信頼性を向上することができる。
【００５７】
また、前記実施の形態では、接続端子が７ピンの基板１Ｓについて説明したが、これに限らず、図１４に示すように例えば接続端子が１３ピンの基板１Ｓに適用してもよい。
【００５８】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００５９】
すなわち、凹部に形成された基板の接続端子を下部金型の突起部で支持することにより、モールド封止時の樹脂洩れを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を構成する基板を、半導体チップを樹脂により封止した側から見た平面図である。
【図２】本発明の一実施の形態である半導体装置を構成する基板を、半導体チップを樹脂で封止した面と反対側の面から見た平面図である。
【図３】図１の半導体装置の基板を上部金型と下部金型により挟んだ断面図である。
【図４】図３の上部金型の平面図である。
【図５】図３の下部金型の平面図である。
【図６】本発明の一実施の形態である半導体装置の製造工程中における斜視図である。
【図７】図６に続く半導体装置の製造工程において、基板上に形成された半導体チップを封止する一工程を示した要部断面図である。
【図８】図７に続く半導体装置の製造工程において、基板上に形成された半導体チップを封止する一工程を示した要部断面図である。
【図９】図８に続く半導体装置の製造工程において、モールド封止後のフレームを封止面側より見た平面図である。
【図１０】図９に続く半導体装置の製造工程において、切り分けた基板を示した斜視図である。
【図１１】図１０に続く半導体装置の製造工程において、半導体チップを樹脂によって封止した側に接着材を塗布する工程を示した斜視図である。
【図１２】図１１に続く半導体装置の製造工程において、基板にキャップを接着した状態を示す斜視図である。
【図１３】図１２に続く半導体装置の製造工程において、キャップにラベルを貼り付けた状態を示す斜視図である。
【図１４】本発明の他の実施の形態である半導体装置を構成する基板を、半導体チップを樹脂で封止した面と反対側の面から見た平面図である。
【図１５】本発明者が検討した図であって、メモリカードを構成する基板上に搭載された半導体チップを封止する一工程を示した断面図である。
【図１６】図１５の基板の封止面側から見た略平面図である。
【符号の説明】
１メモリカード
１Ｓ基板
１Ｆフレーム
２半導体チップ
３樹脂
４接続端子
５上部金型（第１金型）
５ａカル
５ｂサブランナ
５ｃゲート
５ｄキャビティ
５ｅランナ
５ｆ上部ウェッジ
６下部金型（第２金型）
６ａ突起部
６ｂポット
６ｃ下部ウェッジ
７キャップ

Claims

（ａ）半導体チップが搭載された第１面と反対側の第２面に接続端子が形成された基板を、前記半導体チップが搭載された前記第１面に設置される第１金型および前記接続端子が形成された前記第２面に設置される第２金型により挟む工程と、
（ｂ）前記第１金型に樹脂を注入することにより、前記基板上にある前記半導体チップを封止する工程とを備え、
前記接続端子は、前記基板の前記第２面に形成された凹部に設けられており、
前記接続端子直下にある前記第２金型の領域に、周囲より突き出ている突起部が、前記接続端子の配置領域より小さい領域で形成されていることを特徴とする半導体装置の製造方法。
（ａ）複数の基板を一体的に有するフレームを用意する工程と、
（ｂ）前記複数の基板のそれぞれに半導体チップを搭載する工程と、
（ｃ）前記複数の基板に搭載されたそれぞれの半導体チップを一括して樹脂封止する工程と、
（ｄ）前記複数の基板を前記フレームから切り出す工程と、
（ｅ）前記（ｄ）工程で切り出された個々の基板の樹脂封止面側にキャップを取り付ける工程とを備え、
前記（ｃ）工程は、
（ｃ１）前記半導体チップが搭載された第１面と反対側の第２面に接続端子が形成された基板を、前記半導体チップが搭載された前記第１面に設置される第１金型および前記接続端子が形成された前記第２面に設置される第２金型により挟む工程と、
（ｃ２）前記第１金型に樹脂を注入することにより、前記基板上にある前記半導体チップを封止する工程とを有し、
前記接続端子は、前記基板の前記第２面に形成された凹部に設けられており、
前記接続端子直下にある前記第２金型の領域に、周囲より突き出ている突起部が、前記接続端子の配置領域より小さい領域で形成されていることを特徴とする半導体装置の製造方法。
前記接続端子は、複数設けられて列状に配列されており、
前記突起部は、前記複数の接続端子に渡って設けられた、請求項１もしくは請求項２に記載の半導体装置の製造方法。
（ａ）半導体チップが搭載された上面の裏側の面となる下面に複数の接続端子が形成された基板を、前記上面に設置される上部金型および前記下面に設置される下部金型により挟む工程と、
（ｂ）前記上部金型に樹脂を注入することにより、前記基板上にある前記半導体チップを封止する工程とを備え、
前記複数の接続端子は、列状に配列され、かつ、前記下面に形成されたくぼみ部に設けられており、
前記下部金型は、前記複数の接続端子に渡って重なるように形成された帯状の突起部を有する、半導体装置の製造方法。
前記帯状の突起部は、前記複数の接続端子の配置エリアより小さい、請求項４に記載の半導体装置の製造方法。
前記複数の接続端子は、前記基板の周辺領域に設けられ、これに対応して前記帯状の突起部が設けられている、請求項５に記載の半導体装置の製造方法。
前記複数の接続端子の配置位置は、前記基板の中央領域を含み、これに対応して、前記帯状の突起部が設けられている、請求項５もしくは請求項６に記載の半導体装置の製造方法。
前記基板の前記第２面に形成された前記凹部の深さよりも、前記突起部の高さのほうが小さい、請求項１もしくは請求項２に記載の半導体装置の製造方法。
前記下面に形成された前記くぼみ部の深さよりも、前記帯状の突起部の高さのほうが小さい、請求項４に記載の半導体装置の製造方法。